TW201734818A - 主機設備及擴充裝置 - Google Patents

主機設備及擴充裝置 Download PDF

Info

Publication number
TW201734818A
TW201734818A TW106108579A TW106108579A TW201734818A TW 201734818 A TW201734818 A TW 201734818A TW 106108579 A TW106108579 A TW 106108579A TW 106108579 A TW106108579 A TW 106108579A TW 201734818 A TW201734818 A TW 201734818A
Authority
TW
Taiwan
Prior art keywords
voltage
host
command
signal
terminal
Prior art date
Application number
TW106108579A
Other languages
English (en)
Other versions
TWI625629B (zh
Inventor
藤本曜久
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201734818A publication Critical patent/TW201734818A/zh
Application granted granted Critical
Publication of TWI625629B publication Critical patent/TWI625629B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)

Abstract

依據一實施例，第一電源供應電壓係施加至I/O訊胞，連接到時脈終端的I/O訊胞係初始地設定至第二電壓信令的臨限值，連接到命令終端的I/O訊胞及連接到資料終端的I/O訊胞係初始地設定為輸入，以及當時脈控制單元偵測出一個時脈脈波的接收且信號電壓控制單元偵測出使用該第二電壓信令的主機時，信號電壓控制單元在第二電源供應電壓被施加至I/O訊胞後，驅動第一資料終端的I/O訊胞至高位準，且第二電壓信令的臨限值被設定至該時脈、命令、及資料終端的I/O訊胞。

Description

主機設備及擴充裝置 [相關申請案之對照]
此申請案係根據2016年3月16日所申請之日本專利申請案第2016-52000號且主張該申請案的優先權；該申請案的全部內容將結合於本文以供參考。
在此所敘述之實施例大致有關主機設備及擴充裝置。
關於較精密的半導體積體電路(IC)，已需要有更低的IC電壓及I/O信號電壓。同時，在其中分佈與高電源供應電壓相容之主機設備及擴充裝置的情勢中，與高電源供應電壓介面及低電源供應電壓介面相容的主機設備及擴充裝置可被混合使用。
當輸入緩衝器的輸入係在浮動狀態中，或中間電壓被輸入至輸入緩衝器之內時，流通電流可流入至該輸入緩衝器內。尤其，低電壓信令的高位準可係高電壓信 令的中間電壓。因而，當在不同信號電壓下操作的主機設備及擴充裝置被連接時，流通電流可流入至輸入緩衝器內。在下文中，高電壓信令將被表示為HVS，以及低電壓信令將被表示為LVS。
引例表 專利文獻
[PTL 1] WO2006/057340
1,2‧‧‧主機
1A,2A‧‧‧電源供應單元
1B,2B‧‧‧電源開關
1C‧‧‧信號電壓控制單元
1D‧‧‧VDDIO選擇器
1E,2E‧‧‧時脈產生單元
1F,2F‧‧‧命令控制單元
1G,2G‧‧‧資料控制單元
1H,2H‧‧‧I/O訊包
2J‧‧‧LVS控制單元
2K‧‧‧邏輯電路
2P‧‧‧拉下電路
3,4‧‧‧擴充裝置
3A,4A‧‧‧重設單元
3B,4B‧‧‧調整器
R0--R3‧‧‧上拉電阻器
R7‧‧‧拉下電阻器
TH1‧‧‧電源終端
TH2‧‧‧時脈終端
TH3‧‧‧命令終端
TH4--TH6‧‧‧資料終端
BH1,BH2,BH4--BH6‧‧‧輸出緩衝器
BH3,BH7--BH9‧‧‧輸入緩衝器
第1圖係依據第一實施例之主機設備及擴充裝置的概要方塊圖。HVS主機表示藉由高電壓信令而開始通訊的主機1，LVS主機表示藉由低電壓信令而開始通訊的主機2，HVS裝置表示藉由高電壓信令而開始通訊的擴充裝置3，以及LVS裝置表示根據主機設備的種類來選擇高電壓信令或低電壓信令而開始通訊的擴充裝置4；第2圖係描繪第1圖中所描繪之LVS主機及LVS裝置之更詳細組態的方塊圖；第3A圖係描繪當將LVS裝置附著至第1圖中所描繪的HVS主機時之資料線DAT〔3〕的連接之方塊圖，及第3B圖係描繪當將LVS裝置附著至第1圖中所描繪的LVS主機時之資料線DAT〔3〕的連接之方塊圖；第4圖係當將LVS裝置附著至第1圖中所描 繪的LVS主機時之預處理序列的時序圖；第5圖係當將HVS裝置附著至第1圖中所描繪的LVS主機時之預處理序列的時序圖；第6A圖係描繪低電壓信令輸出之高位準變成高電壓信令輸入之中間電壓的圖式，及第6B圖係描繪其中當中間電壓被輸入至第1圖中所描繪的HVS裝置之內時，流通電流發生之狀態的方塊圖；第7圖係描繪依據第一實施例之由主機所傳送的LVS SD卡中之CMD8之內容的圖式；第8圖係依據第一實施例之主機的預處理及初始化序列的流程圖；第9圖係依據第一實施例之擴充裝置的預處理及初始化序列的流程圖；第10圖係依據第一實施例之擴充裝置的初始化序列的流程圖；第11圖係依據第二實施例之當將LVS裝置附著至LVS主機時之預處理序列的時序圖；第12圖係依據第二實施例之當將HVS裝置附著至LVS主機時之預處理序列的時序圖；第13圖係依據第二實施例之當將LVS裝置附著至HVS主機時之預處理序列的時序圖；第14圖係依據第二實施例之當將LVS裝置附著至HVS主機時之預處理序列的另一實例之時序圖；第15圖係描繪依據第三實施例之使用於LVS 裝置中的輸入/輸出緩衝器之組態實例的方塊圖；第16A圖係說明依據第四實施例之LVS識別模式之週期的時序圖，及第16B圖係在LVS識別序列中藉由HVS主機所發出之初始化及時脈時由該HVS主機所供應之時脈的時序圖；第17圖係說明依據第五實施例之當將LVS裝置附著至LVS主機時之LVS識別序列的時序圖；第18圖係說明依據第五實施例之當將HVS裝置附著至LVS主機時之LVS識別序列的時序圖；第19圖係依據第五實施例的擴充裝置之LVS識別序列及初始化序列的流程圖；第20圖係依據第五實施例的擴充裝置之LVS識別序列及初始化序列的流程圖；第21圖係依據第五實施例的主機之LVS識別序列及初始化序列的流程圖；第22圖係依據第五實施例的主機之LVS識別序列及初始化序列的流程圖；以及第23圖係描繪依據第六實施例之當將LVS裝置附著至LVS主機時之資料線DAT〔2〕的連接之方塊圖。
【發明內容及實施方式】
大致地，依據一實施例，擴充裝置係供應以來自主機的第一電源電壓，且經由時脈、命令/回應、和 資料的信號而與該主機通訊。做為上述信號之輸入/輸出信號位準的第一電壓信令及低於該第一電壓信令的第二電壓信令係可使用於該通訊。該擴充裝置包含：電源/接地終端，其係供應以來自該主機的功率；時脈終端，其輸入該時脈；命令終端，其接收該命令及傳送該回應；複數個資料終端，其執行該資料的輸入及輸出；I/O訊胞單元，其係連接至該時脈終端、該命令終端、及該等資料終端；時脈控制單元，其能決定所輸入至該時脈終端內之時脈的數目；以及信號電壓控制單元，其控制該I/O訊胞單元之輸入/輸出信號的位準，及控制用以決定該等輸入信號之高位準(High)/低位準(Low)的臨限值。連接到時脈終端的I/O訊胞係初始地設定至第二電壓信令的臨限值，以及連接到命令終端的I/O訊胞及連接到資料終端的I/O訊胞係初始地設定以第一電壓信令做為輸入而操作。當時脈控制單元偵測出一個時脈脈波的接收時，信號電壓控制單元以其中第一資料終端之電壓位準被反轉的方向驅動該第一資料終端的I/O訊胞。
主機設備及擴充裝置的代表性實施例將參照附圖而予以詳細解說於下文。本發明並未受限於以下之實施例。此處之擴充裝置有關可藉由被附著到主機設備中之擴充槽而外部地添加其功能至該主機設備的裝置。該功能的外部添加可係主機設備所不具有之功能的添加，或可係主機設備所具有之功能的加強。擴充裝置僅當被連接至主機設備時才操作，且無法以自主的方式單獨地操作。也就 是說，擴充裝置可接收來自主機設備的功率、時脈、及命令，以及送回對該等命令的回應或傳送及接收資料。擴充槽可包含電源終端、時脈終端、命令終端、及資料終端。時脈終端、命令終端、及資料終端可被使用做為信號終端。附著擴充裝置至主機設備可增進該主機設備之功能的多樣性和靈活性。
擴充裝置可係記憶卡或I/O卡。I/O卡的功能可包含例如，GPS、相機、Wi-Fi(註冊商標)、FM收音機、乙太網(註冊商標)、讀碼機、藍牙(註冊商標)、及其類似物。主機設備具有擴充槽，做為擴充裝置的接受體，且可經由該擴充槽而發送功率、時脈、及命令，接收對該等命令的回應，及傳送和接收資料。主機設備可係個人電腦、諸如智慧型手機之行動資訊終端機、諸如印表機或影印機之周邊裝置、或諸如冰箱或微波爐之家庭資訊用具。惟，本發明並未受限於該等實施例。
(第一實施例)
第1圖係依據第一實施例之主機設備及擴充裝置的概要方塊圖。第1圖描繪具有它們個別介面單元之提取的主機1及2以及擴充裝置3及4，透過該等介面，主機1、2及擴充裝置3、4可經由電源、時脈、命令/回應、及資料之匯流排介面信號而通訊。
請參閱第1圖，擴充裝置3及4係可拆卸地附著至主機1及2。主機1可使用擴充裝置3及4。主機 1可發送命令至擴充裝置3及4以初始化該等裝置，以及接收來自擴充裝置3及4的回應。主機2可使用擴充裝置4，但無法使用擴充裝置3。主機2可發送命令至擴充裝置4以初始化該裝置，以及接收來自擴充裝置4的回應。主機1與擴充裝置3及4可藉由高電壓信令而彼此互相通訊，以及主機2與擴充裝置4可藉由低電壓信令而通訊。
例如，高電壓信令可被設定為接近3.3V，以及低電壓信令可被設定為接近1.8V。高電壓信令係在高電壓下所通訊的信號，以及低電壓信令係在低電壓下所通訊的信號。該等信號可包含時脈CLK、資料DAT〔3：0〕、及命令CMD。電源供應電壓係經由電源線VDD而從主機1及2供應至擴充裝置3及4。該電源供應電壓可被設定為高電源供應電壓。例如，該電源供應電壓可被設定為3.3V(2.7至3.6V)。
擴充裝置3藉由高電壓信令而在初始化的開始時操作，且可在該初始化的中間從高電壓信令切換信號位準到低電壓信令。主機1及擴充裝置3可依照例如，用於SD卡的UHS-I標準而操作。與高電壓信令(HVS)相容的主機及裝置將在下文中被稱作HVS主機及HVS裝置。主機2及擴充裝置4的組合可藉由低電壓信令而從初始化的開始連續地操作，無需使用高電壓信令。與低電壓信令(LVS)相容的主機及裝置將在下文中被稱作LVS主機及LVS裝置。
主機1包含電源供應單元1A、電源開關1B、 信號電壓控制單元1C、VDDIO選擇器1D(VDDIO係用於I/O訊胞的電源)、時脈產生單元1E、命令控制單元1F、資料控制單元1G、及I/O訊胞1H。主機2包含電源供應單元2A、電源開關2B、時脈產生單元2E、命令控制單元2F、資料控制單元2G、I/O訊胞2H、及LVS控制單元2J。
電源供應單元1A及2A產生電源供應電壓VD1、VD2、及VDDL。例如，電源供應電壓VD1可被設定為3.3V(2.7至3.6V)，電源供應電壓VD2可被設定為1.8V，以及電源供應電壓VDDL可被設定為1.2V。電源供應電壓VDDL可被使用做為用於邏輯電路的電源。電源開關1B及2B開啟及關閉電源供應電壓VD1對電源線VDD的供應。電源開關1B及2B可包含將輸出電壓下拉至接地電位的拉下電路。
信號電壓控制單元1C指示用以在初始化順序中將信號位準從高電壓切換至低電壓。VDDIO選擇器1D選擇電源供應電壓VD1及VD2的任一者做為訊胞電源供應VDDIO，且將其供應至I/O訊胞1H。時脈產生單元1E及2E產生預定頻率的時脈CLK。命令控制單元1F發送命令CMD至擴充裝置3及4，或從擴充裝置3及4接收對該命令CMD的回應。
資料控制單元1G及2G傳送資料DAT〔3：0〕至擴充裝置3及4，以及從擴充裝置3及4接收資料DAT〔3：0〕。I/O訊胞1H依據由訊胞電源供應VDDIO 所指明之電源供應電壓VD1及VD2的任一者，而設定時脈CLK、命令CMD、對命令CMD之回應、及資料DAT〔3：0〕的信號位準。I/O訊胞2H依據由電源供應VDDIO所指明之電源供應電壓VD2，而設定時脈CLK、命令CMD、對命令CMD之回應、及資料DAT〔3：0〕的信號位準。
LVS控制單元2J決定擴充裝置3及4是否係HVS裝置或LVS裝置。LVS控制單元2J可包含裝置偵測單元，其偵測裝置是否可藉由低電壓信令通訊。依據決定結果，LVS控制單元2J控制時脈CLK、命令CMD、對命令CMD之回應、及資料DAT〔3：0〕的序列及信號位準。該等信號位準可從高位準(High)驅動、低位準(Low)驅動、上拉、拉下、及輸出三態(輸入狀態)之中被選擇。
用以決定擴充裝置3及4是否係HVS裝置或LVS裝置之藉由主機2而予以執行的處理(在下文中，亦稱作預處理)，可在初始化處理之前被執行。在預處理中，LVS主機可藉由驅動資料DAT〔3〕的電壓至低位準(Low)而指示其係LVS主機。當LVS裝置被附著時，HVS主機可設定資料DAT〔3〕至高位準(High)(詳細說明將於稍後參照第3圖而予以給定)。LVS主機亦可監測資料DAT〔2〕的電壓。
當上拉資料DAT〔2〕時，主機2可在當資料DAT〔2〕的電壓係低位準(Low)時決定裝置做為LVS 裝置，且在當資料DAT〔2〕的電壓係高位準(High)時決定裝置做為HVS裝置。當決定該裝置做為LVS裝置時，主機2移至初始化處理。當決定該裝置做為HVS裝置時，主機2停止驅動I/O訊胞輸出，關閉該裝置，且拒絕該HVS裝置。
擴充裝置3包含重設電路3A、調整器3B、信號電壓控制單元3C、VDDIO選擇器3D、時脈接收單元3E、命令控制單元3F、資料控制單元3G、及I/O訊胞3H。擴充裝置4包含重設電路4A、調整器4B、信號電壓控制單元4C、VDDIO選擇器4D、時脈接收單元4E、命令控制單元4F、資料控制單元4G、I/O訊胞4H、及LVS控制單元4J。
重設電路3A及4A決定電源供應電壓VD1是否在操作電壓範圍內被供應，以及輸出重設信號RES以重設邏輯電路。調整器3B及4B轉換電源供應電壓VD1成為電源供應電壓VD2及VDDL。信號電壓控制單元3C及4C指示用以將信號位準從高電壓切換到低電壓。VDDIO選擇器3D及4D選擇電源供應電壓VD1及VD2之任一者做為訊胞電源供應VDDIO，且分別供應其至I/O訊胞3H及4H。時脈接收單元3E及4E接收時脈CLK且分配其至邏輯電路。命令控制單元3F及4F接收來自主機1及2的命令CMD，且發送對該命令CMD的回應至主機1及2。當命令CMD被輸入時，命令控制單元3F及4F可解碼命令號碼、辨識將被執行的功能、及送回回應至主機 1及2。
資料控制單元3G及4G傳送資料DAT〔3：0〕至主機1及2，以及從主機1及2接收資料DAT〔3：0〕。I/O訊胞3H及4H依據由訊胞電源供應VDDIO所指明之電源供應電壓VD1及VD2的任一者，而設定時脈CLK、命令CMD、對命令CMD之回應、及資料DAT〔3：0〕的信號位準。LVS控制單元4J決定主機1及2是否係HVS主機或LVS主機。然後，依據決定結果，LVS控制單元4J控制時脈CLK、命令CMD、對命令CMD之回應、及資料DAT〔3：0〕的序列及信號位準。該等信號位準可從高位準(High)驅動、低位準(Low)驅動、上拉、拉下、及輸出三態(輸入狀態)之中被選擇。
用以決定主機1及2是否係HVS主機或LVS主機之藉由擴充裝置4而予以執行的處理(在下文中，亦稱作預處理)，可在初始化處理之前被執行。初始地，訊胞電源供應VDDIO連接至電源供應電壓VD1。在預處理中，LVS裝置可監測資料DAT〔3〕的電壓。因為資料DAT〔3〕係由第3B圖中所描繪之裝置偵測電阻器R4所上拉，所以當資料DAT〔3〕的電壓係低位準(Low)(低位準(Low)驅動)時，該裝置可決定該主機做為LVS主機，以及當資料DAT〔3〕的電壓係高位準(High)時，該裝置可決定該主機做為HVS主機。
當決定該主機做為LVS主機時，擴充裝置4驅動資料DAT〔2〕的電壓至低位準(Low)，且開啟調 整器4B，用以產生電源供應電壓VD2。在電源供應電壓VD2變穩定之後，擴充裝置4可切換訊胞電源供應VDDIO至電源供應電壓VD2。當決定該主機做為HVS主機時，擴充裝置4在電源供應電壓VD1下保持訊胞電源供應VDDIO。HVS主機並不驅動資料DAT〔2〕。
電源供應單元1A、2A，電源開關1B、2B，調整器3B、4B，及I/O訊胞1H至4H可由類比電路所形成。重設電路3A、4A，信號電壓控制單元1C，VDDIO選擇器1D、3D、及4D，時脈產生單元1E至4E，命令控制單元1F至4F，及資料控制單元1G至4G可由邏輯電路所形成。命令控制單元1F至4F，資料控制單元1G至4G，以及LVS控制單元2J及4J可透過藉由處理器的韌體處理而予以實施。
假定擴充裝置3係連接到主機1。主機1藉由電源供應電壓VD1來開啟電源開關1B，用以經由電源線VDD而供應電源供應電壓VD1至擴充裝置3。主機1上拉命令CMD及資料DAT〔2：0〕的電壓。擴充裝置3之裝置偵測電阻器上拉資料DAT〔3〕的電壓。當電源供應電壓VD1變穩定時，主機1開始初始化處理。此時，主機1發送時脈CLK及發出命令CMD至擴充裝置3。
擴充裝置3送回對命令CMD(排除命令CMD0)的回應至主機1。在此情況中，主機1發出命令CMD8做為電壓檢查命令。命令引數0001b係設定至命令CMD8的欄VHS。在收到命令CMD8後，擴充裝置3檢查 該命令引數。當該命令引數係0001b時，擴充裝置3送回對命令CMD8的回應至主機1。在收到對命令CMD8的回應後，主機1辨識出可進一步持續該初始化。
假定擴充裝置4係連接到主機1。主機1藉由電源供應電壓VD1來開啟電源開關1B，用以經由電源線VDD而供應電源供應電壓VD1至擴充裝置4。主機1上拉命令CMD及資料DAT〔2：0〕的電壓。擴充裝置4之裝置偵測電阻器上拉資料DAT〔3〕的電壓。當電源供應電壓VD1變穩定時，擴充裝置4監測資料DAT〔3〕的電壓。當資料DAT〔3〕的電壓係高位準(High)時，擴充裝置4決定主機1做為HVS主機。當決定該主機1做為HVS主機時，擴充裝置4在電源供應電壓VD1下保持訊胞電源供應VDDIO，且不驅動資料DAT〔2〕。
主機1開始初始化處理。此時，主機1發送時脈CLK及發出命令CMD至擴充裝置4。擴充裝置4送回對命令CMD(排除命令CMD0)的回應至主機1。在此情況中，主機1發出命令CMD8做為電壓檢查命令。命令引數0001b係設定至命令CMD8的欄VHS。在收到命令CMD8後，擴充裝置4檢查該命令引數。當該命令引數係0001b且到目前為止並未發生錯誤時，擴充裝置4送回對命令CMD8的回應至主機1。在收到對命令CMD8的回應後，主機1辨識出可藉由高電壓信令而持續該初始化處理。
假定擴充裝置3係連接到主機2。此時，主機 2驅動時脈SDCLK及資料DAT〔3〕至低位準(Low)。此防止資料DAT〔3〕的電壓經由擴充裝置3之裝置偵測電阻器而被上拉至電源供應電壓VD1。此外，主機2藉由電源供應電壓VD1來開啟電源開關2B，用以經由電源線VDD而供應電源供應電壓VD1至擴充裝置3。命令CMD及資料DAT〔2：0〕的電壓係藉由主機2的上拉電阻器而予以拉下。此時，並沒有上拉的電壓被施加至上拉電阻器。選擇性地，主機2可驅動命令CMD及資料DAT〔2：0〕的電壓至低位準(Low)。
當電源供應電壓VD1穩定後，LVS裝置的建立時間過去時，主機2供應上拉電壓，用以經由上拉電阻器而上拉資料DAT〔2〕。然後，當資料DAT〔2〕的電壓係高位準(High)時，主機2決定擴充裝置3做為HVS裝置。此時，因為資料DAT〔2〕的電壓並未由擴充裝置3所驅動，所以當資料DAT〔2〕的電壓被上拉時，資料DAT〔2〕的電壓自低位準(Low)移轉至高位準(High)。當決定擴充裝置3做為HVS裝置時，主機2停止上拉電壓的供應，停止I/O訊胞輸出的驅動，並拒絕擴充裝置3。
假定擴充裝置4係連接到主機2。此時，主機2驅動時脈SDCLK及資料DAT〔3〕至低位準(Low)。此防止資料DAT〔3〕的電壓經由擴充裝置4之裝置偵測電阻器而被上拉至電源供應電壓VD1。此外，主機2藉由電源供應電壓VD1來開啟電源開關2B，用以經由電源線 VDD而供應電源供應電壓VD1至擴充裝置4。命令CMD及資料DAT〔2：0〕的電壓係藉由主機2的上拉電阻器而予以拉下。此時，並沒有上拉的電壓被施加至上拉電阻器。選擇性地，主機2可驅動命令CMD及資料DAT〔2：0〕的電壓至低位準(Low)。
當電源供應電壓VD1穩定後，LVS裝置的建立時間過去時，主機2供應上拉電壓，用以經由上拉電阻器而上拉資料DAT〔2〕。然後，當資料DAT〔2〕的電壓係低位準(Low)時，主機2決定擴充裝置4做為LVS裝置。此時，因為資料DAT〔2〕的電壓係藉由擴充裝置4而被驅動至低位準(Low)，所以即使資料DAT〔2〕的電壓被上拉，仍可保持資料DAT〔2〕的電壓在低位準(Low)。
與此同時，擴充裝置4監測資料DAT〔3〕的電壓。當資料DAT〔3〕的電壓係低位準(Low)時，擴充裝置4決定主機2做為LVS主機。當決定該主機2做為LVS主機時，擴充裝置4驅動資料DAT〔2〕的電壓至低位準(Low)，且開啟調整器4B，用以產生電源供應電壓VD2。在電源供應電壓VD2變穩定之後，擴充裝置4切換訊胞電源供應VDDIO至電源供應電壓VD2。
主機2上拉命令CMD及資料DAT〔3：0〕。然後，主機2開始初始化處理。此時，主機2發送時脈CLK及發出命令CMD至擴充裝置4。時脈CLK及命令CMD係由低電壓信令所發送。擴充裝置4送回對命令 CMD(排除命令CMD0)的回應至主機2。
在此情況中，主機2發出命令CMD8做為電壓檢查命令。命令引數0010b係設定至命令CMD8的欄VHS。在收到命令CMD8後，擴充裝置4檢查該命令引數。當該命令引數係0010b且到目前為止並未發生錯誤時，擴充裝置4送回對命令CMD8的回應至主機2。此回應係由低電壓信令所發送。在收到對命令CMD8的回應後，主機2辨識出擴充裝置4可藉由低電壓信令而持續該初始化處理。
在藉由主機2以決定擴充裝置3及4是否為HVS或LVS裝置的處理中，設定時脈CLK、資料DAT〔3：0〕、及命令CMD之電壓至低位準(Low)可防止中間電壓輸入至擴充裝置3及4的輸入緩衝器內，且可防止流通電流流入該等輸入緩衝器之內。
資料DAT〔2〕係在LVS裝置中激活至低位準(Low)，以及資料DAT〔2〕並不在HVS裝置中被激活。因而，主機2可藉由當上拉資料DAT〔2〕時偵測該資料DAT〔2〕的電壓，而決定擴充裝置3及4是否做為HVS裝置或LVS裝置。此時，因為資料DAT〔2〕的電壓係在LVS裝置中保持低位準(Low)，所以可防止中間電壓輸入至擴充裝置4的輸入緩衝器內，且可防止流通電流流入該輸入緩衝器之內。
與此同時，在HVS裝置中，資料DAT〔2〕的電壓變高，但主機2可立即停止擴充裝置3的驅動，用 以降低流通電流的影響，即使流通電流流至輸入緩衝器之內。該處理可以在邏輯電路的控制下被執行幾微秒。
第2圖係描繪第1圖中所描繪之LVS主機及LVS裝置之更詳細組態的方塊圖。第2圖描繪其中第1圖中所描繪之擴充裝置4係與LVS相容的SD卡之實例。
請參閱第2圖，主機2包含電源供應單元2A、電源開關2B(其可具有拉下電路，但並未被描繪出)及2L、I/O訊胞2H、以及邏輯電路2K。邏輯電路2K可包含第1圖中所描繪之時脈產生單元2E、命令控制單元2F、資料控制單元2G、及LVS控制單元2J。主機2亦包含上拉電阻器R0至R3、電源終端TH1、時脈終端TH2、命令終端TH3、及資料終端TH4至TH6。
電源終端TH1連接至電源線VDD。時脈終端TH2可被分配時脈SDCLK。命令終端TH3可被分配命令CMD及對該命令的回應。資料終端TH4可被分配資料DAT〔3〕。資料終端TH5可被分配資料DAT〔2〕。資料終端TH6可被分配資料DAT〔1：0〕。電源開關2L包含拉下電路2P。I/O訊胞2H包含輸出緩衝器BH1、BH2、及BH4至BH6，以及輸入緩衝器BH3及BH7至BH9。
輸出緩衝器BH1、BH2、及BH4至BH6的輸入，以及輸入緩衝器BH3及BH7至BH9的輸出係連接至邏輯電路2K。電源開關2B的輸出係連接至電源終端TH1。輸出緩衝器BH1的輸出係連接至時脈終端TH2。輸 出緩衝器BH2的輸出及輸入緩衝器BH3的輸入係連接至命令終端TH3。輸出緩衝器BH4的輸出及輸入緩衝器BH7的輸入係連接至資料終端TH4。輸出緩衝器BH5的輸出及輸入緩衝器BH8的輸入係連接至資料終端TH5。輸出緩衝器BH6的輸出及輸入緩衝器BH9的輸入係連接至資料終端TH6。命令終端TH3及資料終端TH4至TH6係經由上拉電阻器R0至R3而被分別連接至電源開關2L。
電源開關2L開啟及關閉做為對I/O訊胞2H的訊胞電源供應VDDIO之電源供應電壓VD2的供應。電源開關2B及2L可依據來自邏輯電路2K的控制信號，而開啟及關閉該電源供應電壓的供應。拉下電路2P可經由上拉電阻器R0至R3，而分別拉下命令終端TH3及資料終端TH4至TH6的電位至接地電位。電源供應單元2A可供應電源供應電壓VDDL至邏輯電路2K。在資料終端TH6中之資料DAT〔1：0〕的說明中，兩個信號被整體地顯示。特別地，具有兩個輸出緩衝器BH6、兩個輸入緩衝器BH9、及兩個上拉電阻器R1，其係分別連接到資料DAT〔1〕及資料DAT〔0〕。
擴充裝置4包含重設電路4A、調整器4B、VDDIO選擇器4D、I/O訊胞4H、邏輯電路4K、及記憶體4R。邏輯電路4K可包含第1圖中所描繪之信號電壓控制單元4C、時脈接收單元4E、命令控制單元4F、資料控制單元4G、及LVS控制單元4J。擴充裝置4亦包含裝置 偵測電阻器R4、電源終端TD1、時脈終端TD2、命令終端TD3、及資料終端TD4至TD6。電源終端TD1連接至電源線VDD。時脈終端TD2可被分配時脈SDCLK。命令終端TD3可被分配命令CMD及對該命令的回應。資料終端TD4可被分配資料DAT〔3〕。資料終端TD5可被分配資料DAT〔2〕。資料終端TD6可被分配資料DAT〔1：0〕。I/O訊胞4H包含輸出緩衝器BD2及BD4至BD6，以及輸入緩衝器BD1、BD3、及BD7至BD9。
輸出緩衝器BD2及BD4至BD6的輸入，以及輸入緩衝器BD1、BD3、及BD7至BD9的輸出係連接至邏輯電路4K。重設電路4A、調整器4B、VDDIO選擇器4D、及記憶體4R的輸入係連接至電源終端TD1。輸入緩衝器BD1的輸入係連接至時脈終端TD2。輸出緩衝器BD2的輸出及輸入緩衝器BD3的輸入係連接至命令終端TD3。
輸出緩衝器BD4的輸出及輸入緩衝器BD7的輸入係連接至資料終端TD4。輸出緩衝器BD5的輸出及輸入緩衝器BD8的輸入係連接至資料終端TD5。輸出緩衝器BD6的輸出及輸入緩衝器BD9的輸入係連接至資料終端TD6。資料終端TD4係經由裝置偵測電阻器R4而被連接至電源供應電壓VD1。調整器4B可供應電源供應電壓VDDL至邏輯電路4K。重設電路4A可輸出重設信號RES至邏輯電路4K。記憶體4R係連接至邏輯電路4K。
第3A圖係描繪當將LVS裝置附著至第1圖 中所描繪的HVS主機時之資料線DAT〔3〕的連接之方塊圖，以及第3B圖係描繪當將LVS裝置附著至第1圖中所描繪的LVS主機時之資料線DAT〔3〕的連接之方塊圖。
請參閱第3A圖，擴充裝置4包含裝置偵測電阻器R4。電性控制開關SW2係串聯連接至裝置偵測電阻器R4，且可被斷接自DAT〔3〕。裝置偵測電阻器R4的電阻值可予以設定為10至90kΩ。在裝置偵測電阻器R4之一端處的電位係連接到I/O訊胞電源供應VDDIO，且被供應以3.3V做為初始值。因為開關SW2係在開啟(on)狀態中，所以資料DAT〔3〕的電壓係經由裝置偵測電阻器R4而被上拉。此時，裝置偵測電阻器R4可由主機1及2所使用，用以辨識出該擴充裝置4係附著至該等主機1及2。
第1圖的主機1包含輸出緩衝器BH4'、輸入緩衝器BH7'、及資料終端TH4'。輸出緩衝器BH4'的輸出及輸入緩衝器BH7'的輸入係連接至資料終端TH4'。資料終端TH4'可被分配資料DAT〔3〕。資料終端TH4'係經由開關SW1而被連接到上拉電阻器R3。為進行裝置偵測，可將開關SW1關閉(off)，用以自DAT〔3〕斷接上拉電阻器R3，而藉以消除在裝置偵測上的影響。
此外，資料終端TH4'係連接到拉下電阻器R6。此時，電阻值被選擇以致使R4與R6之間所分割的電壓係在高(High)位準處。也就是說，滿足R6≫R4的高值電阻可被使用做為拉下電阻器R6的電阻值。拉下電 阻器R6變成需要執行裝置偵測，且打算要在沒有裝置被連接時防止DAT〔3〕進入浮動狀態。裝置的連接可藉由從低(Low)位準到高(High)位準之電壓中的改變，而予以偵測出。
當不偵測擴充裝置4時，主機1經由上拉電阻器R3而上拉資料終端TH4'。當偵測擴充裝置4時，主機1自上拉電阻器R3斷接資料終端TH4'。當主機1並未被附著至擴充裝置4時，主機1經由拉下電阻器R6而拉下資料DAT〔3〕的電壓，且資料DAT〔3〕的電壓變成低位準(Low)。當主機1係附著至擴充裝置4時，資料DAT〔3〕的電壓變成裝置偵測電阻器R4與拉下電阻器R6之間所分割的分割電壓。此時，因為R6≫R4，所以資料DAT〔3〕的電壓變成高位準(High)。即使開關SW1係開啟(on)且上拉電阻器R3被連接著，在該等電阻器之間的分割電壓仍將變成高(High)位準，且可予以使用以識別HVS主機。
同時，請參閱第3B圖，假定擴充裝置4係附著至主機2。主機2無法接收3.3V的高電壓信令。因而，為了要防止資料DAT〔3〕的電壓經由裝置偵測電阻器R4而被上拉至如3.3V一樣的高電壓，主機2設定資料DAT〔3〕的電壓至低位準(Low)。此時，擴充裝置4可監測資料DAT〔3〕的電壓，用以決定LVS主機或HVS主機是否被附著至擴充裝置4。當決定主機2為LVS主機或HVS主機時，擴充裝置4關閉開關SW2，且自資料終 端TD4斷接裝置偵測電阻器R4。因而，可防止3.3V的電壓被施加至LVS主機，即使LVS主機停止DAT〔3〕的低位準(Low)驅動。
請參閱第3A及3B圖，該等開關SW1及SW2係由電晶體開關，而非機械開關所形成。藉由設定電晶體為關閉(off)，裝置偵測電阻器R4可從資料終端TD4被斷接。
第4圖係當將LVS裝置附著至第1圖中所描繪的LVS主機時之預處理序列的時序圖。
請參閱第4圖，在開啟擴充裝置4的電源之前(t1)，主機2設定所有的信號至低位準(Low)。由於並不將時脈SDCLK上拉，所以主機2必須藉由輸出緩衝器BH1而將時脈SDCLK(TH2)驅動至低位準(Low)。此外，如第3B圖中所描繪地，主機2必須藉由輸出緩衝器BH4而將資料DAT〔3〕(TD4)驅動至低位準(Low)，為了要防止資料DAT〔3〕的電壓經由裝置偵測電阻器R4而被上拉至如3.3V一樣的高電壓。
至於其他信號，亦即，命令CMD(TH3)及資料DAT〔2：0〕(TD5及TD6)，主機2可藉由輸出緩衝器BH2、BH5、及BH6來將該等信號驅動至低位準(Low)，或藉由上拉電阻器R0至R2來將該等信號拉下，而設定該等電壓至低位準(Low)。該等信號可藉由拉下電路2P而被拉下，用以固定電源開關2L的輸出至大約0V。該等操作係由邏輯電路2K所控制。
當開啟擴充裝置4的電源時(t2)，主機2藉由電源供應電壓VD1來開啟電源開關2B，用以經由電源線VDD而供應電源供應電壓VD1至擴充裝置4。首先，因為電源供應電壓VD1係藉由VDDIO選擇器4D而被供應至訊胞電源供應VDDIO，所以I/O訊胞4H可以與高電壓信令相容且可耐高電壓。當電源供應電壓VD1被供應至擴充裝置4時，重設電路4A輸出重設信號RES以重設邏輯電路4K。
當藉由重設電路4A而偵測出電源時，擴充裝置4在資料DAT〔3〕變穩定後檢查電壓(t3)。時間t3可被設定為晚於時間T1之預定週期的過去，因為電源供應電壓VD1已在開啟電源後到達最小值VDD(min)。當資料DAT〔3〕的電壓係低位準(Low)時，擴充裝置4決定主機2做為LVS主機，且當資料DAT〔3〕的電壓係高位準(High)時，擴充裝置4決定主機2做為HVS主機。資料DAT〔3〕的電壓可被檢查多次，用以防止偵測錯誤。
當偵測出主機2做為LVS主機時，擴充裝置4驅動資料DAT〔2〕的電壓至低位準(Low)(t4)。當決定主機2做為LVS主機時，擴充裝置4可開啟調整器4B而產生電源供應電壓VD2，且自資料終端TD4斷接裝置偵測電阻器R4。當來自調整器4B之電源供應電壓VD2的輸出變穩定時，VDDIO選擇器4D自電源供應電壓VD1切換訊胞電源供應VDDIO至電源供應電壓VD2(t5)。 此時，I/O訊胞4H變成可與1.8V的低電壓信令相容。
其次，在主機2側，電源開關2L經由上拉電阻器R2而上拉資料DAT〔2〕(t6)。然而，當沒有驅動命令CMD以及DAT〔3〕及DAT〔1：0〕至低位準(Low)時，主機2並不上拉該命令CMD以及資料DAT〔3〕及DAT〔1：0〕的電壓。當擴充裝置4已驅動資料DAT〔2〕的電壓至低位準(Low)時，DAT〔2〕的電壓不被上拉，但保持低位準(Low)。時間t6可被設定為晚於時間t5。例如，可將時間T2之預定週期的最小值設定為45ms(毫秒)，以及可將時間T3之預定週期的最大值設定為5ms(毫秒)。
主機2檢查資料DAT〔2〕的電壓(t7)。資料DAT〔2〕的電壓可被檢查多次，用以防止偵測錯誤。當資料DAT〔2〕的電壓係低位準(Low)時，擴充裝置4決定主機2做為LVS裝置且移到LVS裝置的初始化處理。在初始化處理中，主機2可以以1.8V的低電壓信令操作。
此時，主機2上拉該命令CMD以及資料DAT〔3〕及DAT〔1：0〕(t8)。主機2可驅動命令CMD至高位準(High)，如圖式中所描繪地。接著，主機2輸出時脈SDCLK(t9)。然後，主機2輸出時脈SDCLK的預定數目NK且發出命令CMD0(t10)。預定數目NK可被設定為例如，74個時脈。在收到命令CMD0後，擴充裝置4停止資料DAT〔2〕之電壓的低位準(Low)驅動。 此時，擴充裝置4上拉資料DAT〔2〕的電壓(t11)。接著，主機2發出命令CMD8(t12)。第4圖並未描繪命令CMD8之發出後的初始化處理。
第5圖係當將HVS裝置附著至第1圖中所描繪的LVS主機時之預處理序列的時序圖。
請參閱第5圖，在開啟擴充裝置3的電源之前(t1)，主機2設定所有的信號至低位準(Low)。由於並不將時脈SDCLK上拉，所以主機2必須藉由輸出緩衝器BH1而將時脈SDCLK(TH2)驅動至低位準(Low)。此外，如第3B圖中所描繪地，主機2必須藉由輸出緩衝器BH4而將資料DAT〔3〕(TD4)驅動至低位準(Low)，為了要防止資料DAT〔3〕的電壓經由裝置偵測電阻器R4而被上拉至如3.3V一樣的高電壓。
至於其他信號，亦即，命令CMD(TH3)及資料DAT〔2：0〕(TD5及TD6)，主機2可藉由輸出緩衝器BH2、BH5、及BH6來將該等信號驅動至低位準(Low)，或藉由上拉電阻器R0至R2來將該等信號拉下，而設定該等電壓至低位準(Low)。該等信號可藉由拉下電路2P而被拉下，用以固定電源開關2L的輸出至大約0V。該等操作係由邏輯電路2K所控制。
當開啟擴充裝置3的電源時(t2)，主機2經由電源線VDD而供應電源供應電壓VD1至擴充裝置3。此時，當VDDIO選擇器3D供應電源供應電壓VD1至I/O訊胞3H的VDDIO時，擴充裝置3可以與3.3V的高 電壓信令相容。
主機2設定命令CMD及資料DAT〔3：0〕的電壓至低位準(Low)，用以防止中間電壓輸入至擴充裝置3的輸入緩衝器內，且防止流通電流流入擴充裝置3的輸入緩衝器之內。此外，因為擴充裝置3不驅動命令CMD及資料DAT〔3：0〕，所以主機2可決定命令CMD及資料DAT〔3：0〕的電壓。
擴充裝置3偵測電源開啟，但不檢查資料DAT〔3：0〕的電壓(t3)。因而，擴充裝置3不決定主機2是否係LVS主機或HVS主機(t4)。
接著，主機2的電源開關2L經由上拉電阻器R2而上拉資料DAT〔2〕(t6)。此時，因為擴充裝置3並不驅動DAT〔2〕的電壓至低位準(Low)，所以DAT〔2〕的電壓上升至高位準(High)。為了要防止流通電流的產生，主機2必須控制命令CMD及DAT〔1：0〕，使得在上拉的時候不會變高。
主機2檢查資料DAT〔2〕的電壓(t7)。資料DAT〔2〕的電壓可被檢查多次，用以防止偵測錯誤。當資料DAT〔2〕的電壓係高位準(High)時，主機2決定擴充裝置3做為HVS裝置。然後，主機2設定電源開關2L的輸出為0V以停止資料DAT〔2〕的上拉，且關閉電源2B以停止對擴充裝置3之電源供應電壓的供應(t8)。進一步地，主機2停止資料DAT〔3〕之電壓的驅動(t9)，且拒絕擴充裝置3。
第6A圖係描繪低電壓信令輸出之高位準變成高電壓信令輸入之中間電壓的圖式，以及第6B圖係描繪其中當中間電壓被輸入至第1圖中所描繪的HVS裝置之內時，流通電流發生之狀態的方塊圖。第6A圖描繪其中VDD係相當於電源供應電壓VD1且採取電源供應電壓VD1之最大值3.6V的情況。
請參閱第6A圖，在高電壓信令輸入中，信號電壓的高範圍係設定在最大值VIH(max)(=VDD+0.3V)與最小值VIH(min)(=2.25V)之間，以及信號電壓的低範圍係設定在最大值VIL(max)(=0.675V)與最小值VIL(min)(=0V)之間。在低電壓信令輸出中，信號電壓的高範圍係設定在最大值VOH(max)(=2.00V)與最小值VOH(min)(=1.40V)之間，以及信號電壓的低範圍係設定在最大值VOL(max)(=0.45V)與最小值VOL(min)(=0V)之間。
因而，在具有高電壓信令輸入及低電壓信令輸出之組合的情況中，低電壓信令輸出之高位準變成相對於高電壓信令輸入緩衝器的中間電位VMID。
此時，如第6B圖中所描繪地，假定擴充裝置3包含輸入緩衝器BD0。當輸入緩衝器BD0以高電壓信令操作時，主機2施加低電壓信令輸出的高位準至輸入緩衝器BD0，中間電位VMID被施加而增加流通電流Ih流至輸入緩衝器BD0內的可能性(根據實施及條件)。
在此實例中，如第5圖中所描繪地，主機2可藉由資料DAT〔2〕的電壓而識別卡的種類，且當資料 DAT〔2〕的電壓係高位準(High)時，決定擴充裝置3做為HVS裝置。為此目的，主機2必須施加中間電壓。為了要使施加中間電流之期間的時間最小化，當決定擴充裝置3做為HVS裝置時，主機2企望控制當上拉資料DAT〔2〕時的瞬間與當停止電源供應電壓之供應時的瞬間之間的時間，且使其最小化。此可忽視流通電流Ih短時間地流至輸入緩衝器BD0內的影響。
下文將詳細敘述主機2及擴充裝置4之預處理後的初始化處理。初始化處理可補充預處理中之主機及擴充裝置的偵測。在初始化處理中，係使用命令CMD8及對其之回應。在預處理中之資料DAT〔2〕及DAT〔3〕之電壓的偵測中，由於主機及擴充裝置的操作環境、主機及擴充裝置的損壞及年齡劣化、及其他者所導致之錯誤偵測的機率係相當低，但並非零。
此外，一些錯誤可在主機與擴充裝置彼此互相通訊的時候，發生在命令CMD8的接收與電源的供應之間，且為安全性，通訊必須在錯誤事件中被停止。錯誤的發生可不藉由送回CMD8或對其之回應而被通知至該主機。
第7圖係描繪依據第一實施例之由主機所傳送的LVS SD卡中之CMD8之內容的圖式。
請參閱第7圖，習知之CMD8的欄VHS界定用以指示高電源供應電壓係3.3V的命令引數0001b。同時，該欄界定高電壓信令被使用。因而，新的CMD8之欄 VHS=0001b可界定高電源供應電壓係3.3V，及高電壓信令被使用。此外，與LVS相容之CMD8的欄VHS可界定用以指示高電源供應電壓係3.3V，及低電壓信令被使用的命令引數0010b，用以指示主機係在該信號電壓下操作。
在其中第1圖中所描繪之擴充裝置4係LVS卡的情況中，在收到來自主機2的CMD8後，擴充裝置4可識別命令引數VHS=0010b，拷貝命令引數0010b的內容至回應，及送回對CMD8的回應至主機2，除非已發生另一其他的錯誤。在收到來自擴充裝置4之對CMD8的回應後，主機2可辨識出擴充裝置4係LVS卡且沒有錯誤發生。
與此同時，在其中第1圖中所描繪之擴充裝置3遵循UHS-I標準的情況中，在收到來自主機2的CMD8後，擴充裝置3無法識別命令引數VHS=0010b，且不送回對CMD8的回應至主機2。因而，主機2可辨識出擴充裝置3並非LVS卡且拒絕擴充裝置3。
此外，不同的檢查模式可根據信號電壓是否係1.8V或3.3V而被設定。
第8圖係依據第一實施例之主機的預處理及初始化序列的流程圖。第8圖描繪命令發出及回應接收做為一組。惟，CMD0係不送回回應之例外的命令。
請參閱第8圖，主機2在初始化處理之前執行預處理。在預處理中，開啟裝置電源的步驟S1對應於第4及 5圖中所描繪的時間t2。步驟S2A對應於第4及5圖中所描繪的時間t7。當資料DAT〔2〕的電壓係高位準(High)時，主機2決定該裝置做為HVS裝置，停止該HVS裝置的驅動，及拒絕該HVS裝置(S2B)。步驟S2B對應於第5圖中所描繪的時間t8。
與此同時，當資料DAT〔2〕的電壓係低位準(Low)時，主機2決定該裝置做為LVS裝置，且移到該LVS裝置的初始化處理。在初始化處理中，主機2發出命令CMD0(S3)。步驟S3對應於第4圖中所描繪的時間t10。此時，1.8V的信號電壓係使用於時脈CLK及命令CMD。其次，主機2設定命令引數0010b至CMD8的欄VHS，且發出命令CMD8(S4)。步驟S4對應於第4圖中所描繪的時間t12。
接著，主機2檢查對命令CMD8之發出的回應(S5)。在此實例中，該LVS裝置可送回其中與VHS相容的欄VCA係設定為0010b之回應。當沒有來自該LVS裝置的回應時，主機2拒絕該LVS裝置(S6)。與此同時，當VCA=0010b在對命令CMD8之發出的回應之中時，主機2發出初始化命令ACMD41(S7)。此時，主機2設定初始化命令ACMD41的引數為S18R=1，用以指示低電壓信令被使用。然後，主機2參考在對該初始化命令ACMD41之回應中的欄D31，用以決定該LVS裝置是否係在忙碌狀態中(S8)。
當該LVS裝置並不在忙碌狀態之中時，主機 2檢查對該ACMD41的回應之中所包含的位元S18A(S9)。當D31=1時，主機2可在S8處自迴圈退出。與此同時，D31=0保持在S8處的設定並重複S7及S8之迴圈，安裝在主機2之中的計時器偵測出時間已過且主機2決定錯誤發生。
主機2檢查對該ACMD41的回應之中所包含的位元S18A(S9)。當LVS裝置已切換信號位準至低電壓信令時，則S18A=0係確實地設定在該回應中，且電壓切換順序(CMD=11)被跨越。然後，執行命令CMD2及隨後步驟(S11)。當在S18A上之檢查顯示S18A=1時，主機2決定錯誤發生(S10)並停止處理。
第9及10圖係依據第一實施例之擴充裝置的預處理及初始化序列的流程圖。第10圖僅描繪CMD之後的命令接收且不描繪回應的發出。
請參閱第9圖，擴充裝置4在初始化處理之前執行預處理。
在預處理中，當開啟電源時(S21)，擴充裝置4檢查資料DAT〔3〕的電壓(S22A)。步驟S21對應於第4圖中所描繪的時間t2。步驟S22A對應於第4圖中所描繪的時間t3。當資料DAT〔3〕的電壓係低位準(Low)時，擴充裝置4決定該主機做為LVS主機，當資料DAT〔3〕的電壓係高位準(High)時，擴充裝置4決定該主機做為HVS主機。
當決定該主機做為LVS主機時，擴充裝置4 開啟用於1.8V的調整器4B，斷接裝置偵測電阻器R4，以及在電源供應電壓VD2變成穩定後切換訊胞電源供應VDDIO至該電源供應電壓VD2，且然後，切換I/O訊胞至低電壓信令(S22B)。當決定該主機做為HVS主機時，電源供應電壓VD1係已連接到訊胞電源供應VDDIO，且擴充裝置4保持該狀態。在完成該預處理，擴充裝置4移到初始化處理。
在初始化處理中，在收到來自主機1及2的命令CMD0後，擴充裝置4執行重設操作(S23)。接著，在收到來自主機1及2的命令CMD8後(S24)，擴充裝置4檢查欄VHS(S25)。當命令引數0001b或0010b並未被設定在欄VHS之中時，擴充裝置4沒有回應(S26)。與此同時，當命令引數0001b被設定在欄VHS之中時，擴充裝置4送回VCA=VHS之高電壓信令的回應至主機1及2。當沒有錯誤且命令引數0010b被設定時，擴充裝置4送回VCA=VHS之低電壓信令的回應至該等主機(S27及S27')。第9圖描繪從S27開始之VHS=0010b的序列(第7圖)。
其次，在收到命令ACMD41後，擴充裝置4檢查是否S18R=1(S28)。然後，擴充裝置4設定S18A=0且送回對命令ACMD41的回應至主機(S29)。當完成該ACMD41的執行時，擴充裝置4送回D31=1的回應，且當持續該執行時，擴充裝置4送回D31=0的回應(S30)。S18A的值在D31=1的時候變得有效。當藉 由低電壓信令而執行初始化命令時，擴充裝置4必須送回S18R=0的回應。因而，擴充裝置4跨越電壓切換序列(CMD11)，且執行從命令CMD2開始的步驟(S40)，如第10圖中所描繪地。
與此同時，當命令引數0001b係在S25處設定在欄VHS之中時，擴充裝置4送回對CMD8之高電壓信令的回應。之後，當主機1及2如第10圖中所描繪地發出命令ACMD41時(S31)，擴充裝置4送回S18A=S18R的回應至主機1及2(S32)，因為擴充裝置4被假定為支援UHS-I。接著，擴充裝置4決定是否D31=1(S33)。當D31=0時，擴充裝置4回到S31以重複步驟S31至S33。S18A的值在D31=1的時候變的有效。
與此同時，當D31=1時，在完成ACMD41的執行後，擴充裝置4之操作根據所送回到S18A的值而變化(S34)。當SI8A=0被送回時，擴充裝置4將在步驟S40處接收下一個命令，且必須跨越電壓切換序列。當接收CMD11時，擴充裝置4決定錯誤發生。
與此同時，當送回S18A=1時，擴充裝置4移到電壓切換序列。在電壓切換序列中，在收到來自主機1的命令CMD11後(S35)，擴充裝置4送回對該命令CMD11的回應(S36)，且自3.3V切換信號電壓至1.8V(S37)。接著，擴充裝置4進行錯誤決定(S38)。當發生任何錯誤時，擴充裝置4停止處理(S39)，以及當沒 有錯誤發生時，則擴充裝置4成功切換到低電壓信令，並移到S40。
(第二實施例)
在一些HVS主機中，信號的初始位準並不統一，但資料DAT〔3〕可被設定為低位準(Low)。因而，LVS主機的偵測無法僅藉由一個位準檢查而予以可靠地進行。依據第二實施例，在發出命令之前的預處理中，信號係在不同的時序處檢查多次，用以允許LVS裝置及LVS主機之可靠的相互偵測。
第11圖係依據第二實施例之當將LVS裝置附著至LVS主機時之預處理序列的時序圖。請參閱第11圖，時間t1、t2、及t5至t10係由主機2所管理的時序，以及時間t3'、t5'、t6'、t6"、t7'及t10'係由擴充裝置4所管理的時序。低位準(Low)或高位準(High)驅動的信號係由實線所顯示，以及拉下的或上拉的信號係由點線所顯示。惟，對於其中高位準驅動持續之期間，因為該等信號並未被使用，所以該等信號可被上拉。
當在低位準(Low)驅動或高位準(High)驅動與拉下或上拉之間具有衝突時，電壓位準的較高優先序係給定至低位準(Low)驅動或高位準(High)驅動，而非拉下或上拉。實線的圓圈表示由擴充裝置4所檢查之點，以及點線的圓圈係由主機2所檢查的點。每個圓圈被檢查多次，用以防止由於雜訊或其類似物所導致之錯誤的 偵測。例如，每個點係連續檢查三次是否保持著相同的位準。
在開啟擴充裝置4電源之前(t1)，主機2僅拉下資料DAT〔2〕，以及驅動其他者，亦即，時脈CLK、命令CMD、及資料DAT〔3〕，至低位準(Low)。支援UHS-II的主機2必須供應時脈至資料DAT〔1：0〕，用以嘗試UHS-II模式中的初始化。當無法實施UHS-II模式中的初始化時，主機2藉由不晚於時間t5而驅動資料DAT〔1：0〕至低位準(Low)。當開啟擴充裝置4的電源時(t2)，主機2藉由電源供應電壓VD1來開啟電源開關2B，用以經由電源線VDD而供應電源供應電壓VD1至擴充裝置4。首先，因為電源供應電壓VD1係藉由VDDIO選擇器4D而被供應至訊胞電源供應VDDIO，所以I/O訊胞4H可以與高電壓信令相容且可耐高電壓。
當上升時間tPRU已從開啟電源(t2)過去時，重設電路4A輸出重設信號RES以重設邏輯電路4K。上升時間tPRU可根據主機2的電源供應設計，而被界定在0.1至3.5ms(毫秒)之很長的時間內。擴充裝置4可藉由電壓偵測電路或其類似者而偵測上升時間。在上升時間tPRU過去後之電源線VDD的電壓位準可被設定為例如，2.7V。主機2可從其電源供應電路的特徵而預測上升時間tPRU。當藉由邏輯電路4K而予以重設時，擴充裝置4可停止操作。
當預定的時間週期T1在擴充裝置4偵測出上升時間tPRU之後已過去時，擴充裝置4係由邏輯電路4K的重設所釋放。然後，擴充裝置4檢查命令CMD以及資料DAT〔2〕及DAT〔3〕的電壓位準(此將被稱作第一檢查步驟)(t3')。預定的時間週期T1可被設定為直到命令CMD以及資料DAT〔2〕及DAT〔3〕之電壓位準變穩定為止的時間週期。在擴充裝置4偵測出上升時間tPRU後，藉由邏輯電路4K而重設擴充裝置4直到預定的時間週期T1已過去，可在命令CMD以及資料DAT〔2〕及DAT〔3〕的電壓位準變穩定之後檢查它們的電壓位準，而藉以防止錯誤的偵測。
當預定的時間週期T2已從開啟電源(t2)過去時，主機2上拉資料DAT〔2〕且將資料DAT〔2〕的電壓位準移轉到高位準(High)(t5)。該預定的時間週期T2可被設定為相等於或大於tPRU+1ms。然後，當預定的時間週期T5已從資料DAT〔2〕之上拉的啟動(t5)過去時，主機2檢查資料DAT〔2〕的電壓位準(t6)。
預定的時間週期T5可被設定為直到資料DAT〔2〕之電壓位準變穩定為止的時間週期。主機2可藉由包含在該主機2中之上拉電阻器R2的值，而預測從t5到t6的預定的時間週期T5，但該預定的時間週期T5可被設定為比由最大上拉電阻及最大負載容量所決定之上升時間更足夠大的值，例如，10至15μs(微秒)。
與此同時，當預定的時間週期T3已從資料 DAT〔2〕之電壓位準的上升偵測(t5')過去時，擴充裝置4檢查命令CMD以及資料DAT〔2〕及DAT〔3〕的電壓位準(此將在下文中被稱作第二檢查步驟)(t6')。
當在第一檢查步驟處之命令CMD以及資料DAT〔2〕及DAT〔3〕的所有電壓位準係低位準(Low)時，擴充裝置4執行第二檢查步驟。預定的時間週期T3可被設定為直到資料DAT〔2〕之電壓位準變穩定為止的時間週期。當在第一檢查步驟處之命令CMD以及資料DAT〔2〕及DAT〔3〕的電壓位準沒有一個係低位準(Low)時，則擴充裝置4決定該主機做為HVS主機且不需要執行第二檢查步驟。
當在第二檢查步驟處之命令CMD及DAT〔3〕的電壓位準係低位準(Low)以及資料DAT〔2〕的電壓位準係高位準(High)時，則擴充裝置4決定主機2做為LVS主機。擴充裝置4將在其他的情勢中決定主機2做為HVS主機。當決定主機2做為LVS主機時，擴充裝置4驅動資料DAT〔2〕的電壓至低位準(Low)(t6")。從資料DAT〔2〕之電壓位準的上升偵測(t5')到驅動資料DAT〔2〕的電壓至低位準(Low)之預定的時間週期T4，可被設定為例如，20μs(微秒)或以上。此係因為預定的時間週期T5被假定為10至15μs(微秒)。
當偵測出主機2做為LVS主機時，擴充裝置4可開啟調整器4B而產生電源供應電壓VD2，且自資料 終端TD4斷接裝置偵測電阻器R4。當來自調整器4B之電源供應電壓VD2的輸出變穩定時，VDDIO選擇器4D自電源供應電壓VD1切換訊胞電源供應VDDIO至電源供應電壓VD2。此時，I/O訊胞4H變成可與1.8V的低電壓信令相容。
接著，主機2檢查資料DAT〔2〕的電壓位準(t7)。當資料DAT〔2〕的電壓位準在時間t6係高位準(High)且資料DAT〔2〕的電壓位準在時間t7係低位準(Low)時，則主機2決定擴充裝置4做為LVS裝置。從資料DAT〔2〕之上拉的啟動(t5)到資料DAT〔2〕之電壓位準的檢查(t7)之預定的時間週期T6，可被設定為例如，100μs(微秒)或以上。
當決定擴充裝置4做為LVS裝置時，主機2上拉命令CMD以及資料DAT〔3〕及DAT〔1：0〕(t8)。如圖式中所描繪地，主機2可驅動命令CMD至高位準(High)。然後，主機2轉移到LVS裝置的初始化處理。在初始化處理中，主機2可在1.8V的低電壓信令下操作。主機2亦輸出時脈SDCLK(t9)。當接收到該時脈SDCLK時，擴充裝置4停止資料DAT〔2〕之電壓的低位準(Low)驅動。此時，主機2上拉資料DAT〔2〕的電壓(t9')。
接著，主機2輸出預定數目的時脈SDCLK，以及發出命令CMD0(t10)。該預定數目可被設定為例如，74個時脈。當接收到該命令CMD0時，擴充裝置4 可停止資料DAT〔2〕的低位準(Low)驅動。此時，主機2上拉資料DAT〔2〕的電壓(t10')。
由於資料DAT〔2〕的上升時間(t5至t6)根據上拉電阻器R2的值而變化，當偵測出資料DAT〔2〕的上升時，擴充裝置4可參考時間t5'而決定時間t6'及t6"。此將防止由於上拉電阻器R2之值中的變化所導致之錯誤偵測。在LVS裝置藉由電壓偵測電路或其類似物而偵測到從1.8V之低位準(Low)到高位準(High)的躍遷之時候的時間係t6'。該電壓偵測電路可偵測出用於高信號電壓及低信號電壓二者之1.8V或以上的信號電壓。
當在時間t6'處辨識出LVS主機時，擴充裝置4必須切換I/O訊包4H不晚於時間t8，以供從高電壓信令到低電壓信令的躍遷之用。從時間t5到時間t8之設定的時間週期可被設定為5ms(毫秒)或以上。此可放電以在電源電路中所包含之3.3V所充電的平滑電容器，且可開啟調整器4B以確保直到1.8V電源變穩定為止的時間週期。在此時間週期之期間斷接裝置偵測電阻器R4將防止3.3V的電壓被施加至該LVS主機。為增進LVS主機之辨識的可靠度，擴充裝置4可額外地檢查時間t3'及t6'處是否時脈SDCLK=低位準(Low)。
當在第一檢查步驟處之命令CMD以及資料DAT〔2〕及DAT〔3〕的所有電壓位準係偵測為低位準(Low)，以及在第二檢查步驟處之命令CMD及DAT〔3〕的電壓位準係偵測為低位準(Low)且資料DAT〔2〕 的電壓位準係偵測為高位準(High)時，擴充裝置4可辨識出主機2做為LVS主機。此時，LVS主機不可不規律地操作，以便僅上拉驅動資料DAT〔2〕至高位準(High)且驅動其他的信號至低位準(Low)。因而，即使HVS主機可設定資料DAT〔3〕至低位準(Low)，仍可在HVS主機與LVS主機之間作區分，而以可靠的方式識別該LVS主機。
當資料DAT〔2〕的電壓位準在時間t6係高位準(High)且資料DAT〔2〕的電壓位準在時間t7係低位準(Low)時，主機2可決定擴充裝置4做為LVS裝置。此將防止由於短路及傳輸路徑或其類似者之斷接所導致的錯誤偵測。
在以上說明中，當在第二檢查步驟處之命令CMD及DAT〔3〕的電壓位準係低位準(Low)，以及資料DAT〔2〕的電壓位準係高位準(High)時，擴充裝置4決定主機2做為LVS主機，且在其他情勢中，決定主機2做為HVS主機。為增進LVS主機之識別的可靠度，擴充裝置4可額外地執行第三檢查步驟(t7')。在第三檢查步驟，擴充裝置4在主機2上拉命令CMD以及資料DAT〔3〕及DAT〔1：0〕之前，趕快檢查命令CMD及DAT〔3〕的電壓位準。然後，當命令CMD及DAT〔3〕的電壓位準係低位準(Low)時，擴充裝置4可決定主機2做為LVS主機，且在其他情勢中，可決定主機2做為HVS主機。
第12圖係依據第二實施例之當將HVS裝置附著至LVS主機時之預處理序列的時序圖。
請參閱第12圖，從時間t1到時間t5之操作係與第5圖中所敘述的相同。之後，主機2的電源開關2L經由上拉電阻器R2而上拉資料DAT〔2〕(t5)。此時，因為擴充裝置3並不驅動資料DAT〔2〕至低位準(Low)，所以資料DAT〔2〕的電壓上升至高位準(High)。為防止流通電流的發生，主機2必須控制命令CMD及DAT〔1：0〕，以便不會由於該上拉而變成高位準(High)。
在檢查資料DAT〔2〕的電壓位準(t6)之後，主機2再檢查資料DAT〔2〕的電壓位準(t7)。然後，當資料DAT〔2〕的電壓位準在時間t6係高位準(High)且資料DAT〔2〕的電壓位準在時間t7係高位準(High)時，主機2決定擴充裝置3做為HVS裝置。主機2轉動電源開關2L的輸出至0V以停止資料DAT〔2〕的上拉，且關閉電源2B以停止對擴充裝置3之電源供應電壓的供應(t8B)。進一步地，主機2停止命令CMD及資料DAT〔3〕之電壓的驅動(t9)，且拒絕擴充裝置3。此時，為降低流通電流，從資料DAT〔2〕之上拉的啟動(t5)到對擴充裝置3之電源供應電壓的停止(t8B)之設定的時間週期T8，可被設定為200μs(微秒)或更少。
第13圖係依據第二實施例之當將LVS裝置附著至HVS主機時之預處理序列的時序圖。
請參閱第13圖，從時間t1到時間t5之操作係與第11圖中所敘述的相同。之後，當預定的時間週期T3已從資料DAT〔2〕之電壓位準的偵測(t5')過去時，擴充裝置4檢查命令CMD以及資料DAT〔2〕及DAT〔3〕的電壓位準(t6')。當命令CMD及DAT〔3〕的電壓位準並非低位準(Low)時，擴充裝置4決定主機2做為HVS主機。此時，該HVS主機藉由上拉電阻器而上拉命令CMD及資料DAT〔2：0〕。資料DAT〔3〕係由上拉電阻器R4所上拉，即使該主機的上拉電阻器被同時地連接。
第14圖係依據第二實施例之當將LVS裝置附著至HVS主機時之預處理序列的另一實例之時序圖。
請參閱第14圖，在開啟擴充裝置4的電源之前(t1)，HVS主機設定所有的信號至低位準(Low)。當開啟擴充裝置4的電源時(t2)，該HVS主機上拉命令CMD、以及資料DAT〔3〕、DAT〔2〕、及DAT〔1：0〕。資料DAT〔3〕亦係由擴充裝置4所上拉。之後，擴充裝置4檢查命令CMD以及資料DAT〔2〕及DAT〔3〕的電壓位準(t3')。當命令CMD以及資料DAT〔2〕及DAT〔3〕之電壓位準的任一者係高位準(High)時，擴充裝置4決定該主機做為HVS主機。
該HVS主機係現有主機且用於其之各種激活序列係可能的。首先，因為LVS裝置以高電壓信令操作，所以低電壓信令操作僅在其中滿足第11圖中所描繪之序列的情況中被允許，以及高電壓信令操作係在其他情 況中執行。也就是說，在第12至14圖中所描繪的操作僅係不適用於第11圖中所描繪之序列的三個操作實例，並且存在高電壓操作的其他序列。
例如，對於在第11圖的情況中之非法操作的偵測，HVS主機可具有時脈偵測電路，用以偵測時間t3'至t9之期間的時脈SDCLK，或可具有電壓偵測電路，用以偵測命令CMD的電壓位準是否在時間t3'至t8之期間變成高位準(High)，或可偵測命令CMD及時脈SDCLK的電壓是否在時間t8至t9之期間高於低電壓信令的最大高位準(High)值。
(第三實施例)
第15圖係描繪依據第三實施例之使用於LVS裝置中的輸入/輸出緩衝器之組態實例的方塊圖。在第三實施例中，可使進入到資料DAT〔2〕之輸入I/O訊胞內的輸入失能以防止流通電流。
請參閱第15圖，取代第2圖中所描繪之擴充裝置4的輸出緩衝器BD2及輸入緩衝器BD3，LVS裝置包含輸出緩衝器11、輸入緩衝器12、及電壓偵測電路13。輸出信號OUT係從邏輯電路4K輸入到輸出緩衝器11內，以及匯流排介面信號BUS係從輸出緩衝器11輸出。該匯流排介面信號BUS係資料DAT〔2〕。致能控制信號Enable係輸入至輸入緩衝器12內。在致能的狀態中，匯流排介面信號BUS被轉移做為至邏輯電路4K的輸入信號IN。 在使失能的狀態中，並不會產生流通電流，即使當該匯流排介面信號BUS進入於浮動狀態或中間電壓位準之中時。
電壓偵測電路13決定該匯流排介面信號BUS的電壓位準是否係在臨限值之上或之下，且輸出決定結果DET。因為匯流排介面信號BUS係輸入至電壓偵測電路13內，所以電壓偵測電路13可決定匯流排介面信號BUS的電壓位準，即使當使輸入緩衝器12失能時。具有第15圖中所描繪之組態，可防止高壓流過，即使其係由第11圖中所描繪之時間t5所施加。除了資料DAT〔2〕之外，第15圖中所描繪之組態亦可應用至匯流排介面信號BUS。
在第二實施例中，命令CMD及資料DAT〔3：2〕的信號位準係組合而被使用，以供決定之用。該決定可以以至少兩個信號進行。該等信號的功能可被交換，且信號名稱不受限制。該等信號可予以自由地組合。
(第四實施例)
第16A圖係說明依據第四實施例之LVS識別模式之週期的時序圖，以及第16B圖係說明第16A圖中所描繪的LVS識別序列之實例的時序圖。
請參閱第16A圖，在從開啟電源(t2)起的上升時間tPRU過去之後，擴充裝置4移到LVS識別模式。擴充裝置4依據LVS識別模式中之時間週期的期間之信號的程序， 而識別在HVS模式、LVS模式、及UHS-H模式的何者之中的操作。然後，依據該模式，擴充裝置4選擇I/O訊胞的電源供應VDDIO、輸入臨限值、及輸出信號電壓位準。在LVS識別模式中，擴充裝置4選擇與低電壓信令(1.8V)對應的臨限值，而接收高電壓信令(3.3V)及低電壓信令(1.8V)的時脈CLK。
如第16B圖中所描繪地，時脈HCLK可在從開啟電源(t2)到上升之加速的時間週期T10自HVS主機輸入。來自HVS主機之時脈HCLK的振幅係3.3V，以及其頻帶係100至400KHz。當頻率係100KHz時，週期T11變成10μs(微秒)，其係最大值。在LVS識別模式中，LVS主機輸出一時脈脈波的低電壓信令(1.8V)。
藉由設定時脈LCLK的高位準(High)脈波寬度T12為15μs(微秒)或以上，可將時脈LCLK與時脈HCLK區分。例如，當高位準(High)脈波寬度係10μs(微秒)或允許邊緣之更少時，可決定該時脈做為時脈HCLK，以及當高位準(High)脈波寬度係10μs(微秒)或以上時，則可決定該時脈做為時脈LCLK。該T12的高位準(High)脈波寬度可被任意地設定，但至少需比時脈HCLK的高位準(High)脈波寬度更長。
當在LVS識別模式中接收到兩個或更多個時脈，或接收到具有小於10μs(微秒)之小脈波寬度的時脈，或接收到具有2V或以上之振幅的時脈時，LVS卡可辨識出HVS主機被連接。當辨識出HVS主機時，LVS卡 設定I/O訊胞的電源供應VDDIO為3.3V，且設定輸入臨限值為3.3V，以進入HVS模式。當辨識出LVS主機時，LVS卡設定I/O訊胞的電源供應VDDIO為1.8V，且設定輸入臨限值為1.8V，以進入LVS模式。
因而，即使當HVS主機在開啟電源之後馬上輸出時脈HCLK時，LVS卡仍可區分HVS主機與LVS主機。
(第五實施例)
第17圖係說明依據第五實施例之當將LVS裝置附著至LVS主機時之LVS識別序列的時序圖。
請參閱第17圖，參考符號t1至t8表示由主機2所管理的時序，以及t5'至t9'表示由擴充裝置4所管理的時序。不予以驅動但被上拉的信號係由點線所顯示，以及其他的信號係由實線所表示。當在低位準(Low)驅動或高位準(High)驅動與拉下或上拉之間具有衝突時，電壓位準的較高優先序係給定至低位準(Low)驅動或高位準(High)驅動，而非拉下或上拉。實線的圓圈表示由擴充裝置4所檢查之點，以及點線的圓圈係由主機2所檢查的點。
在開啟擴充裝置4電源之前(t1)，主機2僅拉下資料DAT〔2〕，以及驅動其他者，亦即，時脈CLK、命令CMD、及資料DAT〔3〕，至低位準(Low)。特別地，資料DAT〔3〕的低位準(Low)驅動將防止該DAT〔3〕由於附著至該擴充裝置的卡偵測電 阻器而被上拉。
當驅動資料DAT〔2〕至低位準(Low)時，主機2無需拉下電阻器。當拉下資料DAT〔2〕時，主機2需要拉下電阻器。當主機2開啟擴充裝置4的電源時(t2)，主機2之電源供應電壓VD1開啟電源開關2B，用以經由電源線VDD而供應電源供應電壓VD1至擴充裝置4。首先，因為電源供應電壓VD1係藉由VDDIO選擇器4D而被供應至訊胞電源VDDIO，所以I/O訊胞4H可以與高電壓信令相容(除CLK之外)且可耐高電壓。
當上升時間tPRU已從開啟電源(t2)過去時，重設電路4A輸出重設信號RES以重設邏輯電路4K。支援UHS-II的主機2嘗試使用UHS-II。此時，主機2可供應時脈至資料DAT〔1：0〕，用以在UHS-II模式中嘗試初始化。當在UHS-II模式中之初始化無法被執行時，主機2藉由不晚於時間t3而驅動資料DAT〔1：0〕至低位準(Low)，且移到LVS識別序列。
在其中UHS-II初始化不被執行的情況中，在至少預定的時間週期T21已從開啟電源(t2)過去時，主機2傳送一時脈脈波PL至擴充裝置4(t3至t4)，做為時脈CLK，用以啟動LVS識別序列。該預定的時間週期T21可被設定為例如，tPRU+1ms或更長。該一時脈脈波PL的脈波寬度T22可被設定為15μs(微秒)或更大。例如，因為由主機1所供應之時脈的最小頻率係100KHz，所以當該時脈以高位準(High)的寬度被識別時，脈波寬 度T22的最小值可被設定為允許邊緣之15μs(微秒)。
從而，當高位準(High)的寬度係小於10μs(微秒)時，擴充裝置4可決定該主機做為主機1，以及當高位準(High)的寬度係比10μs(微秒)更長時，可決定該主機做為主機2。因為該一時脈脈波PL的振幅對應於低電壓信令(1.8V)，所以擴充裝置4必須要能接收高電壓信令及低電壓信令二者。此係藉由設定時脈輸入緩衝器BD1的臨限電壓至低電壓信令，而予以實現。
擴充裝置4在該一時脈脈波PL之接收時序時檢查命令CMD的電壓位準。當命令CMD的電壓位準係低位準(Low)，或該一時脈脈波PL的脈波寬度T22係10μs(微秒)或更大時，則擴充裝置4辨識出該主機2做為LVS主機。滿足該兩條件將更可靠地做成辨識。
當備妥用於具有低電壓信令(1.8V)之操作的準備時，擴充裝置4藉由不晚於時間t5'而斷接裝置偵測電阻器R4。從時間t4到時間t5'的時間週期T23可被設定為例如，5ms(毫秒)或更小，如在其中產生3.3V至1.8V之電源的調整器穩定之期間的時間週期一樣地。當辨識出所連接的主機係LVS主機且LVS模式就緒時，擴充裝置4藉由t5'而驅動資料DAT〔2〕至高位準(High)。
在從時間t4起之預定的時間週期T23+T24(t6)過去後，主機2在大於5μs(微秒)過去之後檢查資料DAT〔2〕的電壓位準。當資料DAT〔2〕的電壓位 準係高位準(High)時，主機2辨識出擴充裝置4做為LVS裝置。
當決定擴充裝置4做為LVS裝置時，主機2藉由低電壓信令而上拉命令CMD及資料DAT〔3：0〕(t7)。主機2可在低電壓信令之下將命令CMD驅動至高位準(High)，如圖式中所描繪地。然後，主機2移到LVS裝置的初始化處理。在初始化處理中，主機2可在1.8V的低電壓信令下操作。此外，主機2輸出時脈SDCLK(t8)。在收到該時脈CLK後，擴充裝置4停止資料DAT〔2〕的驅動。主機2上拉資料DAT〔2〕的電壓(t7)。接著，當輸出預定數目的時脈CLK時，主機2發出命令CMD0且啟動該擴充裝置的初始化。
在收到該一時脈脈波PL的時序時，擴充裝置4至少檢查命令CMD的電壓位準(可同樣地檢查任一DAT〔3〕位準(低位準))，且主機2可決定用於該檢查的時序。此將消除為了要決定用以按時間檢查命令CMD的電壓位準之時序的需要。此外，因為主機2決定了用以檢查命令CMD的電壓位準之時序，所以可消除資料不穩定週期且可使標準簡化。
第18圖係說明依據第五實施例之當將HVS裝置附著至LVS主機時之LVS識別序列的時序圖。
請參閱第18圖，從時間t1到時間t5'的操作係與第17圖中所敘述之該等者相同。在其中擴充裝置3係HVS裝置的情況中，擴充裝置3並不驅動資料DAT〔2〕的電 壓。因而，資料DAT〔2〕的電壓位準係由主機2所拉下。
接著，當預定的時間週期T23+T24(t6)已從時間t4過去時，主機2檢查資料DAT〔2〕的電壓位準。然後，當資料DAT〔2〕的電壓位準係藉由主機2之拉下的低位準(Low)時，主機2辨識出擴充裝置3做為HVS裝置。接著，主機2停止對擴充裝置3之電源供應電壓的供應(t7)。進一步地，主機2停止命令CMD以及資料DAT〔1：0〕及DAT〔3〕之電壓的驅動(t8)，且拒絕擴充裝置3。
第19及20圖係依據第五實施例的擴充裝置之預處理及初始化序列的流程圖。
請參閱第19圖，當開啟電源時(S51)，擴充裝置4檢查UHS-II模式(S52)。在開啟擴充裝置4之電源時，I/O訊包需要耐高電壓信令(3.3V)當作預設。因而，I/O訊包需被供應以高電壓信令(3.3V)。命令CMD及資料DAT〔3：0〕係由主機所管理，且不藉由擴充裝置3及4而予以驅動(惟，擴充裝置4可在LVS識別序列中驅動資料DAT〔2〕t5')。
當偵測出UHS-II模式時，擴充裝置4移到該UHS-II模式(S53)。當未偵測出UHS-II模式時，擴充裝置4移到等待時脈CLK的狀態(S53)。
接著，擴充裝置4檢查時脈高位準寬度及命令CMD的電壓位準(S55)。當時脈高位準寬度係小於10μs (微秒)，或命令CMD的電壓位準並非低位準(Low)時，則擴充裝置4辨識出HVS主機(主機1)且移到HVS模式(S60)。
與此同時，當時脈高位準寬度係大於10μs(微秒)，且命令CMD的電壓位準係低位準(Low)時，則擴充裝置4辨識出LVS主機(主機2)，且準備以低電壓信令(1.8V)操作(S56)。
然後，當在切換至低電壓信令(1.8V)之期間偵測出任何錯誤時，擴充裝置4設定I/O訊胞的電源供應(VDDIO)至電源供應電壓(3.3V)，且移到HVS模式(S60)。與此同時，當進行用於以低電壓信令(1.8V)操作的準備時(S57)，擴充裝置4斷接裝置偵測電阻器R4(S58)。進一步地，擴充裝置4驅動資料DAT〔2〕高位準(High)，用以指示它移到LVS模式(S61)。
其次，請參閱第20圖，擴充裝置4接收時脈SDCLK而移到初始化處理(S62)。在收到命令CMD0後，擴充裝置4執行重設操作(S63)。接著，在收到命令CMD8後(S64)，擴充裝置4檢查欄VHS(S65)。當命令引數0010b並未被設定於欄VHS之中時，擴充裝置4沒有回應(S66)且停止操作(S67)。
當錯誤並未發生且命令引數0010b被設定時，擴充裝置4送回具有VHS=0010b的低電壓信令回應(S68)。
接著，當以低電壓信令(1.8V)操作時，在收到命令ACMD41後，擴充裝置4不受S18R之設定所影響(S69)且設定S18A=0，並送回對該命令ACMD41的回應(S70)。當命令ACMD41的執行被完成時，擴充裝置4送回D31=1，以及當命令ACMD41的執行被持續時，擴充裝置4送回D31=0。S18A的值係當D31=1時有效。當初始化命令已由低電壓信令所執行時，擴充裝置4送回S18=0。此時，主機2跨越電壓切換序列(CMD11)，且執行從命令CMD2之發出後的步驟(S73)。
第21及22圖係依據第五實施例的主機之預處理及初始化序列的流程圖。
請參閱第21圖，在開啟電源之前，主機2僅拉下資料DAT〔2〕，以及驅動其他者，亦即，時脈SDCLK和命令CMD以及資料DAT〔3〕和資料DAT〔1：0〕，至低位準(Low)(S81)。在開啟電源後(S82)，主機2等待直至擴充裝置3及4的電源變穩定為止(S83)。
接著，主機2傳送一時脈脈波PL至擴充裝置3及4，做為時脈CLK(S84)。其次，在等待例如，超過5ms(毫秒)之後(S85)，主機2檢查資料DAT〔2〕的電壓位準(S86)。然後，當資料DAT〔2〕的電壓位準係低位準(Low)時，主機2停止電源(S87)且拒絕該裝置(S88)。
與此同時，當資料DAT〔2〕的電壓位準係高 位準(High)時，主機2辨識出擴充裝置4做為LVS裝置。此時，主機2上拉命令CMD及資料DAT〔3：0〕(S89)，且移到LVS卡初始化(S90)。
其次，請參閱第22圖，主機2開始初始化處理。此時，主機2供應低電壓信令(1.8V)的時脈SDCLK(S91)，且發出命令CMD0(S92)。接著，主機2設定命令引數0010b至CMD8的欄VHS，且發出命令CMD8(S93)。在初始化序列中之隨後的命令並未被描繪於圖式中。
接著，主機2檢查對該命令CMD8之發出的任何回應(S94)。在此實例中，該LVS裝置可送回具有被設定在與VHS相容的欄VCA中之命令引數0010b的回應。當沒有來自該LVS裝置的回應時，主機2拒絕該LVS裝置且關閉該LVS裝置的電源(S98)。與此同時，當在對該命令CMD8之發出的回應中之VCA=0010b時，主機2發出初始化命令ACMD41(S95)。
然後，主機2參考對該初始化命令ACMD41之回應中的欄D31，用以決定該裝置是否係在忙碌狀態中。當裝置並不在忙碌狀態之中時，主機2檢查被包含在對命令ACMD41之回應中的位元S18A(S96)。當LVS裝置已切換信號位準至低電壓信令時，S18A=0係設定至回應，以致使電壓切換序列(CMD11)被跨越。然後，主機2執行命令CMD2的發出之後的步驟(S97)。當在S18A上的檢查顯示出S18A=1時，主機2決定此為錯 誤，且關閉該LVS裝置的電源(S98)。
(第六實施例)
第23圖係描繪依據第六實施例之當將LVS裝置附著至LVS主機時之資料線DAT〔2〕的連接之方塊圖。
主機2可在DAT〔2〕上控制上拉電阻器(R2)及拉下電阻器(R7)。僅該上拉及拉下電阻器的任一者被激活，且該二者並不被同時地激活。拉下電阻器R7之值可予以設定在例如，1.5至15kΩ的範圍內。
請參閱第23圖，其顯示當選擇拉下電阻器R7的時候。拉下電阻器R7之值可予以設定在例如，1.5至15kΩ的範圍內。
對於該拉下，所施加至拉下電阻器R7之電壓V1需被設定為小於0.58V，其係低電壓信令之低位準的最大輸入電壓。在決定拉下電阻器的值之中的因子係漏電流及雜訊容限。在所描繪的情況中，當12μA(微安培)的電流流至R7之內，且400mV(毫伏)的雜訊容限被獲得時，該拉下電阻器的關係式係12μA*R7+400mV<0.58V，且結果R7<15KΩ係從不等式獲得。
藉由提供拉下電阻器R7，可在主機2開啟擴充裝置4的電源之前拉下資料DAT〔2〕。此外，若1.8V信令被準備好時，擴充裝置4可在預定的週期時間T23內驅動資料DAT〔2〕至高位準(High)。主機2可在預定的時間週期T23+T24從時間t4過去後，亦即，在t6，檢 查資料DAT〔2〕的電壓位準。當資料DAT〔2〕的電壓位準係高位準(High)時，主機2可辨識出擴充裝置4做為LVS裝置。
雖然已敘述某些實施例，但該等實施例僅藉實例而予以呈現，且不意圖要限制本發明之範疇。實際上，在此所描述之新穎的實施例可以以各種其他的方式而被實施；再者，在本文所敘述之該等實施例的形式中之種種省略、替代、和改變，可不背離本發明之精神而被進行。附錄之申請專利範圍及其等效範圍係打算要涵蓋該等形式或修正為落在本發明的範疇和精神內。

Claims (32)

  1. 一種擴充裝置，組構以被供應來自主機的第一電源供應電壓，且藉由第一電壓信令及低於該第一電壓信令的第二電壓信令而經由時脈、命令/回應、和資料的信號來與該主機通訊，該第一電壓信令及該第二電壓信令係可用作該等信號之輸入/輸出信號位準以供該通訊之用，該擴充裝置包含：電源/接地終端，組構以被供應來自該主機的功率；時脈終端，組構以輸入該時脈，且初始地設定為該第二電壓信令的臨限值；命令終端，組構以接收該命令及傳送該回應；複數個資料終端，組構以執行該資料的輸入及輸出；I/O訊胞單元，連接至該時脈終端、該命令終端、及該等資料終端；時脈接收單元，能決定所輸入至該時脈終端內之時脈的種類；以及信號電壓控制單元，組構以控制該I/O訊胞單元的信令，其中當該時脈接收單元偵測出時脈脈波且該信號電壓控制單元識別出連接之主機信令時，該信號電壓控制單元設定該I/O訊胞單元至等效於該連接之主機信令的該第一或該第二電壓信令，且在備妥該第二電壓信令後，該信號電壓控制單元驅動第一資料終端為高位準(High)。
  2. 如申請專利範圍第1項之擴充裝置，其中在供電 後，該時脈接收單元偵測出一個時脈脈波的接收或連續兩個或更多個時脈的接收，其中當兩個或更多個時脈被偵測出時，該信號電壓控制單元識別出所連接之主機使用該第一電壓信令，以及當使用該第一信號電壓的主機並未被識別出時，該信號電壓控制單元識別出所連接之主機使用該第二電壓信令。
  3. 如申請專利範圍第2項之擴充裝置，其中當該時脈接收單元偵測出一個時脈脈波時，其測量該時脈脈波的高位準寬度，且當該時脈脈波的該高位準寬度係比預定值更短時，該信號電壓控制單元識別出所連接之主機使用該第一電壓信令，以及當使用該第一信號電壓的主機並未被識別出時，該信號電壓控制單元識別出所連接之主機使用該第二電壓信令。
  4. 如申請專利範圍第3項之擴充裝置，其中當該時脈脈波的高位準寬度係比預定值更長時，該信號電壓控制單元參考該命令終端及資料終端的各信號位準，當所有參考之信號的位準並非低位準(Low)時，該信號電壓控制單元識別出所連接之主機使用該第一電壓信令，以及當使用該第一信號電壓的主機並未被識別出時，該信號電壓控制單元識別出所連接之主機使用該第二電壓信 令。
  5. 如申請專利範圍第1項之擴充裝置，包含選擇器，其係組構以選擇該第一電源供應電壓或低於該第一電源供應電壓的第二電源供應電壓，並供應該選擇之電源供應電壓至該I/O訊胞單元，其中該信號電壓控制單元控制該選擇器，用以供應該第一電源供應電壓至該I/O訊胞單元做為初始設定，且當該信號電壓控制單元設定該I/O訊胞單元在該第二電壓信令中操作時，控制該選擇器用以供應該第二電源供應電壓至該I/O訊胞單元。
  6. 如申請專利範圍第5項之擴充裝置，其中該擴充裝置被供應來自該主機的該第二電源供應電壓，或藉由調整器而從該第一電源供應電壓來產生該第二電源供應電壓。
  7. 如申請專利範圍第1項之擴充裝置，其中當該信號電壓控制單元設定該I/O訊胞單元在該第一電壓信令中操作時，該第一電源供應電壓係供應至該I/O訊胞單元，且輸入的臨限值係依據該第一電壓信令而被設定，以及當該信號電壓控制單元設定該I/O訊胞單元在該第二電壓信令中操作時，該第二電源供應電壓係供應至該I/O訊胞單元，且輸入的臨限值係依據該第二電壓信令而被設定。
  8. 如申請專利範圍第1項之擴充裝置，進一步包含 命令控制單元，其係組構以接收來自該主機的命令，且經由該命令終端而傳送對該命令的回應至該主機，其中在收到電壓識別命令後，該命令控制單元讀取資訊，用以識別當前的通訊是否在該第一電壓信令或該第二電壓信令下被執行，當作被設定為該電壓識別命令之引數的資訊，且當該擴充裝置沒有錯誤並支援由該引數所指示之信號電壓時，該命令控制單元在與該電壓識別命令的該信號電壓相同的信號電壓下送回回應，以及當該擴充裝置具有任何錯誤或並不支援由該引數所指示之信號電壓時，該命令控制單元沒有回應。
  9. 如申請專利範圍第1項之擴充裝置，包含裝置偵測電阻器，其係連接在該第一電源供應電壓與第二資料終端之間，且能被電性地斷接，其中該擴充裝置經由該裝置偵測電阻器而初始地上拉該第二資料終端，以及當該信號電壓控制單元設定該I/O訊胞單元在該第二電壓信令中操作時，該擴充裝置電性地斷接該裝置偵測電阻器與該第二資料終端。
  10. 一種主機設備，組構以供應第一電源供應電壓至裝置，且經由時脈、命令/回應、和資料的信號來與該裝置通訊，第一電壓信令及低於該第一電壓信令的第二電壓信令係可用作該等信號之輸入/輸出信號位準以供該通訊之用，該主機設備包含：電源/接地終端，組構以供應功率至該裝置； 時脈終端，組構以輸出該時脈；命令終端，組構以傳送該命令及接收該回應；複數個資料終端，組構以執行該資料的輸入及輸出；I/O訊胞單元，連接至該時脈終端、該命令終端、及該等資料終端；以及裝置偵測單元，組構以偵測該裝置是否可在該第二電壓信令下通訊，其中除了第一資料終端之外，該主機設備初始地設定該時脈終端、該命令終端、及該複數個資料終端為低(Low)位準，該第一資料終端係在該第二電壓信令下，經由電阻器而被拉下，該裝置偵測單元輸出一個時脈脈波至該時脈終端，當該第一資料終端的信號位準在從提供該一個時脈脈波起經過預定的時間週期後已被反轉時，該主機設備開始該裝置的初始化，以及當該第一資料終端的該位準並未被改變時，該主機設備不初始化該裝置。
  11. 如申請專利範圍第10項之主機設備，其中該一個時脈脈波的高位準週期係比預定值更長，該預定值係比在該裝置之該初始化時的最低頻率之該時脈的高位準週期更長。
  12. 如申請專利範圍第10項之主機設備，進一步包含命令控制單元，其係組構以自該命令終端發出該命令，並接收對該命令的回應，其中 該主機設備傳送電壓識別命令至該裝置，其中用以識別該當前通訊係在該第二電壓信令下執行之資訊被設定為引數，以及當接收到對該電壓識別命令的回應時，該主機設備持續該裝置的該初始化，且當沒有接收到對該電壓識別命令的回應時，該主機設備停止該裝置的該初始化，並停止該功率供應。
  13. 一種擴充裝置，組構以被供應來自主機的第一電源供應電壓，且經由時脈、命令/回應、和資料的信號來與該主機通訊，第一信號電壓及低於該第一信號電壓的第二信號電壓係可用作該等信號之輸入/輸出信號位準以供該通訊之用，該擴充裝置包含：電源/接地終端，組構以將被供應以來自該主機的功率；時脈終端，組構以輸入該時脈；命令終端，組構以接收該命令及傳送該回應；複數個資料終端，組構以執行該資料的輸入及輸出；I/O訊胞單元，連接至該時脈終端、該命令終端、及該等資料終端；時脈接收單元，能決定所輸入至該時脈終端內之時脈的種類；以及信號電壓控制單元，組構以控制該I/O訊胞單元之該等輸入/輸出信號的該等位準，且控制用以決定該等輸入信號之高位準(High)/低位準(Low)的臨限值，其中 連接至該時脈終端的I/O訊胞係初始地設定為該第二信號電壓的臨限值，連接至該命令終端的I/O訊胞，及連接至該等資料終端的I/O訊胞係初始地設定以該第一信號電壓操作做為輸入，且當該時脈接收單元偵測出一個時脈脈波的接收時，該信號電壓控制單元以其中第一資料終端的電壓位準被反轉的方向驅動該第一資料終端的該I/O訊胞。
  14. 如申請專利範圍第13項之擴充裝置，其中，當該時脈接收單元偵測出該一個時脈脈波的該接收時，該信號電壓控制單元參考第二資料終端或該命令終端的信號電壓位準，且當該等信號電壓位準係高位準(High)時，設定該I/O訊胞單元在該第一信號電壓下操作，及當該等信號電壓位準係低位準(Low)時，設定該I/O訊胞單元在該第二信號電壓下操作。
  15. 如申請專利範圍第13項之擴充裝置，其中該一個時脈脈波的脈波寬度係大於以恆定週期連續輸入至該時脈終端內之時脈脈波的脈波寬度。
  16. 如申請專利範圍第14項之擴充裝置，其中，當該時脈接收單元在該信號電壓控制單元設定該I/O訊胞單元的該信號電壓之前偵測出兩個或更多個時脈的接收時，該信號電壓控制單元設定該I/O訊胞單元在該第一信號電壓位準中操作。
  17. 如申請專利範圍第13項之擴充裝置，包含電 路，其係組構以在該一個時脈脈波的該偵測時測量所施加至該時脈終端之脈波的寬度，用以當該脈波寬度係大於預定值時，決定該一個時脈脈波被偵測出。
  18. 如申請專利範圍第16項之擴充裝置，包含選擇器，其係組構以選擇該第一電源供應電壓或低於該第一電源供應電壓的第二電源供應電壓，並供應其至該I/O訊胞單元做為功率，其中該信號電壓控制單元控制該選擇器，用以供應該第一電源供應電壓做為初始設定，且當該I/O訊胞單元被設定在該第二信號電壓下操作時，控制該選擇器以供應該第二電源供應電壓。
  19. 如申請專利範圍第18項之擴充裝置，其中該擴充裝置被供應來自該主機的該第二電源供應電壓，或藉由調整器而從該第一電源供應電壓來產生該第二電源供應電壓。
  20. 如申請專利範圍第13項之擴充裝置，進一步包含命令控制單元，其係組構以接收來自該主機的命令，且經由該命令終端而傳送對該命令的回應至該主機，其中在收到電壓識別命令後，該命令控制單元讀取資訊，用以識別當前的通訊是否在該第一信號電壓或該第二信號電壓下被執行，當作被設定為該電壓識別命令之引數的資訊，且當該擴充裝置沒有錯誤並支援由該引數所指示之信號電壓時，該命令控制單元在與該電壓識別命令的該信號電壓相同的信號電壓下送回回應，以及當該擴充裝置具有 任何錯誤或並不支援由該引數所指示之該信號電壓時，該命令控制單元沒有回應。
  21. 一種擴充裝置，組構以被供應來自主機的高電源供應電壓，且經由時脈、命令/回應、和資料的信號來與該主機通訊，該擴充裝置包含：N(N表示3或更大的整數)個信號終端，其係組構以輸入及輸出該等信號，其中在該命令的接收之前，當該擴充裝置在第一時序偵測出第一信號終端及第二信號終端的電壓位準係低位準(Low)，且當在遲於該第一時序的第二時序偵測出該第一信號終端的該電壓位準係高位準(High)及該第二信號終端的該電壓位準係低位準(Low)時，該擴充裝置驅動該第一信號終端的該電壓至低位準(Low)。
  22. 如申請專利範圍第21項之擴充裝置，其中該等信號終端包含：命令終端，組構以接收該命令及傳送該回應；第一資料終端，組構以輸入及輸出第一資料；第二資料終端，組構以輸入及輸出第二資料；以及時脈終端，組構以接收該時脈，其中在執行於裝置功率之供應開始後的該第一時序的第一檢查步驟，當該命令終端、該第一資料終端、及該第二資料終端的所有電壓位準係低位準(Low)時，該擴充裝置激活第二檢查步驟，且當該等電壓位準皆非低位準 (Low)時，該擴充裝置去除激活(deactivate)該第二檢查步驟而與高電壓信號通訊，在執行於當該第二檢查步驟被激活且該第一資料終端的該電壓位準係偵測為低電壓信號的高位準(High)時的該第二時序的該第二檢查步驟，當該命令終端及該第二資料終端的該等信號位準係低位準(Low)時，該擴充裝置驅動該第一資料終端至低位準(Low)，用以對該主機顯示該通訊係以低電壓信號致能，且當該命令終端及該第二資料終端之該等電壓位準的任一者並非低位準(Low)時，該擴充裝置不驅動該第一資料終端，但與該高電壓信號通訊，且當驅動該第一資料終端的該電壓至低位準(Low)時，該擴充裝置在預定的時間週期內切換，用以經由該時脈終端、該命令終端、該第一資料終端、及該第二資料終端而與低電壓信號通訊。
  23. 如申請專利範圍第22項之擴充裝置，包含：調整器，其係組構以在電壓低於來自第一電壓電源供應的該第一電壓電源供應下，產生第二電壓電源供應；I/O訊胞單元，其能在當功率係供應自該第一電壓電源供應時，在第一信號電壓下接收或傳送該等信號，且能在當功率係供應自該第二電壓電源供應時，在第二信號電壓下接收或傳送該等信號；控制單元，其係組構以管理經由該I/O訊胞單元而被傳送至該主機及接收自該主機之信號的位準；以及 選擇器，其係組構以在被供應至該I/O訊胞單元的該第一電源供應電壓與該第二電源供應電壓之間切換，其中當功率係從該第一電壓電源供應供應至該I/O訊胞單元時，輸入I/O訊胞從該第一信號電壓所決定的低位準(Low)電壓範圍及高位準(High)電壓範圍來識別低位準(Low)或高位準(High)，且輸出I/O訊胞在該第一信號電壓所決定的低位準(Low)電壓或高位準(High)電壓下傳送該等信號，當功率係從該第二電壓電源供應供應至該I/O訊胞單元時，該輸入I/O訊胞從該第二信號電壓所決定的低位準(Low)電壓範圍及高位準(High)電壓範圍來識別低位準(Low)或高位準(High)，且該輸出I/O訊胞在該第二信號電壓所決定的低位準(Low)電壓或高位準(High)電壓下傳送該等信號，且當在該第二檢查步驟辨識出能低電壓信號操作的主機被連接時，該擴充裝置激活該調整器，在經過用於該第二電源供應電壓之穩定所必要的時間週期後，藉由該選擇器而從該第一電壓電源供應切換對該I/O訊胞單元之功率供應到該第二電壓電源供應，以及該I/O訊胞單元在該第二信號電壓下傳送及接收該等信號。
  24. 如申請專利範圍第23項之擴充裝置，包含裝置偵測電阻器，其係連接在該第一電壓電源供應與該第二資料終端之間，且能被電性地斷接，其中在該第二資料終端之電壓位準的偵測之前，該擴充裝 置經由該裝置偵測電阻器而上拉該第二資料終端的該電壓，且當在該第二檢查步驟辨識出能低電壓信號操作的主機被連接時，該擴充裝置電性地斷接該裝置偵測電阻器與該第二資料終端。
  25. 如申請專利範圍第24項之擴充裝置，進一步包含命令控制單元，其係組構以接收該命令，且傳送對該命令的回應，其中該命令控制單元接收具有引數的電壓識別命令，用以識別來自主機所傳送的該命令是否係在該第一信號電壓或該第二信號電壓下，且當該擴充裝置直到該時不具有錯誤並支援由該引數所指示之該信號電壓時，該命令控制單元在與該命令的該信號電壓相同的信號電壓下送回回應，以及當偵測出任何錯誤或該擴充裝置並不支援由該引數所指示之該信號電壓時，該命令控制單元沒有回應。
  26. 一種主機設備，組構以供應第一電源供應電壓至裝置，且經由時脈、命令/回應、和資料的信號與該裝置通訊，第一信號電壓及低於該第一信號電壓的第二信號電壓係可用作該等信號之輸入/輸出信號位準以供該通訊之用，該主機設備包含：電源/接地終端，組構以供應功率至該裝置；時脈終端，組構以輸出該時脈；命令終端，組構以傳送該命令及接收該回應；複數個資料終端，組構以執行該資料的輸入及輸出； I/O訊胞單元，連接至該時脈終端、該命令終端、及該等資料終端；以及裝置偵測單元，組構以偵測該裝置是否可在該第二信號電壓下通訊，其中該主機設備初始地設定該時脈終端、該命令終端、及該複數個資料終端為低(Low)位準，該裝置偵測單元輸出一個時脈脈波至該時脈終端，且在該第二信號電壓下，經由電阻器而上拉或拉下第一資料終端，當該第一資料終端的信號位準在經過預定的時間週期後已被反轉時，該主機設備開始該裝置的初始化，以及當該第一資料終端的該位準並未被改變時，該主機設備不初始化該裝置。
  27. 如申請專利範圍第26項之主機設備，其中該一個時脈脈波的高位準週期係比在該裝置之該初始化時的最低頻率之該時脈的高位準週期更長。
  28. 如申請專利範圍第27項之主機設備，進一步包含命令控制單元，其係組構以自該命令終端發出該命令，並接收對該命令的回應，其中該主機設備傳送電壓識別命令至該裝置，其中用以識別當前通訊係在該第二信令電壓下執行之資訊被設定為引數，以及當接收到對該電壓識別命令的回應時，該主機設備持續該裝置的該初始化，且當沒有接收到對該電壓識別命令 的回應時，該主機設備停止該裝置的該初始化，並停止該功率供應。
  29. 一種主機設備，組構以供應來自第一電壓電源供應的功率至裝置，且經由時脈、命令/回應、和資料的信號而與該裝置通訊，該主機設備包含：電源/接地終端，組構以供應來自該第一電壓電源供應的功率；N(N表示3或更大的整數)個信號終端，其係組構以輸入及輸出該等信號，其中在該命令的傳輸之前，該主機設備在第一時序偏移第一信號終端的電壓位準自低位準(Low)至高位準(High)，且當在遲於該第一時序的第二時序偵測出該第一信號終端的該電壓位準係低位準(Low)時，該主機裝置對該裝置發出該命令。
  30. 如申請專利範圍第29項之主機設備，其中該等信號終端包含：命令終端，組構以接收該命令及傳送該回應；第一資料終端，組構以輸入及輸出第一資料；第二資料終端，組構以輸入及輸出第二資料；以及時脈終端，組構以傳送該時脈，其中在裝置功率的供應之前，該主機設備經由電阻器而拉下該第一資料終端，及在該裝置功率的該供應之後，該主機設備上拉該第一資料終端，並在該上拉後立即偵測出該第一資料終端的該電壓位準係高位準(High)，且當在經 過預定的週期時間後偵測出該電壓位準係低位準(Low)時，該主機設備辨識出可與低電壓信號通訊的裝置被連接，及在經過其中該裝置變成可與低電壓信號通訊的時間週期之後，該主機設備藉由開始該時脈的供應且對該裝置發出該命令，而開始使該裝置初始化，以及當並未辨識出可與該低電壓信號通訊的任何裝置被連接時，該主機設備不供應該時脈且不發出該命令。
  31. 如申請專利範圍第30項之主機設備，包含：電源供應單元，其係組構以自第一電壓電源供應及低於該第一電壓電源供應的第二電壓電源供應來供應功率；第一電源開關，能控制從該第一電壓電源供應到該裝置之功率的供應，或能控制該供應的停止；第二電源開關，其係組構以供應來自該第二電壓電源供應之第一電壓的上拉功率；I/O訊胞單元，能藉由供應來自該第二電壓電源供應的功率而接收或傳送第一信號電壓的信號；以及控制單元，其係組構以控制經由該I/O訊胞單元而被傳送至該裝置，或被接收自該裝置之該等信號的低位準(Low)或高位準(High)信號電壓，其中該主機設備開啟該第一電源開關，用以供應功率至裝置，且當該第二電源開關被關閉時，該主機設備經由電阻器而拉下該第一資料終端，以及當該第二電源開關被開啟時，該主機設備經由電阻器而在該第一信號電壓下，上拉該第一資料終端，用以允許該主機設備決定該第一資料終 端的低信號電壓是否係低位準(Low)或高位準(High)。
  32. 如申請專利範圍第31項之主機設備，進一步包含命令控制單元，其係組構以發出該命令，且接收對該命令的回應，其中該主機設備將使用之電源供應電壓及信號電壓之結合設定為電壓識別命令中的引數，供應與該電壓識別命令中的該引數所指示之該電壓相同之電壓的功率，且在與該引數所指示之該信號電壓相同的信號電壓下供應時脈及命令，以及當接收到對該電壓識別命令的回應時，該主機設備持續該裝置的該初始化，且當沒有接收到對該電壓識別命令的回應時，該主機設備停止該裝置的該初始化，並停止該功率供應。
TW106108579A 2015-11-16 2017-03-15 主機設備及擴充裝置 TWI625629B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015224245 2015-11-16
JP2016052000A JP2017097825A (ja) 2015-11-16 2016-03-16 ホスト機器および拡張デバイス
JP2016-052000 2016-03-16

Publications (2)

Publication Number Publication Date
TW201734818A true TW201734818A (zh) 2017-10-01
TWI625629B TWI625629B (zh) 2018-06-01

Family

ID=58803979

Family Applications (3)

Application Number Title Priority Date Filing Date
TW108122958A TWI735898B (zh) 2015-11-16 2017-03-15 主機設備及擴充裝置
TW107110110A TWI671636B (zh) 2015-11-16 2017-03-15 主機設備及擴充裝置
TW106108579A TWI625629B (zh) 2015-11-16 2017-03-15 主機設備及擴充裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW108122958A TWI735898B (zh) 2015-11-16 2017-03-15 主機設備及擴充裝置
TW107110110A TWI671636B (zh) 2015-11-16 2017-03-15 主機設備及擴充裝置

Country Status (7)

Country Link
US (4) US10741236B2 (zh)
EP (1) EP3430493A1 (zh)
JP (2) JP2017097825A (zh)
KR (2) KR102353267B1 (zh)
CN (1) CN108780346B (zh)
TW (3) TWI735898B (zh)
WO (1) WO2017159883A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US11277279B2 (en) * 2016-12-12 2022-03-15 Johnson Controls Tyco IP Holdings LLP Systems and methods for incorporating a single-port ethernet device in a media protocol ring
JP6854407B2 (ja) * 2017-08-08 2021-04-07 パナソニックＩｐマネジメント株式会社 カード装置、ホスト装置および通信方法
TWI709859B (zh) 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置
US10949106B2 (en) 2019-01-18 2021-03-16 Silicon Motion Inc. Initialization methods and associated controller, memory device and host
CN109490761B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种测试模式进入方法及系统
CN111538763B (zh) * 2020-04-24 2023-08-15 咪咕文化科技有限公司 一种确定集群中主节点的方法、电子设备和存储介质
CN114413537A (zh) * 2020-10-28 2022-04-29 海信（山东）冰箱有限公司 冰箱及其控制方案确定方法
WO2022113601A1 (ja) * 2020-11-24 2022-06-02 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびデータ転送システム
CN115226405A (zh) * 2021-02-16 2022-10-21 松下知识产权经营株式会社 主机装置、从机装置以及数据传送系统
WO2023162555A1 (ja) * 2022-02-22 2023-08-31 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびホスト－スレーブシステム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669303B2 (ja) * 1993-08-03 1997-10-27 日本電気株式会社 ビットエラー訂正機能付き半導体メモリ
US6038186A (en) * 1997-09-12 2000-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can have power consumption reduced during self refresh mode
JP3364133B2 (ja) * 1997-10-16 2003-01-08 富士通株式会社 カード、ホスト装置、及び、ドライブ装置
JP2001110185A (ja) * 1999-10-07 2001-04-20 Mitsubishi Electric Corp クロック同期型半導体記憶装置
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
WO2006057049A1 (ja) 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
KR101177555B1 (ko) * 2006-02-01 2012-08-27 삼성전자주식회사 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
KR100809072B1 (ko) * 2006-09-28 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
EP2249227B1 (en) * 2008-02-29 2015-05-27 Panasonic Corporation Interface device for host device, interface device for slave device, host device, slave device, communication system and interace voltage switching method
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
JP5532724B2 (ja) * 2009-07-30 2014-06-25 株式会社リコー インタフェース回路及びそれを備えた半導体装置
JP5568928B2 (ja) * 2009-09-08 2014-08-13 セイコーエプソン株式会社 記憶装置、基板、液体容器及びシステム
CN101667166B (zh) * 2009-09-25 2012-01-25 华为终端有限公司 设备识别方法及装置
USRE48495E1 (en) 2009-12-17 2021-03-30 Toshiba Memory Corporation System, device, and method for initializing a plurality of electronic devices using a single packet
CN101853061A (zh) * 2010-06-13 2010-10-06 重庆交通大学 无线鼠标的智能供电方法及智能供电系统
CN102096039B (zh) * 2010-11-05 2013-01-16 山东电力集团公司泰安供电公司 一种无线位检电路
US8625386B2 (en) * 2012-03-22 2014-01-07 Seiko Epson Corporation Non-volatile memory device, circuit board, printing material container and printer
JP2013214221A (ja) 2012-04-03 2013-10-17 Renesas Electronics Corp ホスト装置、半導体装置、及びメモリカードシステム
US9170974B2 (en) * 2013-02-25 2015-10-27 Freescale Semiconductor, Inc. Methods and systems for interconnecting host and expansion devices within system-in-package (SiP) solutions
KR20160127168A (ko) * 2013-03-15 2016-11-02 인텔 코포레이션 메모리 시스템
TWI534632B (zh) * 2013-12-05 2016-05-21 威盛電子股份有限公司 中介電子裝置、中介電子裝置的操作方法及電子系統
JP2015215841A (ja) 2014-05-13 2015-12-03 株式会社東芝 メモリシステム
JP2016029556A (ja) * 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
US9886080B2 (en) * 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US10339083B2 (en) * 2016-01-06 2019-07-02 Panasonic Intellectual Property Management Co., Ltd. Host device, slave device, and removable system
KR102519539B1 (ko) * 2017-05-15 2023-04-11 삼성디스플레이 주식회사 스테이지 및 이를 이용한 주사 구동부
KR102657125B1 (ko) * 2018-06-01 2024-04-15 에스케이하이닉스 주식회사 데이터 출력 회로

Also Published As

Publication number Publication date
JP6889318B2 (ja) 2021-06-18
WO2017159883A4 (en) 2017-11-23
US20200395060A1 (en) 2020-12-17
US20230186967A1 (en) 2023-06-15
TW201826132A (zh) 2018-07-16
US11158365B2 (en) 2021-10-26
TWI625629B (zh) 2018-06-01
KR20210007050A (ko) 2021-01-19
KR20180112831A (ko) 2018-10-12
CN108780346B (zh) 2022-01-21
EP3430493A1 (en) 2019-01-23
US20220005520A1 (en) 2022-01-06
JP2017097825A (ja) 2017-06-01
JP2020187768A (ja) 2020-11-19
TWI671636B (zh) 2019-09-11
CN108780346A (zh) 2018-11-09
US10741236B2 (en) 2020-08-11
KR102205753B1 (ko) 2021-01-21
US20200035289A1 (en) 2020-01-30
TWI735898B (zh) 2021-08-11
TW201939293A (zh) 2019-10-01
WO2017159883A1 (en) 2017-09-21
US11605415B2 (en) 2023-03-14
KR102353267B1 (ko) 2022-01-18

Similar Documents

Publication Publication Date Title
TWI625629B (zh) 主機設備及擴充裝置
US10466756B2 (en) Host apparatus and expansion device adaptable to low voltage signaling
US5736728A (en) Non contact IC card and a non contact IC card system
KR100495657B1 (ko) 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
US20120159008A1 (en) Multi-interface memory card and method of operation
KR101083641B1 (ko) Ｒｆｉｄ태그
US20110063091A1 (en) Radio frequency identification system
WO2017045178A1 (zh) 一种信息卡识别电路及终端
JP6620313B2 (ja) ホスト装置、スレーブ装置及びリムーバブルシステム
US9853535B2 (en) External power supply and system connection detection unit applied thereto
KR100617330B1 (ko) 스마트 카드가 오실레이터를 포함하는 장치와 데이터를 교환하는 것을 가능하게 하는 방법 및 스마트 카드와 통신하는 장치
US20170212566A1 (en) Communication apparatus, control method for same, and storage medium
US11249931B2 (en) Pin multiplexer and method for controlling pin multiplexer