CN108780346B - 主机设备和扩展装置 - Google Patents

主机设备和扩展装置 Download PDF

Info

Publication number
CN108780346B
CN108780346B CN201780016412.6A CN201780016412A CN108780346B CN 108780346 B CN108780346 B CN 108780346B CN 201780016412 A CN201780016412 A CN 201780016412A CN 108780346 B CN108780346 B CN 108780346B
Authority
CN
China
Prior art keywords
voltage
host
command
clock
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780016412.6A
Other languages
English (en)
Other versions
CN108780346A (zh
Inventor
藤本曜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN108780346A publication Critical patent/CN108780346A/zh
Application granted granted Critical
Publication of CN108780346B publication Critical patent/CN108780346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)

Abstract

依据一个实施例，第一电源电压被施加到I/O基元，连接到时钟端子的I/O基元被初始设定为第二电压信令的阈值，连接到命令端子的I/O基元和连接到数据端子的I/O基元被初始设定为输入，并且当时钟控制单元检测接收到一个时钟脉冲并且信号电压控制单元检测使用第二电压信令的主机时，信号电压控制单元在第二电源电压被施加到I/O基元后，驱动第一数据端子的I/O基元到高电平，并且第二电压信令的阈值被设定到时钟、命令以及数据端子的I/O基元。

Description

主机设备和扩展装置
相关申请的交叉引用
本申请基于2016年3月16日提交的日本专利申请号No.2016-52000并要求该申请的优先权；其全部内容通过引用并入本文。
技术领域
在此描述的实施例一般涉及主机设备和扩展装置。
背景技术
对于更精细的半导体集成电路(IC)，已需要更低的IC电压和I/O信号电压。同时，在分布与高电源电压兼容的主机设备和扩展装置的情况下，可以混合使用与高电源电压接口和低电源电压接口兼容的主机设备和扩展装置。
当输入缓冲器的输入处于浮动状态或中间电压被输入到输入缓冲器中时，流通电流可以流入输入缓冲器。特别地，低电压信令的高电平可以是高电压信令的中间电压。因此，当连接在不同信号电压下操作的主机设备和扩展装置时，流通电流可以流入输入缓冲器。在下文中，高电压信令将表示为HVS，而低电压信令将表示为LVS。
引文列表
专利文献
[PTL 1]WO2006/057340
附图说明
图1是根据第一实施例的主机设备和扩展装置的示意性框图。HVS主机表示通过高电压信令开始通信的主机1，LVS主机表示通过低电压信令开始通信的主机2，HVS装置表示通过高电压信令开始通信的扩展装置3，以及LVS装置表示扩展装置4，其取决于主机设备的类型开始选择高电压信令或低电压信令的通信；
图2是表示图1所示的LVS主机和LVS装置的更详细结构的框图；
图3A是示出当LVS装置附接到图1所示的HVS主机时的数据线DAT[3]的连接的框图，而图3B是示出当LVS装置附接到图1所示的LVS主机时的数据线DAT[3]的连接的框图；
图4是当LVS装置附接到图1所示的LVS主机时的预处理序列的时序图；
图5是当HVS装置附接到图1所示的LVS主机时的预处理序列的时序图；
图6A是示出低电压信令输出的高电平变为高电压信令输入的中间电压的图，而图6B是示出当中间电压输入到图1所示的HVS装置中时流通电流发生的状态的框图；
图7是示出根据第一实施例的由主机发送的LVS SD卡中的CMD8的内容的图；
图8是根据第一实施例的主机的预处理和初始化序列的流程图；
图9是根据第一实施例的扩展装置的预处理和初始化序列的流程图；
图10是根据第一实施例的扩展装置的初始化序列的流程图；
图11是根据第二实施例的当LVS装置附接到LVS主机时的预处理序列的时序图；
图12是根据第二实施例的当HVS装置附接到LVS主机时的预处理序列的时序图；
图13是根据第二实施例的当LVS装置附接到HVS主机时的预处理序列的时序图；
图14是根据第二实施例的当LVS装置附接到HVS主机时的预处理序列的另一示例的时序图；
图15是示出根据第三实施例的用于LVS装置的输入/输出缓冲器的结构示例的框图；
图16A是描述根据第四实施例的LVS识别模式的周期的时序图，而图16B是在初始化时由HVS主机提供的时钟和在识别序列中由HVS主机发出的时钟的时序图；
图17是描述根据第五实施例的当LVS装置附接到LVS主机时的LVS识别序列的时序图；
图18是描述根据第五实施例的当HVS装置附接到LVS主机时的LVS识别序列的时序图；
图19是根据第五实施例的扩展装置的LVS识别序列和初始化序列的流程图；
图20是根据第五实施例的扩展装置的LVS识别序列和初始化序列的流程图；
图21是根据第五实施例的主机的LVS识别序列和初始化序列的流程图；
图22是根据第五实施例的主机的LVS识别序列和初始化序列的流程图；以及
图23是示出根据第六实施例的当LVS装置附接到LVS主机时的数据线DAT[2]的连接的框图。
具体实施方式
通常，根据一个实施例，扩展装置被提供来自主机的第一电源电压，并经由时钟、命令/响应和数据的信号与主机通信。前述信号的输入/输出信号电平，第一电压信令和低于第一电压信令的第二电压信令可用于通信。扩展装置包括：电源/接地端子，其由来自主机的电力供电；时钟端子，其输入时钟；命令端子，其接收命令并发送响应；多个数据端子，其执行数据的输入和输出；I/O基元单元，其连接到时钟端子，命令端子和数据端子；时钟控制单元，其能够确定输入到时钟端子的时钟数量；信号电压控制单元，其控制I/O基元单元的输入/输出信号的电平以及控制用于确定输入信号的高电平(High)/低电平(Low)的阈值。连接到时钟端子的I/O基元被初始设置为第二电压信令的阈值，并且连接到命令端子的I/O基元和连接到数据端子的I/O基元被初始设置为采用作为输入的第一电压信令操作。当时钟控制单元检测一个时钟脉冲的接收时，信号电压控制单元在第一数据端子的电压电平被反转的方向上驱动第一数据端子的I/O基元。
下面将参考附图详细说明主机设备和扩展装置的示例性实施例。本发明不限于以下实施例。这里的扩展装置是指通过被附接到主机设备中的插槽而能够从外部将其功能添加到主机设备的装置。功能的外部添加可以是主机设备不具有的功能的添加，或者可以是主机装置具有的功能的增强。扩展装置仅在被连接到主机设备时才操作，并且不能以自主方式单独操作。也就是说，扩展装置可以从主机设备接收电力，时钟和命令，并且返回对命令的响应或者发送和接收数据。插槽可以包括电力端子，时钟端子，命令端子和数据端子。时钟端子，命令端子和数据端子可以用作信号端子。将扩展装置附接到主机设备使得可以改善主机设备的功能的多样性和灵活性。
扩展装置可以是存储卡或I/O卡。例如，I/O卡的功能可以包括GPS，相机，Wi-Fi(注册商标)，FM收音机，以太网(注册商标)，条形码读取器，蓝牙(注册商标)等。主机设备具有作为扩展装置的接收器的插槽，并且可以经由插槽发送电力，时钟和命令，接收对命令的响应，以及发送和接收数据。主机设备可以是个人计算机，诸如智能电话的移动信息终端，诸如打印机或复印机的外围设备，或诸如冰箱或微波炉的家用信息电器。然而，本发明不限于这些实施例。
(第一实施例)
图1是根据第一实施例的主机设备和扩展装置的示意性框图。图1示出主机1和2以及扩展装置3和4，其中提取它们各自的接口单元，主机1、2和扩展装置3、4通过该接口单元经由电力，时钟，命令/响应和数据的总线接口信号进行通信。
参考图1，扩展装置3和4可拆卸地连接到主机1和2。主机1可以使用扩展装置3和4。主机1可以向扩展装置3和4发送命令以初始化装置，并从扩展装置3和4接收响应。主机2可以使用扩展装置4但不能使用扩展装置3。主机2可以向扩展装置4发送命令以初始化装置并且从扩展装置4接收响应。主机1和扩展装置3和4可以通过高电压信令相互通信，而主机2和扩展装置4可以通过低电压信令通信。
例如，高电压信号可以被设定为接近3.3V，并且低电压信令可以被设定为接近1.8V。高电压信令是在高电压下传输的信号，而低电压信令是在低电压下传输的信号。信号可包括时钟CLK，数据DAT[3：0]和命令CMD。电源电压经由电源线VDD从主机1和2提供给扩展装置3和4。电源电压可以被设定为高电源电压。例如，电源电压可以被设定为3.3V(2.7至3.6V)。
扩展装置3在初始化开始时通过高电压信令操作，并且可以在初始化中间将信号电平从高电压信令切换到低电压信令。例如，主机1和扩展装置3可以按照用于SD卡的UHS-I标准操作。与高电压信令(HVS)兼容的主机和装置将在下文中称为HVS主机和HVS装置。主机2和扩展装置4的组合可以从初始化开始连续地通过低电压信令操作，而无需使用高电压信令。与低电压信令(LVS)兼容的主机和装置将在下文中称为LVS主机和LVS装置。
主机1包括电源单元1A，电源开关1B，信号电压控制单元1C，VDDIO选择器1D(VDDIO是I/O基元的电源)，时钟产生单元1E，命令控制单元1F，数据控制单元1G和I/O基元1H。主机2包括电源单元2A，电源开关2B，时钟产生单元2E，命令控制单元2F，数据控制单元2G，I/O基元2H和LVS控制单元2J。
电源单元1A和2A产生电源电压VD1，VD2和VDDL。例如，电源电压VD1可以被设定为3.3V(2.7至3.6V)，电源电压VD2可以被设定为1.8V，电源电压VDDL可以被设定为1.2V。电源电压VDDL可用作逻辑电路的电源。电源开关1B和2B开启和关断电源电压VD1到电源线VDD的供应。电源开关1B和2B可以包括将输出电压下拉到接地电位的下拉电路。
信号电压控制单元1C指示用于在初始化序列中将信号电平从高电压切换到低电压。VDDIO选择器1D选择电源电压VD1和VD2中的任何一个作为基元电源VDDIO，并将其提供给I/O基元1H。时钟产生单元1E和2E产生预定频率的时钟CLK。命令控制单元1F将命令CMD发送到扩展装置3和4，或者从扩展装置3和4接收对命令CMD的响应。
数据控制单元1G和2G向扩展装置3和4发送数据DAT[3:0]并且从扩展装置3和4接收数据DAT[3:0]。I/O基元1H根据由基元电源VDDIO指定的电源电压VD1和VD2中的任何一个设定时钟CLK、命令CMD、对命令CMD的响应和数据DAT[3:0]的信号电平。I/O基元2H根据由基元电源VDDIO指定的电源电压VD2设定时钟CLK、命令CMD、对命令CMD的响应和数据DAT[3:0]的信号电平。
LVS控制单元2J确定扩展装置3和4是HVS装置还是LVS装置。LVS控制单元2J可以包括装置检测单元，其检测装置是否通过低电压信令通信。根据确定结果，LVS控制单元2J控制时钟CLK、命令CMD、对命令CMD的响应和数据DAT[3:0]的序列和信号电平。可以从高电平(High)驱动，低电平(Low)驱动，上拉，下拉和输出三态(输入状态)中选择信号电平。
可以在初始化过程之前执行由主机2执行以确定扩展装置3和4是HVS装置还是LVS装置的过程(下文中，也称为预处理)。在预处理中，LVS主机可以通过将数据DAT[3]的电压驱动为低电平(Low)来指示它是LVS主机。当附接LVS设备时，HVS主机可以将数据DAT[3]的电压设定为高电平(High)(稍后将参考图3A给出详细描述)。LVS主机还可以监控数据DAT[2]的电压。
当上拉数据DAT[2]时，主机2可以在数据DAT[2]的电压为低电平(Low)时将装置确定为LVS装置，并且可以在数据DAT[2]的电压为高电平(High)时将装置确定为HVS装置。当将装置确定为LVS设备时，主机2移动到初始化过程。当将装置确定为HVS装置时，主机2停止驱动I/O基元输出，关闭装置并拒绝HVS装置。
扩展装置3包括复位电路3A，调节器3B，信号电压控制单元3C，VDDIO选择器3D，时钟接收单元3E，命令控制单元3F，数据控制单元3G和I/O基元3H。扩展装置4包括复位电路4A，调节器4B，信号电压控制单元4C，VDDIO选择器4D，时钟接收单元4E，命令控制单元4F，数据控制单元4G，I/O基元4H和LVS控制单元4J。
复位电路3A和4A确定是否在操作电压范围内提供电源电压VD1，并输出复位信号RES以复位逻辑电路。调节器3B和4B将电源电压VD1转换为电源电压VD2和VDDL。信号电压控制单元3C和4C指示用于将信号电平从高电压切换到低电压。VDDIO选择器3D和4D选择电源电压VD1和VD2中的任何一个作为基元电源VDDIO，并分别将其提供给I/O基元3H和4H。时钟接收单元3E和4E接收时钟CLK并将其分配到逻辑电路。命令控制单元3F和4F从主机1和2接收命令CMD，并且将对命令CMD的响应发送到主机1和2。当命令CMD被输入时，命令控制单元3F和4F可以解码命令号码，识别要执行的功能，并将响应返回给主机1和2。
数据控制单元3G和4G向主机1和2发送数据DAT[3：0]并从主机1和2接收数据DAT[3:0]。I/O基元3H和4H根据由基元电源VDDIO指定的电源电压VD1和VD2中的任何一个，设定时钟CLK、命令CMD、对命令CMD的响应和数据DAT[3:0]的信号电平。LVS控制单元4J确定主机1和2是HVS主机还是LVS主机。然后，根据确定结果，LVS控制单元4J控制时钟CLK、命令CMD，对命令CMD的响应和数据DAT[3:0]的序列和信号电平。可以从高电平(High)驱动，低电平(Low)驱动，上拉，下拉和输出三态(输入状态)中选择信号电平。
可以在初始化过程之前执行由扩展装置4执行以确定主机1和2是HVS主机还是LVS主机的过程(下文中，也称为预处理)。最初，基元电源VDDIO连接到电源电压VD1。在预处理中，LVS装置可以监控数据DAT[3]的电压。由于数据DAT[3]被图3B所示的装置检测电阻器R4上拉，所以当数据DAT[3]的电压为低电平(Low)(低电平(Low)驱动)时，装置可以将主机确定为LVS主机，并且当数据DAT[3]的电压为高电平(High)时，装置可以将主机确定为HVS主机。
当将主机确定为LVS主机时，扩展装置4将数据DAT[2]的电压驱动为低电平(Low)并且开启用于产生电源电压VD2的调节器4B。在电源电压VD2变得稳定之后，扩展装置4可以将基元电源VDDIO切换到电源电压VD2。当将主机确定为HVS主机时，扩展装置4将基元电源VDDIO保持在电源电压VD1之下。HVS装置不驱动数据DAT[2]。
电源单元1A，2A，电源开关1B，2B，调节器3B，4B和I/O基元1H至4H可以由模拟电路形成。复位电路3A，4A，信号电压控制单元1C，VDDIO选择器1D，3D和4D，时钟产生单元1E至4E，命令控制单元1F至4F以及数据控制单元1G至4G可以由逻辑电路形成。命令控制单元1F至4F，数据控制单元1G至4G以及LVS控制单元2J和4J可以通过由处理器的固件处理来实现。
假设扩展装置3连接到主机1。主机1通过电源电压VD1开启电源开关1B，以经由电源线VDD将电源电压VD1提供给扩展装置3。主机1上拉命令CMD和数据DAT[2:0]的电压。扩展装置3的装置检测电阻器上拉数据DAT[3]的电压。当电源电压VD1变得稳定时，主机1开始初始化过程。此时，主机1发送时钟CLK并向扩展装置3发出命令CMD。
扩展装置3将对命令CMD的响应(不包括命令CMD0)返回到主机1。在这种情况下，主机1发出命令CMD8作为电压检查命令。命令自变量0001b被设定为命令CMD8的字段VHS。在接收到命令CMD8时，扩展装置3检查命令自变量。当命令自变量是0001b时，扩展装置3将对命令CMD8的响应返回到主机1。在接收到对命令CMD8的响应时，主机1识别出可以进一步继续初始化。
假设扩展装置4连接到主机1。主机1通过电源电压VD1开启电源开关1B，以经由电源线VDD将电源电压VD1提供给扩展装置4。主机1上拉命令CMD和数据DAT[2:0]的电压。扩展装置4的装置检测电阻器上拉数据DAT[3]的电压。当电源电压VD1变得稳定时，扩展装置4监控数据DAT[3]的电压。当数据DAT[3]的电压为高电平(High)时，扩展装置4将主机1确定为HVS主机。当将主机1确定为HVS主机时，扩展装置4将基元电源VDDIO保持在电源电压VD1以下并且不驱动数据DAT[2]。
主机1开始初始化过程。此时，主机1发送时钟CLK并向扩展装置4发出命令CMD。扩展装置4将对命令CMD的响应(不包括命令CMD0)返回给主机1。在这种情况下，主机1发出命令CMD8作为电压检查命令。命令自变量0001b被设定为命令CMD8的字段VHS。在接收到命令CMD8时，扩展设备4检查命令自变量。当命令自变量是0001b并且到目前为止在过程中没有发生错误时，扩展装置4将对命令CMD8的响应返回给主机1。在接收到对命令CMD8的响应时，主机1识别出扩展装置4可以通过高电压信令继续初始化过程。
假设扩展装置3连接到主机2。此时，主机2将时钟SDCLK和数据DAT[3]驱动为低电平(Low)。这防止数据DAT[3]的电压经由扩展装置3的装置检测电阻器被上拉到电源电压VD1。此外，主机2通过电源开启电源开关2B，以经由电源线VDD将电源电压VD1提供给扩展装置3。命令CMD和数据DAT[2:0]的电压由主机2的上拉电阻器下拉。此时，没有上拉电压施加到上拉电阻器。可选地，主机2可以将命令CMD和数据DAT[2:0]的电压驱动为低电平(Low)。
当在电源电压VD1稳定之后LVS装置的建立时间已经过去时，主机2提供上拉电压以经由上拉电阻器上拉数据DAT[2]。然后，当数据DAT[2]的电压为高电平(High)时，主机2将扩展装置3确定为HVS装置。此时，由于数据DAT[2]的电压不由扩展装置3驱动，所以当数据DAT[2]的电压被上拉时，数据DAT[2]的电压从低电平(Low)移至高电平(High)。当确定扩展装置3作为HVS装置时，主机2停止提供上拉电压，停止I/O基元输出的驱动，并拒绝扩展装置3。
假设扩展装置4连接到主机2。此时，主机2将时钟SDCLK和数据DAT[3]驱动为低电平(Low)。这防止数据DAT[3]的电压经由扩展装置4的装置检测电阻器被上拉到电源电压VD1。此外，主机2通过电源电压VD1开启电源开关2B，以经由电源线VDD将电源电压VD1提供给扩展装置4。命令CMD和数据DAT[2:0]的电压通过主机2的上拉电阻器下拉。此时，没有上拉电压施加到上拉电阻器。可选地，主机2可以将命令CMD和数据DAT[2:0]的电压驱动为低。
当在电源电压VD1稳定之后LVS装置的建立时间已经过去时，主机2提供上拉电压以经由上拉电阻器上拉数据DAT[2]。然后，当数据DAT[2]的电压为低电平(Low)时，主机2将扩展装置4确定为LVS装置。此时，由于数据DAT[2]的电压被扩展装置4驱动为低电平(Low)，即使当上拉数据DAT[2]的电压时，数据DAT[2]的电压也可以保持为低电平(Low)。
同时，扩展装置4监控数据DAT[3]的电压。当数据DAT[3]的电压为低电平(Low)时，扩展装置4确定主机2是LVS主机。当将主机2确定为LVS主机时，扩展装置4将数据DAT[2]的电压驱动为低电平(Low)，并且开启用于产生电源电压VD2的调节器4B。在电源电压VD2变得稳定之后，扩展装置4将基元电源VDDIO切换到电源电压VD2。
主机2上拉命令CMD和数据DAT[3:0]。然后，主机2开始初始化过程。此时，主机2发送时钟CLK并向扩展装置4发出命令CMD。时钟CLK和命令CMD通过低电压信令发送。扩展装置4将对命令CMD的响应(不包括命令CMD0)返回到主机2。
在这种情况下，主机2发出命令CMD8作为电压检查命令。命令自变量0010b被设定为命令CMD8的字段VHS。在接收到命令CMD8时，扩展装置4检查命令自变量。当命令自变量是0010b并且到目前为止在过程中没有发生错误时，扩展装置4将对命令CMD8的响应返回给主机2。该响应通过低电压信令发送。在接收到对命令CMD8的响应时，主机2识别出扩展装置4可以通过低电压信令继续初始化过程。
在主机2确定扩展装置3和4是HVS装置还是LVS装置的过程中，将时钟CLK，数据DAT[3:0]和命令CMD的电压设定为低电平(Low)使得可以防止将中间电压输入到扩展装置3和4的输入缓冲器中，并防止流通电流流入输入缓冲器。
在LVS装置中将数据DAT[2]激活为低电平(Low)，并且在HVS装置中不激活数据DAT[2]。因此，主机2可以通过在上拉数据DAT[2]时检测数据DAT[2]的电压来确定扩展装置3和4是HVS装置还是LVS装置。此时，由于数据DAT[2]的电压在LVS装置中保持为低电平(Low)，因此可以防止中间电压输入到扩展装置4的输入缓冲器中并且防止流通电流进入输入缓冲区。
同时，在HVS装置中，数据DAT[2]的电压变为高，但是主机2可以立即停止驱动扩展装置3以减少流通电流的影响，即使流通电流流入输入缓冲器。该过程可以在逻辑电路的控制下进行几微秒。
图2是示出图1中示出的LVS主机和LVS设备的更详细配置的框图。图2示出了图1中示出的扩展设备4是与LVS兼容的SD卡的示例。。
参考图2，主机2包括电源单元2A，电源开关2B(可以具有下拉电路但未示出)和2L，I/O基元2H和逻辑电路2K。逻辑电路2K可以包括图1所示的时钟产生单元2E，命令控制单元2F，数据控制单元2G和LVS控制单元2J。主机2还包括上拉电阻器R0至R3，电源端子TH1，时钟端子TH2，命令端子TH3和数据端子TH4至TH6。
电源端子TH1连接到电源线VDD。时钟端子TH2可以被分配时钟SDCLK。命令端子TH3可以被分配命令CMD以及对其的响应。数据端子TH4可被分配数据DAT[3]。数据端子TH5可被分配数据DAT[2]。数据端子TH6可被分配数据DAT[1:0]。电源开关2L包括下拉电路2P。I/O基元2H包括输出缓冲器BH1，BH2和BH4至BH6，以及输入缓冲器BH3和BH7至BH9。
输出缓冲器BH1，BH2和BH4至BH6的输入以及输入缓冲器BH3和BH7至BH9的输出连接到逻辑电路2K。电源开关2B的输出连接到电源端子TH1。输出缓冲器BH1的输出连接到时钟端子TH2。输出缓冲器BH2的输出和输入缓冲器BH3的输入连接到命令端子TH3。输出缓冲器BH4的输出和输入缓冲器BH7的输入连接到数据端子TH4。输出缓冲器BH5的输出和输入缓冲器BH8的输入连接到数据端子TH5。输出缓冲器BH6的输出和输入缓冲器BH9的输入连接到数据端子TH6。命令端子TH3和数据端子TH4至TH6分别经由上拉电阻器R0至R3连接到电源开关2L。
电源开关2L开启和关断作为对I/O基元2H的基元电源VDDIO的电源电压VD2的供应。电源开关2B和2L可以根据来自逻辑电路2K的控制信号开启和关断电源电压的供应。下拉电路2P可以分别经由上拉电阻器R0至R3将命令端子TH3和数据端子TH4至TH6的电位下拉至接地电位。电源单元2A可以将电源电压VDDL提供到逻辑电路2K。在数据端子TH6中的数据DAT[1:0]的描述中，整体示出两个信号。具体地说，存在两个输出缓冲器BH6，两个输入缓冲器BH9和两个上拉电阻器R1，它们分别连接到数据DAT[1]和DAT[0]。
扩展装置4包括复位电路4A，调节器4B，VDDIO选择器4D，I/O基元4H，逻辑电路4K和存储器4R。逻辑电路4K可以包括图1所示的信号电压控制单元4C，时钟接收单元4E，命令控制单元4F，数据控制单元4G和LVS控制单元4J。扩展装置4还包括：装置检测电阻器R4，电源端子TD1，时钟端子TD2，命令端子TD3和数据端子TD4至TD6。电源端子TD1连接到电源线VDD。时钟端子TD2可以被分配时钟SDCLK。命令端子TD3可被分配命令CMD以及对其的响应。数据终端TD4可被分配数据DAT[3]。数据端子TD5可被分配数据DAT[2]。数据端子TD6可被分配数据DAT[1:0]。I/O基元4H包括输出缓冲器BD2和BD4至BD6，以及输入缓冲器BD1，BD3和BD7至BD9。
输出缓冲器BD2和BD4至BD6的输入以及输入缓冲器BD1，BD3和BD7至BD9的输出连接至逻辑电路4K。复位电路4A，调节器4B，VDDIO选择器4D和存储器4R的输入连接到电源端子TD1。输入缓冲器BD1的输入连接到时钟端子TD2。输出缓冲器BD2的输出和输入缓冲器BD3的输入连接到命令端子TD3。
输出缓冲器BD4的输出和输入缓冲器BD7的输入连接到数据端子TD4。输出缓冲器BD5的输出和输入缓冲器BD8的输入连接到数据端子TD5。输出缓冲器BD6的输出和输入缓冲器BD9的输入连接到数据端子TD6。数据端子TD4经由装置检测电阻器R4连接到电源电压VD1。调节器4B可以将电源电压VDDL提供给逻辑电路4K。复位电路4A可以将复位信号RES输出到逻辑电路4K。存储器4R连接到逻辑电路4K。
图3A是示出当LVS装置附接到图1所示的HVS主机时的数据线DAT[3]的连接的框图，并且图3B是示出当LVS装置附接到图1所示的LVS主机时的数据线DAT[3]的连接的框图。
参考图3A，扩展装置4包括装置检测电阻器R4。电性控制开关SW2串联连接到装置检测电阻器R4，并且可以从DAT[3]断开。装置检测电阻器R4的电阻值可以被设定为10至90kΩ。装置检测电阻器R4一端的电位连接到I/O基元电源VDDIO，并提供3.3V作为初始值。由于开关SW2处于开启(on)状态，因此数据DAT[3]的电压经由装置检测电阻器R4上拉。此时，装置检测电阻器R4可由主机1和2使用以识别扩展装置4被附接到主机1和2。
图1的主机1包括输出缓冲器BH4'，输入缓冲器BH7'和数据端子TH4'。输出缓冲器BH4'的输出和输入缓冲器BH7'的输入连接到数据端子TH4'。数据端子TH4'可被分配数据DAT[3]。数据端子TH4'经由开关SW1被连接到上拉电阻器R3。为了进行装置检测，可以关断开关SW1以将上拉电阻器R3与DAT[3]断开，从而消除对装置检测的影响。
另外，数据端子TH4'连接到下拉电阻器R6。此时，选择电阻值使得在R4和R6之间的分割电压处于高(High)电平。也就是说，可以采用满足R6>>R4的高值电阻作为下拉电阻器R6的电阻值。下拉电阻器R6变为需要执行装置检测，并且旨在防止DAT[3]在没有连接装置时进入浮动状态。可以通过从低(Low)电平到高(High)电平的电压变化来检测装置的连接。
当未检测扩展装置4时，主机1经由上拉电阻器R3上拉数据端子TH4'。当检测扩展装置4时，主机1将数据端子TH4'与上拉电阻器R3断开。当主机1未被附接到扩展装置4时，主机1经由下拉电阻器R6下拉数据DAT[3]的电压，并且数据DAT[3]的电压变为低电平(Low)。当主机1被附接到扩展装置4时，数据DAT[3]的电压变为在装置检测电阻器R4和下拉电阻器R6之间分割的分割电压。此时，由于R6>>R4，数据DAT[3]的电压变为高电平(High)。即使开关SW1开启(on)并且上拉电阻器R3被连接，电阻器之间的分割电压也变为高(High)电平并且可用于识别HVS主机。
同时，参考图3B，假设扩展装置4被附接到主机2。主机2不能接收3.3V的高电压信令。因此，为了防止数据DAT[3]的电压经由装置检测电阻器R4被上拉至3.3V的高电压，主机2将数据DAT[3]的电压设定为低电压(Low)。此时，扩展装置4可以监控数据DAT[3]的电压，以确定LVS主机或HVS主机是否被附接到扩展装置4。当将主机2确定为LVS主机或HVS主机时，扩展装置4关断开关SW2，并将装置检测电阻R4与数据端子TD4断开。因此，即使当LVS主机停止DAT[3]的低电平(Low)驱动时，也可以防止3.3V的电压被施加到LVS主机。
参见图3A和3B，开关SW1和SW2由晶体管开关而不是机械开关形成。通过将晶体管设定为关断，装置检测电阻器R4可以与数据端子TD4断开。
图4是当LVS装置被附接到图1中所示的LVS主机时的预处理序列的时序图。
参考图4，在开启扩展装置4的电源之前(t1)，主机2将所有信号设定为低电平(Low)。由于时钟SDCLK未被上拉，因此主机2需要通过输出缓冲器BH1将时钟SDCLK(TH2)驱动为低电平(Low)。另外，如图3B所示，主机2需要通过输出缓冲器BH4将数据DAT[3](TD4)驱动为低电平(Low)，以防止数据DAT[3]的电压经由装置检测电阻R4被上拉到如3.3V的高电压。
对于其他信号，即命令CMD(TH3)和数据DAT[2:0](TD5和TD6)，主机2可以通过由输出缓冲器BH2，BH5和BH6将信号驱动为低电平(Low)或通过由上拉电阻器R0至R2下拉信号来将电压设定为低电平(Low)。该信号可以通过下拉电路2P被下拉以将电源开关2L的输出固定到大约0V。这些操作由逻辑电路2K控制。
当开启扩展装置4的电源时(t2)，主机2通过电源电压VD1开启电源开关2B，以经由电源线VDD将电源电压VD1提供给扩展装置4。首先，由于电源电压VD1通过VDDIO选择器4D被提供给基元电源VDDIO，因此I/O基元4H可以与高电压信令兼容并且可耐高压。当电源电压VD1被提供给扩展装置4时，复位电路4A输出复位信号RES以复位逻辑电路4K。
当通过复位电路4A检测到电源开启时，扩展装置4在数据DAT[3]变得稳定之后检查电压(t3)。因为电源电压VD1在开启电源后达到最小值VDD(min)，因此时间t3可以被设定为晚于预定时间周期T1的流逝。当数据DAT[3]的电压为低电平(Low)时，扩展装置4将主机2确定为LVS主机，并且当数据DAT[3]的电压为高电平(High)时，扩展装置4将主机2确定为HVS主机。数据DAT[3]的电压可以被检查多次以防止检测错误。
当主机2被检测为LVS主机时，扩展装置4将数据DAT[2]的电压驱动为低电平(Low)(t4)。当主机2被确定为LVS主机时，扩展装置4可以开启产生电源电压VD2的调节器4B并且将装置检测电阻器R4与数据端子TD4断开。当来自调节器4B的电源电压VD2的输出变得稳定时，VDDIO选择器4D将基元电源VDDIO从电源电压VD1切换到电源电压VD2(t5)。此时，I/O基元4H变为与1.8V的低电压信令兼容。
接下来，在主机2侧，电源开关2L经由上拉电阻器R2上拉数据DAT[2](t6)。但是，当没有将命令CMD和DAT[3]以及DAT[1:0]驱动为低电平(Low)时，主机2不上拉命令CMD和数据DAT[3]和DAT[1:0]的电压。当扩展装置4已经将数据DAT[2]的电压驱动为低电平(Low)时，数据DAT[2]的电压不被上拉而是保持为低电平(Low)。时间t6可以被设定为晚于时间t5。例如，预定时间T2的最小值可以被设定为45ms，并且预定时间周期T3的最大值可以被设定为5ms。
主机2检查数据DAT[2]的电压(t7)。数DAT[2]的电压可以被检查多次以防止检测错误。当数据DAT[2]的电压为低电平(Low)时，扩展装置4将主机2确定为LVS装置并且移动到LVS装置的初始化过程。在初始化过程中，主机2可以采用1.8V的低电压信令操作。
此时，主机2上拉命令CMD和数据DAT[3]和DAT[1:0](t8)。如图所示，主机2可以将命令CMD驱动为高电平(High)。接下来，主机2输出时钟SDCLK(t9)。然后，主机2输出预定数量NK的时钟SDCLK并发出命令CMD0(t10)。例如，预定数量NK可以被设定为74个时钟。在接收到命令CMD0时，扩展装置4停止数据DAT[2]的电压的低电平(Low)驱动。此时，扩展装置4上拉数据DAT[2]的电压(t11)。接下来，主机2发出命令CMD8(t12)。图4未示出在发出命令CMD8之后的初始化过程。
图5是当HVS装置被附接到图1中所示的LVS主机时的预处理序列的时序图。
参考图5，在开启扩展装置3的电源之前(t1)，主机2将所有信号设定为低电平(Low)。由于时钟SDCLK不被上拉，因此主机2需要通过输出缓冲器BH1将时钟SDCLK(TH2)驱动为低电平(Low)。另外，如图3B所示，主机2需要通过输出缓冲器BH4将数据DAT[3](TD4)驱动为低电平(Low)，以便防止数据DAT[3]的电压经由装置检测电阻R4被上拉到如3.3V的高电压。
对于其他信号，即命令CMD(TH3)和数据DAT[2:0](TD5和TD6)，主机2可以通过由输出缓冲器BH2，BH5和BH6将信号驱动为低电平(Low)或通过上拉电阻器R0至R2下拉信号以将电压设定为低电平(Low)。可以通过下拉电路2P下拉信号以将电源开关2L的输出固定到大约0V。这些操作由逻辑电路2K控制。
当开启扩展装置3的电源时(t2)，主机2经由电源线VDD将电源电压VD1提供给扩展装置3。此时，当VDDIO选择器3D将电源电压VD1提供给I/O基元3H的VDDIO时，扩展装置3可以与3.3V的高电压信令兼容。
主机2将命令CMD和数据DAT[3:0]的电压设定为低电平(Low)，以防止中间电压输入到扩展装置3的输入缓冲器中并且防止流通电流流入扩展装置3的输入缓冲器内。另外，由于扩展装置3不驱动命令CMD和数据DAT[3:0]，因此主机2可以决定命令CMD和数据DAT[3]的电压。
扩展装置3检测电源开启但不检查数据DAT[3]的电压(t3)。因此，扩展设备3不确定主机2是LVS主机还是HVS主机(t4)。
接下来，主机2的电源开关2L经由上拉电阻器R2上拉数据DAT[2](t6)。此时，由于扩展装置3没有将数据DAT[2]的电压驱动为低电平(Low)，所以数据DAT[2]的电压上升到高电平(High)。为了防止产生流通电流，主机2需要控制命令CMD和数据DAT[1:0]，以便在上拉时不变为高电平(High)。
主机2检查数据DAT[2]的电压(t7)。数据DAT[2]的电压可以被检查多次以防止检测错误。当数据DAT[2]的电压为高电平(High)时，主机2将扩展装置3确定为HVS装置。然后，主机2将电源开关2L的输出设定为0V以停止数据DAT[2]的上拉，并且关断电源开关2B以停止向扩展装置3提供电源电压(t8)。此外，主机2停止驱动数据DAT[3]的电压(t9)并拒绝扩展装置3。
图6A是示出高(High)电平的低电压信令输出变为高电压信令输入的中间电压的图，并且图6B是示出当中间电压被输入到图1所示的HVS装置中时发生流通电流的状态的框图。图6A示出VDD等于电源电压VD1并且取电源电压VD1的最大值3.6V的情况。
参考图6A，在高压信令输入中，高(High)电平范围的信号电压被设定在最大值VIH(max)(＝VDD+0.3V)和最小值VIH(min)(＝2.25)之间，并且低(Low)电平范围的信号电压被设定在最大值VIL(max)(＝0.675V)和最小值VIL(min)(＝0V)之间。在低电压信令输出中，高电平(High)范围的信号电压被设定在最大值VOH(max)(＝2.00V)和最小值VOH(min)(＝1.40V)之间，并且低电平(Low)范围的信号电压被设定在最大值VOL(max)(＝0.45V)和最小值VOL(min)(＝0V)之间。
因此，在高电压信令输入和低电压信令输出的组合的情况下，高电平(High)的低电压信令输出变为相对于高电压信令输入缓冲器的中间电位VMID。
此时，如图6B所示，假设扩展装置3包括输入缓冲器BD0。当输入缓冲器BD0以高电压信令操作时，主机2将高电平(High)的低电压信令输出施加到输入缓冲器BD0，中间电位VMID被施加以增加流通电流Ih流入的输入缓冲器BD0的可能性(取决于实施和条件)。
在该示例中，如图5所示，主机2可以通过由数据DAT[2]的电压识别卡的种类，并且当数据DAT[2]的电压为高电平(High)时将扩展装置3确定为HVS装置。为此目的，主机2需要施加中间电压。为了最小化施加中间电流期间的时间，当将扩展装置3确定为HVS装置时，主机2期望控制并最小化当数据DAT[2]被上拉时的瞬间与当停止电源电压的供应时的瞬间之间的时间。这使得可以忽略流通电流Ih短时间流入输入缓冲器BD0的影响。
下面将详细描述在主机2和扩展装置4的预处理之后的初始化过程。初始化过程可以补充预处理中主机和扩展装置的检测。在初始化过程中，使用命令CMD8和对其的响应。在预处理中数据DAT[2]和DAT[3]的电压的检测中，由主机和扩展装置的操作环境，主机和扩展装置的损坏和老化变质以及其它导致的错误检测的概率非常低但不是零。
此外，在主机和扩展装置在命令CMD8的接收和电源供应之间彼此通信的同时可能发生一些错误，并且为了安全，在发生错误时需要停止通信。可以通过不返回命令CMD8或对其的响应，将错误发生向主机通知。
图7是示出根据第一实施例的由主机发送的LVS SD卡中的CMD8的内容的图。
参考图7，传统CMD8的字段VHS定义指示高电源电压为3.3V的命令自变量0001b。同时，该字段定义使用高电压信令。因此，新CMD8的字段VHS＝0001b可以定义高电源电压是3.3V并且使用高电压信令。另外，与LVS兼容的CMD8的字段VHS可以定义命令自变量0010b，其指示高电源电压是3.3V并且低电压信令用于指示主机在该信号电压下操作。
在图1所示的扩展装置4是LVS卡的情况下，在从主机2接收到CMD8时，扩展装置4可以识别命令自变量VHS＝0010b，复制命令自变量0010b到响应的内容，并且将对CMD8的响应返回到主机2，除非发生任何其它错误。在从扩展装置4接收到对CMD8的响应时，主机2可以识别出扩展装置4是LVS卡并且没有发生错误。
同时，在图1所示的扩展装置3符合UHS-I标准的情况下，在从主机2接收到CMD8时，扩展装置3不能识别命令自变量0010b并且不向主机2返回对CMD8的响应。因此，主机2可以识别出扩展装置3不是LVS卡并拒绝扩展装置3。
此外，根据信号电压是1.8V还是3.3V，可以设定不同的检查模式。
图8是根据第一实施例的主机的预处理和初始化序列的流程图。图8将命令发布和响应接收描述为一组。但是，CMD0是不返回响应的例外命令。
参考图8，主机2在初始化过程之前执行预处理。在预处理中，给开启设备的电源的步骤S1对应于图4和5中所示的时间t2。步骤S2A对应于图4和5中所示的时间t7。当数据DAT[2]的电压为高电平(High)时，主机2将装置确定为HVS装置，停止HVS装置的驱动，并拒绝HVS装置(S2B)。步骤S2B对应于图5中所示的时间t8。
同时，当数据DAT[2]的电压为低电平(Low)时，主机2将装置确定为LVS装置，并且移动到LVS装置的初始化过程。在初始化过程中，主机2发出命令CMD0(S3)。步骤S3对应于图4所示的时间t10。此时，1.8V的信号电压用于时钟CLK和命令CMD。接下来，主机2将命令自变量0010b设定到CMD8的字段VHS，并发出命令CMD8(S4)。步骤S4对应于图4中所示的时间t12。
接下来，主机2检查对命令CMD8的发布的响应(S5)。在该示例中，LVS装置可以返回响应，其中与VHS兼容的字段VCA被设定为0010b。当没有来自LVS装置的响应时，主机2拒绝LVS装置(S6)。同时，当响应于命令CMD8的发出的VCA＝0010b时，主机2发出初始化命令ACMD41(S7)。此时，主机2将初始化命令ACMD41的自变量设定为S18R＝1，表示使用低电压信令。然后，主机2响应于初始化命令ACMD41参考字段D31，以确定LVS装置是否处于忙碌状态(S8)。
当LVS装置未处于忙碌状态时，主机2检查在对ACMD41的响应中包含的位S18A(S9)。当D31＝1时，主机2可以在S8处从循环退出。同时，D31＝0保持在S8处的设置并且重复S7和S8的循环，安装在主机2中的定时器检测到超时并且主机2确定错误已经发生。
主机2检查在对ACMD41的响应中包括的位S18A(S9)。当LVS装置已经将信号电平切换为低电压信令时，确实在响应中设定S18A＝0并且跳过电压切换序列(CMD11)。然后，执行命令CMD2的发出和后续步骤(S11)。当对S18A的检查显示S18A＝1时，主机2确定错误已经发生(S10)并停止该过程。
图9和10是根据第一实施例的扩展装置的预处理和初始化序列的流程图。图10仅描述了CMD2之后的命令接收，并未描述响应的发出。
参考图9，扩展装置4在初始化过程之前执行预处理。
在预处理中，当开启电源时(S21)，扩展装置4检查数据DAT[3]的电压(S22A)。步骤S21对应于图4所示的时间t2。步骤S22A对应于图4所示的时间t3。当数据DAT[3]的电压为低电平(Low)时，扩展装置4确定主机是LVS主机，当数据DAT[3]的电压为高电平(High)时，扩展装置4将主机确定为HVS主机。
当将主机确定为LVS主机时，扩展装置4开启用于1.8V的调节器4B，断开装置检测电阻器R4，并在电源电压VD2变得稳定之后将基元电源VDDIO切换到电源电压VD2，然后将I/O基元切换到低电压信令(S22B)。当将主机确定为HVS主机时，电源电压VD1已经连接到基元电源VDDIO，并且扩展装置4保持该状态。在完成预处理后，扩展设备4移动到初始化过程。
在初始化过程中，在从主机1和2接收到命令CMD0时，扩展装置4执行复位操作(S23)。接下来，在从主机1和2接收到命令CMD8时(S24)，扩展装置4检查字段VHS(S25)。当在字段VHS中未设定命令自变量0001b或0010b时，扩展装置4不返回响应(S26)。同时，当在字段VHS中设定命令自变量0001b时，扩展装置4向主机1和2返回VCA＝VHS的高电压信令的响应。当没有错误并且已经设定命令自变量0010b时，扩展装置4将VCA＝VHS的低电压信令的响应返回到主机(S27和S27')。图9描述S27之后的VHS＝0010b的序列(图7)。
接下来，在接收到命令ACMD41时，扩展装置4检查是否S18R＝1(S28)。然后，扩展装置4设定S18A＝0并且将对命令ACMD41的响应返回到主机(S29)。当完成ACMD41的执行时，扩展装置4返回D31＝1的响应，并且当继续执行时，扩展装置4返回D31＝0的响应(S30)。当D31＝1时，S18A的值变为有效。当通过低电压信令执行初始化命令时，扩展装置4需要返回S18A＝0的响应。因此，扩展装置4跳过电压切换序列(CMD11)，并且如图10所示，执行从发出命令CMD2之后的步骤(S40)。
同时，当在S25处在字段VHS中设定命令自变量0001b时，扩展装置4将高电压信令的响应返回到CMD8。之后，当主机1和2发出如图10所述的命令ACMD41(S31)时，扩展装置4将S18A＝S18R的响应返回给主机1和2(S32)，因为假设扩展装置4支持UHS-I。接下来，扩展装置4确定是否D31＝1(S33)。当D31＝0时，扩展装置4返回到S31以重复步骤S31至S33。当D31＝1时，S18A的值变为有效。
同时，当D31＝1时，在完成ACMD41的执行时，扩展装置4的操作取决于返回到S18A的值而变化(S34)。当返回S18A＝0时，扩展装置4将在步骤S40处接收下一个命令，并且需要跳过电压切换序列。当接收CMD11时，扩展装置4确定错误的发生。
同时，当返回S18A＝1时，扩展装置4移动到电压切换序列。在电压切换序列中，在从主机1接收到命令CMD11时(S35)，扩展装置4返回对命令CMD11的响应(S36)，并将信号电压从3.3V切换到1.8V(S37)。接下来，扩展装置4进行错误确定(S38)。当发生任何错误时，扩展装置4停止过程(S39)，并且当没有发生错误时，扩展装置4已成功切换到低电压信令，并且移至S40。
(第二实施例)
在一些HVS主机中，信号的初始电平不统一，但数据DAT[3]可以被设定为低电平(Low)。因此，仅通过一个电平检查不能可靠地完成LVS主机的检测。根据第二实施例，在发出命令之前的预处理中，信号以不同时序被检查两次或更多次，以允许LVS装置和LVS主机的可靠的相互检测。
图11是根据第二实施例的当LVS装置被附接到LVS主机时的预处理序列的时序图。参考图11，时间t1，t2和t5到t10是由主机2管理的时序，并且时间t3'，t5'，t6'，t6”，t7'和t10'是由扩展装置4管理的时序。低电平(Low)或高电平(High)驱动信号用实线表示，下拉或上拉信号用虚线表示。然而，对于高电平(High)驱动继续的持续时间，由于不使用信号，因此信号可以被上拉。
当在低电平(Low)驱动或高电平(High)驱动与下拉或上拉之间存在冲突时，对低电平(Low)驱动或高电平(High)驱动给出比下拉或上拉更高优先级的电压电平。实心圆圈表示由扩展装置4检查的点，虚线圆圈是由主机2检查的点。每个圆圈被多次检查以防止由于噪声等引起的错误检测。例如，连续三次检查每个点是否保持相同的电平。
在开启扩展装置4的电源(t1)之前，主机2仅下拉数据DAT[2]，并且驱动其它信号，即时钟CLK，命令CMD和数据DAT[3]。低。支持UHS-II的主机2需要向数据DAT[1:0]提供时钟以尝试在UHS-II模式下初始化。当不能实现UHS-II模式下的初始化时，主机2在不晚于时间t5的情况下将数据DAT[1:0]驱动为低电平(Low)。当开启扩展装置4的电源(t2)时，主机2通过电源电压VD1开启电源开关2B，以经由电源线VDD将电源电压VD1提供给扩展装置4。首先，由于电源电压VD1由VDDIO选择器4D提供给基元电源VDDIO，因此I/O基元4H可以与高电压信令兼容并且可耐高电压。
当从电源开启(t2)经过上升时间tPRU时，复位电路4A输出复位信号RES以复位逻辑电路4K。取决于主机2的电源设计，上升时间tPRU可以在从0.1到35ms的宽时间范围内定义。扩展装置4可以通过电压检测电路等检测上升时间。经过上升时间tPRU之后的电源线VDD的电压电平可以被设定为例如2.7V。主机2可以根据其电源电路的特性来预测上升时间tPRU。当被逻辑电路4K复位时，扩展装置4可以停止操作。
当在扩展装置4检测到上升时间tPRU之后经过了预定时间周期T1时，扩展装置4从逻辑电路4K的复位中释放。然后，扩展装置4检查命令CMD和数据DAT[2]和DAT[3]的电压电平(这将被称为第一检查步骤)(t3')。预定时间周期T1可以被设定为直到命令CMD和数据DAT[2]和DAT[3]的电压电平变得稳定的时间周期。通过逻辑电路4K复位扩展装置4直到在扩展装置4检测到上升时间tPRU之后已经经过了预定时间周期T1，可以在命令CMD和数据DAT[2]和DAT[3]变得稳定后检查它们的电压电平，从而防止错误检测。
当从开启电源(t2)经过预定时间周期T2时，主机2上拉数据DAT[2]并将数据DAT[2]的电压电平移位到高电平(High)(t5)。预定时间周期T2可以被设定为等于或大于tPRU+1ms。然后，当从数据DAT[2](t5)的上拉开始已经经过预定时间周期T5时，主机2检查数据DAT[2]的电压电平(t6)。
预定时间周期T5可以被设定为直到数据DAT[2]的电压电平变得稳定为止的时间周期。主机2可以通过在主机2中包括的上拉电阻器R2的值来预测从t5到t6的预定时间周期T5，但是预定时间周期T5可以被设定为相比由最大上拉电阻和最大负载容量所确定的上升时间更足够大的值，例如10到15μs。
同时，当从数据DAT[2](t5')的电压电平的上升检测开始已经经过预定时间周期T3时，扩展装置4检查命令CMD和数据DAT[2]和DAT[3]的电压电平(此步骤在下文中称为第二检查步骤)(t6')。
当在第一检查步骤中命令CMD和数据DAT[2]和DAT[3]的所有电压电平都为低电平(Low)时，扩展装置4执行第二检查步骤。预定时间周期T3可以被设定为直到数据DAT[2]的电压电平变得稳定为止的时间周期。当在第一检查步骤中没有命令CMD和数据DAT[2]和DAT[3]的电压电平为低电平(Low)时，扩展装置4将主机确定为HVS主机并且不需要执行第二检查步骤。
当在第二检查步骤的命令CMD和DAT[3]的电压电平为低电平(Low)并且数据DAT[2]的电压电平为高电平(High)时，扩展装置4将主机2确定为LVS主机。在其它情况下，扩展装置4将主机2确定为HVS主机。当将主机2检测为LVS主机时，扩展装置4将数据DAT[2]的电压驱动为低电平(Low)(t6”)。从检测到数据DAT[2](t5')的电压电平的上升到将数据DAT[2]的电压驱动至低电平(Low)的预定时间周期T4可以被设定为例如20μs或更多。这是因为预定时间周期T5被假定为10到15μs。
当将主机2检测为LVS主机时，扩展装置4可以开启产生电源电压VD2的调节器4B并且将装置检测电阻器R4与数据端子TD4断开。当来自调节器4B的电源电压VD2的输出变得稳定时，VDDIO选择器4D将基元电源VDDIO从电源电压VD1切换到电源电压VD2。此时，I/O基元4H变为与1.8V的低电压信令兼容。
接下来，主机2检查数据DAT[2]的电压电平(t7)。当在时间t6数据DAT[2]的电压电平为高电平(High)并且在时间t7数据DAT[2]的电压电平为低电平(Low)时，主机2将扩展装置4确定为LVS装置。从数据DAT[2](t5)的上拉开始到检查数据DAT[2](t7)的电压电平的预定时间周期T6可以被设定为例如100μs或更多。
当将扩展装置4确定为LVS装置时，主机2上拉命令CMD和数据DAT[3]和DAT[1:0](t8)。如图所示，主机2可以将命令CMD驱动为高电平(High)。然后，主机2转移到LVS装置的初始化过程。在初始化过程中，主机2可以在1.8V的低电压信令下操作。主机2还输出时钟SDCLK(t9)。当接收时钟SDCLK时，扩展装置4停止数据DAT[2]的电压的低电平(Low)驱动。此时，主机2上拉数DAT[2]的电压(t9')。
接下来，主机2输出预定数量的时钟SDCLK，并发出命令CMD0(t10)。例如，预定数量可以被设定为74个时钟。当接收命令CMD0时，扩展装置4可以停止数据DAT[2]的低电平(Low)驱动。此时，主机2上拉数据DAT[2]的电压(t10')。
由于数据DAT[2]的上升时间(t5至t6)取决于上拉电阻器R2的值而变化，因此当检测到数据DAT[2]的上升时，扩展装置4可以参考时间t5'确定时间t6'和t6”。这防止由于上拉电阻器R2的值的变化引起的错误检测。LVS装置通过电压检测电路等检测到从1.8V的低电平(Low)转变为高电平(High)的时间为t6'。对于高信号电压和低信号电压，电压检测电路可以检测1.8V或更高的信号电压。
当在时间t6'识别LVS主机时，扩展装置4需要在不晚于时间t8切换I/O基元4H，以便从高电压信令转换到低电压信令。从时间t5到时间t8的设定时间周期T7可以被设定为5ms或更长。这使得可以对在电源电路中包括的以3.3V充电的平滑电容器放电，并且开启调节器4B以确保直到1.8V电源变得稳定为止的时间周期。在此时间周期期间断开设备检测电阻器R4防止3.3V的电压被施加到LVS主机。为了改进LVS主机的识别可靠性，扩展装置4可以在时间t3'和t6'另外检查是否时钟SDCLK＝低电平(Low)。
当在第一检查步骤中，命令CMD和数据DAT[2]和DAT[3]的所有电压电平被检测为低电平(Low)，并且在第二检查步骤中，命令CMD和DAT[3]的电压电平被检测为低电平(Low)以及数据DAT[2]的电压电平被检测为高电平(High)时，扩展装置4可以将主机2识别为LVS主机。此时，HVS主机不能不规则地工作，以便仅将数据DAT[2]上拉到高电平(High)并将其它信号驱动为低电平(Low)。因此，即使HVS主机可以将数据DAT[3]设定为低电平(Low)，也可以在HVS主机和LVS主机之间区分以便以可靠的方式识别LVS主机。
当在时间t6数据DAT[2]的电压电平为高电平(High)并且在时间t7数据DAT[2]的电压电平为低电平(Low)时，主机2可以将扩展装置4确定为LVS装置。这防止由于短路和传输路径的断开等引起的错误检测。
在前面的描述中，当在第二检查步骤中，命令CMD和DAT[3]的电压电平为低电平(Low)并且数据DAT[2]的电压电平为高电平(High)时，扩展装置4将主机2确定为LVS主机，而在其它情况下将主机2确定为HVS主机。为了改进LVS主机的识别可靠性，扩展装置4可另外执行第三检查步骤(t7')。在第三检查步骤，扩展装置4在主机2上拉命令CMD和数据DAT[3]和DAT[1:0]之前立即检查命令CMD和DAT[3]的电压电平。然后，当命令CMD和DAT[3]的电压电平为低电平(Low)时，扩展装置4可以将主机2确定为LVS主机，并且在其它情况下可以将主机2确定为HVS主机。
图12是根据第二实施例的当HVS装置被附接到LVS主机时的预处理序列的时序图。
参考图12，从时间t1到时间t5的操作与图5中描述的操作相同。之后，主机2的电源开关2L经由上拉电阻器R2来上拉数据DAT[2](t5)。此时，由于扩展装置3不将数据DAT[2]驱动为低电平(Low)，所以数据DAT[2]的电压上升到高电平(High)。为了防止流通电流的发生，主机2需要控制命令CMD和数据DAT[1:0]，以便不会由于上拉而变为高电平(High)。
在检查数据DAT[2]的电压电平(t6)之后，主机2再次检查数据DAT[2]的电压电平(t7)。然后，当在时间t6数据DAT[2]的电压电平为高电平(High)并且在时间t7数据DAT[2]的电压电平为高电平(High)时，主机2将扩展装置3确定为HVS装置。主机2将电源开关2L的输出转为0V以停止数据DAT[2]的上拉，并且关断电源开关2B以停止向扩展装置3提供电源电压(t8B)。此外，主机2停止驱动命令CMD和数据DAT[3]的电压(t9)并拒绝扩展装置3。此时，为了减少流通电流，从数据DAT[2](t5)的上拉开始到延伸装置3的电源电压的停止(t8B)的设定时间周期T8可以被设定为200μs或更小。
图13是根据第二实施例的当LVS装置被附接到HVS主机时的预处理序列的时序图。
参考图13，从时间t1到时间t5的操作与图11中描述的操作相同。之后，当从数据DAT[2](t5')的电压电平的检测开始已经经过预定时间周期T3时，扩展装置4检查命令CMD和数据DAT[2]和DAT[3]的电压电平(t6')。当命令CMD和DAT[3]的电压电平不是低电平(Low)时，扩展装置4将主机2确定为HVS主机。此时，HVS主机通过上拉电阻上拉命令CMD和数据DAT[2:0]。即使主机的上拉电阻被同时连接，数据DAT[3]也通过装置检测电阻R4上拉。
图14是根据第二实施例的当LVS装置被附接到HVS主机时的预处理序列的另一示例的时序图。
参考图14，HVS主机在开启扩展装置4的电源之前，将所有信号设定为低电平(Low)(t1)。当开启扩展设备4的电源(t2)时，HVS主机上拉命令CMD和数据DAT[3]，DAT[2]和DAT[1:0]。数据DAT[3]也被扩展装置4上拉。之后，扩展装置4检查命令CMD和数据DAT[2]和DAT[3](t3')的电压电平。当命令CMD和数据DAT[2]和DAT[3]的电压电平中的任何一个为高电平(High)时，扩展装置4将主机确定为HVS主机。
HVS主机是现有主机，并且对其来说各种激活序列都是可能的。首先，由于LVS装置以高电压信令操作，因此仅在满足图11中描述的序列的情况下允许低电压信令操作，并且在其他情况下执行高电压信令操作。也就是说，图12至图14中描述的操作仅仅是不适用于图11中描述的序列的操作的三个示例，并且存在高压操作的其他序列。
例如，对于图11的情况下的非法操作的检测，HVS主机可以具有时钟检测电路以在时间t3'至t9期间检测时钟SDCLK，或者可以具有电压检测电路以检测命令CMD的电压电平在时间t3'到t8期间是否变为高电平(High)，或者可以在时间t8到t9期间检测命令CMD和时钟SDCLK的电压是否高于低电压信令的最大高电平(High)值。
(第三实施例)
图15是示出根据第三实施例的用于LVS装置的输入/输出缓冲器的结构示例的框图。在第三实施例中，可以禁止输入到数据DAT[2]的输入I/O基元中以防止流通电流。
参照图15，LVS装置包括输出缓冲器11，输入缓冲器12和电压检测电路13，取代图2所示的扩展装置4的输出缓冲器BD2和输入缓冲器BD3。输出信号OUT从逻辑电路4K输入到输出缓冲器11，总线接口信号BUS从输出缓冲器11输出。总线接口信号BUS是数据DAT[2]。使能控制信号Enable被输入到输入缓冲器12。在使能状态，总线接口信号BUS作为输入信号IN被传输到逻辑电路4K。在禁用状态下，即使当总线接口信号BUS进入浮动状态或中间电压电平时，也不会产生流通电流。
电压检测电路13确定总线接口信号BUS的电压电平是高于还是低于阈值，并输出确定结果DET。由于总线接口信号BUS被输入到电压检测电路13，所以即使当输入缓冲器12被禁用，电压检测电路13也能够确定总线接口信号BUS的电压电平。利用图15所示的结构，即使从图11中所述的时间t5施加高电平(High)电压，也可以防止高电平(High)电压流过。图15所示的结构也适用于除数据DAT[2]之外的总线接口信号。
在第二实施例中，命令CMD和数据DAT[3:2]的信号电压组合使用以进行确定。可以采用至少两个信号进行该确定。可以交换信号的功能，并且不限制信号名称。信号可以自由组合。
(第四实施例)
图16A是描述根据第四实施例的LVS识别模式的周期的时序图，而图16B是描述图16A中所述的LVS识别序列的示例的时序图。
参照图16A，在从开启电源(t2)起经过上升时间tPRU之后，扩展装置4移动到LVS识别模式。扩展装置4根据LVS识别模式中的时间周期期间的信号过程，识别HVS模式，LVS模式和UHS-II模式中的操作。然后，根据该模式，扩展装置4选择I/O基元的电源VDDIO，输入阈值和输出信号电压电平。在LVS识别模式中，扩展装置4选择对应于低电压信令(1.8V)的输入阈值，以接收高电压信令(3.3V)和低电压信令(1.8V)的时钟CLK。
如图16B中所示，时钟HCLK可以在从开启电源(t2)到上升的斜坡上升时间周期T10处从HVS主机输入。来自HVS主机的时钟HCLK的振幅为3.3V并且其频带为100至400KHz。当频率为100KHz时，周期T11变为最大的10μs。在LVS识别模式下，LVS主机输出一个时钟脉冲的低电压信令(1.8V)。
通过将时钟LCLK的高电平(High)脉冲宽度T12设置为15μs或更大，可以将时钟LCLK与时钟HCLK区分开。例如，当高电平(High)脉冲宽度为允许容限的10μs或更小时，可以将时钟确定为时钟HCLK，而当高电平(High)脉冲宽度为10μs或更大时，可以将时钟确定为时钟LCLK。T12的高电平(High)脉冲宽度可以任意设定，但需要至少比时钟HCLK的高电平(High)脉冲宽度更长。
在LVS识别模式中接收两个或更多时钟，或者接收具有小于10μs的小脉冲宽度的时钟，或者接收具有幅度为2V或更大的振幅的时钟时，LVS卡可以识别HVS主机被连接。当识别HVS主机时，LVS卡将I/O基元的电源VDDIO设定为3.3V，并将输入阈值设定为3.3V以进入HVS模式。当识别LVS主机时，LVS卡将I/O基元的电源VDDIO设定为1.8V并将输入阈值设定为1.8V以进入LVS模式。
因此，即使当HVS主机在开启电源之后立即输出时钟HCLK时，LVS卡也可以在HVS主机和LVS主机之间区分。
(第五实施例)
图17是描述根据第五实施例的当LVS装置被附接到LVS主机时的LVS识别序列的时序图。
参考图17，附图标记t1至t8表示由主机2管理的时序，并且t5'和t9'表示由扩展装置4管理的时序。未被驱动但被上拉的信号由虚线示出，而其它信号用实线表示。当在低电平(Low)驱动或高电平(High)驱动与下拉或上拉之间存在冲突时，对低电平(Low)驱动或高电平(High)驱动给出相比下拉或上拉更高优先级的电压电平。实心圆圈表示由扩展装置4检查的点，而虚线圆圈是由主机2检查的点。
在开启扩展装置4的电源(t1)之前，主机2仅下拉数据DAT[2]，并将其它数据，即时钟CLK，命令CMD和数据DAT[3]和DAT[1:0]驱动到低电平(Low)。特别是，DAT[3]的低电平(Low)驱动防止DAT[3]被附接到扩展装置的卡检测电阻器上拉。
当将数据DAT[2]驱动为低电平(Low)时，主机2不需要下拉电阻器。当下拉数据DAT[2]时，主机2需要下拉电阻器。当主机2开启扩展装置4的电源时(t2)，主机2的电源电压VD1开启电源开关2B，以经由电源线VDD将电源电压VD1提供给扩展装置4。首先，由于电源电压VD1由VDDIO选择器4D提供给基元电源VDDIO，因此I/O基元4H可以与高电压信令(CLK除外)兼容并且可耐高电压。
当从电源开启(t2)经过上升时间tPRU时，复位电路4A输出复位信号RES以复位逻辑电路4K。支持UHS-II的主机2试图使用UHS-II。此时，主机2可以将时钟提供给数据DAT[1:0]以尝试在UHS-II模式中的初始化。当不能执行UHS-II模式中的初始化时，主机2在不晚于时间t3的情况下将数据DAT[1:0]驱动为低电平(Low)，并且移动到LVS识别序列。
在不执行UHS-II初始化的情况下，在从开启电源(t2)起已经经过至少预定时间周期T21之后，主机2向扩展装置4发送一个时钟脉冲PL作为时钟CLK(t3到t4)以启动LVS识别序列。例如，预定时间周期T21可以被设定为tPRU+1ms或更多。一个时钟脉冲PL的脉冲宽度T22可以被设定为15μs或更多。例如，由于主机1提供的时钟的最小频率是100KHz，所以在以高电平(High)的宽度识别时钟时，脉冲宽度T22的最小值可以被设定为允许容限的15μs。
因此，当高电平(High)的宽度小于10μs时，扩展装置4可以将主机确定为主机1，并且当高电平(High)的宽度大于10μs时，可以将主机确定为主机2。由于一个时钟脉冲PL的振幅对应于低电压信令(1.8V)，因此扩展装置4需要能够接收高电压信令和低电压信令。这可以通过将时钟输入缓冲器BD1的阈值电压设定为低电压信令来实现。
扩展装置4在接收一个时钟脉冲PL的时序处检查命令CMD的电压电平。当命令CMD的电压电平为低电平(Low)或者一个时钟脉冲PL的脉冲宽度T22为10μs或更大时，扩展装置4将主机2识别为LVS主机。满足这两个条件使得识别更可靠。
当已经准备用于采用低电压信令(1.8V)操作的准备时，扩展装置4在不晚于时间t5'下断开装置检测电阻器R4。例如，从时间t4到时间t5'的时间周期T23可以被设定为5ms或更短，作为调节器产生3.3V至1.8V的电力期间的时间周期。当识别出连接的主机是LVS主机(主机2)并且LVS模式就绪时，扩展设备4将数据DAT[2]驱动为高电平(High)t5'。
在从时间t4(t6)经过预定时间周期T23+T24时，主机2在经过超过5μs之后检查数据DAT[2]的电压电平。当数据DAT[2]的电压电平为高电平(High)时，主机2将扩展装置4识别为LVS装置。
当将扩展装置4确定为LVS装置时，主机2通过低电压信令(t7)上拉命令CMD和数据DAT[3:0]。如图所示，主机2可以在低电压信令下将命令CMD驱动为高电平(High)。然后，主机2移动到LVS装置的初始化过程。在初始化过程中，主机2可以在1.8V的低电压信令下操作。此外，主机2输出时钟SDCLK(t8)。在接收到时钟CLK时，扩展装置4停止数据DAT[2]的驱动。主机2上拉数据DAT[2]的电压(t7)。接下来，当输出预定数量的时钟CLK时，主机2发出命令CMD0并开始扩展装置的初始化。
在接收到一个时钟脉冲PL的时序处，扩展装置4至少检查命令CMD的电压电平(也可以检查DAT[3:0]电平为低电平(Low)的任何一个)，并且主机2可以决定检查的时序。这消除了确定用于按时间检查命令CMD的电压电平的时序的需要，从而便于装置设计。另外，由于主机2决定用于检查命令CMD的电压电平的时序，因此可以消除数据不稳定周期并简化标准。
图18是描述根据第五实施例的当HVS装置被附接到LVS主机时的LVS识别序列的时序图。
参考图18，从时间t1到时间t5'的操作与图17中描述的操作相同。在扩展装置3是HVS装置的情况下，扩展装置3不驱动数据DAT[2]的电压。因此，数据DAT[2]的电压电平被主机2下拉。
接下来，当从时间t4(t6)已经经过预定时间周期T23+T24时，主机2检查数据DAT[2]的电压电平。然后，当主机2下拉数据DAT[2]的电压电平为低电平(Low)时，主机2将扩展装置3识别为HVS装置。然后，主机2停止向扩展装置提供电源电压(t7)。此外，主机2停止命令CMD和数据DAT[1:0]和DAT[3]的电压的驱动(t8)，并拒绝扩展装置3。
图19和20是根据第五实施例的扩展装置的预处理和初始化序列的流程图。
参考图19，当被启动电源时(S51)，扩展装置4检查UHS-II模式(S52)。在开启扩展装置4的电源时，I/O基元需要耐受高电压信令(3.3V)作为默认。因此，需要向I/O基元提供高电压电力(3.3V)。命令CMD和数据DAT[3:0]由主机管理，并且不由扩展装置3和4驱动(然而，扩展装置4可以在LVS识别序列t5中驱动数据DAT[2])。
当检测到UHS-II模式时，扩展装置4移动到UHS-II模式(S53)。当未检测到UHS-II模式时，扩展装置4移动到等待时钟CLK的状态(S54)。
接下来，扩展装置4检查时钟高宽度和命令CMD的电压电平(S55)。当时钟高宽度小于10μs或者命令CMD的电压电平不是低电平(Low)时，扩展装置4识别HVS主机(主机1)并且移动到HVS模式(S60)。
同时，当时钟高宽度大于10us并且命令CMD的电压电平为低电平(Low)时，扩展装置4识别LVS主机(主机2)，并准备采用低电压信令(1.8V)操作(S56)。
然后，当在切换到低电压信令(1.8V)期间检测任何错误时(S57)，扩展装置4将I/O基元的电源VDDIO设定为电源电压(3.3V)，并移动到HVS模式(S60)。同时，当进行采用低电压信令(1.8V)的操作的准备时(S57)，扩展装置4断开装置检测电阻器R4(S58)。此外，扩展装置4驱动数据DAT[2]为高电平(High)以指示其移动到LVS模式(S61)。
接下来，参考图20，扩展装置4接收时钟SDCLK以移动到初始化过程(S62)。在接收到命令CMD0时，扩展装置4执行复位操作(S63)。接下来，在接收到命令CMD8(S64)时，扩展装置4检查字段VHS(S65)。当在字段VHS中未设定命令自变量0010b时，扩展装置4不返回响应(S66)并停止操作(S67)。
当没有错误发生并且设定了命令自变量0010b时，扩展装置4返回具有VHS＝0010b的低电压信令响应(S68)。
接下来，当以低电压信令操作时，在接收到命令ACMD41时，扩展装置4不受S18R的设定的影响(S69)并且设定S18A＝0，并且返回对命令ACMD41的响应(S70)。当完成命令ACMD41的执行时，扩展装置4返回D31＝1，并且当继续命令ACMD41的执行时，扩展装置4返回D31＝0。当D31＝1时，S18A的值有效。当初始化命令已经由低电压信令执行时，扩展装置4返回S18A＝0。此时，主机2跳过电压开关序列(CMD11)，并执行从发出命令CMD2随后的步骤(S73)。
图21和22是根据第五实施例的主机的预处理和初始化序列的流程图。
参考图21，在开启电源之前，主机2仅下拉数据DAT[2]，并且将其它信号，即时钟SDCLK和命令CMD以及数据DAT[3]和DAT[1:0]驱动到低电平(Low)(S81)。在开启电源时(S82)，主机2等待直到扩展装置3和4的电源变得稳定(S83)。
接下来，主机2向扩展装置3和4发送一个时钟脉冲PL作为时钟CLK(S84)。接下来，在等待超过5ms(S85)之后，例如，主机2检查数据DAT[2]的电压电平(S86)。然后，当数据DAT[2]的电压电平为低电平(Low)时，主机2停止电源(S87)并拒绝该装置(S88)。
同时，当数据DAT[2]的电压电平为高电平(High)时，主机2将扩展装置4识别为LVS装置。此时，主机2上拉命令CMD和数据DAT[3:0](S89)，并移动至LVS卡初始化(S90)。
接下来，参考图22，主机2开始初始化过程。此时，主机2提供低电压信令(1.8V)的时钟SDCLK(S91)，并发出命令CMD0(S92)。接下来，主机2将命令自变量0010b设定到CMD8的字段VHS，并发出命令CMD8(S93)。初始化序列中的后续命令未在图中描述。
接下来，主机2检查对命令CMD8的发布的任何响应(S94)。在此示例中，LVS装置可以返回具有在与VHS兼容的字段VCA中设定的命令自变量0010b的响应。当没有来自LVS装置的响应时，主机2拒绝LVS装置并关断LVS装置的电源(S98)。同时，当在对命令CMD8的发出的响应中VCA＝0010b时，主机2发出初始化命令ACMD41(S95)。
然后，主机2参考在初始化命令ACMD41的响应中的字段D31，以确定装置是否处于忙碌状态。当装置不处于忙碌状态时，主机2检查在对命令ACMD41的响应中包括的位S18A(S96)。当LVS装置已经将信号电平切换为低电压信令时，S18A＝0被设定为响应使得跳过电压切换序列(CMD11)。然后，主机2执行从命令CMD2的发出随后的步骤(S97)。当对S18A的检查显示S18A＝1时，主机2将其确定为错误并关断LVS装置的电源(S98)。
(第六实施例)
图23是图示根据第六实施例的当LVS装置被附接到LVS主机时的数据线DAT[2]的连接的框图。
主机2可以在DAT[2]上控制上拉电阻器(R2)和下拉电阻器(R7)。只有上拉和下拉电阻器中的任何一个被激活，并且两者不会同时激活。下拉电阻器R7的值可以被设定在例如1.5至15kΩ的范围内。
参考图23，它示出何时选择下拉电阻器R7。下拉电阻器R7的值可以被设定在例如1.5至15kΩ的范围内。
对于下拉，施加到下拉电阻器R7的电压V1需要被设定为小于0.58V，其为低电压信令的低(Low)电平最大输入电压。决定下拉电阻器的值的因素是漏电流和噪声容限。在图示的情况下，当12uA的电流流入R7并获得400mV的噪声容限时，下拉电阻器的关系式为12uA*R7+400mV<0.58V，并且结果为从不等式表达式获得R7<15KΩ。
通过提供下拉电阻器R7，可以在主机2开启扩展装置4的电源之前下拉数据DAT[2]。此外，如果1.8V信令就绪，则扩展装置4可以在预定时间周期T23内将数据DAT[2]驱动到高电平(High)。主机2可以在从时间t4经过预定时间周期T23+T24之后，即在t6检查数据DAT[2]的电压电平。当数据DAT[2]的电压电平为高电平(High)时，主机2可以将扩展装置4识别为LVS装置。
虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本发明的范围。实际上，在此描述的新颖实施例可以以各种其它形式体现；此外，在不脱离本发明的精神的情况下，可以对在此描述的实施例的形式做出各种省略，替换和改变。所附权利要求及其等效旨在涵盖落入本发明的范围和精神内的这些形式或修改。

Claims (21)

1.一种扩展装置，被配置为被提供来自主机的第一电源电压，并且通过第一电压信令和低于所述第一电压信令的第二电压信令经由时钟，命令/响应，以及数据的信号与所述主机通信，所述第一电压信令和所述第二电压信令能够用作所述信号的输入/输出信号电平以用于通信，所述扩展装置包括：
电源/接地端子，被配置为被提供来自所述主机的电力；
时钟端子，被配置为输入所述时钟，所述时钟端子的阈值电压被初始地设定为所述第二电压信令；
命令端子，被配置为接收所述命令并且发送所述响应；
多个数据端子，被配置为执行所述数据的输入和输出；
I/O基元单元，被连接到所述时钟端子，所述命令端子和所述数据端子；
时钟接收单元，能够确定输入到所述时钟端子的时钟的种类；以及
信号电压控制单元，被配置为控制所述I/O基元单元的信令，
其中，当所述时钟接收单元在特定时间周期期间计数时钟脉冲的数量，以及
当由所述时钟接收单元所计数的时钟脉冲的所述数量等于或大于特定数量时，所述信号电压控制单元将所述I/O基元单元设定为所述第二电压信令，并且当由所述时钟接收单元所计数的时钟脉冲的所述数量小于所述特定数量时，将所述I/O基元单元设定为所述第一电压信令。
2.一种扩展装置，被配置为被提供来自主机的第一电源电压，并且通过第一电压信令和低于所述第一电压信令的第二电压信令经由时钟，命令/响应，以及数据的信号与所述主机通信，所述第一电压信令和所述第二电压信令能够用作所述信号的输入/输出信号电平以用于所述通信，所述扩展装置包括：
电源/接地端子，被配置为被提供来自所述主机的电力；
时钟端子，被配置为输入所述时钟，所述时钟端子的阈值电压被初始地设定为所述第二电压信令；
命令端子，被配置为接收所述命令并且发送所述响应；
多个数据端子，被配置为执行所述数据的输入和输出；
I/O基元单元，被连接到所述时钟端子，所述命令端子和所述数据端子；
时钟接收单元，能够确定输入到所述时钟端子的时钟的种类；以及
信号电压控制单元，被配置为控制所述I/O基元单元的信令，
其中，在预定时间周期期间，所述时钟接收单元测量时钟脉冲的脉冲长度，以及
当所测量的所述时钟脉冲的脉冲长度小于特定值时，所述信号电压控制单元将所述I/O基元单元设定为所述第一电压信令，并且当所测量的脉冲长度等于或大于所述特定值时，所述信号电压控制单元将所述I/O基元单元设定为所述第二电压信令。
3.根据权利要求2所述的扩展装置，包括选择器，被配置为选择所述第一电源电压或低于所述第一电源电压的第二电源电压，并且将所选择的电源电压提供给所述I/O基元单元，其中
所述信号电压控制单元控制所述选择器以将所述第二电源电压提供给所述I/O基元单元作为初始设定，并且当所述信号电压控制单元设定所述I/O基元单元以在所述第一电压信令中操作时，控制所述选择器以将所述第一电源电压提供给所述I/O基元单元。
4.根据权利要求3所述的扩展装置，其中，所述扩展装置被提供来自所述主机的所述第二电源电压，或者通过调节器从所述第一电源电压产生所述第二电源电压。
5.根据权利要求2所述的扩展装置，其中，
当所述信号电压控制单元设定所述I/O基元单元以在所述第一电压信令中操作时，所述第一电源电压被提供给所述I/O基元单元并且根据所述第一电压信令设定输入所述I/O基元单元的阈值，以及
当所述信号电压控制单元设定所述I/O基元单元以在所述第二电压信令中操作时，第二电源电压被提供给I/O基元单元并且根据所述第二电压信令设定所述输入阈值。
6.根据权利要求2所述的扩展装置，还包括命令控制单元，被配置为接收来自所述主机的命令并且经由所述命令端子向所述主机发送对所述命令的响应，其中
在接收到电压识别命令时，所述命令控制单元读取用于识别是否在所述第一电压信令或所述第二电压信令下执行当前通信的信息，作为设定为所述电压识别命令的自变量的信息，以及当所述扩展装置没有错误并且支持由所述自变量指示的所述信号电压时，所述命令控制单元在与所述电压识别命令的所述信号电压相同的信号电压下返回响应，并且当所述扩展装置具有任何错误或不支持由所述自变量指示的所述信号电压时，所述命令控制单元不返回响应。
7.根据权利要求2所述的扩展装置，包括连接在所述第一电压电源和第一数据端子之间并且能够被电性断开的装置检测电阻器，其中
所述扩展装置经由所述装置检测电阻器初始地上拉所述第一数据端子，以及
当所述信号电压控制单元设定所述I/O基元单元以在所述第二电压信令中操作时，所述扩展装置将所述装置检测电阻器与所述第一数据端子电性断开。
8.一种主机设备，被配置为向装置提供第一电源电压并且通过第一电压信令和低于所述第一电压信令的第二电压信令经由时钟，命令/响应，以及数据的信号与所述装置通信，所述第一电压信令和所述第二电压信令能够用作所述信号的输入/输出信号电平以用于所述通信，所述主机设备包括：
电源/接地端子，被配置为向所述装置提供电力；
时钟端子，被配置为输出所述时钟；
命令端子，被配置为发送所述命令并接收所述响应；
多个数据端子，被配置为执行所述数据的输入和输出；
I/O基元单元，被连接到所述时钟端子，所述命令端子以及所述数据端子；以及
装置检测单元，被配置为检测所述装置是否在所述第二电压信令下可通信，其中
所述主机设备初始地将所述时钟端子，所述命令端子和除第一数据端子以外的所述多个数据端子设定为低电平，并且经由电阻器通过所述第二电压信令初始地下拉所述第一数据端子，
所述装置检测单元向所述时钟端子输出第一时钟脉冲，以及
在从所述装置检测单元向所述时钟端子输出所述第一时钟脉冲经过特定时间周期之后，当所述第一数据端子的信号电平被反转时，所述主机设备开始所述装置的初始化，以及当所述信号电平未被反转时，所述主机设备不初始化所述装置。
9.根据权利要求8所述的主机设备，其中，所述第一时钟脉冲的脉冲长度长于特定值，所述特定值比所述装置的所述初始化时的最低频率处的所述时钟的脉冲长度更长。
10.根据权利要求8所述的主机设备，还包括命令控制单元，被配置为经由所述命令端子向所述装置发出命令并接收来自所述装置的对所述命令的响应，其中
所述主机设备向所述装置发送电压识别命令，其中用于识别出在所述第二电压信令下执行的当前通信的信息被设定为自变量，以及
当所述主机设备接收来自所述装置的对所述电压识别命令的响应时，所述主机设备继续所述装置的所述初始化，并且当所述主机设备没有接收来自所述装置的对所述电压识别命令的任何响应时，所述主机设备停止所述装置的所述初始化并且停止对所述装置的电力供应。
11.一种扩展装置，被配置为被提供来自主机的第一电源电压并且通过第一电压信令和低于所述第一电压信令的第二电压信令经由时钟，命令/响应，以及数据的信号与所述主机通信，所述第一电压信令所述第二电压信令能够用作所述信号的输入/输出信号电平以用于所述通信，所述扩展装置包括：
电源/接地端子，被配置提供来自所述主机的电力；
时钟端子，被配置为输入所述时钟；
命令端子，被配置为接收所述命令并且发送所述响应；
多个数据端子，被配置为执行所述数据的输入和输出；
I/O基元单元，被连接到所述时钟端子，所述命令端子和所述数据端子；
时钟接收单元，能够确定输入到所述时钟端子的时钟的种类；以及
信号电压控制单元，被配置为控制所述I/O基元单元的所述输入/输出信号的电平并且控制用于确定所述输入信号的高电平/低电平的阈值，其中
连接到所述时钟端子的I/O基元的阈值电压被初始地设定为所述第二电压信令，
连接到所述命令端子的I/O基元和连接到所述数据端子的I/O基元被初始地设定为以所述第一电压信令作为输入来操作，以及
当所述时钟接收单元检测到一个时钟脉冲的接收时，所述信号电压控制单元在第一数据端子的电压电平被反转的方向上驱动所述第一数据端子的所述I/O基元。
12.根据权利要求11所述的扩展装置，其中，当所述时钟接收单元检测到所述一个时钟脉冲的接收时，所述信号电压控制单元参考第二数据端子或所述命令端子的信号电压电平，并且当所述信号电压电平为高电平时，设定所述I/O基元单元以在所述第一电压信令下操作，以及当所述信号电压电平为低电平时，设定所述I/O基元单元以在所述第二电压信令下工作。
13.根据权利要求11所述的扩展装置，其中，所述一个时钟脉冲的脉冲长度大于以恒定周期连续输入到所述时钟端子的时钟脉冲的脉冲长度。
14.根据权利要求11所述的扩展装置，其中，当所述时钟接收单元在所述信号电压控制单元设定所述I/O基元的所述电压之前检测到两个或更多个时钟的接收时，所述信号电压控制单元设定所述I/O基元单元以在第一信号电压电平中操作。
15.根据权利要求11所述的扩展装置，包括电路，被配置为在检测到所述一个时钟脉冲时测量施加到所述时钟端子的脉冲的长度，以确定当所述脉冲长度大于预定值时所述一个时钟脉冲被检测到。
16.根据权利要求14所述的扩展装置，包括选择器，被配置为选择所述第一电源电压或低于所述第一电源电压的第二电源电压，并且将其作为电力提供给所述I/O基元单元，其中，
所述信号电压控制单元控制所述选择器以提供所述第一电源电压作为初始设定，并且当所述I/O基元单元被设定为在所述第二电压信令下操作时，控制所述选择器以提供所述第二电源电压。
17.根据权利要求16所述的扩展装置，其中，所述扩展装置被提供来自所述主机的所述第二电源电压，或者通过调节器从所述第一电源电压产生所述第二电源电压。
18.根据权利要求11所述的扩展装置，还包括命令控制单元，被配置为接收来自所述主机的命令并经由所述命令端子向所述主机发送对所述命令的响应，其中
在接收到电压识别命令时，所述命令控制单元读取用于识别是否在所述第一电压信令或所述第二电压信令下执行当前通信的信息，作为设定为所述电压识别命令的自变量的信息，以及当所述扩展装置不具有错误并且支持由所述自变量指示的所述信号电压时，所述命令控制单元在与所述电压识别命令的所述信号电压相同的电压信令下返回响应，以及当所述扩展装置具有任何错误或不支持由所述自变量指示的所述信号电压时，所述命令控制单元不返回响应。
19.一种主机设备，被配置为向装置提供第一电源电压并经由时钟，命令/响应，以及数据的信号与所述装置通信，第一电压信令和低于所述第一电压信令的第二电压信令被用作所述信号的输入/输出信号电平以用于所述通信，所述主机设备包括：
电源/接地端子，被配置为向所述装置提供电力；
时钟端子，被配置为输出所述时钟；
命令端子，被配置为发送所述命令并且接收所述响应；
多个数据端子，被配置为执行所述数据的输入和输出；
I/O基元单元，被连接到所述时钟端子，所述命令端子和所述数据端子；以及
装置检测单元，被配置为检测所述装置是否在所述第二电压信令下可通信，其中
所述主机设备初始地将所述时钟端子，所述命令端子和所述多个数据端子设定为低电平，
所述装置检测单元向所述时钟端子输出第一时钟脉冲，并且经由电阻器在第二电压信令下上拉或下拉第一数据端子，
当在经过预定时间周期之后所述第一数据端子的信号电平已经被反转时，所述主机设备开始所述装置的初始化，以及
当所述第一数据端子的电平未被改变时，所述主机设备不初始化所述装置。
20.根据权利要求19所述的主机设备，其中，所述第一时钟脉冲的脉冲长度比所述装置的所述初始化时的最低频率处的所述时钟的脉冲长度更长。
21.根据权利要求20所述的主机设备，还包括命令控制单元，被配置为从所述命令端子发出所述命令并且接收对所述命令的响应，其中
所述主机设备向所述装置发送电压识别命令，其中用于识别在第二电压信令下执行当前通信的信息被设定为自变量，以及
当接收到对所述电压识别命令的响应时，所述主机设备继续所述装置的所述初始化，并且当没有接收到对所述电压识别命令的响应时，所述主机设备停止所述装置的所述初始化并且停止电力供应。
CN201780016412.6A 2015-11-16 2017-03-15 主机设备和扩展装置 Active CN108780346B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015224245 2015-11-16
JP2016052000A JP2017097825A (ja) 2015-11-16 2016-03-16 ホスト機器および拡張デバイス
JP2016-052000 2016-03-16
PCT/JP2017/011561 WO2017159883A1 (en) 2015-11-16 2017-03-15 Host apparatus and extension device

Publications (2)

Publication Number Publication Date
CN108780346A CN108780346A (zh) 2018-11-09
CN108780346B true CN108780346B (zh) 2022-01-21

Family

ID=58803979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780016412.6A Active CN108780346B (zh) 2015-11-16 2017-03-15 主机设备和扩展装置

Country Status (7)

Country Link
US (4) US10741236B2 (zh)
EP (1) EP3430493A1 (zh)
JP (2) JP2017097825A (zh)
KR (2) KR102353267B1 (zh)
CN (1) CN108780346B (zh)
TW (3) TWI671636B (zh)
WO (1) WO2017159883A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US11277279B2 (en) * 2016-12-12 2022-03-15 Johnson Controls Tyco IP Holdings LLP Systems and methods for incorporating a single-port ethernet device in a media protocol ring
JP6854407B2 (ja) * 2017-08-08 2021-04-07 パナソニックＩｐマネジメント株式会社 カード装置、ホスト装置および通信方法
TWI709859B (zh) 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置
US10949106B2 (en) 2019-01-18 2021-03-16 Silicon Motion Inc. Initialization methods and associated controller, memory device and host
CN109490761B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种测试模式进入方法及系统
CN111538763B (zh) * 2020-04-24 2023-08-15 咪咕文化科技有限公司 一种确定集群中主节点的方法、电子设备和存储介质
CN114413537A (zh) * 2020-10-28 2022-04-29 海信（山东）冰箱有限公司 冰箱及其控制方案确定方法
WO2022113601A1 (ja) * 2020-11-24 2022-06-02 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびデータ転送システム
EP4296863A1 (en) * 2021-02-16 2023-12-27 Panasonic Intellectual Property Management Co., Ltd. Host device, slave device, and data transfer system
WO2023162555A1 (ja) * 2022-02-22 2023-08-31 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびホスト－スレーブシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667166A (zh) * 2009-09-25 2010-03-10 深圳华为通信技术有限公司 设备识别方法及装置
CN101853061A (zh) * 2010-06-13 2010-10-06 重庆交通大学 无线鼠标的智能供电方法及智能供电系统
CN102096039A (zh) * 2010-11-05 2011-06-15 山东电力集团公司泰安供电公司 一种无线位检电路
CN103366211A (zh) * 2008-03-19 2013-10-23 株式会社东芝 存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法
CN103744815A (zh) * 2013-12-05 2014-04-23 威盛电子股份有限公司 中介电子装置、中介电子装置的操作方法及电子系统
WO2016009692A1 (en) * 2014-07-15 2016-01-21 Kabushiki Kaisha Toshiba Host apparatus and expansion device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669303B2 (ja) * 1993-08-03 1997-10-27 日本電気株式会社 ビットエラー訂正機能付き半導体メモリ
US6038186A (en) * 1997-09-12 2000-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can have power consumption reduced during self refresh mode
JP3364133B2 (ja) * 1997-10-16 2003-01-08 富士通株式会社 カード、ホスト装置、及び、ドライブ装置
JP2001110185A (ja) * 1999-10-07 2001-04-20 Mitsubishi Electric Corp クロック同期型半導体記憶装置
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
WO2006057049A1 (ja) 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
KR101177555B1 (ko) * 2006-02-01 2012-08-27 삼성전자주식회사 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
KR100809072B1 (ko) * 2006-09-28 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
US8067861B2 (en) * 2008-02-29 2011-11-29 Panasonic Corporation Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method
JP5532724B2 (ja) * 2009-07-30 2014-06-25 株式会社リコー インタフェース回路及びそれを備えた半導体装置
JP5568928B2 (ja) * 2009-09-08 2014-08-13 セイコーエプソン株式会社 記憶装置、基板、液体容器及びシステム
CN104657132B (zh) 2009-12-17 2018-08-03 东芝存储器株式会社 半导体系统、半导体装置以及电子装置初始化方法
US8625386B2 (en) * 2012-03-22 2014-01-07 Seiko Epson Corporation Non-volatile memory device, circuit board, printing material container and printer
JP2013214221A (ja) 2012-04-03 2013-10-17 Renesas Electronics Corp ホスト装置、半導体装置、及びメモリカードシステム
US9170974B2 (en) * 2013-02-25 2015-10-27 Freescale Semiconductor, Inc. Methods and systems for interconnecting host and expansion devices within system-in-package (SiP) solutions
RU2628124C2 (ru) * 2013-03-15 2017-08-15 Интел Корпорейшн Система памяти
JP2015215841A (ja) 2014-05-13 2015-12-03 株式会社東芝 メモリシステム
US9886080B2 (en) * 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US10339083B2 (en) * 2016-01-06 2019-07-02 Panasonic Intellectual Property Management Co., Ltd. Host device, slave device, and removable system
KR102519539B1 (ko) * 2017-05-15 2023-04-11 삼성디스플레이 주식회사 스테이지 및 이를 이용한 주사 구동부
KR102657125B1 (ko) * 2018-06-01 2024-04-15 에스케이하이닉스 주식회사 데이터 출력 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366211A (zh) * 2008-03-19 2013-10-23 株式会社东芝 存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法
CN101667166A (zh) * 2009-09-25 2010-03-10 深圳华为通信技术有限公司 设备识别方法及装置
CN101853061A (zh) * 2010-06-13 2010-10-06 重庆交通大学 无线鼠标的智能供电方法及智能供电系统
CN102096039A (zh) * 2010-11-05 2011-06-15 山东电力集团公司泰安供电公司 一种无线位检电路
CN103744815A (zh) * 2013-12-05 2014-04-23 威盛电子股份有限公司 中介电子装置、中介电子装置的操作方法及电子系统
WO2016009692A1 (en) * 2014-07-15 2016-01-21 Kabushiki Kaisha Toshiba Host apparatus and expansion device

Also Published As

Publication number Publication date
JP2020187768A (ja) 2020-11-19
TW201826132A (zh) 2018-07-16
US11158365B2 (en) 2021-10-26
US11605415B2 (en) 2023-03-14
US20230186967A1 (en) 2023-06-15
KR20180112831A (ko) 2018-10-12
US20200395060A1 (en) 2020-12-17
US20200035289A1 (en) 2020-01-30
WO2017159883A1 (en) 2017-09-21
EP3430493A1 (en) 2019-01-23
TWI671636B (zh) 2019-09-11
WO2017159883A4 (en) 2017-11-23
TWI625629B (zh) 2018-06-01
KR20210007050A (ko) 2021-01-19
TW201939293A (zh) 2019-10-01
TW201734818A (zh) 2017-10-01
US10741236B2 (en) 2020-08-11
KR102205753B1 (ko) 2021-01-21
JP6889318B2 (ja) 2021-06-18
JP2017097825A (ja) 2017-06-01
US20220005520A1 (en) 2022-01-06
TWI735898B (zh) 2021-08-11
KR102353267B1 (ko) 2022-01-18
CN108780346A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
CN108780346B (zh) 主机设备和扩展装置
US10466756B2 (en) Host apparatus and expansion device adaptable to low voltage signaling
JP6022766B2 (ja) マルチインターフェースメモリカードとその動作方法
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
KR100495657B1 (ko) 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
US10599965B2 (en) RF tag circuit
US20090177819A1 (en) Integrated circuit cards including multiple communication interfaces and related methods of operation
CN107004105B (zh) 一种信息卡识别电路及终端
EP2336844A1 (en) A method of choosing a functioning mode of an integrated circuit device and relative device
US9853535B2 (en) External power supply and system connection detection unit applied thereto
KR20210092711A (ko) 전원 공급 장치 및 디바이스
US11126234B2 (en) Safe power up generating circuit having reset mechanism activating a chip select and command signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Japanese businessman Panjaya Co.,Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20211011

Address after: Tokyo, Japan

Applicant after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant