TW201731054A - 半導體封裝件及半導體封裝件之重工製程 - Google Patents

半導體封裝件及半導體封裝件之重工製程 Download PDF

Info

Publication number
TW201731054A
TW201731054A TW105142322A TW105142322A TW201731054A TW 201731054 A TW201731054 A TW 201731054A TW 105142322 A TW105142322 A TW 105142322A TW 105142322 A TW105142322 A TW 105142322A TW 201731054 A TW201731054 A TW 201731054A
Authority
TW
Taiwan
Prior art keywords
package
layer
dielectric layer
pads
conductive
Prior art date
Application number
TW105142322A
Other languages
English (en)
Inventor
余振華
蘇安治
陳星兆
謝靜華
劉重希
葉德強
鄭明達
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201731054A publication Critical patent/TW201731054A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一實施例係一種方法，其包括以第一組焊點接合一第一封裝件至一第二封裝件的一第一組導電墊；測試該第一封裝件的缺陷；藉由基於測試該第一封裝件的缺陷將一雷射光束導引在該第一封裝件的一表面以加熱該第一組焊點；在該第一組焊點被加熱之後，移除該第一封裝件；以及接合一第三封裝件至該第二封裝件的該第一組導電墊。

Description

半導體封裝件及半導體封裝件之重工製程
本揭露係關於一種半導體封裝件及半導體封裝件之重工製程。
由於各種電子組件(如，電晶體、二極體、電阻、電容器等)的積體密度持續改善，半導體產業經歷快速成長。在大多數情況下，此在積體密度的改善係來在最小特徵尺寸的反覆減少，該減少允許更多的組件可被積體至給定面積中。因為最近對甚至更小之電子裝置需求的增長，已對於較小且更有創意之半導體晶粒封裝技術產生需求。 這些封裝技術的一實例係封裝件上封裝件(Package-on-Package，PoP)技術。在PoP封裝件中，頂部半導體封裝件被堆疊在底部半導體封裝件的頂部上，以允許高度積體化及組件密度。此來自PoP技術的高度積體化使得能夠生產具有增進之功能性及小的印刷電路板(printed circuit board，PCB)上底面積之半導體裝置。
一實施例係一種方法，其包括以第一組焊點接合一第一封裝件至一第二封裝件的一第一組導電墊；測試該第一封裝件的缺陷；藉由基於測試該第一封裝件的缺陷將一雷射光束導引在該第一封裝件的一表面以加熱該第一組焊點；在該第一組焊點被加熱之後，移除該第一封裝件；以及接合一第三封裝件至該第二封裝件的該第一組導電墊。 另一實施例係一種方法，其包括將一雷射光束導引在一第一半導體封裝件以熔化焊點，該焊點接合該第一半導體封裝件的第一接觸墊至一第二半導體封裝件的第二接觸墊，使用一第一接合頭移除該第一半導體封裝件，以及接合一置換半導體封裝件至該等第二接觸墊。 又一實施例係一種封裝件結構，其包括一第一封裝件。該第一封裝件包括一第一晶粒，在一介電層上方；一電連結件，相鄰於該第一晶粒且從該第一晶粒的一第一側延伸至該第一晶粒的一第二側，該第二側與該第一側相對；一模塑料，至少側向囊封該第一晶粒及該電連接件；一互連結構，在該第一晶粒的該第一側及該模塑料上方；一積體被動裝置，在該互連結構上方且以一第一組焊點電耦合至該互連結構；以及一第一組導電連接件，在該互連結構上方且電耦合至該互連結構，該第一組導電連接件包含一第一導電連接件及一第二導電連接件，該第一導電連接件係比該第二導電連接件更靠近該積體被動裝置，該第一導電連接件具有較厚於該第二導電連接件的一金屬間化合物層。
下列揭露提供許多用於實施本發明之不同特徵的不同實施例、或實例。為了簡化本揭露，於下描述組件及配置的具體實例。當然這些僅為實例而非意圖為限制性。例如，在下面說明中，形成第一特徵在第二特徵上方或上可包括其中第一及第二特徵係經形成為直接接觸之實施例，以及也可包括其中額外特徵可形成在第一與第二特徵之間而使得第一及第二特徵不可直接接觸之實施例。此外，本揭露可重複參考編號及/或字母於各種實例中。此重複係為了簡單與清楚之目的且其本身並不決定所討論的各種實施例及/或構形之間的關係。 再者，空間相關詞彙，諸如“在...之下”、“下面”、“下”、“上面”、“上”和類似詞彙，可為了使說明書便於描述如圖式繪示的一個元件或特徵與另一個（或多個）元件或特徵的相對關係而使用於本文中。除了圖式中所畫的方位外，這些空間相對詞彙也意圖用來涵蓋裝置在使用中或操作時的不同方位。該設備可以其他方式定向(旋轉90度或於其它方位)，據此在本文中所使用的這些空間相關說明符可以類似方式加以解釋。 本文所討論的實施例可以是在一特定的背景下討論，也就是封裝件結構以及設計用於修復具有積體被動裝置(integrated passive device，IPD)之半導體封裝件之重工製程及工具。該封裝件結構可包括扇出或扇入封裝件。尤其，該封裝件結構可包括一或更多IPD。有廣泛種類的被動裝置可被積體在IPD裝置中，諸如平衡至非平衡轉換器、耦合器、分路器、濾波器、雙工器、電容器、電感、電阻、或類似物。又，此揭露的技術係可應用至任何包括一或更多個具有一或更多個IPD的積體電路的封裝件結構。其它實施例設想其他應用，諸如在本技術領域具有通常知識者閱讀此揭露後將明顯得知的不同封裝件種類或不同構形。應注意，本文所討論的實施例不是一定要繪示出可出現在結構中的每個組件或特徵。例如，可以從圖中省略組件的複數型，諸如當對於組件之一者的討論可能足以傳達實施例的許多態樣時。又，本文所討論的方法實施例可能採取以特定順序實施討論之；然而，其他方法實施例係可以任何邏輯順序實施。 圖1至18係根據一些實施例繪示在用於形成第一封裝件結構的製程期間的中間步驟的剖面圖。圖1繪示載體基板100以及形成在載體基板100上的離型層102。係繪示分別用於第一封裝件及第二封裝件之形成的第一封裝件區600及第二封裝件區602。 載體基板100可以是玻璃載體基板、陶瓷載體基板、或類似物。載體基板100可以是晶圓，而使得多個封裝件可同時形成在載體基板100上。離型層102可由聚合物系材料所形成，其可連同載體基板100自將於後續步驟中形成的上覆結構移除。在一些實施例中，離型層102係環氧系熱離型材料，該材料係在加熱時喪失它的黏著劑性質，諸如光熱轉換(Light-to-Heat-Conversion，LTHC)離型塗料。在其它實施例中，離型層102可以是紫外光(ultra-violet，UV)膠，其係在暴露到UV光時喪失它的黏著劑性質。離型層102可呈液體分注並固化、可以是層壓至載體基板100上的層壓膜、或可以是類似物。離型層102的頂部表面可經整平且具有高度共平面性。 在圖2中，金屬化圖案106被形成。如在圖2中所繪示，介電層104係形成在102離型層上。介電層104的底部表面可與離型層102的頂部表面接觸。在一些實施例中，介電層104是由聚合物諸如聚苯并噁唑(polybenzoxazole，PBO)、聚醯亞胺、苯并環丁烷(benzocyclobutene，BCB)或類似物所形成。在其它實施例中，介電層104係由氮化物諸如氮化矽；氧化物諸如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼摻雜磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)、或類似物；或類似物所形成。介電層104可藉由任何可接受之沉積製程形成，諸如旋轉塗佈、化學氣相沉積(chemical vapor deposition，CVD)、層壓、類似物、或其組合。 金屬化圖案106係形成在介電層104上。作為用於形成金屬化圖案106的一實例，晶種層(未顯示)係形成在介電層104上方。在一些實施例中，晶種層係金屬層，其可以是單層或包含複數個由不同材料形成之子層的複合層。在一些實施例中，晶種層包含鈦層及在鈦層上方的銅層。晶種層係可使用例如物理氣相沉積(physical vapor deposition，PVD)或類似物形成。接著光阻係形成並圖案化在晶種層上。光阻係可藉由旋轉塗佈或類似物形成且可使光阻曝光以茲圖案化。光阻的圖案係對應於金屬化圖案106。圖案化係形成貫穿光阻的開口，以暴露晶種層。導電材料係形成在光阻的開口中且在晶種層之暴露的部份上。導電材料係可藉由鍍覆形成，諸如電鍍或無電式電鍍、或類似物。導電材料可包含金屬，像是銅、鈦、鎢、鋁、或類似物。接著，光阻及其上未有導電材料形成之晶種層的部分被移除。光阻係可藉由可接受之灰化或剝除製程移除，諸如使用氧電漿或類似物。一但光阻被移除，晶種層之暴露的部分係諸如藉由使用可接受之蝕刻製程移除，諸如藉由濕蝕刻或乾蝕刻。晶種層的剩餘部分與導電材料形成金屬化圖案106。 在圖3中，介電層108係形成在金屬化圖案106及介電層104上。在一些實施例中，介電層108係由聚合物所形成，該聚合物可以是可使用微影遮罩圖案化之光敏材料，諸如PBO、聚醯亞胺、BCB、或類似物。在其它實施例中，介電層108係由氮化物諸如氮化矽；氧化物諸如氧化矽、PSG、BSG、BPSG；或類似物所形成。介電層108可藉由旋轉塗佈、層壓、CVD、類似物、或其組合形成。接著介電層108被圖案化，以形成開口，以暴露金屬化圖案106的部分。圖案化係可藉由可接受之製程，諸如在介電層係光敏材料時藉由將介電層108曝光或藉由使用例如非等向性蝕刻劑之蝕刻。 介電層104及108與金屬化圖案106可稱作背側重佈結構。如所繪示，背側重佈結構包括兩個介電層104及108以及一個金屬化圖案106。在其它實施例中，背側重佈結構可包括任何數目的介電層、金屬化圖案、及通路。一或更多個額外金屬化圖案及介電層可藉由重複用於形成金屬化圖案106及介電層108之製程而形成在背側重佈結構中。通路可在藉由形成晶種層及金屬化圖案的導電材料之金屬化圖案的形成期間被形成在下方介電層的開口中。通路因此可互連及電耦合各種金屬化圖案。 又，在圖3中，貫穿通路112被形成。作為用於形成貫穿通路112的一實例，晶種層係形成在背側重佈結構，如所繪示之介電層108及金屬化圖案106之暴露的部分上方。在一些實施例中，晶種層係金屬層，其可以是單層或包含複數個由不同材料形成之子層的複合層。在一些實施例中，晶種層包含鈦層及在鈦層上方的銅層。晶種層係可使用例如PVD或類似物形成。光阻係形成並圖案化在晶種層上。光阻係可藉由旋轉塗佈或類似物形成且可使光阻曝光以茲圖案化。光阻的圖案係對應於貫穿通路。圖案化係形成貫穿光阻的開口，以暴露晶種層。導電材料係形成在光阻的開口中且在晶種層之暴露的部份上。導電材料係可藉由鍍覆形成，諸如電鍍或無電式電鍍、或類似物。導電材料可包含金屬，像是銅、鈦、鎢、鋁、或類似物。光阻及其上未有導電材料形成之晶種層的部分被移除。光阻係可藉由可接受之灰化或剝除製程移除，諸如使用氧電漿或類似物。一但光阻被移除，晶種層之暴露的部分係諸如藉由使用可接受之蝕刻製程移除，諸如藉由濕蝕刻或乾蝕刻。晶種層的剩餘部分與導電材料形成貫穿通路112。 在圖4中，積體電路晶粒114係藉由黏著劑116黏附至介電層108。如圖4所繪示，兩個積體電路晶粒114係黏附在第一封裝件區600及第二封裝件區602之各者中，且在其它實施例中，更多或更少的積體電路晶粒可黏附在各區中。積體電路晶粒114可以是邏輯晶粒(如，中央處理單元、微控制器、等)、記憶體晶粒(如，動態隨機存取記憶體(dynamic random access memory，DRAM)晶粒、靜態隨機存取記憶體(static random access memory，SRAM)晶粒、等)、功率管理晶粒(如，功率管理積體電路(power management integrated circuit，PMIC)晶粒)、射頻(radio frequency，RF)晶粒、感測器晶粒、微機電系統(micro-electro-mechanical-system，MEMS)晶粒、訊號處理晶粒(如，數位訊號處理(digital signal processing，DSP)晶粒)、前端晶粒(如，類比前端(analog front-end，AFE)晶粒)、類似物、或其組合。亦，在一些實施例中，積體電路晶粒114可有不同尺寸，以及在其它實施例中，積體電路晶粒114可有相同尺寸。 在被黏附至介電層108之前，積體電路晶粒114係可根據可應用之製造製程加工，以在積體電路晶粒114中形成積體電路。例如，積體電路晶粒114各包含半導體基板118，諸如經摻雜或未經摻雜之矽、或絕緣體上半導體(semiconductor-on-insulator，SOI)基板的主動層。半導體基板可包括其它半導體材料，諸如鍺；化合物半導體，包括碳化矽、鎵砷、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或其組合。也可使用其它基板，諸如多層或梯度基板。裝置，諸如電晶體、二極體、電容器、電阻、等係可形成在半導體基板118中及/或半導體基板118上且可藉由互連結構120互連，以形成積體電路，該互連結構120係藉由例如在半導體基板118上之一或多個介電層中的金屬化圖案形成。 積體電路晶粒114進一步包含對其作出外部連接之墊122，諸如鋁墊。墊122係在可稱作積體電路晶粒114的相應主動側上。鈍化膜124係在積體電路晶粒114上及在墊122的部分上。開口係貫穿鈍化膜124到墊122。晶粒連接件126，諸如導電柱(例如，包含金屬諸如銅)係在貫穿鈍化膜124的開口中且機械耦合至及電耦合至相應墊122。晶粒連接件126係可藉由例如鍍覆或類似物形成。晶粒連接件126係電耦合積體電路晶粒114的相應積體電路。 介電材料128係在積體電路晶粒114的主動側上，諸如在鈍化膜124及晶粒連接件126上。介電材料128側向囊封晶粒連接件126，以及介電材料128與相應積體電路晶粒114在側向具有相同邊界。介電材料128可以是聚合物，諸如PBO、聚醯亞胺、BCB、或類似物；氮化物，諸如氮化矽、或類似物；氧化物，諸如氧化矽、PSG、BSG、BPSG、或類似物；類似物或其組合，且可藉由例如旋轉塗佈、層壓、CVD、或類似物形成。 黏著劑116係在積體電路晶粒114的背側上且黏附積體電路晶粒114至背側重佈結構110，諸如繪示說明中的介電層108。黏著劑116可以是任何合適的黏著劑、環氧化物、晶粒附接膜(die-attach film，DAF)、或類似物。黏著劑116可施加至積體電路晶粒114的背側，諸如至相應半導體晶圓的背側、或可施加在載體基板100的表面上方。積體電路晶粒114可諸如藉由鋸切或切丁而單粒化，並使用例如拾取和放置工具而藉由黏著劑116黏附至介電層108。 在圖5中，囊封劑130係形成在各種組件上。囊封劑130可以是模塑料、環氧化物、或類似物，且可藉由壓縮成型、轉印成型、或類似物施加。在固化之後，囊封劑130可歷經研磨製程，以暴露貫穿通路112及晶粒連接件126。貫穿通路112的頂部表面、晶粒連接件126的頂部表面、及囊封劑130的頂部表面係在研磨製程之後共平面。在一些實施例中，研磨可省略，例如若貫穿通路112及晶粒連接件126已暴露時。 在圖6至16中，前側重佈結構160被形成。如將於圖16中所繪示，前側重佈結構160包括介電層132、140、148、及156以及金屬化圖案138、146、及154。 在圖6中，介電層132係沉積在囊封劑130、貫穿通路112、及晶粒連接件126上。在一些實施例中，介電層132係由聚合物所形成，該聚合物可以是可使用微影遮罩圖案化之光敏材料，諸如PBO、聚醯亞胺、BCB、或類似物。在其它實施例中，介電層132係由氮化物諸如氮化矽；氧化物諸如氧化矽、PSG、BSG、BPSG；或類似物所形成。介電層132可藉由旋轉塗佈、層壓、CVD、類似物、或其組合形成。 在圖7中，介電層132接著被圖案化。圖案化係形成開口，以暴露貫穿通路112的部分及晶粒連接件126的部分。圖案化係可藉由可接受之製程，諸如在介電層132係光敏材料時藉由將介電層132曝光或藉由使用例如非等向性蝕刻劑之蝕刻。若介電層132係光敏材料，介電層132可在曝光後被顯影。 在圖8中，具有通路之金屬化圖案138係形成在介電層132上。作為用於形成金屬化圖案138的一實例，晶種層(未顯示)係形成在介電層132上方以及在貫穿介電層132的開口中。在一些實施例中，晶種層係金屬層，其可以是單層或包含複數個由不同材料形成之子層的複合層。在一些實施例中，晶種層包含鈦層及在鈦層上方的銅層。晶種層係可使用例如PVD或類似物形成。 接著光阻係形成並圖案化在晶種層上。光阻係可藉由旋轉塗佈或類似物形成且可使光阻曝光以茲圖案化。光阻的圖案係對應於金屬化圖案138。圖案化係形成貫穿光阻的開口，以暴露晶種層。導電材料係形成在光阻的開口中且在晶種層之暴露的部份上。導電材料係可藉由鍍覆形成，諸如電鍍或無電式電鍍、或類似物。導電材料可包含金屬，像是銅、鈦、鎢、鋁、或類似物。接著，光阻及其上未有導電材料形成之晶種層的部分被移除。光阻係可藉由可接受之灰化或剝除製程移除，諸如使用氧電漿或類似物。一但光阻被移除，晶種層之暴露的部分係諸如藉由使用可接受之蝕刻製程移除，諸如藉由濕蝕刻或乾蝕刻。晶種層的剩餘部分與導電材料形成金屬化圖案138及通路。通路係形成在貫穿介電層132到如貫穿通路112及/或晶粒連接件126的開口中。 在圖9中，介電層140係沉積在金屬化圖案138及介電層132上。在一些實施例中，介電層140係由聚合物所形成，該聚合物可以是可使用微影遮罩圖案化之光敏材料，諸如PBO、聚醯亞胺、BCB、或類似物。在其它實施例中，介電層140係由氮化物諸如氮化矽；氧化物諸如氧化矽、PSG、BSG、BPSG；或類似物所形成。介電層140可藉由旋轉塗佈、層壓、CVD、類似物、或其組合形成。 在圖10中，介電層140接著被圖案化。圖案化係形成開口，以暴露金屬化圖案138的部分。圖案化係可藉由可接受之製程，諸如在介電層係光敏材料時藉由將介電層140曝光或藉由使用例如非等向性蝕刻劑之蝕刻。若介電層140係光敏材料，介電層140可在曝光後被顯影。 在圖11中，具有通路之金屬化圖案146係形成在介電層140上。作為用於形成金屬化圖案146的一實例，晶種層(未顯示)係形成在介電層140上方以及在貫穿介電層140的開口中。在一些實施例中，晶種層係金屬層，其可以是單層或包含複數個由不同材料形成之子層的複合層。在一些實施例中，晶種層包含鈦層及在鈦層上方的銅層。晶種層係可使用例如PVD或類似物形成。接著光阻係形成並圖案化在晶種層上。光阻係可藉由旋轉塗佈或類似物形成且可使光阻曝光以茲圖案化。光阻的圖案係對應於金屬化圖案146。圖案化係形成貫穿光阻的開口，以暴露晶種層。導電材料係形成在光阻的開口中且在晶種層之暴露的部份上。導電材料係可藉由鍍覆形成，諸如電鍍或無電式電鍍、或類似物。導電材料可包含金屬，像是銅、鈦、鎢、鋁、或類似物。接著，光阻及其上未有導電材料形成之晶種層的部分被移除。光阻係可藉由可接受之灰化或剝除製程移除，諸如使用氧電漿或類似物。一但光阻被移除，晶種層之暴露的部分係諸如藉由使用可接受之蝕刻製程移除，諸如藉由濕蝕刻或乾蝕刻。晶種層的剩餘部分與導電材料形成金屬化圖案146及通路。通路係形成在貫穿介電層140到如金屬化圖案138的部分的開口中。 在圖12中，介電層148係沉積在金屬化圖案146及介電層140上。在一些實施例中，介電層148係由聚合物所形成，該聚合物可以是可使用微影遮罩圖案化之光敏材料，諸如PBO、聚醯亞胺、BCB、或類似物。在其它實施例中，介電層148係由氮化物諸如氮化矽；氧化物諸如氧化矽、PSG、BSG、BPSG；或類似物所形成。介電層148可藉由旋轉塗佈、層壓、CVD、類似物、或其組合形成。 在圖13中，介電層148接著被圖案化。圖案化係形成開口，以暴露金屬化圖案146的部分。圖案化係可藉由可接受之製程，諸如在介電層係光敏材料時藉由將介電層148曝光或藉由使用例如非等向性蝕刻劑之蝕刻。若介電層148係光敏材料，介電層148可在曝光後被顯影。 在圖14中，具有通路之金屬化圖案154係形成在介電層148上。作為用於形成金屬化圖案154的一實例，晶種層(未顯示)係形成在介電層148上方以及在貫穿介電層148的開口中。在一些實施例中，晶種層係金屬層，其可以是單層或包含複數個由不同材料形成之子層的複合層。在一些實施例中，晶種層包含鈦層及在鈦層上方的銅層。晶種層係可使用例如PVD或類似物形成。接著光阻係形成並圖案化在晶種層上。光阻係可藉由旋轉塗佈或類似物形成且可使光阻曝光以茲圖案化。光阻的圖案係對應於金屬化圖案154。圖案化係形成貫穿光阻的開口，以暴露晶種層。導電材料係形成在光阻的開口中且在晶種層之暴露的部份上。導電材料係可藉由鍍覆形成，諸如電鍍或無電式電鍍、或類似物。導電材料可包含金屬，像是銅、鈦、鎢、鋁、或類似物。接著，光阻及其上未有導電材料形成之晶種層的部分被移除。光阻係可藉由可接受之灰化或剝除製程移除，諸如使用氧電漿或類似物。一但光阻被移除，晶種層之暴露的部分係諸如藉由使用可接受之蝕刻製程移除，諸如藉由濕蝕刻或乾蝕刻。晶種層的剩餘部分與導電材料形成金屬化圖案154及通路。通路係形成在貫穿介電層148到如金屬化圖案146的部分的開口中。 在圖15中，介電層156係沉積在金屬化圖案154及介電層148上。在一些實施例中，介電層156係由聚合物所形成，該聚合物可以是可使用微影遮罩圖案化之光敏材料，諸如PBO、聚醯亞胺、BCB、或類似物。在其它實施例中，介電層156係由氮化物諸如氮化矽；氧化物諸如氧化矽、PSG、BSG、BPSG；或類似物所形成。介電層156可藉由旋轉塗佈、層壓、CVD、類似物、或其組合形成。 在圖16中，介電層156接著被圖案化。圖案化係形成開口，以暴露金屬化圖案154的部分。圖案化係可藉由可接受之製程，諸如在介電層係光敏材料時藉由將介電層156曝光或藉由使用例如非等向性蝕刻劑之蝕刻。若介電層156係光敏材料，介電層156可在曝光後被顯影。 係顯示前側重佈結構160作為一實例。更多或更少介電層及金屬化圖案可被形成在前側重佈結構160中。若更少介電層及金屬化圖案欲被形成，可省略上面所討論的步驟及製程。若更多介電層及金屬化圖案欲被形成，可重複略上面所討論的步驟及製程。本技術領域具有通常知識者將能輕易理解哪個步驟及製程將被省略或重複。 在圖17中，墊162及164係形成在前側重佈結構160的外側上。墊162係用以耦合至導電連接件166(見圖18)且可稱作凸塊下金屬(under bump metallurgy, UBM)162。墊164係用以耦合至具有微凸塊作為外部連接件之半導體封裝件170(見圖18)且可稱作微凸塊墊164。在一些實施例中，UBM 162係在與微凸塊墊164不同之時間且藉由與微凸塊墊164不同之製程形成。在其它實施例中，UBM 162係在半導體封裝件相同之時間且藉由與微凸塊墊164相同之製程形成。 在所繪示的實施例中，墊162及164係形成而通過貫穿介電層156到金屬化圖案154的開口。作為用於形成墊162及164的一實例，晶種層(未顯示)係形成在介電層156上方。在一些實施例中，晶種層係金屬層，其可以是單層或包含複數個由不同材料形成之子層的複合層。在一些實施例中，晶種層包含鈦層及在鈦層上方的銅層。晶種層係可使用例如PVD或類似物形成。接著光阻係形成並圖案化在晶種層上。光阻係可藉由旋轉塗佈或類似物形成且可使光阻曝光以茲圖案化。光阻的圖案係對應於墊162及164。圖案化係形成貫穿光阻的開口，以暴露晶種層。導電材料係形成在光阻的開口中且在晶種層之暴露的部份上。導電材料係可藉由鍍覆形成，諸如電鍍或無電式電鍍、或類似物。導電材料可包含金屬，像是銅、鈦、鎢、鋁、或類似物。接著，光阻及其上未有導電材料形成之晶種層的部分被移除。光阻係可藉由可接受之灰化或剝除製程移除，諸如使用氧電漿或類似物。一但光阻被移除，晶種層之暴露的部分係諸如藉由使用可接受之蝕刻製程移除，諸如藉由濕蝕刻或乾蝕刻。晶種層的剩餘部分與導電材料形成墊162及164。在該實施例，若墊162及164係不同地形成，則可利用更多的光阻及圖案化步驟。 在圖18中，導電連接件166係形成在UBM 162上以及封裝件170係接合至微凸塊墊164。封裝件170可以是半導體裝置諸如IPD裝置，且可稱作IPD裝置170。在本文的整個說明中，墊164可稱作微凸塊墊164以及半導體封裝件170可稱作IPD裝置170，且理解其他種類的墊164及其他種類的半導體裝置或封裝件170也涵蓋在揭露的範疇內。墊164係藉由焊點174接合至接觸墊172。在一些實施例中，IPD裝置170之各者具有兩個端(如，兩個接觸墊172)。在一些實施例中，在墊164以焊點174接合至接觸墊172之前，助焊劑係施加至墊164及接觸墊172之一或二者。 IPD裝置172可具有小尺寸背側表面面積，如2x2 mm或更小，雖然也可能是其他尺寸。在一些實施例中，IPD裝置170可具有厚度(在垂直於載體基板100的主表面的方向上測量)約40 μm或更小，而積體電路晶粒114可具有厚度在自約300 μm至約500 μm之範圍，諸如約400 μm。在一些實施例中，微凸塊(未顯示)係形成在IPD裝置170的接觸墊172上。與可具有範圍從如約150 μm至約300 μm之直徑的習用焊球，諸如那些用在球柵陣列(ball grid array，BGA)連接件(見導電連接件166)中者相反，微凸塊具有範圍從如約10 μm至約40 μm之遠較小的直徑。微凸塊可在一些實施例中具有約70 μm或較大的節距。微凸塊墊164係適當小尺寸化以容置小尺寸的微凸塊。 在一些實施例中，在接合製程期間，IPD裝置170不能被強迫到微凸塊墊164上。在這些實施例中，IPD裝置170的接合可從以如拾取和放置工具放置IPD裝置170在導電連接件166的水平上開始。接下來，拾取和放置工具將IPD裝置170丟到微凸塊墊164上。在後續接合製程期間，微凸塊藉由回焊製程接合至微凸塊墊164，且接合製程的結果是形成電連接且機械連接IPD裝置170的接觸墊172與封裝件的微凸塊墊164的焊點。微凸塊的小尺寸允許在微凸塊墊193之間的精細節距並使得能夠有高密度連接。 然而，微凸塊墊164的小尺寸以及在微凸塊墊164之間的精細節距也意味著某些挑戰。例如，在接合製程期間，在相鄰微凸塊墊164上的焊點可能熔化並融合在一起，形成通常稱作焊橋的意外連接。作為另一實例，若在形成於IPD裝置170與微凸塊墊164之間的焊點時使用太少焊料，可能發生通常稱作冷焊點的不可靠連接。 導電連接件166可以是BGA連接件、焊球、金屬柱、控制塌陷高度晶片連接(C4)凸塊、微凸塊、無電式鎳-無電式鈀-浸漬金技術(electroless nickel-electroless palladium-immersion gold technique，ENEPIG)形成之凸塊、或類似物。導電連接件166可包括導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似物、或其組合。在一些實施例中，導電連接件166係藉由下列形成：透過此等常用方法諸如蒸發、電鍍、印刷、焊料轉移、球植放或類似物而初始地形成一層焊料。一但一層焊料被形成在結構上，可實施回焊以將材料塑形成想要的凸塊形狀。在另一實施例中，導電連接件166係藉由濺鍍、印刷、電鍍、無電式電鍍、CVD、或類似物形成之金屬柱(諸如銅柱)。金屬柱可以是無焊料且具有實質上垂直側壁。在一些實施例中，金屬帽蓋層(未顯示)係形成在金屬柱連接件166的頂部上。金屬帽蓋層可包括鎳、錫、錫-鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金、類似物或其組合且可藉由鍍覆製程形成。 圖19至25係根據一些實施例繪示測試及重工製程的剖面圖。 在製造期間，可在接合製程之後實施測試以識別出缺陷封裝件結構及缺陷IPD裝置170，如圖19所繪示。圖19繪示耦合至導電連接件166以在包括IPD裝置170之封裝件結構上實施測試之測試探針180。此測試可以是圓接受度測試(wafer acceptance testing，WAT)及/或電路性能測試(circuit performance testing，CP)。此測試可偵測在IPD裝置170與封裝件結構之間具有連接故障(如，焊橋或冷焊點)的封裝件、或具有受損IPD裝置170的封裝件結構。與其丟棄缺陷封裝件結構，透過重工製程修復缺陷封裝件結構可能是有經濟效益的，該重工製程係藉由例如移除IPD裝置170、從微凸塊墊164移除焊橋、以及接合置換IPD裝置170'至封裝件結構(見圖20至23)。然而，在具有IPD裝置170的封裝件結構中，IPD裝置170的禁止區( 如，在IPD裝置170的周長與附近組件諸如連接件198之間的距離，見圖18中標號D1)一般係小，例如小於約150 μm。習用工具及重工製程不是設計用來與如此小的禁止區一起工作，且若用來修復具有IPD裝置170的封裝件時可能損害附近組件。修復缺陷封裝件的另一挑戰是缺乏在IPD裝置170移除之後，移除留在微凸塊墊164上焊料的有效方式。留在微凸塊墊164上之過量焊料甚至可在置換IDP裝置170’接合至封裝件結構之前形成焊橋。或，若未移除過量焊料，可在後續用以接合置換IDP裝置170’至封裝件結構的接合製程期間形成新的焊橋。 在圖20中，局部加熱製程係在IPD裝置170的背側上實施以熔化形成在IPD裝置170的接觸墊172與微凸塊墊164之間的焊點174。局部加熱製程利用熱源182來加熱封裝件的目標面積而非整個封裝件結構。例如，局部加熱製程僅加熱靠近封裝件結構的微凸塊墊164的面積，在IPD裝置170與微凸塊墊164之間的焊點174係位在該處中，同時最小化或減少加熱於封裝件結構的其他連接件或組件的一體性上的負面影響。在一實施例中，局部加熱製程的加熱面積係在從約100%至約120%的IPD裝置170大小(如，IPD裝置170的背側表面積)的範圍中。在一些實施例中，最靠近缺陷IPD裝置170的墊162及導電連接件166係藉由加熱源182稍稍加熱，且這些墊162及導電連接件166形成較厚於在封裝件結構上之其他墊162及導電連接件166之金屬間化合物(intermetallic compound，IMC)層(見下面討論之圖24)。在一些實施例中，熱源182係雷射，諸如具有在紅外線波長範圍之主要波長(如，大於或等於約700 nm)的雷射。在一些實施例中，熱源182可包含導引在缺陷IPD裝置170的多個雷射光束。具有在此範圍之主要波長的雷射源的一些實例係InGaAs、GaAs、GaAlAs、Ar、及Kr，雖然也可使用其他雷射源。可提供焊點174的充分加熱的其它合適雷射也涵蓋在本揭露的範疇內。 在一些實施例中，在焊點174的加熱期間，加熱源182將無法彌補地損害IPD裝置170。然而，IPD裝置170是已經發現有缺陷且因此要被移除及丟棄者，故此損害在這些實施例中並不重要。 在加熱源182充分加熱IPD裝置170以熔化焊點174之後，拾取和放置工具184(有時稱作接合頭184)係藉由如真空附接至待移除之IPD裝置170。 接下來，如圖21所繪示，IPD裝置170係藉由拾取和放置工具184從微凸塊墊164移除。在一些實施例中，黏附至IPD裝置170的接觸墊172之已熔化焊料174的部分係與IPD裝置170的移除一起從微凸塊墊164移除，而已熔化焊料174的其它部分在微凸塊墊164上留下。 雖然未顯示，在一些實施例中，在微凸塊墊164上之留下的焊料材料174係藉由使用例如，如焊料可濕性工作件或供給有真空之噴嘴移除。 接下來，如圖23所繪示，拾取和放置工具184拾起置換IPD裝置170'並附接IPD裝置170'至微凸塊墊164。IPD裝置170'可以是與IPD裝置170相同種類的另一IPD裝置以置換缺陷IPD裝置170。若IPD裝置170被判定是有功能且可再利用時，IPD裝置170'可以是與先前移除之IPD裝置170相同的IPD裝置。一但IPD裝置170被附接至微凸塊墊164，適當接合方法諸如回焊可使用來以焊點174'接合IPD裝置170'至封裝件結構。在一些實施例中，置換IPD裝置170'的接合製程不包括助焊劑。雖然圖23中未顯示，底膠材料可形成在IPD裝置170及170'與封裝件結構之間的間隙中。 如圖24所繪示，在一或多個IPD裝置170的置換之後，最靠近置換IPD裝置170'的墊162及導電連接件166可具有IMC層165A，其較厚於在封裝件結構上的其他墊162及導電連接件166的IMC層165B。請注意，為了說明目的，圖24繪示相鄰於置換IPD裝置170'的額外墊162及導電連接件166且此額外及連接件不在其他圖中顯示。IMC層165係由墊162及導電連接件166中的材料的組合所形成。在一些實施例中，最靠近置換IPD裝置170'的導電連接件166的IMC層165A具有厚度T1，其係大於其他導電連接件166的IMC層165B的厚度T2。在一些實施例中，厚度T1可以是厚度T2的至少兩倍大。IMC層165A的厚度係大於IMC層165B的厚度，因為最靠近缺陷IPD裝置170的導電連接件166及墊162係藉由加熱源182(見圖20)稍稍加熱且此對墊162及導電連接件166的額外加熱造成額外IMC層165A的形成。 在一或多個IPD裝置170的置換之後，再次實施測試以識別出缺陷封裝件結構及缺陷IPD裝置170，如圖25所繪示。圖25繪示耦合至導電連接件166以在包括IPD裝置170之封裝件結構上實施測試之測試探針180。 雖然上面說明繪示在第一封裝件區600中的一個缺陷IPD裝置170，在相同區及/或其他區中可有更多或少的缺陷IPD裝置170。 圖26至28係根據一些實施例繪示在用於進一步形成第一封裝件以及用於附接其它封裝件結構至該第一封裝件的製程期間的中間步驟的剖面圖。 在圖26中，載體基板去接合被實施以將載體基板100從背側重佈結構如介電層104去附接(去接合)。根據一些實施例，去接合包括將光諸如雷射光或UV光投射在離型層102上，以便離型層102在光的熱下分解且載體基板100可被移除。該結構接著被翻轉且置放在膠帶190上。 如同圖26中進一步所繪示，開口係貫穿介電層104形成，以暴露金屬化圖案106的部分。開口可藉由例如雷射鑽孔、蝕刻、或類似物形成。 圖27繪示在藉由沿著切割線區如在相鄰區600與602之間鋸切而實施單粒化製程之後所得之單粒化封裝件200。鋸切將第一封裝件區600與第二封裝件區602單粒化。單粒化產生單粒化之封裝件200，其可以是來自第一封裝件區600或第二封裝件區602之一者。封裝件200也可稱作積體扇出(integrated fan-out，InFO)封裝件200。 圖28繪示封裝件結構500，其包括封裝件200(可稱作第一封裝件200)、第二封裝件300、及基板400。第二封裝件300包括基板302及耦合至基板302的一或多個堆疊晶粒308(308A及308B)。基板302可由半導體材料所製，諸如矽、鍺、鑽石、或類似物。在一些實施例中，也可使用化合物材料，諸如矽鍺、碳化矽、砷鎵、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、這些的組合及類似物。額外地，基板302可以是絕緣體上半導體(SOI)結構。一般，SOI基板包括一層半導體材料，諸如磊晶矽、鍺、矽鍺、SOI、絕緣體上矽鍺(silicon germanium on insulator，SGOI)、或其組合。基板302係，在一個替代實施例中，基於絕緣芯諸如玻璃纖維增強樹脂芯。芯材料的一個實例係玻璃纖維樹脂諸如FR4。芯材料的替代物包括雙馬來醯亞胺三嗪(bismaleimide-triazine，BT)樹脂、或替代地，其它的印刷電路板(PCB)材料或膜。增層膜諸如味之素增層膜(Ajinomoto build-up film，ABF)或其它層壓體可用於基板302。 基板302可包括主動及被動裝置(圖28中未顯示)。本技術領域中具有通常知識者將認知到有廣泛種類的裝置諸例如電晶體、電容器、電阻、這些的組合、及類似物可用於產生半導體封裝件300之設計的結構和功能要求。該等裝置係可使用任何合適的方法形成。 基板302也可包括金屬化層(未顯示)及貫穿通路306。金屬化層係可形成在主動及被動裝置上方且係被設計用以連接各種裝置，以形成功能電路。金屬化層可由具有互連導電材料層的通路之介電(如，低k介電材料)及導電材料(如，銅)的交替層所形成，且可透過任何合適的製程(諸如沉積、鑲嵌、雙鑲嵌、或類似物)形成。在一些實施例中，基板302實質上不含主動及被動裝置。 基板302可具有在基板202的第一側上之接墊303，以耦合至堆疊晶粒308；以及在基板302的第二側上之接墊304，以耦合至導體314，基板302的第二側係與第一側相對。在一些實施例中，接墊303及304係藉由形成凹槽(未顯示)到在基板302的第一及第二側上之介電層(未顯示)中而形成。凹槽可被形成以允許接墊303及304被嵌入到介電層中。在其它實施例中，因為接墊303及304可能被形成在介電層上，故凹槽被省略。在一些實施例中，接墊303及304包括銅、鈦、鎳、金、鈀、類似物、或其組合所製的薄晶種層(未顯示)。接墊303及304的導電材料可被沉積在薄晶種層上方。導電材料可藉由電化學電鍍製程、無電式電鍍製程、CVD、原子層沉積(atomic layer deposition，ALD)、PVD、類似物或其組合形成。在一實施例中，接墊303及304的導電材料係銅、鎢、鋁、銀、金、類似物、或其組合。 在一實施例中，接墊303及304係UBM，其包括三層導電材料，諸如一層鈦、一層銅、及一層鎳。然而，本技術領域中具有通常知識者將認知到，有許多合適的材料及層的配置，諸如適合UBM 303及304形成的鉻/鉻-銅合金/銅/金配置、鈦/鈦鎢/銅配置、或銅/鎳/金配置。可用於UBM 303及304之任何合適的材料或材料層係意欲完全包括在目前申請案的範疇中。在一些實施例中，貫穿通路306係延伸貫穿基板302且將至少一個接墊303耦合至至少一個接墊304。 在所繪示之實施例中，堆疊晶粒308係藉由焊線310耦合至基板302，雖然也可使用其他連接，諸如導電凸塊。在一實施例中，堆疊晶粒308係堆疊記憶體晶粒。例如，堆疊記憶體晶粒308可包括低功率(low-power，LP)雙倍數據率(double data rate，DDR)記憶體模組，諸如LPDDR1、LPDDR2、LPDDR3、或類似記憶體模組。 在一些實施例中，堆疊晶粒308及焊線310可被模塑料312囊封。模塑料312可例如使用壓縮成型而成型在堆疊晶粒308及焊線310上。在一些實施例中，模塑料312係模塑料、聚合物、環氧化物、氧化矽填料材料、類似物或其組合。可實施固化步驟以固化模塑料312，其中該固化可以是熱固化、UV固化、類似物、或其組合。 在一些實施例中，堆疊晶粒308及焊線310被埋藏在模塑料312中且在模塑料312之固化後，進行平坦化步驟諸如研磨，以移除模塑料312的過多部分並為第二封裝件300提供實質上平坦表面。 在第二封裝件300形成後，封裝件300係藉由導電連接件314、接墊304、及金屬化圖案106的方式被接合至第一封裝件200。在一些實施例中，堆疊記憶體晶粒308可透過焊線310、接墊303及304、貫穿通路306、導電連接件314、及貫穿通路112耦合至積體電路晶粒114。 導電連接件314可以是與上述導電連接件166相似且不在這裡重複說明，雖然導電連接件314及166不必要是相同。在一些實施例中，在接合導電連接件314之前，導電連接件314係塗佈有助焊劑(未顯示)，諸如不需清洗助焊劑。導電連接件314可被浸入助焊劑中或助焊劑可被噴射至導電連接件314上。在另一實施例中，助焊劑可施加至金屬化圖案106的表面。 在一些實施例中，導電連接件314可具有在它們回焊之前形成在其上之環氧化物助焊劑(未顯示)，具有在第二封裝件300附接至第一封裝件200後留下至少環氧化物助焊劑的環氧化物部分的一些。此留下的環氧化物部分可充當底膠填充，以減少應力並保護從回焊導電連接件314產生之接點。在一些實施例中，底膠填充(未顯示)可被形成在第二封裝件300與第一封裝件200之間並環繞導電連接件314。底膠填充可藉由在第二封裝件300附接之後的毛細管流動製程形成或可藉由在第二封裝件300附接之前的合適沉積方法形成。 在第二封裝件300與第一封裝件200之間的接合可以是焊料接合或直接金屬至金屬(諸如銅至至銅或或錫至至錫)接合。在一實施例中，第二封裝件300係藉由回焊製程接合至第一封裝件200。在回焊製程期間，導電連接件314係與接墊304及金屬化圖案106接觸，以將第二封裝件300實體耦合至及電耦合至第一封裝件200。在接合製程之後，內存控制器(integrated memory controller，IMC)(未顯示)可形成在金屬化圖案106與導電連接件314的介面且也在導電連接件314與接墊304之間的介面(未顯示)。 半導體封裝件500包括安裝至基板400的封裝件200及300。基板400可稱作封裝件基板400。半導體封裝件300係使用導電連接件166安裝至封裝件基板400。 封裝件基板400可由半導體材料所製，諸如矽、鍺、鑽石、或類似物。替代地，可使用化合物材料，諸如矽鍺、碳化矽、砷鎵、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、這些的組合及類似物。額外地，封裝件基板400可以是SOI基板。一般，SOI基板包括一層半導體材料，諸如磊晶矽、鍺、矽鍺、SOI、SGOI、或其組合。封裝件基板400係，在一個替代實施例中，基於絕緣芯諸如玻璃纖維增強樹脂芯。芯材料的一個實例係玻璃纖維樹脂諸如FR4。芯材料的替代物包括雙馬來醯亞胺三嗪BT樹脂、或替代地，其它PCB材料或膜。增層膜諸如ABF或其它層壓體可用於封裝件基板400。 封裝件基板400可包括主動及被動裝置(圖28中未顯示)。本技術領域中具有通常知識者將認知到有廣泛種類的裝置諸例如電晶體、電容器、電阻、這些的組合、及類似物可用於產生半導體封裝件500之設計的結構和功能要求。該等裝置係可使用任何合適的方法形成。 封裝件基板400也可包括金屬化層及通路(未顯示)以及在金屬化層及通路上方的接墊402。金屬化層係可形成在主動及被動裝置上方且係被設計用以連接各種裝置，以形成功能電路。金屬化層可由具有互連導電材料層的通路之介電(如，低k介電材料)及導電材料(如，銅)的交替層所形成，且可透過任何合適的製程(諸如沉積、鑲嵌、雙鑲嵌、或類似物)形成。在一些實施例中，封裝件基板400實質上不含主動及被動裝置。 在一些實施例中，導電連接件166係可被回焊以將封裝件200附接至接墊402。導電連接件166將基板400，包括在基板400中之金屬化層電耦合至及/或實體耦合至第一封裝件200。 導電連接件166可具有在它們回焊之前形成在其上之環氧化物助焊劑(未顯示)，具有在封裝件200附接至基板400後留下至少環氧化物助焊劑的環氧化物部分的一些。此留下的環氧化物部分可充當底膠填充，以減少應力並保護從回焊導電連接件166產生之接點。在一些實施例中，底膠填充(未顯示)可被形成在第一封裝件200與基板400之間並環繞導電連接件166。底膠填充可藉由在封裝件200附接之後的毛細管流動製程形成或可藉由在封裝件200附接之前的合適沉積方法形成。 本揭露中之裝置及方法的實施例係具有許多優點。例如，重工製程可用以修復具有連接問題(如，焊橋或冷焊點)的半導體封裝件或受損裝置(如，受損IPD裝置170)，因此允許良好部件(如，功能正常封裝件200或IPD裝置170)的再利用。此可能有經濟效益，尤其是考量一些用在PoP封裝件中的晶片上系統(System-On-Chip，SoC)晶粒的高成本時。雖然重工製程及工具係關於具有附接至封裝件的小IPD裝置的PoP封裝件揭示，重工製程及工具可施加至許多不同半導體封裝件及應用。重工製程可輕易施加至晶圓級或單元級修復。此外，重工製程及工具可併入到自動工具鏈中，因此使得能夠有自動重工製程。 一實施例係一種方法，其包括以第一組焊點接合一第一封裝件至一第二封裝件的一第一組導電墊；測試該第一封裝件的缺陷；藉由基於測試該第一封裝件的缺陷將一雷射光束導引在該第一封裝件的一表面以加熱該第一組焊點；在該第一組焊點被加熱之後，移除該第一封裝件；以及接合一第三封裝件至該第二封裝件的該第一組導電墊。 另一實施例係一種方法，其包括將一雷射光束導引在一第一半導體封裝件以熔化焊點，該焊點接合該第一半導體封裝件的第一接觸墊至一第二半導體封裝件的第二接觸墊，使用一第一接合頭移除該第一半導體封裝件，以及接合一置換半導體封裝件至該等第二接觸墊。 又一實施例係一種封裝件結構，其包括一第一封裝件。該第一封裝件包括一第一晶粒，在一介電層上方；一電連結件，相鄰於該第一晶粒且從該第一晶粒的一第一側延伸至該第一晶粒的一第二側，該第二側與該第一側相對；一模塑料，至少側向囊封該第一晶粒及該電連接件；一互連結構互連結構，在該第一晶粒的該第一側及該模塑料上方；一積體被動裝置，在該互連結構互連結構上方且以一第一組焊點電耦合至該互連結構互連結構；以及一第一組導電連接件，在該互連結構互連結構上方且電耦合至該互連結構互連結構，該第一組導電連接件包含一第一導電連接件及一第二導電連接件，該第一導電連接件係比該第二導電連接件更靠近該積體被動裝置，該第一導電連接件具有較厚於該第二導電連接件的一金屬間化合物層。 前面列述了數個實施例的特徵以便本技術領域具有通常知識者可更佳地理解本揭露之態樣。本技術領域具有通常知識者應了解它們可輕易地使用本揭露作為用以設計或修改其他製程及結構之基礎以實現本文中所介紹實施例的相同目的及/或達成本文中所介紹實施例的相同優點。本技術領域具有通常知識者也應體認到此等均等構造不會悖離本揭露之精神及範疇，以及它們可在不悖離本揭露之精神及範疇下做出各種改變、取代、或替代。
100‧‧‧載體基板
102‧‧‧離型層
104、108、132、140、148、156‧‧‧介電層
106、138、146、154‧‧‧金屬化圖案
110‧‧‧背側重佈結構
112、306‧‧‧貫穿通路
114‧‧‧積體電路晶粒
116‧‧‧黏著劑
118‧‧‧半導體基板
120‧‧‧互連結構
122、162、164‧‧‧墊
124‧‧‧鈍化膜
126‧‧‧晶粒連接件
128‧‧‧介電材料
130‧‧‧囊封劑
160‧‧‧前側重佈結構
165、165A、165B‧‧‧MC層
166‧‧‧導電連接件
170‧‧‧半導體封裝件
170'‧‧‧置換IPD裝置
172‧‧‧接觸墊
174、174'‧‧‧焊點
180‧‧‧測試探針
182‧‧‧熱源
184‧‧‧拾取和放置工具
190‧‧‧膠帶
198‧‧‧連接件
200‧‧‧封裝件
300‧‧‧第二封裝件
202、302、400‧‧‧基板
303、304、402‧‧‧接墊
308、308A、308B‧‧‧堆疊晶粒
310‧‧‧焊線
312‧‧‧模塑料
314‧‧‧導體
500‧‧‧封裝件結構
600‧‧‧第一封裝件區
602‧‧‧第二封裝件區
D1‧‧‧距離
T1、T2‧‧‧厚度
本揭露之態樣將在與隨附圖式一同閱讀下列詳細說明下被最佳理解。請注意，根據業界標準作法，各種特徵未依比例繪製。事實上，為了使討論內容清楚，各種特徵的尺寸可刻意放大或縮小。 圖1至18係根據一些實施例繪示在用於形成第一封裝件結構的製程期間的中間步驟的剖面圖。 圖19至25係根據一些實施例繪示測試及重工製程的剖面圖。 圖26至28係根據一些實施例繪示在用於進一步形成第一封裝件以及用於附接其它封裝件結構至該第一封裝件的製程期間的中間步驟的剖面圖。
1‧‧‧功率金屬氧化物半導體場效電晶體/功率MOSFET
100‧‧‧載體基板
102‧‧‧離型層
104、156‧‧‧介電層
110‧‧‧背側重佈結構
162、164‧‧‧墊
130‧‧‧囊封劑
160‧‧‧前側重佈結構
166‧‧‧導電連接件
170‧‧‧半導體封裝件
172‧‧‧接觸墊
174‧‧‧焊點
600‧‧‧第一封裝件區
602‧‧‧第二封裝件區
D1‧‧‧距離

Claims (1)

  1. 一種封裝方法，包含： 以第一組焊點接合一第一封裝件至一第二封裝件的一第一組導電墊； 測試該第一封裝件的缺陷； 藉由基於測試該第一封裝件的缺陷將一雷射光束導引在該第一封裝件的一表面以加熱該第一組焊點； 在該第一組焊點被加熱之後，移除該第一封裝件；以及 接合一第三封裝件至該第二封裝件的該第一組導電墊。
TW105142322A 2016-02-25 2016-12-20 半導體封裝件及半導體封裝件之重工製程 TW201731054A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/053,795 US10797038B2 (en) 2016-02-25 2016-02-25 Semiconductor package and rework process for the same

Publications (1)

Publication Number Publication Date
TW201731054A true TW201731054A (zh) 2017-09-01

Family

ID=59680213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142322A TW201731054A (zh) 2016-02-25 2016-12-20 半導體封裝件及半導體封裝件之重工製程

Country Status (3)

Country Link
US (1) US10797038B2 (zh)
CN (1) CN107123605A (zh)
TW (1) TW201731054A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677066B (zh) * 2017-11-27 2019-11-11 力成科技股份有限公司 封裝結構及其製造方法
TWI712115B (zh) * 2018-03-23 2020-12-01 台灣積體電路製造股份有限公司 封裝件及其製造方法
TWI753623B (zh) * 2019-10-29 2022-01-21 台灣積體電路製造股份有限公司 半導體封裝件及製造方法
TWI783346B (zh) * 2020-02-27 2022-11-11 台灣積體電路製造股份有限公司 微機電系統及其製造方法
US11646293B2 (en) 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method
US11688693B2 (en) 2019-10-29 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and method of manufacture

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037963B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
CN108341394B (zh) * 2017-01-24 2020-11-20 苏州明皜传感科技有限公司 微机电系统装置
KR20180090527A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 반도체 패키지와 그 제조 방법
US10319683B2 (en) 2017-02-08 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stacked package-on-package structures
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
DE102018105052B4 (de) 2017-11-15 2022-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11114315B2 (en) * 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
JP2019149507A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
DE102018125280B4 (de) 2018-03-23 2022-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Package und Verfahren
US11424195B2 (en) * 2018-04-02 2022-08-23 Intel Corporation Microelectronic assemblies having front end under embedded radio frequency die
CN110660809B (zh) * 2018-06-28 2023-06-16 西部数据技术公司 包含分支存储器裸芯模块的垂直互连的半导体装置
EP3633716A1 (en) * 2018-10-05 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package with embedded electronic component being encapsulated in a pressureless way
DE102019118480B4 (de) 2018-11-30 2022-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungs-package und verfahren
US11462461B2 (en) * 2020-06-03 2022-10-04 Apple Inc. System in package for lower z height and reworkable component assembly
US11424191B2 (en) * 2020-06-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20220199461A1 (en) * 2020-12-18 2022-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11728312B2 (en) * 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same
KR20230163784A (ko) * 2022-05-24 2023-12-01 (주)티에스이 반도체 패키지의 테스트 장치

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735911A (en) * 1971-04-30 1973-05-29 Ibm Integrated circuit chip repair tool
US4278867A (en) * 1978-12-29 1981-07-14 International Business Machines Corporation System for chip joining by short wavelength radiation
US6475830B1 (en) * 2000-07-19 2002-11-05 Cisco Technology, Inc. Flip chip and packaged memory module
WO2004107432A1 (ja) * 2003-05-29 2004-12-09 Fujitsu Limited 電子部品の実装方法、取外し方法及びその装置
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9318464B2 (en) * 2013-05-21 2016-04-19 Advanced Micro Devices, Inc. Variable temperature solders for multi-chip module packaging and repackaging
JP2015012005A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 半導体装置
US10269762B2 (en) * 2015-10-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Rework process and tool design for semiconductor package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677066B (zh) * 2017-11-27 2019-11-11 力成科技股份有限公司 封裝結構及其製造方法
TWI691029B (zh) * 2017-11-27 2020-04-11 力成科技股份有限公司 封裝結構及其製造方法
TWI712115B (zh) * 2018-03-23 2020-12-01 台灣積體電路製造股份有限公司 封裝件及其製造方法
US11069671B2 (en) 2018-03-23 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11942464B2 (en) 2018-03-23 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
TWI753623B (zh) * 2019-10-29 2022-01-21 台灣積體電路製造股份有限公司 半導體封裝件及製造方法
US11688693B2 (en) 2019-10-29 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and method of manufacture
US11894312B2 (en) 2019-10-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and method of manufacture
TWI783346B (zh) * 2020-02-27 2022-11-11 台灣積體電路製造股份有限公司 微機電系統及其製造方法
US11646293B2 (en) 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method

Also Published As

Publication number Publication date
US10797038B2 (en) 2020-10-06
US20170250171A1 (en) 2017-08-31
CN107123605A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US10797038B2 (en) Semiconductor package and rework process for the same
US11652063B2 (en) Semiconductor package and method of forming the same
US10867976B2 (en) Semiconductor packages having dummy connectors and methods of forming same
US11502039B2 (en) Semiconductor package and method
US10950577B2 (en) Redistribution layers in semiconductor packages and methods of forming same
US20220352086A1 (en) Dense Redistribution Layers in Semiconductor Packages and Methods of Forming the Same
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
US10304801B2 (en) Redistribution layers in semiconductor packages and methods of forming same
KR102108236B1 (ko) 반도체 패키지들 내의 금속화 패턴들 및 그 형성 방법들
US11728249B2 (en) Semiconductor package and method
US20180082988A1 (en) Package structure and method of forming the same
US11158619B2 (en) Redistribution layers in semiconductor packages and methods of forming same
US20230075602A1 (en) Semiconductor Packages
US20230335471A1 (en) Semiconductor packages