TW201729412A - 致能不同電組態之晶粒接合墊 - Google Patents

致能不同電組態之晶粒接合墊 Download PDF

Info

Publication number
TW201729412A
TW201729412A TW105137387A TW105137387A TW201729412A TW 201729412 A TW201729412 A TW 201729412A TW 105137387 A TW105137387 A TW 105137387A TW 105137387 A TW105137387 A TW 105137387A TW 201729412 A TW201729412 A TW 201729412A
Authority
TW
Taiwan
Prior art keywords
die
bond pads
emitting elements
pad
substrate
Prior art date
Application number
TW105137387A
Other languages
English (en)
Other versions
TWI723077B (zh
Inventor
余文
歐樂 B 喬利金
法蘭克林 威爾
邰國洲
莫胡丁 馬拉
羅伯特 索納
傑佛瑞 麥提克
亞歷山卓 尼克
Original Assignee
皇家飛利浦有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 皇家飛利浦有限公司 filed Critical 皇家飛利浦有限公司
Publication of TW201729412A publication Critical patent/TW201729412A/zh
Application granted granted Critical
Publication of TWI723077B publication Critical patent/TWI723077B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

一晶粒上之複數個發光元件中之至少兩個對角對置之接合墊經截角以在將該晶粒設置於一基板上時致能對角對置之接合墊之一互補對之一直接對角耦合。藉由致能一晶粒之多個發光元件之接合墊之對角以及橫向耦合，該多個發光元件可以多種串聯及/或並聯組態配置，藉此利用其上安裝有該晶粒之該基板上之一單個互連層促進在不同標稱操作電壓下對同一晶粒之使用。

Description

致能不同電組態之晶粒接合墊
本發明係關於發光裝置之領域，且特定而言係關於一種用於複數個發光元件之接合墊配置，該接合墊配置促進該等發光元件之不同電組態。
對高照度發光裝置之需求持續增加，通常需要將多個發光元件封裝為一單個發光裝置。晶片尺度封裝發光裝置(CSP-LED)非常適於此等應用，此乃因上面生長個別裝置之晶圓可經切片以包含以不同大小及形狀之陣列配置之任何數目個裝置。 圖1A圖解說明包含複數個CSP-LED 110之一晶圓100之一實例性分段，每一CSP-LED 110具有用於耦合至夾有一發光層(未圖解說明)之發光元件之n型層及p型層之一對接合墊120N及120P。 圖1B圖解說明用以產生數對CSP-LED (含有CSP-LED 110A及110B之一第一對以及含有CSP-LED 110C及110D之一第二對，以及諸多其他對)之實例性切片組態(粗體虛線) 130。圖1C圖解說明用以產生CSP-LED 110A至110D之一2×2陣列之實例性切片組態140。 多個CSP-LED至一電源之特定連接判定多個CSP-LED晶粒之標稱操作電壓。若兩個CSP-LED被串聯配置，則晶粒之標稱操作電壓係一單個CSP-LED之標稱操作電壓之兩倍；若兩個CSP-LED被並聯配置，則晶粒之標稱操作電壓等於一單個CSP-LED之標稱操作電壓。 若先驗已知如何將多個CSP-LED耦合在一起，則可以晶圓級添加一或多個互連層(未圖解說明)以致能至經切片分段上僅兩個觸點之外部耦合。舉例而言，若多個CSP-LED將被並聯組態，則該(等)互連層可將所有n型區域耦合在一起以形成一單個N觸點，且將所有p型區域耦合在一起以形成一單個P觸點。以類似方式，若多個CSP-LED將被串聯耦合，則該(等)互連層可將除該等n型區域中之一者之外的所有n型區域耦合至一毗鄰CSP-LED之一p型區域，未經耦合之n型區域形成至串聯配置之N觸點，且剩餘之未經耦合之p型區域形成至串聯配置之P觸點。 另一選擇係，若未知可如何將多個CSP-LED耦合，則對晶圓進行切片，其中每一接合墊與每一其他接合墊隔離，且在該經切片晶粒所安裝至之基板上提供CSP-LED之間的所要互連。然而，通常致能所要互連可需要使用具有多個互連層之一基板。 圖2A圖解說明需要使用多個互連層來串聯耦合CSP-LED之實例性2×2陣列。為方便起見，將該等接合墊對標記為N1-P1、N2-P2、N3-P3及N4-P4。所圖解說明之導電分段211至213及260、270將位於一基板(未圖解說明)上，且將在晶粒被安裝於該基板上時提供所圖解說明之互連件。導電分段211、212及213分別將P1耦合至N2、將P2耦合至N3且將P3耦合至N4。墊N1係至串聯配置之N觸點，且P4係P觸點。 為操作此串聯配置，必須使用實例性互連件260、270將一外部源250耦合至墊N1及P4。通常，導電270將墊P4連接至外部源250之正側。然而，如可見，對墊P4之接達由導電分段212阻擋，且將需要無接觸地跨越分段212之一導電分段240。通常需要至基板之底側之「通孔」或至基板之內層之「通路」以在另一層上提供P4墊至導電分段270之所需連接。在替代方案中，可將互連件212移動至此其他層。 若先驗已知意欲串聯配置多個CSP-LED，則接合墊N3-P3及N4-P4之定向可已在晶圓上反轉，如圖2B中所圖解說明。在此實例中，墊N1及P3形成N觸點及P觸點，可使用與導電分段221、222及223相同之層經由導電分段260、270而將N觸點及P觸點耦合至一外部源250。然而，在具有圖2B中之接合墊配置之情況下，並聯耦合多個CSP-LED將需要使用位於基板上之多個導電層。 然而，定製墊在一晶粒上之配置以滿足特定應用之要求(諸如圖2B中所圖解說明)需要針對此等應用中之每一者進行個別設計及製造。若一應用所需之晶粒數量無法保證此一定製，則可需要一多層基板。即使該應用之晶粒數量保證此一定製，若不同應用可全部使用一共同晶粒墊配置，則可致能一較高效規模經濟。
在一晶圓上提供促進耦合以在該晶圓上形成多個發光裝置之多種配置之一接合墊配置將係有利的。在一晶圓上提供使用一單個互連層來致能至多個發光裝置之多種配置之耦合之一接合墊配置將更加有利。在該晶圓上提供促進以任何所要大小對晶圓進行切片同時仍使用一單個互連層來致能至經切片晶粒之耦合之一接合墊配置將更加有利。 為較佳地解決此等問題中之一或多者，在本發明之一實施例中，一晶粒上之複數個發光元件中之至少兩個對角對置之接合墊經截角以在將晶粒設置於一基板上時致能對角對置之接合墊之一互補對之一直接對角耦合。藉由致能一晶粒之多個發光元件之接合墊之對角以及橫向耦合，該多個發光元件可以多種串聯及/或並聯組態配置，藉此利用其上安裝有該晶粒之基板上之一單個互連層促進在不同標稱操作電壓下對同一晶粒之使用。 在使用兩個發光元件(各自具有3伏特之一標稱操作電壓)之一實施例中，該等發光元件可經組態以在3伏特或6伏特之一標稱操作電壓下操作。在使用此等發光元件中之四者之一實施例中，該等發光元件可經組態以在3伏特、6伏特或12伏特等之一標稱操作電壓下操作。 在某些實施例中，晶粒上之多個發光元件可以一線性方式配置，且在其他實施例中，晶粒上之多個發光元件可以一個二維陣列配置。 通常，經截角接合墊可具有四個以上側。
本申請案主張於2015年11月20日提出申請之美國臨時專利申請案第62/258,385號及於2016年3月9日提出申請之歐洲專利申請案第16159400.7號之優先權。美國臨時專利申請案第62/258,385號及歐洲專利申請案第16159400.7號併入於本文中。 在以下說明中，出於闡釋而非限制之目的，陳述特定細節(諸如特定架構、介面、技術等)以便提供對本發明之概念之一透徹理解。然而，熟習此項技術者將明瞭，可在背離此等特定細節之其他實施例中實踐本發明。以類似方式，此說明之文字係針對如各圖中所圖解說明之實例性實施例，且並不意欲限制超出明確包含於申請專利範圍中之限制所主張之本發明。出於簡潔及清晰之目的，省略對眾所周知之裝置、電路及方法之詳細說明以便不使本發明之說明因不必要之細節而模糊。 習用地，發光裝置晶粒上之接合墊係矩形的，但該等接合墊中之一者之一拐角可經截角以指示極性。該等接合墊通常以一分離距離設置，該分離距離適應關於晶粒所安裝至之基板上之互連圖案之製造公差。矩形區提供用於將連接件耦合至該等接合墊之一最大「目標區」。 在具有多個發光裝置(各自具有一對接合墊)之一晶粒上，可容易地適應毗鄰接合墊之間的橫向連接，但如圖2A中所圖解說明，非毗鄰接合墊P2與N3之間的一連接件212需要連接件212延伸超過晶粒之佔用面積，此通常造成其他接合墊(P4)之一隔離且需要使用一多層基板，如上文所詳述。 圖3A至圖3C圖解說明具有兩個發光裝置310A、310B之一晶粒300上之經截角接合墊N2、P1之一實例性配置。此等經截角接合墊N2、P1藉由在將晶粒設置於一基板上時致能對角對置之接合墊之一互補對之一直接對角耦合而使用一單個互連層促進多個發光裝置之替代耦合。 經截角接合墊N2、P1對應於習用矩形接合墊但缺少一拐角部分，從而提供一非正交邊緣330。此等非正交邊緣330在其間提供促進墊N1與P2之間的一對角連接320之一空間，如圖3B中所圖解說明。如圖2A至圖2B之實例中，所圖解說明之互連件360、370、320將設置於一基板(未圖解說明)上，且將在晶粒300安裝於該基板上時提供接合墊之間的耦合。下文所詳述之圖8圖解說明一實例性晶粒與基板組合，該實例性晶粒與基板組合使用一基板820上之互連件622、623、624、662、672來形成一晶粒531之發光裝置之一2×2陣列之一串聯連接。 圖3B之所指示互連圖案提供發光裝置310A、310B之一串聯連接。電流經由分段370自外部源350流動至裝置310A之P1接合墊、穿過裝置310A流動至接合墊N1，接合墊N1耦合至裝置310B之接合墊P2。電流穿過裝置310B流動至接合墊N2，接合墊N2經由導電分段360耦合至外部源350。 圖3C圖解說明提供同一晶粒300之發光裝置310A、310B之一並聯連接之一互連圖案。導電分段371耦合至裝置310A之N1及裝置310B之N2兩者，且分段361耦合至裝置310A之P1及裝置310B之P2兩者，從而並聯耦合裝置310A、310B。 在此實例及本文中之其他實例中，假定每一發光裝置之標稱操作電壓為3伏特，但其他電壓亦係已知的且包含於本發明之範疇內。因此，圖3B之串聯連接將具有6伏特之一標稱操作電壓，而圖3C之並聯連接將具有3伏特之一標稱操作電壓。因此，如所指示，使用一單個層上之互連件，同一晶粒300可經組態用於3伏特或6伏特之應用。熟習此項技術者將認識到，使用矩形接合墊之習用接合墊配置(諸如圖2B中所圖解說明)不可在不使用兩個互連件層之情況下經組態用於一串聯配置。 圖4A至圖4B圖解說明使用一單個互連層促進一對發光裝置之替代耦合之經截角接合墊之實例性替代配置。此等耦合可促進對不同電源供應器等之使用。在圖4B中，兩對對角對置之接合墊N1-P2及P1-N2被截角，從而致能任一對墊之一對角耦合。在圖4B中，經截角墊N1、P1、N2、P2被雙重截角，各自具有兩個非正交邊緣330及330'。雖然與圖3A之接合墊相比，此等額外截角可未必對具有兩個發光裝置之一晶粒提供優點，但該等額外截角可對具有較大發光裝置陣列之晶粒提供優點，如下文進一步詳述。 圖5A至圖5D圖解說明使用一單個互連層促進四個發光裝置之替代耦合之經截角接合墊之實例性替代配置。 圖5A係一實例性晶粒530，其具有使用如圖3A中所圖解說明之接合墊配置之發光裝置510A、510B、510C、510D之一2×2陣列；圖5B係一實例性晶粒531，其使用圖4A之接合墊配置；且圖5C係一實例性晶粒532，其使用圖4B之接合墊配置。 在圖5A中，在將晶粒設置於一基板上時，對角對置之經截角接合墊P1-N3及P2-N4分別促進對角對置之接合墊N1-P3及N2-P4之互補對之一直接對角耦合。 在圖5B及圖5C中，在將晶粒設置於一基板上時，對角對置之接合墊N1-P3、P1-N3、N2-P4及P2-N4分別促進對角對置之接合墊P1-N3、N1-P3、P2-N4及N2-P4之互補對之一直接對角耦合。 圖5D圖解說明具有四個發光裝置515A、515B、515C、515D之一線性配置之一晶粒533，該四個發光裝置具有在將晶粒設置於一基板上時分別致能接合墊P1-N2、P2-N3、P3-N4之直接對角耦合之對角對置之經截角接合墊N1-P2、N2-P3及N3-P4。 圖6A至圖6C圖解說明使用圖5B之接合墊配置之用於耦合具有四個發光裝置之實例性晶粒531以在不同標稱電壓下操作的實例性單層互連圖案。為易於參考，且為避免此等圖中之不必要混雜，具有接合墊N1-P1、N2-P2、N3-P3、N4-P4之下伏發光裝置將被分別稱為D1、D2、D3及D4。 在圖6A中，導電分段660將晶粒531之所有N接合墊N1、N2、N3、N4耦合至源650之負節點，且分段670將所有P接合墊P1、P2、P3、P4耦合至源650之正節點，從而將所有發光裝置並聯放置。假定每一發光裝置具有3伏特之一標稱操作電壓，則此並聯組合具有3伏特之一標稱操作電壓。當將此晶粒531安裝於含有導電分段660、670之一基板上時，電流經由分段670自3伏特源650行進至節點P1、P2、P3、P4。電流自節點P1、P2、P3、P4並行穿過D1、D2、D3、D4到達節點N1、N2、N3、N4，節點N1、N2、N3、N4經由分段660耦合至電源650。 在圖6B中，導電分段621、622、661、671將晶粒531之裝置以一串聯-並聯配置連接。當將此晶粒531安裝於含有此等導電分段之一基板上時，分段671將接合墊P2及P4耦合至源651之正節點。電流並行穿過對應裝置D2及D4行進至接合墊N2及N4。分段621耦合接合墊P1與N2；分段622耦合接合墊P3與N4。電流並行穿過D1及D3行進至接合墊N1及N3，接合墊N1及N3經由互連分段661耦合至源651之負節點。假定每一發光裝置具有3伏特之一標稱操作電壓，則所得串聯-並聯電路將具有6伏特之一標稱操作電壓。熟習此項技術者將認識到，可形成其他串聯-並聯配置。舉例而言，分段621及622可耦合在一起，從而形成接合墊P1、P3、N2及N4之一單個連接。 在圖6C中，分段623、624、625、662、672將晶粒531之裝置以一串聯-並聯配置連接。當將此晶粒531安裝於含有此等導電分段之一基板上時，分段672將接合墊P4耦合至源652之正節點。電流自P4穿過D4流動至接合墊N4，接合墊N4經由一對角導電分段625耦合至接合墊P2。電流自P2穿過D2流動至接合墊N2，接合墊N2經由導電分段624耦合至接合墊P1。電流自P1穿過D1流動至接合墊N1，接合墊N1經由對角導電分段623耦合至接合墊P3。電流自P3穿過D3流動至接合墊N3，接合墊N3經由導電分段662耦合至源652之負節點。假定每一發光裝置具有3伏特之一標稱操作電壓，則所得串聯電路將具有12伏特之一標稱操作電壓。 圖8圖解說明設置於具有圖6C之導電圖案之一基板820上之實例性晶粒531。當將晶粒(通常經由焊料)耦合至基板之導電分段662、622、623、624、672時，晶粒531上之四個裝置將以D4、D2、D3、D1之次序被串聯耦合。 值得注意的是，同一晶粒531被用於圖6A、圖6B、圖6C中之各者中，且在此晶粒531上形成裝置之不同電路組態之導電分段可使用一基板上之一單個互連層來形成。 圖7A至圖7C圖解說明使用具有圖5D中所圖解說明之接合墊配置之實例性晶粒533之用於耦合四個發光裝置之一線性配置以在不同標稱電壓下操作的其他實例性單層互連圖案。 圖7A圖解說明所有N接合墊N1、N2、N3、N4由分段760耦合在一起，且所有P接合墊P1、P2、P3、P4由分段770耦合在一起，從而提供具有3伏特之一標稱操作電壓之所有裝置之一並聯配置。當將晶粒533安裝於具有導電分段760、770之一基板上時，電流經由分段770自3伏特電源750行進至節點P1、P2、P3、P4。電流自節點P1、P2、P3、P4並行穿過D1、D2、D3、D4到達節點N1、N2、N3、N4，節點N1、N2、N3、N4經由分段760連接至電源750。 圖7B圖解說明節點N1及N2耦合在一起、節點P1、P2、N3、N4耦合在一起，且節點P3、P4耦合在一起，從而形成具有6伏特之一標稱操作電壓之一串聯-並聯配置。當將晶粒533安裝於具有導電分段721、761、771之一基板上時，電流經由分段771自電源750行進至節點P3、P4。電流自節點P3、P4並行穿過D3、D4行進至節點N3、N4。電流經由導電分段721自節點N3、N4行進至分段P1、P2。電流自節點P1、P2並行穿過D1、D2行進至節點N1、N2，節點N1、N2經由分段761連接至電源751。     圖7C圖解說明節點P1-N2耦合在一起、節點P2-N3耦合在一起且節點P3-N4耦合在一起，從而形成具有12伏特之一標稱操作電壓之一串聯配置。當將晶粒533安裝於具有導電分段722、723、724、762、772之一基板上時，電流經由分段772自電源752行進至節點P4。電流自節點P4穿過D4行進至節點N4，然後經由導電分段724自N4行進至P3。電流自節點P3穿過D3行進至節點N3，然後經由導電分段723自N3行進至P2。電流自節點P2穿過D2行進至節點N2，然後經由導電分段722自N2行進至P1。電流自節點P1穿過D1行進至節點N1，節點N1經由導電分段762連接至電源752。 再次，值得注意的是，同一晶粒533被用於圖7A、圖7B、圖7C中之各者中，且在此晶粒533上形成裝置之不同電路組態之導電分段可使用一基板上之一單個互連層來形成。 如本文中之實例中所圖解說明，在一多裝置晶粒上提供對角對置之經截角接合墊致能對角對置之接合墊之一互補對之一直接對角耦合，藉此致能在一單個層基板上使用不同連接圖案以在該晶粒上提供具有不同標稱操作電壓之發光裝置之配置。 儘管已在圖式及前述說明中詳細地圖解說明及闡述本發明，但此圖解說明及闡述應視為說明性的或例示性的而非限制性的；本發明不限於所揭示之實施例。 舉例而言，雖然僅揭示發光裝置之一1×2、2×2及1×4陣列，但熟習此項技術者將認識到，本發明之原理可應用於一晶粒上之多個發光裝置之任一配置。以類似方式，熟習此項技術者將認識到，可在其中提供具有額外之對置非正交邊緣之經截角接合墊之一實施例中操作本發明。舉例而言，擴展圖5C中所圖解說明之組態，該等經截角接合墊中之各者可在四個拐角中之各者處被截角，從而形成(舉例而言)一伸長之八邊形以提供其他互連選項。亦即，在圖5C中，在接合墊P2、N2、P3、N4之間僅可進行橫向連接，而八邊形形狀之接合墊將致能對角連接P1-N4及P3-N2，對於額外毗鄰發光裝置(未圖解說明)之接合墊亦係如此。 所揭示實施例之其他變化可由熟習此項技術者在實踐所主張之本發明時自圖式、揭示內容及隨附申請專利範圍之一研究來理解及實現。在申請專利範圍中，措辭「包括(comprising)」並不排除其他元件或步驟，且不定冠詞「一(a)」或「一(an)」並不排除複數個。在互不相同之附屬技術方案中陳述某些措施之此一事實本身並不指示無法有利地使用此等措施之一組合。申請專利範圍中之任何參考符號皆不應解釋為限制該範疇。
100‧‧‧晶圓
110‧‧‧晶片尺度封裝發光裝置
110A‧‧‧晶片尺度封裝發光裝置
110B‧‧‧晶片尺度封裝發光裝置
110C‧‧‧晶片尺度封裝發光裝置
110D‧‧‧晶片尺度封裝發光裝置
120N‧‧‧接合墊
120P‧‧‧接合墊
130‧‧‧切片組態
140‧‧‧切片組態
211‧‧‧導電分段
212‧‧‧導電分段/分段/互連件/連接件
213‧‧‧導電分段
221‧‧‧導電分段
222‧‧‧導電分段
223‧‧‧導電分段
240‧‧‧導電分段
250‧‧‧外部源
260‧‧‧導電分段/互連件
270‧‧‧導電分段/互連件
300‧‧‧晶粒
310A‧‧‧發光裝置/裝置
310B‧‧‧發光裝置/裝置
320‧‧‧對角連接/互連件
330‧‧‧非正交邊緣
330'‧‧‧非正交邊緣
350‧‧‧外部源
360‧‧‧互連件/導電分段
361‧‧‧分段
370‧‧‧互連件/分段
371‧‧‧分段
510A‧‧‧發光裝置
510B‧‧‧發光裝置
510C‧‧‧發光裝置
510D‧‧‧發光裝置
515A‧‧‧發光裝置
515B‧‧‧發光裝置
515C‧‧‧發光裝置
515D‧‧‧發光裝置
530‧‧‧晶粒
531‧‧‧晶粒
532‧‧‧晶粒
533‧‧‧晶粒
621‧‧‧導電分段/分段
622‧‧‧導電分段/分段/互連件
623‧‧‧分段/導電分段/互連件
624‧‧‧分段/互連件/導電分段
625‧‧‧分段/導電分段
650‧‧‧源/電源/3伏特源
651‧‧‧源
652‧‧‧源
660‧‧‧導電分段/分段
661‧‧‧導電分段/互連分段
662‧‧‧分段/互連件/導電分段
670‧‧‧導電分段/分段
671‧‧‧導電分段/分段
672‧‧‧分段/互連件/導電分段
721‧‧‧導電分段
722‧‧‧導電分段
723‧‧‧導電分段
724‧‧‧導電分段
750‧‧‧電源
751‧‧‧電源
752‧‧‧電源
760‧‧‧導電分段/分段
761‧‧‧導電分段/分段
762‧‧‧導電分段
770‧‧‧導電分段/分段
771‧‧‧導電分段/分段
772‧‧‧導電分段/分段
820‧‧‧基板
D1‧‧‧下伏發光裝置
D2‧‧‧下伏發光裝置/裝置
D3‧‧‧下伏發光裝置
D4‧‧‧下伏發光裝置/裝置
N1‧‧‧接合墊/N接合墊/墊/經截角墊/經截角接合墊/節點
N2‧‧‧接合墊/N接合墊/墊/經截角墊/經截角接合墊/節點
N3‧‧‧接合墊/N接合墊/經截角接合墊/節點
N4‧‧‧接合墊/N接合墊/經截角接合墊/節點
P1‧‧‧接合墊/P接合墊/經截角墊/經截角接合墊/節點
P2‧‧‧接合墊/P接合墊/墊/經截角墊/經截角接合墊/節點
P3‧‧‧接合墊/P接合墊/墊/經截角接合墊/節點
P4‧‧‧接合墊/P接合墊/墊/經截角接合墊/節點
參考附圖進一步詳細且藉由實例方式來闡釋本發明，其中： 圖1A至圖1C圖解說明一實例性先前技術晶圓及用以形成多個發光裝置之單粒化晶粒之不同切片圖案。 圖2A、圖2B圖解說明用於在一先前技術晶粒上耦合多個發光裝置之實例性互連圖案。 圖3A至圖3C圖解說明使用一單個互連層促進多個發光裝置之替代耦合之經截角接合墊之一實例性配置。 圖4A至圖4B圖解說明使用一單個互連層促進一對發光裝置之替代耦合之經截角接合墊之實例性替代配置。 圖5A至圖5D圖解說明使用一單個互連層促進四個發光裝置之替代耦合之經截角接合墊之實例性替代配置。 圖6A至圖6C圖解說明用於耦合四個發光裝置以在不同標稱電壓下操作之實例性單層互連圖案。 圖7A至圖7C圖解說明用於耦合四個發光裝置以在不同標稱電壓下操作之其他實例性單層互連圖案。 圖8圖解說明具有多個發光裝置之一晶粒及位於一基板上之一實例性互連圖案。 在所有圖式中，相同參考編號指示類似或對應特徵或功能。該等圖式出於說明性目的而被包含且並不意欲限制本發明之範疇。
300‧‧‧晶粒
310A‧‧‧發光裝置/裝置
310B‧‧‧發光裝置/裝置
330‧‧‧非正交邊緣
N1‧‧‧接合墊/N接合墊/墊/經截角墊/經截角接合墊/節點
N2‧‧‧接合墊/N接合墊/墊/經截角墊/經截角接合墊/節點
P1‧‧‧接合墊//P接合墊/經截角墊/經截角接合墊/節點
P2‧‧‧接合墊/P接合墊/墊/經截角墊/經截角接合墊/節點

Claims (13)

  1. 一種發光晶粒，其包括： 複數個發光元件，及 一對接合墊，其耦合至該等發光元件中之各者， 其中： 至少兩個對角對置之接合墊經截角以在將該晶粒設置於一基板上時致能對角對置之接合墊之一互補對之一直接對角耦合，該兩個對角對置之接合墊各自包括缺少至少一拐角部分之一矩形接合墊，從而提供至少一非正交邊緣。
  2. 如請求項1之晶粒，其中該對角耦合將對應經耦合發光元件串聯放置。
  3. 如請求項1之晶粒，其中兩對接合墊之一橫向耦合將對應經耦合發光元件並聯放置。
  4. 如請求項1之晶粒，其中該晶粒包含兩個發光元件，且： 當直接耦合該等對角對置之接合墊時，該晶粒之一標稱操作電壓係六伏特，且 當不直接耦合該等對角對置之接合墊時，該晶粒之該標稱操作電壓係三伏特。
  5. 如請求項1之晶粒，其中該晶粒包含四個發光元件，且該等接合墊經配置以使用該基板上之一單個互連層而致能對三伏特、六伏特或十二伏特之一標稱操作電壓之一選擇。
  6. 如請求項5之晶粒，其中該四個發光元件以一2×2陣列配置。
  7. 如請求項5之晶粒，其中該四個發光元件以一1×4陣列配置。
  8. 如請求項1之晶粒，其中該等經截角接合墊中之各者具有五個側。
  9. 如請求項1之晶粒，其中該等經截角接合墊中之至少一者具有六個側。
  10. 如請求項1之晶粒，其中該等經截角接合墊中之至少一者具有八個側。
  11. 如請求項1之晶粒，其中該等接合墊經配置以使用其上安裝有該晶粒之一基板上之一單個互連層而致能至所有該複數個發光元件之一串聯連接之一外部耦合。
  12. 如請求項10之晶粒，其中該等接合墊經配置以使用該基板上之一單個互連層而致能至所有該複數個發光元件之一並聯連接之一外部耦合。
  13. 如請求項12之晶粒，其中該等接合墊經配置以使用該基板上之一單個互連層而致能至所有該複數個發光元件之一串聯-並聯連接之一外部耦合。
TW105137387A 2015-11-20 2016-11-16 致能不同電組態之晶粒接合墊 TWI723077B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562258385P 2015-11-20 2015-11-20
US62/258,385 2015-11-20
EP16159400.7 2016-03-09
EP16159400 2016-03-09

Publications (2)

Publication Number Publication Date
TW201729412A true TW201729412A (zh) 2017-08-16
TWI723077B TWI723077B (zh) 2021-04-01

Family

ID=55521600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137387A TWI723077B (zh) 2015-11-20 2016-11-16 致能不同電組態之晶粒接合墊

Country Status (6)

Country Link
US (1) US10490719B2 (zh)
EP (1) EP3378106B1 (zh)
KR (1) KR102586691B1 (zh)
CN (1) CN109314160B (zh)
TW (1) TWI723077B (zh)
WO (1) WO2017087116A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109031779B (zh) * 2018-07-25 2024-06-11 京东方科技集团股份有限公司 发光二极管基板、背光模组和显示装置
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
JP7089186B2 (ja) * 2019-08-30 2022-06-22 日亜化学工業株式会社 発光装置
JP7348501B2 (ja) * 2019-09-30 2023-09-21 日亜化学工業株式会社 発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033511A (ja) * 2000-05-10 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体素子
EP2149905A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP2010021261A (ja) * 2008-07-09 2010-01-28 Toshiba Corp 光半導体素子の製造方法、光半導体素子及び光半導体装置の製造方法
TW201322437A (zh) * 2011-11-17 2013-06-01 Helio Optoelectronics Corp 高電壓交流發光二極體結構
DE102013101367A1 (de) 2013-02-12 2014-08-14 Osram Opto Semiconductors Gmbh Halbleiterchip
US9478712B2 (en) * 2013-03-15 2016-10-25 Koninklijke Philips N.V. Light emitting structure and mount
DE102014011893B4 (de) * 2013-08-16 2020-10-01 Seoul Viosys Co., Ltd. Leuchtdiode
WO2015052616A1 (en) 2013-10-09 2015-04-16 Koninklijke Philips N.V. Monolithic led arrays for uniform and high-brightness light sources
US9412724B2 (en) * 2014-04-23 2016-08-09 Lite-On Opto Technology (Changzhou) Co., Ltd. Chip-scale packaged LED device

Also Published As

Publication number Publication date
US10490719B2 (en) 2019-11-26
KR20180087313A (ko) 2018-08-01
WO2017087116A1 (en) 2017-05-26
CN109314160A (zh) 2019-02-05
CN109314160B (zh) 2021-08-24
US20180337315A1 (en) 2018-11-22
TWI723077B (zh) 2021-04-01
EP3378106A1 (en) 2018-09-26
EP3378106B1 (en) 2019-10-02
KR102586691B1 (ko) 2023-10-11

Similar Documents

Publication Publication Date Title
TW201729412A (zh) 致能不同電組態之晶粒接合墊
TWI542049B (zh) 發光晶片組合
US20180269191A1 (en) Micro-led display assembly
TWI663756B (zh) 晶圓接合互連結構及其製作方法
TW201407749A (zh) 發光裝置
TW201036137A (en) ESD structure for 3D IC TSV device
JP2009080966A (ja) 照明装置
TW454310B (en) Semiconductor device
JP6927970B2 (ja) 異なる電気的構成を可能にするダイボンドパッド設計
TWI472058B (zh) 發光二極體裝置
US20140091351A1 (en) Light emitting diode chip
TW201144670A (en) Light source module
US9030015B2 (en) Three dimensional stacked structure for chips
TWI511279B (zh) 用於形成多方向出光之發光二極體晶片的藍寶石基板
US7847305B2 (en) Semiconductor light emitting device
CN108112284A (zh) Led照明装置
TW200305272A (en) Semiconductor integrated circuit device
JP2018534786A5 (zh)
TWM500993U (zh) 發光二極體照明裝置
TWI495167B (zh) 半導體發光裝置
TWI577058B (zh) Bidirectional light emitting diodes and their lighting devices
CN102456701B (zh) 发光装置
TW201515286A (zh) 半導體晶圓、光電組件及用於製造光電組件之方法
KR20210043413A (ko) Led 조명기판 및 그 제조방법
JP2015185723A (ja) 積層型半導体装置及び接続方法