CN109314160B - 为实现不同的电配置的管芯接合焊盘设计 - Google Patents

为实现不同的电配置的管芯接合焊盘设计 Download PDF

Info

Publication number
CN109314160B
CN109314160B CN201680079649.4A CN201680079649A CN109314160B CN 109314160 B CN109314160 B CN 109314160B CN 201680079649 A CN201680079649 A CN 201680079649A CN 109314160 B CN109314160 B CN 109314160B
Authority
CN
China
Prior art keywords
die
bond pads
emitting elements
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680079649.4A
Other languages
English (en)
Other versions
CN109314160A (zh
Inventor
W.于
O.B.什彻金
F.沃尔
K.邰
M.马拉
R.佐纳
J.克梅特奇
A.尼克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bright Sharp Holdings Ltd
Original Assignee
Bright Sharp Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bright Sharp Holdings Ltd filed Critical Bright Sharp Holdings Ltd
Publication of CN109314160A publication Critical patent/CN109314160A/zh
Application granted granted Critical
Publication of CN109314160B publication Critical patent/CN109314160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

发光管芯（300），包括：多个发光元件（310A，310B），每个发光元件具有一对接合焊盘（N1,P1和N2,P2），其中，管芯上的相邻发光元件的至少两个对角相对的接合焊盘的彼此面对的拐角被截断（330），以使得当管芯安装于其上形成有互连图案的衬底上时，对角相对的接合焊盘的互补对能够直接对角耦合。通过实现管芯的多个发光元件的接合焊盘的对角耦合和侧向耦合，多个发光元件可以以多种串联和/或并联配置布置，从而便于在不同的标称工作电压下使用相同管芯，且其上安装管芯的衬底上具有单个互连层。

Description

为实现不同的电配置的管芯接合焊盘设计
相关申请的交叉引用
本申请要求2015年11月20日提交的美国临时专利申请第62/258,385号和2016年3月9日提交的欧洲专利申请第16159400.7号的优先权。美国临时专利申请第62/258,385号和欧洲专利申请第16159400.7号并入本文。
技术领域
本发明涉及发光器件领域，并且尤其涉及一种用于多个发光元件的接合焊盘布置，其便于发光元件的不同电配置。
背景技术
对高照度发光器件的需求持续增加，经常需要将多个发光元件封装为单个发光器件。芯片级封装发光器件(CSP-LED)非常适合于这种应用，因为其上生长个别器件的晶片可以被切片以包括以不同尺寸和形状的阵列形式布置的任意数量的器件。
图1A示出了包括多个CSP-LED 110的晶片100的示例段，每个CSP-LED 110具有一对接合焊盘120N和120P，用于耦合到发光元件的n型层和p型层，发光元件的n型层和p型层夹住发光层(未示出)。
图1B示出了用于产生CSP-LED对的示例切片配置(加粗的虚线)130，第一对包含CSP-LED 110A和110B，第二对包含CSP-LED 110C和110D，以及许多其他对。图1C示出了用于产生CSP-LED 110A – 110D的2×2阵列的示例切片配置140。
多个CSP-LED到电源的特定连接决定了多个CSP-LED管芯的标称工作电压。如果两个CSP-LED串联布置，则管芯的标称工作电压是单个CSP-LED的标称工作电压的两倍；如果它们并联布置，管芯的标称工作电压等于单个CSP-LED的标称工作电压。
如果预先知道多个CSP-LED将如何耦合在一起，则可以在晶片级添加一个或多个互连层(未示出)，以实现外部耦合到切片段上的仅两个触点。例如，如果要并联配置多个CSP-LED，则（多个）互连层可以将所有n型区域耦合在一起以形成单个N触点，并且将所有p型区域耦合在一起以形成单个P触点。以类似的方式，如果多个CSP-LED要串联耦合，则（多个）互连层可以将除一个之外的所有n-型区域耦合到相邻CSP-LED的p-型区域，未耦合的n-型区域形成到串联布置的N触点，而剩余的未耦合的p-型区域形成到串联布置的P触点。
或者，如果不知道多个CSP-LED可能如何耦合，则晶片被切片，每个接合焊盘彼此隔离，并且在安装切片管芯的衬底上提供CSP-LED之间的期望互连。然而，通常，实现期望互连可能需要使用具有多个互连层的衬底。
图2A示出了需要使用多个互连层来串联耦合CSP-LED的示例2×2阵列。为方便起见，接合焊盘对标有N1-P1、N2-P2、N3-P3和N4-P4。图示的导电段211-213和260、270将在衬底(未图示)上，并且当管芯安装在衬底上时将提供图示的互连。导电段211、212和213分别耦合P1至N2、P2至N3和P3至N4。焊盘N1是到串联布置的N触点，P4是P触点。
为了操作这种串联布置，必须使用示例互连260、270将外部源250耦合到N1和P4焊盘。一般地，导电段270将焊盘P4连接到外部源250的正极侧。然而，可以看出，对焊盘P4的接入被导电段212阻挡，并且将需要在没有接触的情况下跨越段212的导电段240。一般需要到衬底下侧的“通孔”或到衬底内层的“过孔”来提供P4焊盘到另一层上的导电段270的所需连接。替代地，互连212可以移动到该另一层。
如果预先知道多个CSP-LED预期串联布置，接合焊盘N3-P3和N4-P4的取向可以在晶片上颠倒，如图2B所示。在该示例中，焊盘N1和P3形成N触点和P触点，N触点和P触点可以使用与导电段221、222和223相同的层经由导电段260、270耦合到外部源250。然而，利用图2B中的接合焊盘的布置，并联耦合多个CSP-LED将需要在衬底上使用多个导电层。
然而，为了满足诸如图2B所示的特定应用的要求，定制管芯上的焊盘布置需要针对这些应用中的每一个进行单独的设计和制造。如果应用所需的管芯数量不使这种定制显得必要，则可能需要多层衬底。即使应用的管芯数量使这样的定制显得必要，如果不同的应用都可以使用共同的管芯焊盘布置，则可以实现更有效的规模经济。
发明内容
有利的是，在晶片上提供便于耦合以在晶片上形成多个发光器件的各种布置的接合焊盘布置。进一步的优点是在晶片上提供接合焊盘布置，其使得能够使用单个互连层耦合到多个发光器件的各种布置。进一步的优点是在晶片上提供接合焊盘布置，其便于将晶片切片成任何期望的尺寸，同时仍然能够使用单个互连层耦合到切片管芯。
为了更好地解决这些问题中的一个或多个，在本发明的实施例中，管芯上的多个发光元件的至少两个对角相对的接合焊盘被截断，以使得当管芯位于衬底上时对角相对的接合焊盘的互补对能够直接对角耦合。通过使得管芯的多个发光元件的接合焊盘能够对角耦合和侧向耦合，多个发光元件可以以各种串联和/或并联配置布置，从而便于在不同的标称工作电压下使用相同管芯，且其上安装管芯的衬底上具有单个互连层。
在使用两个发光元件的实施例中，每个发光元件具有3伏的标称工作电压，发光元件可以被配置成在3伏或6伏的标称工作电压下工作。在使用这些发光元件中的四个的实施例中，发光元件可以被配置成在3、6或12伏等的标称工作电压下工作。
在一些实施例中，管芯上的多个发光元件可以以线性方式布置，而在其他实施例中，管芯上的多个发光元件可以以二维阵列布置。
截断的接合焊盘一般可以具有多于四个侧面。
附图说明
将参照附图通过示例的方式进一步详细解释本发明，其中:
图1A-1C示出了用于形成多个发光器件的单个化管芯的示例现有技术的晶片和不同的切片图案。
图2A、2B示出了用于耦合现有技术管芯上的多个发光器件的示例互连图案。
图3A-3C示出了截断接合焊盘的示例布置，其便于使用单个互连层的多个发光器件的替代耦合。
图4A-4B示出了截断接合焊盘的示例替代布置，其便于使用单个互连层的一对发光器件的替代耦合。
图5A-5D示出了截断接合焊盘的示例替代布置，其便于使用单个互连层的四个发光器件的替代耦合。
图6A-6C示出了用于耦合四个发光器件以在不同标称电压下工作的示例单层互连图案。
图7A-7C示出了用于耦合四个发光器件以在不同标称电压下工作的其它示例单层互连图案。
图8示出了具有多个发光器件的管芯和在衬底上的示例互连图案。
在所有附图中，相同的附图标记表示相似或对应的特征或功能。附图是为了说明的目的而包括的，并不旨在限制本发明的范围。
具体实施方式
在下面的描述中，为了解释而不是限制的目的，阐述了具体的细节，例如特定的结构、接口、技术等以便提供对本发明概念的透彻理解。然而，对于本领域技术人员来说，显然本发明可以在偏离这些具体细节的其他实施例中实践。以类似的方式，本说明书的文本针对如图所示的示例实施例，并且不旨在在权利要求中明确包括的限制之外限制所要求保护的发明。为了简单和清楚起见，省略了对众所周知的器件、电路和方法的详细描述，以免用不必要的细节混淆本发明的描述。
常规地，发光器件管芯上的接合焊盘是矩形的，尽管接合焊盘之一的拐角可以被截断以指示极性。接合焊盘通常以适应制造公差的间隔距离相对于安装管芯的衬底上的互连图案定位。矩形区域提供了用于将连接耦合到接合焊盘的最大“目标区域”。
在具有多个发光器件的管芯上，每个发光器件具有一对接合焊盘，可以容易地适应相邻接合焊盘之间的侧向连接，但是如图2A所示，非相邻接合焊盘P2和N3之间的连接212需要连接212延伸超过管芯的占据区域，这经常导致其他接合焊盘(P4)的隔离，并且需要使用多层衬底，如上所述。
图3A-3C示出了具有两个发光器件310A、310B的管芯300上的截断接合焊盘N2、P1的示例布置。这些截断的接合焊盘N2、P1通过当管芯位于衬底上时实现对角相对的接合焊盘的互补对的直接对角耦合，便于使用单个互连层的多个发光器件的替代耦合。
截断的接合焊盘N2、P1对应于常规的矩形接合焊盘，但是没有拐角部分，提供非正交边缘330。这些非正交边缘330提供了它们之间的空间，这便于焊盘N1与P2之间的对角连接320，如图3B所示。如在图2A-2B的示例中，所示的互连360、370、320将位于衬底(未示出)上，并且当管芯300安装在衬底上时将提供接合焊盘之间的耦合。下面详细描述的图8示出了使用衬底820上的互连622、623、624、662、672来形成管芯531的2×2发光器件阵列的串联连接的示例管芯和衬底组合。
图3B所示的互连图案提供发光器件310A、310B的串联连接。电流从外部源350经由段370到达器件310A的P1接合焊盘，通过器件310A到达接合焊盘N1，接合焊盘N1耦合到器件310B的接合焊盘P2。电流通过器件310B到达接合焊盘N2，接合焊盘N2经由导电段360耦合到外部源350。
图3C示出了提供相同管芯300的发光器件310A、310B的并联连接的互连图案。导电段361耦合到器件310A的N1和器件310B的N2两者，而段371耦合到器件310A的P1和器件310B的P2两者，并联耦合器件310A、310B。
在这个示例以及本文的其他示例中，假设每个发光器件的标称工作电压是3伏，但其他电压是已知的并且包括在本发明的范围内。因此，图3B的串联连接将具有6伏的标称工作电压，而图3C的并联连接将具有3伏的标称工作电压。因此，如所表明的，使用单层上的互连，相同管芯300可以被配置用于3伏或6伏应用。本领域技术人员将认识到，使用如图2B所示的矩形接合焊盘的常规接合焊盘布置不能被配置为不使用两层互连的串联布置。
图4A-4B示出了截断接合焊盘的示例替代布置，其便于使用单个互连层的一对发光器件的替代耦合。这种耦合可以便于使用不同的电源等。在图4B中，两对对角相对的接合焊盘N1-P2和P1-N2被截断，使得任一对焊盘能够对角耦合。在图4B中，截断的焊盘N1、P1、N2、P2被双重截断，每个都具有两个非正交边缘330和330′。尽管与图3A的接合焊盘相比，这些额外的截断未必为具有两个发光器件的管芯提供优点，但是，如下文进一步详述的，它们可以为具有更大的发光器件阵列的管芯提供优点。
图5A-5D示出了截断接合焊盘的示例替代布置，其便于使用单个互连层的四个发光器件的替代耦合。
图5A是使用如图3A所示的接合焊盘布置的具有发光器件510A、510B、510C、510D的2×2阵列的示例管芯530；图5B是使用图4A的接合焊盘布置的示例管芯531；而图5C是使用图4B的接合焊盘布置的示例管芯532。
在图5A中，当管芯位于衬底上时，对角相对的截断接合焊盘P1-N3和P2-N4分别便于对角相对的接合焊盘N1-P3和N2-P4的互补对的直接对角耦合。
在图5B和5C中，当管芯位于衬底上时，对角相对的接合焊盘N1-P3、P1-N3、N2-P4和P2-N4分别便于对角相对的接合焊盘P1-N3、N1-P3、P2-N4和N2-P4的互补对的直接对角耦合。
图5D示出了管芯533，管芯533具有四个发光器件515A、515B、515C、515D的线性布置，具有对角相对的截断接合焊盘N1-P2、N2-P3和N3-P4，当管芯位于衬底上时，这使得接合焊盘P1-N2、P2-N3、P3-N4能够分别直接对角耦合。
图6A-6C示出了使用图5B的接合焊盘配置用于耦合具有四个发光器件的示例管芯531以在不同标称电压下工作的示例单层互连图案。为了便于参考并避免这些图中不必要的混乱，具有接合焊盘N1-P1、N2-P2、N3-P3、N4-P4的下层的发光器件将分别被称为D1、D2、D3和D4。
在图6A中，导电段660将管芯531的所有N接合焊盘N1、N2、N3、N4耦合到源650的负节点，并且段670将所有P接合焊盘P1、P2、P3、P4耦合到源650的正节点，使所有发光器件并联。假设每个发光器件具有3伏的标称工作电压，则该并联组合具有3伏的标称工作电压。当此管芯531安装在包含导电段660、670的衬底上时，电流从3伏源650经由段670传输到节点P1、P2、P3、P4。电流从节点P1、P2、P3、P4通过与并联的D1、D2、D3、D4到达节点N1、N2、N3、N4，节点N1、N2、N3、N4经由段660耦合到电源650。
在图6B中，导电段621、622、661、671以串并联布置连接管芯531的器件。当该管芯531安装在包含这些导电段的衬底上时，段671将接合焊盘P2和P4耦合到源651的正节点。电流通过相应的器件D2和D4并行传输到接合焊盘N2和N4。段621耦合接合焊盘P1和N2；段622耦合接合焊盘P3和N4。电流通过D1和D3并行传输到接合焊盘N1和N3，接合焊盘N1和N3经由互连段661耦合到源651的负节点。假设每个发光器件具有3伏的标称工作电压，则得到的串并联电路将具有6伏的标称工作电压。本领域技术人员将认识到，可以形成其它串并联布置。例如，段621和622可以耦合在一起，形成接合焊盘P1、P3、N2和N4的单个连接。
在图6C中，段623、624、625、662、672以串并联布置连接管芯531的器件。当该管芯531安装在包含这些导电段的衬底上时，段672将接合焊盘P4耦合到源652的正节点。电流通过D4从P4流向接合焊盘N4，接合焊盘N4经由对角导电段625耦合到接合焊盘P2。电流通过D2从P2流向接合焊盘N2，接合焊盘N2经由导电段624耦合到接合焊盘P1。电流通过D1从P1流向接合焊盘N1，接合焊盘N1经由对角导电段623耦合到接合焊盘P3。电流通过D3从P3流向接合焊盘N3，接合焊盘N3经由导电段662耦合到源652的负节点。假设每个发光器件具有3伏的标称工作电压，则得到的串联电路将具有12伏的标称工作电压。
图8示出了位于具有图6C的导电图案的衬底820上的示例管芯531。当管芯一般地经由焊料耦合到衬底的导电段662、622、623、624、672时，管芯531上的四个器件将以D4、D2、D3、D1的顺序串联耦合。
值得注意的是，在图6A、6B、6C中的每一个中使用相同的管芯531，并且可以使用衬底上的单个互连层来形成在该管芯531上形成器件的不同电路配置的导电段。
图7A-7C示出了使用具有图5D所示的接合焊盘布置的示例管芯533，用于耦合四个发光器件的线性布置以在不同标称电压下工作的其他示例单层互连图案。
图7A示出了通过段760耦合在一起的所有N接合焊盘N1、N2、N3、N4，以及通过段770耦合在一起的所有P接合焊盘P1、P2、P3、P4，提供了标称工作电压为3伏的所有器件的并联布置。当管芯533安装在具有导电段760、770的衬底上时，电流从3伏电源750经由段770传输到节点P1、P2、P3、P4。电流从节点P1、P2、P3、P4并行地通过D1、D2、D3、D4到达节点N1、N2、N3、N4，节点N1、N2、N3、N4经由段760连接到电源750。
图7B示出了耦合在一起的节点N1和N2、耦合在一起的节点P1、P2、N3、N4以及耦合在一起的节点P3、P4，形成具有6伏标称工作电压的串并联布置。当管芯533安装在具有导电段721、761、771的衬底上时，电流从电源751经由段771传输到节点P3、P4。电流从节点P3、P4并行地通过D3、D4传输到节点N3、N4 。电流从节点N3、N4经由导电段721传输到段P1、P2。电流从节点P1、P2并行地通过D1、D2传输到节点N1、N2，节点N1、N2经由段761连接到电源751。图7C示出了耦合在一起的节点P1-N2、耦合在一起的节点P2-N3以及耦合在一起的节点P3-N4，形成具有12伏标称工作电压的串联布置。当管芯533安装在具有导电段722、723、724、762、772的衬底上时，电流从电源752经由段772传输到节点P4。电流从节点P4通过D4传输到节点N4，然后从N4经由导电段724传输到P3。电流从节点P3通过D3传输到节点N3，然后从N3经由导电段723传输到P2。电流从节点P2通过D2传输到节点N2，然后从N2经由导电段722传输到P1。电流从节点P1通过D1传输到节点N1，节点N1经由导电段762连接到电源752。
同样，值得注意的是，在图7A、7B、7C中的每一个中使用相同的管芯533，并且在该管芯533上形成D的不同电路配置的导电段可以使用衬底上的单个互连层来形成。
如本文示例中所说明，在多器件管芯上提供对角相对截断接合焊盘使得对角相对接合焊盘的互补对能够直接对角耦合，从而使得能够在单层衬底上使用不同连接图案以提供具有不同标称工作电压的管芯上的发光器件的布置。
尽管在附图和前面的描述中已经详细说明和描述了本发明，但是这种说明和描述应被认为是说明性的或示例性的，而不是限制性的；本发明不限于所公开的实施例。
例如，虽然仅公开了发光器件的1×2、2×2和1×4阵列，但是本领域普通技术人员可以将本发明的原理应用于管芯上多个发光器件的任何布置。以类似的方式，本领域技术人员将认识到，在提供具有附加相对的非正交边缘的截断接合焊盘的实施例中，可以操作本发明。例如，延伸图5C所示的配置，截断的接合焊盘中每一个可以在四个拐角的每一个处截断，形成例如细长的八边形，以提供进一步的互连选项。也就是说，在图5C中，在接合焊盘P2、N2、P3、N4之间仅可以做出侧向连接，而八边形接合焊盘将能够实现对角连接P1-N4和P3-N2，以及到附加相邻发光器件(未示出)的接合焊盘的连接。
通过研究附图、公开内容和所附权利要求，本领域技术人员在实践所要求保护的发明时可以理解和实现对所公开的实施例的其他变化。在权利要求中，词语“包括”不排除其他元件或步骤，且不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中叙述某些措施的纯粹事实并不表示这些措施的组合不能被有利地使用。权利要求中的任何附图标记不应被解释为限制范围。

Claims (13)

1.一种发光管芯，包括:
多个发光元件，所述多个发光元件中的每一个包括与之耦合的一对接合焊盘，所述接合焊盘中的每一个具有带有四个正交边缘的矩形形状，并且每一对接合焊盘中的至少一个具有至少一个截断的拐角，所述截断的拐角中的每一个形成额外的非正交的边缘，
所述多个发光元件布置在所述管芯内，使得至少两个对角相对的接合焊盘被截断并且具有彼此面对的非正交边缘以使得当所述管芯位于衬底上时对角相对的接合焊盘的互补对能够直接对角耦合。
2.根据权利要求1所述的管芯，其中，所述对角耦合使对应的耦合发光元件串联。
3.根据权利要求1所述的管芯，其中，两对接合焊盘的侧向耦合使对应的耦合发光元件并联。
4.根据权利要求1所述的管芯，其中，所述管芯包括两个发光元件；以及
当所述对角相对的接合焊盘直接耦合时，所述管芯的标称工作电压为6伏，并且
当所述对角相对的接合焊盘没有直接耦合时，所述管芯的标称工作电压为3伏。
5.根据权利要求1所述的管芯，其中，所述管芯包括四个发光元件，并且所述接合焊盘被布置成使得能够使用所述衬底上的单个互连层来选择3伏、6伏或12伏标称工作电压。
6.根据权利要求5所述的管芯，其中，所述四个发光元件排列成2×2阵列。
7.根据权利要求5所述的管芯，其中，所述四个发光元件排列成1×4阵列。
8.根据权利要求1所述的管芯，其中，所述截断接合焊盘中的每一者具有五个边缘，所述五个边缘包括四个正交边缘和一个非正交边缘。
9.根据权利要求1所述的管芯，其中，所述截断接合焊盘中的至少一者具有六个边缘，所述六个边缘包括四个正交边缘和两个非正交边缘。
10.根据权利要求1所述的管芯，其中，所述截断接合焊盘中的至少一者具有八个边缘，所述八个边缘包括四个正交边缘和四个非正交边缘。
11.根据权利要求1所述的管芯，其中，所述接合焊盘被布置成使得能够使用其上安装所述管芯的衬底上的单个互连层外部耦合到所有所述多个发光元件的串联连接。
12.根据权利要求10所述的管芯，其中，所述接合焊盘被布置成使得能够使用所述衬底上的单个互连层外部耦合到所有所述多个发光元件的并联连接。
13.根据权利要求10所述的管芯，其中，所述接合焊盘被布置成使得能够使用所述衬底上的单个互连层外部耦合到所有所述多个发光元件的串并联连接。
CN201680079649.4A 2015-11-20 2016-10-19 为实现不同的电配置的管芯接合焊盘设计 Active CN109314160B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562258385P 2015-11-20 2015-11-20
US62/258385 2015-11-20
EP16159400 2016-03-09
EP16159400.7 2016-03-09
PCT/US2016/057655 WO2017087116A1 (en) 2015-11-20 2016-10-19 Die bond pad design to enable different electrical configurations

Publications (2)

Publication Number Publication Date
CN109314160A CN109314160A (zh) 2019-02-05
CN109314160B true CN109314160B (zh) 2021-08-24

Family

ID=55521600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680079649.4A Active CN109314160B (zh) 2015-11-20 2016-10-19 为实现不同的电配置的管芯接合焊盘设计

Country Status (6)

Country Link
US (1) US10490719B2 (zh)
EP (1) EP3378106B1 (zh)
KR (1) KR102586691B1 (zh)
CN (1) CN109314160B (zh)
TW (1) TWI723077B (zh)
WO (1) WO2017087116A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109031779A (zh) * 2018-07-25 2018-12-18 京东方科技集团股份有限公司 发光二极管基板、背光模组和显示装置
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
JP7089186B2 (ja) * 2019-08-30 2022-06-22 日亜化学工業株式会社 発光装置
JP7348501B2 (ja) * 2019-09-30 2023-09-21 日亜化学工業株式会社 発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679177A (zh) * 2002-08-29 2005-10-05 氮化物半导体株式会社 具有多个发光元件的发光装置
WO2014124853A1 (de) * 2013-02-12 2014-08-21 Osram Opto Semiconductors Gmbh Monolithisches halbleiterchip-array
WO2014141009A1 (en) * 2013-03-15 2014-09-18 Koninklijke Philips N.V. Light emitting structure and mount
CN104377218A (zh) * 2013-08-16 2015-02-25 首尔伟傲世有限公司 发光二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033511A (ja) * 2000-05-10 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体素子
JP2010021261A (ja) * 2008-07-09 2010-01-28 Toshiba Corp 光半導体素子の製造方法、光半導体素子及び光半導体装置の製造方法
TW201322437A (zh) 2011-11-17 2013-06-01 Helio Optoelectronics Corp 高電壓交流發光二極體結構
WO2015052616A1 (en) 2013-10-09 2015-04-16 Koninklijke Philips N.V. Monolithic led arrays for uniform and high-brightness light sources
US9412724B2 (en) * 2014-04-23 2016-08-09 Lite-On Opto Technology (Changzhou) Co., Ltd. Chip-scale packaged LED device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679177A (zh) * 2002-08-29 2005-10-05 氮化物半导体株式会社 具有多个发光元件的发光装置
WO2014124853A1 (de) * 2013-02-12 2014-08-21 Osram Opto Semiconductors Gmbh Monolithisches halbleiterchip-array
WO2014141009A1 (en) * 2013-03-15 2014-09-18 Koninklijke Philips N.V. Light emitting structure and mount
CN104377218A (zh) * 2013-08-16 2015-02-25 首尔伟傲世有限公司 发光二极管

Also Published As

Publication number Publication date
CN109314160A (zh) 2019-02-05
KR102586691B1 (ko) 2023-10-11
WO2017087116A1 (en) 2017-05-26
KR20180087313A (ko) 2018-08-01
TW201729412A (zh) 2017-08-16
TWI723077B (zh) 2021-04-01
EP3378106A1 (en) 2018-09-26
EP3378106B1 (en) 2019-10-02
US20180337315A1 (en) 2018-11-22
US10490719B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN108630717B (zh) 微led显示组件
CN109314160B (zh) 为实现不同的电配置的管芯接合焊盘设计
RU2469434C1 (ru) Способ защиты от электростатического разряда в устройстве трехмерной (3-d) многоуровневой интегральной схемы, устройство (3-d) многоуровневой интегральной схемы и способ его изготовления
US8519543B1 (en) Large sized silicon interposers overcoming the reticle area limitations
US11270988B2 (en) 3D semiconductor device(s) and structure(s) with electronic control units
CN103000625A (zh) 2．5d/3d集成电路系统的esd保护
US6858945B2 (en) Multi-concentric pad arrangements for integrated circuit pads
US20140266418A1 (en) Stacked Chip System
CN108231792B (zh) 芯片键合互连结构及其制法
US11488939B2 (en) 3D semiconductor devices and structures with at least one vertical bus
EP3629374A3 (en) Stacked-substrate dram semiconductor devices
US11800725B1 (en) 3D semiconductor devices and structures with electronic circuit units
US10777537B2 (en) Face-to-face three-dimensional integrated circuit of simplified structure
JP6927970B2 (ja) 異なる電気的構成を可能にするダイボンドパッド設計
US6992387B2 (en) Capacitor-related systems for addressing package/motherboard resonance
US20220293527A1 (en) Semiconductor packages and methods for forming the same
JP5556294B2 (ja) 半導体装置
US20080153203A1 (en) Semiconductor device manufacturing method
JP2018534786A5 (zh)
TW200305272A (en) Semiconductor integrated circuit device
KR102290269B1 (ko) Led 조명기판 및 그 제조방법
CN102856280A (zh) 焊盘和芯片
US20240096798A1 (en) 3d semiconductor devices and structures with electronic circuit units
TW201515286A (zh) 半導體晶圓、光電組件及用於製造光電組件之方法
KR20160082214A (ko) 복수의 발광셀이 적층 구조를 이루는 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant