TW201729172A - 顯示面板的閘極驅動器及其操作方法 - Google Patents

顯示面板的閘極驅動器及其操作方法 Download PDF

Info

Publication number
TW201729172A
TW201729172A TW105105426A TW105105426A TW201729172A TW 201729172 A TW201729172 A TW 201729172A TW 105105426 A TW105105426 A TW 105105426A TW 105105426 A TW105105426 A TW 105105426A TW 201729172 A TW201729172 A TW 201729172A
Authority
TW
Taiwan
Prior art keywords
driving
circuits
signal
driving circuits
driving circuit
Prior art date
Application number
TW105105426A
Other languages
English (en)
Other versions
TWI564863B (zh
Inventor
方柏翔
程智修
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Application granted granted Critical
Publication of TWI564863B publication Critical patent/TWI564863B/zh
Publication of TW201729172A publication Critical patent/TW201729172A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

一種閘極驅動器及其操作方法。閘極驅動器包括多條時脈傳輸線以及多個驅動電路。這些時脈傳輸線用以傳輸不同相位的多個時脈信號。這些驅動電路的每一個具有時脈輸入端、預充端、放電控制端與輸出端。這些輸出端用以驅動顯示面板的多條閘極線。這些驅動電路被分群為多個驅動電路群組。這些驅動電路群組中的第一驅動電路群組的驅動電路稱為第一驅動電路。這些第一驅動電路的時脈輸入端耦接至時脈傳輸線中的不同傳輸線。這些第一驅動電路的預充端共同接收第一預充信號。這些第一驅動電路的放電控制端共同接收第一放電控制信號。

Description

顯示面板的閘極驅動器及其操作方法
本發明是有關於一種顯示裝置，且特別是有關於一種顯示面板的閘極驅動器及其操作方法。
現有的液晶顯示面板產品為節省成本，往往使用非晶矽電晶體來製成閘極驅動器。在設計顯示面板時，直接將閘極驅動器電路做進顯示面板中的薄膜電晶體陣列(TFT Array)裡，業界稱為面板上閘（Gate on Panel, GOP）電路或陣列上閘（Gate on Array, GOA）電路，此方法可以有效減少驅動晶片腳位數。GOP電路已成一熟知技術，然而現有的GOP電路電路架構為依固定順序開啟/驅動相對應的閘極線，較無變化性。
本發明提供一種顯示面板的閘極驅動器及其操作方法，其可以提供掃描順序的變化性。
本發明的實施例提供一種閘極驅動器。閘極驅動器包括多條時脈傳輸線以及多個驅動電路。這些時脈傳輸線用以傳輸不同相位的多個時脈信號。這些驅動電路的每一個具有時脈輸入端、預充端、放電控制端與輸出端。這些輸出端用以驅動顯示面板的多條閘極線。這些驅動電路被分群為多個驅動電路群組。這些驅動電路群組中的第一驅動電路群組的驅動電路稱為第一驅動電路。這些第一驅動電路的時脈輸入端耦接至時脈傳輸線中的不同傳輸線。這些第一驅動電路的預充端共同接收第一預充信號。這些第一驅動電路的放電控制端共同接收第一放電控制信號。
本發明的實施例提供一種閘極驅動器的操作方法。操作方法包括下述步驟。多條時脈傳輸線被配置用以傳輸不同相位的多個時脈信號。多個驅動電路被配置，其中這些驅動電路的每一個具有時脈輸入端、預充端、放電控制端與輸出端，而這些輸出端用以驅動顯示面板的多條閘極線。將這些驅動電路分群為多個驅動電路群組，其中這些驅動電路群組中的第一驅動電路群組的驅動電路稱為第一驅動電路，而這些第一驅動電路的時脈輸入端耦接至時脈傳輸線中的不同傳輸線。這些第一驅動電路的預充端共同接收第一預充信號。這些第一驅動電路的放電控制端共同接收第一放電控制信號。
基於上述，本發明實施例所述顯示面板的閘極驅動器及其操作方法可以將這些驅動電路分群為多個驅動電路群組，其中屬於同一個驅動電路群組的這些驅動電路的預充端共同接收相同的預充信號，而屬於同一個驅動電路群組的這些驅動電路的放電控制端共同接收相同的放電控制信號。藉由改變多條時脈傳輸線的時脈信號的相位關係，本發明實施例所述顯示面板的閘極驅動器可以提供閘極線掃描順序的變化性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
在設計顯示面板時，直接將閘極驅動器電路做進薄膜電晶體陣列(TFT Array)裡，業界稱為面板上閘（Gate on Panel, GOP）電路或陣列上閘（Gate on Array, GOA）電路。圖1繪示一種閘極驅動器100的實施範例的電路方塊示意圖。閘極驅動器100包括多條時脈傳輸線（例如圖1所示時脈傳輸線CK1 、CK2 、CK3 、CK4 、CK5 、CK6 ）以及多個驅動電路（例如圖1所示驅動電路110_1、110_2、110_3、110_4、110_5、110_6與110_7）。驅動電路110_1～110_7的每一個具有時脈輸入端CK、預充端PCH、放電控制端DCH與輸出端OUT。驅動電路110_1～110_7的這些輸出端OUT用以驅動顯示面板10的多條閘極線（例如圖1所示閘極線G1、G2、G3、G4、G5、G6與G7）。
這些驅動電路110_1～110_7的這些預充端PCH各自接收先前級的驅動電路的輸出端OUT的驅動信號作為預充信號。例如，驅動電路110_7的預充端PCH接收驅動電路110_5的輸出端OUT的驅動信號，驅動電路110_6的預充端PCH接收驅動電路110_4的輸出端OUT的驅動信號，而驅動電路110_5的預充端PCH接收驅動電路110_3的輸出端OUT的驅動信號。驅動電路110_1的預充端PCH可以接收第一起始脈衝STVA，而驅動電路110_2的預充端PCH可以接收第二起始脈衝STVB。
這些驅動電路110_1～110_7的這些放電控制端DCH分別接收後級的驅動電路的輸出端OUT的驅動信號作為放電控制信號。例如，驅動電路110_1的放電控制端DCH接收驅動電路110_3的輸出端OUT的驅動信號，驅動電路110_2的放電控制端DCH接收驅動電路110_4的輸出端OUT的驅動信號，而驅動電路110_3的放電控制端DCH接收驅動電路110_5的輸出端OUT的驅動信號。
圖2繪示了圖1所示電路的信號時序示意圖。圖2所示橫軸表示時間。請參照圖1與圖2，時脈傳輸線CK1 ～CK6 可以傳輸不同相位的多個時脈信號。這些驅動電路110_1～110_7的這些時脈輸入端CK分別耦接至這些時脈傳輸線CK1 ～CK6 中的不同傳輸線。例如，驅動電路110_1的時脈輸入端CK耦接至時脈傳輸線CK1 ，驅動電路110_2的時脈輸入端CK耦接至時脈傳輸線CK2 ，驅動電路110_3的時脈輸入端CK耦接至時脈傳輸線CK3 ，驅動電路110_4的時脈輸入端CK耦接至時脈傳輸線CK4 ，驅動電路110_5的時脈輸入端CK耦接至時脈傳輸線CK5 ，驅動電路110_6的時脈輸入端CK耦接至時脈傳輸線CK6 ，而驅動電路110_7的時脈輸入端CK耦接至時脈傳輸線CK1 。若要開啟第N條閘極線，則需要第N-X（X為定值）條閘極線的信號控制第N個驅動電路的預充電，以及需要第N+Y（Y為定值）條閘極線的信號控制第N個驅動電路的放電。舉例來說，若要開啟閘極線G3，則需要閘極線G1的信號去控制驅動電路110_3的預充電操作，以及需要閘極線G5的信號去控制驅動電路110_3的放電。基於時脈傳輸線CK1 ～CK6 的時脈信號的觸發時序，驅動電路110_1、110_3、110_5、110_7可以將第一起始脈衝STVA逐級傳遞於閘極線G1、G3、G5、G7，而驅動電路110_2、110_4、110_6可以將第二起始脈衝STVB逐級傳遞於閘極線G2、G4、G6，如圖2所示。無論如何，圖1所示閘極驅動器100對閘極線G1～G7的驅動順序（掃描順序）是固定的，如圖2所示。
圖3是依照本發明一實施例所繪示一種閘極驅動器300的電路方塊示意圖。閘極驅動器300包括多條時脈傳輸線（例如圖3所示時脈傳輸線CK_1、CK_2、…、CK_M-1、CK_M，其中M為整數）以及多個驅動電路（例如圖3所示驅動電路310_1、…、310_N、310_N+1、…、310_2N、310_2N+1、…，其中N為整數）。其中，一個驅動電路群組中的驅動電路的數量N小於或等於時脈傳輸線CK_1～CK_M的數量M。於本實施例中，驅動電路310_1～310_2N+1為面板上閘電路（Gate on Panel, GOP）。驅動電路310_1～310_2N+1的每一個具有時脈輸入端CK、預充端PCH、放電控制端DCH與輸出端OUT。驅動電路310_1～310_2N+1的這些輸出端OUT用以驅動顯示面板20的多條閘極線（例如圖3所示閘極線G_1、…、G_N、G_N+1、…、G_2N、G_2N+1、…），如圖3所示。
這些驅動電路310_1～310_2N+1被分群為多個驅動電路群組（例如圖3所示驅動電路群組320_1、320_2、320_3）。屬於同一個驅動電路群組的這些驅動電路的預充端PCH共同接收相同的預充信號，而屬於同一個驅動電路群組的這些驅動電路的放電控制端DCH共同接收相同的放電控制信號。舉例來說（但不限於此），屬於驅動電路群組320_2的這些驅動電路310_N+1～310_2N的預充端PCH共同接收驅動電路群組320_1的某一個驅動電路的輸出端OUT的驅動信號作為預充信號，而屬於驅動電路群組320_2的這些驅動電路310_N+1～310_2N的放電控制端DCH共同接收驅動電路群組320_3的某一個驅動電路的輸出端OUT的驅動信號作為放電控制信號。同理可推，屬於驅動電路群組320_1的這些驅動電路310_1～310_N的放電控制端DCH共同接收驅動電路群組320_2的某一個驅動電路的輸出端OUT的驅動信號作為放電控制信號，而屬於驅動電路群組320_3的這些驅動電路的預充端PCH共同接收驅動電路群組320_2的某一個驅動電路的輸出端OUT的驅動信號作為預充信號。
多條時脈傳輸線（例如圖3所示時脈傳輸線CK_1、CK_2、…、CK_M-1、CK_M）耦接至時脈產生器30，以傳輸不同相位的多個時脈信號。屬於同一個驅動電路群組的驅動電路（例如屬於驅動電路群組320_1的驅動電路310_1～310_N）的時脈輸入端CK耦接至這些時脈傳輸線CK_1～CK_M中的不同傳輸線。於同一個驅動電路群組中，時脈傳輸線CK1 ～CK6 的時脈信號可以決定驅動電路的驅動順序（或掃描順序）。
圖4是依照本發明一實施例說明圖3所繪示閘極驅動器300的電路方塊示意圖。圖4所示實施例將假設閘極驅動器具有6條時脈傳輸線，如圖4所示時脈傳輸線CK_1、CK_2、CK_3、CK_4、CK_5、CK_6。圖4所示實施例又將假設每一個驅動電路群組各自具有3個驅動電路，例如圖4所示驅動電路群組320_1具有驅動電路310_1、310_2、310_3，而驅動電路群組320_2具有驅動電路310_4、310_5、310_6。驅動電路310_1～310_7的輸出端OUT用以驅動顯示面板的閘極線G_1、G_2、G_3、G_4、G_5、G_6、G_7，如圖4所示。
屬於同一個驅動電路群組的這些驅動電路的預充端PCH共同接收相同的預充信號，而屬於同一個驅動電路群組的這些驅動電路的放電控制端DCH共同接收相同的放電控制信號。舉例來說，屬於驅動電路群組320_1的這些驅動電路310_1、310_2、310_3的預充端PCH共同接收起始脈衝STV作為預充信號，而屬於驅動電路群組320_1的這些驅動電路310_1、310_2、310_3的放電控制端DCH共同接收驅動電路群組320_2的驅動電路310_5的輸出端OUT的驅動信號（即閘極線G_5的信號）作為放電控制信號。同理可推，屬於驅動電路群組320_2的這些驅動電路310_4、310_5、310_6的預充端PCH共同接收驅動電路群組320_1的驅動電路310_2的輸出端OUT的驅動信號（即閘極線G_2的信號）作為預充信號，而屬於驅動電路群組320_2的這些驅動電路310_4、310_5、310_6的放電控制端DCH共同接收驅動電路群組320_3的某一個驅動電路的輸出端OUT的驅動信號（例如閘極線G_8的信號）作為放電控制信號。屬於驅動電路群組320_3的這些驅動電路（例如驅動電路310_7）的預充端PCH共同接收驅動電路群組320_2的驅動電路310_5的輸出端OUT的驅動信號（即閘極線G_5的信號）作為預充信號。
圖5是依照本發明一實施例說明圖4所繪示驅動電路310_1的電路方塊示意圖。圖4所示其餘驅動電路（例如310_2～310_7可以參照驅動電路310_1的相關說明而類推，故不再贅述。於圖5所示實施例中，驅動電路310_1包括電晶體M1、電容器C1、預充電路510以及放電電路520。電晶體M1具有第一端（例如汲極）、第二端（例如源極）與控制端（例如閘極）。電晶體M1的第一端作為驅動電路310_1的時脈輸入端CK，以耦接至時脈傳輸線CK_1～CK_6中的對應者（例如時脈傳輸線CK_1）。電晶體M1的第二端作為驅動電路310_1的輸出端OUT，以耦接至閘極線G_1～G_7中的對應者（例如閘極線G_1）。預充電路510的控制端作為驅動電路310_1的預充端PCH，以接收預充信號。預充電路510受控於預充端PCH的預充信號，而決定是否對電晶體M1的控制端進行預充電。電容器C1的第一端耦接至電晶體M1的控制端。電容器C1的第二端耦接至電晶體M1的第二端。放電電路520耦接至電容器C1的第一端與電容器C1的第二端。放電電路520的控制端作為驅動電路310_1的放電控制端DCH，以接收放電控制信號。放電電路520受控於放電控制端DCH的放電控制信號，而決定是否對電容器C1進行放電（將電容器C1的電荷釋放至參考電壓源Vss）。
圖6是依照本發明一實施例說明圖5所繪示預充電路510以及放電電路520的電路示意圖。圖6所示預充電路510包括電晶體M2。電晶體M2的控制端（例如閘極）與第一端（例如汲極）接收預充端PCH的預充信號。電晶體M2的第二端（例如源極）耦接至電晶體M1的控制端。在其他實施例中，電晶體M2可以被二極體取代，其中所述二極體的陽極接收預充端PCH的預充信號，而所述二極體的陰極耦接至電晶體M1的控制端。
圖6所示放電電路包括開關SW1以及開關SW2。開關SW1的第一端耦接至電容器C1的第一端。開關SW1的第二端耦接至參考電壓源Vss。開關SW1的控制端接收放電控制端DCH的放電控制信號。開關SW2的第一端耦接至電容器C1的第二端。開關SW2的第二端耦接至參考電壓源Vss。開關SW2的控制端接收放電控制端DCH的放電控制信號。
圖7是依照本發明一實施例說明圖4與圖5所示電路的信號時序示意圖。圖7所示橫軸表示時間。請參照圖4、圖5與圖7，屬於驅動電路群組320_1的這些驅動電路310_1、310_2、310_3的預充端PCH共同接收起始脈衝STV作為預充信號。以驅動電路310_1為例，當起始脈衝STV為邏輯高準位時，預充電路510可以對電容器C1的第一端與電晶體M1的控制端進行預充電，進而拉高節點Q_1的電壓（即電晶體M1的控制端的電壓）。節點Q_1的高電壓將導通（turn on）電晶體M1，使得驅動電路310_1可以將時脈輸入端CK的信號傳輸至輸出端OUT，也就是時脈傳輸線CK_1的信號可以被傳輸至閘極線G_1。以圖5所示驅動電路310_1而類推至其他驅動電路310_2與驅動電路310_3可知，驅動電路310_2內的節點Q_2的電壓（可從圖5所示節點Q_1的電壓來類推）與驅動電路310_3內的節點Q_3的電壓（可從圖5所示節點Q_1的電壓來類推）亦被拉高，如圖7所示。節點Q_2與Q_3的高電壓將使得這些驅動電路310_2、310_3可以將時脈輸入端CK的信號傳輸至輸出端OUT，也就是時脈傳輸線CK_2的信號可以被傳輸至閘極線G_2，而時脈傳輸線CK_3的信號可以被傳輸至閘極線G_3。藉由改變時脈傳輸線CK_1～CK_3的時脈信號的相位關係，本實施例所述閘極驅動器300可以提供閘極線G_1～G_3掃描順序的變化性。
屬於驅動電路群組320_2的這些驅動電路310_4、310_5、310_6的預充端PCH共同接收驅動電路群組320_1的驅動電路310_2的輸出端OUT的驅動信號（即閘極線G_2的信號）作為預充信號。以圖5所示驅動電路310_1而類推至驅動電路310_4、310_5、310_6可知，當閘極線G_2的信號為邏輯高準位時，驅動電路310_4內的節點Q_4的電壓（可從圖5所示節點Q_1的電壓來類推）、驅動電路310_5內的節點Q_5的電壓（可從圖5所示節點Q_1的電壓來類推）與驅動電路310_6內的節點Q_6的電壓（可從圖5所示節點Q_1的電壓來類推）亦被拉高，如圖7所示。節點Q_4、Q_5與Q_6的高電壓將使得這些驅動電路310_4、310_5、310_6可以將時脈輸入端CK的信號傳輸至輸出端OUT，也就是時脈傳輸線CK_4的信號可以被傳輸至閘極線G_4，時脈傳輸線CK_5的信號可以被傳輸至閘極線G_5，而時脈傳輸線CK_6的信號可以被傳輸至閘極線G_6。藉由改變時脈傳輸線CK_4～CK_6的時脈信號的相位關係，本實施例所述閘極驅動器300可以提供閘極線G_4～G_6掃描順序的變化性。
屬於驅動電路群組320_1的這些驅動電路310_1、310_2、310_3的放電控制端DCH共同接收驅動電路群組320_2的驅動電路310_5的輸出端OUT的驅動信號（即閘極線G_5的信號）作為放電控制信號。以驅動電路310_1為例，當閘極線G_5的信號為邏輯高準位時，放電電路520可以拉低節點Q_1的電壓（即電晶體M1的控制端的電壓）。節點Q_1的低電壓將截止（turn off）電晶體M1，使得驅動電路310_1的輸出端OUT的電壓保持於低電壓，也就是時脈傳輸線CK_1的信號不能被傳輸至閘極線G_1。以圖5所示驅動電路310_1而類推至其他驅動電路310_2與驅動電路310_3可知，當閘極線G_5的信號為邏輯高準位時，驅動電路310_2內的節點Q_2的電壓與驅動電路310_3內的節點Q_3的電壓亦被拉低，如圖7所示。節點Q_2與Q_3的低電壓將使得這些驅動電路310_2、310_3可以將輸出端OUT的電壓保持於低電壓，也就是時脈傳輸線CK_2的信號不能被傳輸至閘極線G_2，而時脈傳輸線CK_3的信號不能被傳輸至閘極線G_3。
屬於驅動電路群組320_2的這些驅動電路310_4、310_5、310_6的放電控制端DCH共同接收驅動電路群組320_3的某一個驅動電路的輸出端OUT的驅動信號（例如閘極線G_8的信號）作為放電控制信號。以圖5所示驅動電路310_1而類推至驅動電路310_4、310_5、310_6可知，當閘極線G_8的信號為邏輯高準位時，驅動電路310_4內的節點Q_4的電壓、驅動電路310_5內的節點Q_5的電壓與驅動電路310_6內的節點Q_6的電壓亦被拉低，如圖7所示。節點Q_4、Q_5與Q_6的低電壓將使得這些驅動電路310_4、310_5、310_6可以將輸出端OUT的電壓保持於低電壓，也就是時脈傳輸線CK_4的信號不能被傳輸至閘極線G_4，時脈傳輸線CK_5的信號不能被傳輸至閘極線G_5，而時脈傳輸線CK_6的信號不能被傳輸至閘極線G_6。
圖8是依照本發明一實施例說明一種閘極驅動器的操作方法的流程示意圖。於步驟S810中，多條時脈傳輸線被配置於閘極驅動器中。這些時脈傳輸線可以傳輸不同相位的多個時脈信號。多個驅動電路還在步驟S810中被配置於閘極驅動器。這些驅動電路的每一個具有時脈輸入端CK、預充端PCH、放電控制端DCH與輸出端OUT。這些驅動電路的輸出端OUT用以驅動顯示面板的多條閘極線。於步驟S820中，這些驅動電路被分群為多個驅動電路群組。其中，這些驅動電路群組中的第一驅動電路群組的驅動電路稱為第一驅動電路，而這些第一驅動電路的時脈輸入端CK耦接至不同傳輸線。於步驟S820中，屬於同一個驅動電路群組的多個驅動電路的預充端PCH共同接收相同的預充信號，而屬於同一個驅動電路群組的多個驅動電路的放電控制端DCH共同接收相同的放電控制信號。舉例來說，由第一驅動電路群組的這些第一驅動電路的預充端PCH共同接收第一預充信號，以及由第一驅動電路群組的這些第一驅動電路的放電控制端DCH共同接收第一放電控制信號。
值得注意的是，在不同的應用情境中，閘極驅動器及/或驅動電路的相關功能可以利用一般的硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為韌體或硬體。可執行所述相關功能的韌體可以被佈置為任何已知的計算機可存取媒體（computer-accessible media），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述韌體。所述韌體可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述韌體的編程碼（programming codes）。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。
綜上所述，本發明諸實施例所述顯示面板的閘極驅動器100及其操作方法可以將這些驅動電路分群為多個驅動電路群組，其中屬於同一個驅動電路群組的這些驅動電路的預充端共同接收相同的預充信號，而屬於同一個驅動電路群組的這些驅動電路的放電控制端共同接收相同的放電控制信號。藉由改變多條時脈傳輸線的時脈信號的相位關係，本發明實施例所述顯示面板的閘極驅動器100可以提供閘極線掃描順序的變化性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20‧‧‧顯示面板
30‧‧‧時脈產生器
100、300‧‧‧閘極驅動器
110_1、110_2、110_3、110_4、110_5、110_6、110_7、310_1、310_2、310_3、310_4、310_5、310_6、310_7、310_N、310_N+1、310_2N、310_2N+1‧‧‧驅動電路
320_1、320_2、320_3‧‧‧驅動電路群組
510‧‧‧預充電路
520‧‧‧放電電路
C1‧‧‧電容器
CK‧‧‧時脈輸入端
CK1、CK2、CK3、CK4、CK5、CK6、CK_1、CK_2、CK_3、CK_4、CK_5、CK_6、CK_M-1、CK_M‧‧‧時脈傳輸線
DCH‧‧‧放電控制端
G1、G2、G3、G4、G5、G6、G7、G_1、G_2、G_3、G_4、G_5、G_6、G_7、G_8、G_N、G_N+1、G_2N、G_2N+1‧‧‧閘極線
M1‧‧‧電晶體
M2‧‧‧電晶體
OUT‧‧‧輸出端
PCH‧‧‧預充端
S810～S830‧‧‧步驟
STV‧‧‧起始脈衝
STVA‧‧‧第一起始脈衝
STVB‧‧‧第二起始脈衝
SW1、SW2‧‧‧開關
Vss‧‧‧參考電壓源
Q_1、Q_2、Q_3、Q_4、Q_5、Q_6‧‧‧節點
圖1繪示一種閘極驅動器的實施範例。 圖2繪示了圖1所示電路的信號時序示意圖。 圖3是依照本發明一實施例所繪示一種閘極驅動器的電路方塊示意圖。 圖4是依照本發明一實施例說明圖3所繪示閘極驅動器的電路方塊示意圖。 圖5是依照本發明一實施例說明圖4所繪示其中一個驅動電路的電路方塊示意圖。 圖6是依照本發明一實施例說明圖5所繪示預充電路以及放電電路的電路示意圖。 圖7是依照本發明一實施例說明圖4與圖5所示電路的信號時序示意圖。 圖8是依照本發明一實施例說明一種閘極驅動器的操作方法的流程示意圖。
20‧‧‧顯示面板
30‧‧‧時脈產生器
300‧‧‧閘極驅動器
310_1、310_N、310_N+1、310_2N、310_2N+1‧‧‧驅動電路
320_1、320_2、320_3‧‧‧驅動電路群組
CK‧‧‧時脈輸入端
CK_1、CK_2、CK_M-1、CK_M‧‧‧時脈傳輸線
DCH‧‧‧放電控制端
G_1、G_N、G_N+1、G_2N、G_2N+1‧‧‧閘極線
OUT‧‧‧輸出端
PCH‧‧‧預充端

Claims (16)

  1. 一種閘極驅動器，包括： 多條時脈傳輸線，用以傳輸不同相位的多個時脈信號；以及 多個驅動電路，其中該些驅動電路的每一個具有一時脈輸入端、一預充端、一放電控制端與一輸出端，該些輸出端用以驅動一顯示面板的多條閘極線，該些驅動電路被分群為多個驅動電路群組，該些驅動電路群組中一第一驅動電路群組的該些驅動電路稱為第一驅動電路，該些第一驅動電路的該些時脈輸入端耦接至該些時脈傳輸線中的不同傳輸線，該些第一驅動電路的該些預充端共同接收一第一預充信號，以及該些第一驅動電路的該些放電控制端共同接收一第一放電控制信號。
  2. 如申請專利範圍第1項所述的閘極驅動器，其中該第一驅動電路群組中的該些第一驅動電路的數量小於或等於該些時脈傳輸線的數量。
  3. 如申請專利範圍第1項所述的閘極驅動器，其中該些第一驅動電路的每一個包括： 一電晶體，具有一第一端、一第二端與一控制端，其中該電晶體的該第一端耦接至該些時脈傳輸線中的一對應者，該電晶體的該第二端用以耦接至該些閘極線中的一對應者； 一預充電路，受控於該第一預充信號而決定是否對該電晶體的該控制端進行預充電； 一電容器，具有一第一端與一第二端，其中該電容器的該第一端耦接至該電晶體的該控制端，該電容器的該第二端耦接至該電晶體的該第二端；以及 一放電電路，耦接至該電容器的該第一端與該電容器的該第二端，其中該放電電路受控於該第一放電控制信號而決定是否對該電容器進行放電。
  4. 如申請專利範圍第3項所述的閘極驅動器，其中該預充電路包括： 一二極體，其陽極接收該第一預充信號，該二極體的陰極耦接至該電晶體的該控制端。
  5. 如申請專利範圍第3項所述的閘極驅動器，其中該預充電路包括： 一第二電晶體，其控制端與第一端接收該第一預充信號，該第二電晶體的第二端耦接至該電晶體的該控制端。
  6. 如申請專利範圍第3項所述的閘極驅動器，其中該放電電路包括： 一第一開關，其第一端耦接至該電容器的該第一端，該第一開關的第二端耦接至一參考電壓，該第一開關的控制端接收該第一放電控制信號；以及 一第二開關，其第一端耦接至該電容器的該第二端，該第二開關的第二端耦接至該參考電壓，該第二開關的控制端接收該第一放電控制信號。
  7. 如申請專利範圍第1項所述的閘極驅動器，其中該些驅動電路群組中的一第二驅動電路群組的該些驅動電路稱為第二驅動電路，該些第二驅動電路其中一者的該輸出端的驅動信號被傳送至該些第一驅動電路的該些預充端作為該第一預充信號。
  8. 如申請專利範圍第1項所述的閘極驅動器，其中該些驅動電路群組中的一第三驅動電路群組的該些驅動電路稱為第三驅動電路，該些第三驅動電路其中一者的該輸出端的驅動信號被傳送至該些第一驅動電路的該些放電控制端作為該第一放電控制信號。
  9. 如申請專利範圍第8項所述的閘極驅動器，其中該些第一驅動電路其中一者的該輸出端的驅動信號被傳送至該些第三驅動電路的該些預充端作為一第二預充信號。
  10. 如申請專利範圍第1項所述的閘極驅動器，其中該些驅動電路為面板上閘電路。
  11. 一種閘極驅動器的操作方法，包括： 配置多條時脈傳輸線，用以傳輸不同相位的多個時脈信號； 配置多個驅動電路，其中該些驅動電路的每一個具有一時脈輸入端、一預充端、一放電控制端與一輸出端，該些輸出端用以驅動一顯示面板的多條閘極線； 將該些驅動電路分群為多個驅動電路群組，其中該些驅動電路群組中一第一驅動電路群組的該些驅動電路稱為第一驅動電路，而該些第一驅動電路的該些時脈輸入端耦接至該些時脈傳輸線中的不同傳輸線； 由該些第一驅動電路的該些預充端共同接收一第一預充信號；以及 由該些第一驅動電路的該些放電控制端共同接收一第一放電控制信號。
  12. 如申請專利範圍第11項所述的閘極驅動器的操作方法，其中該第一驅動電路群組中的該些第一驅動電路的數量小於或等於該些時脈傳輸線的數量。
  13. 如申請專利範圍第11項所述的閘極驅動器的操作方法，其中該些驅動電路群組中的一第二驅動電路群組的該些驅動電路稱為第二驅動電路，該些第二驅動電路其中一者的該輸出端的驅動信號被傳送至該些第一驅動電路的該些預充端作為該第一預充信號。
  14. 如申請專利範圍第11項所述的閘極驅動器的操作方法，其中該些驅動電路群組中的一第三驅動電路群組的該些驅動電路稱為第三驅動電路，該些第三驅動電路其中一者的該輸出端的驅動信號被傳送至該些第一驅動電路的該些放電控制端作為該第一放電控制信號。
  15. 如申請專利範圍第14項所述的閘極驅動器的操作方法，更包括： 將該些第一驅動電路其中一者的該輸出端的驅動信號傳送至該些第三驅動電路的該些預充端作為一第二預充信號。
  16. 如申請專利範圍第11項所述的閘極驅動器的操作方法，其中該些驅動電路為面板上閘電路。
TW105105426A 2016-02-05 2016-02-24 顯示面板的閘極驅動器及其操作方法 TWI564863B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/016,295 US9875711B2 (en) 2016-02-05 2016-02-05 Gate driver of display panel and operation method thereof

Publications (2)

Publication Number Publication Date
TWI564863B TWI564863B (zh) 2017-01-01
TW201729172A true TW201729172A (zh) 2017-08-16

Family

ID=58408044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105426A TWI564863B (zh) 2016-02-05 2016-02-24 顯示面板的閘極驅動器及其操作方法

Country Status (3)

Country Link
US (1) US9875711B2 (zh)
CN (1) CN107045857B (zh)
TW (1) TWI564863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673696B (zh) * 2018-10-04 2019-10-01 友達光電股份有限公司 顯示裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114360470B (zh) * 2022-03-21 2022-07-12 常州欣盛半导体技术股份有限公司 可同时选择多个通道的闸极驱动器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080053599A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 액정 표시 장치
TWI406258B (zh) 2010-03-11 2013-08-21 Chunghwa Picture Tubes Ltd 雙閘極液晶顯示裝置及其驅動方法
TWI427591B (zh) 2011-06-29 2014-02-21 Au Optronics Corp 閘極驅動電路
TWI451378B (zh) 2011-07-28 2014-09-01 Innolux Corp 顯示驅動方法與應用其之顯示裝置
KR101481675B1 (ko) * 2011-10-04 2015-01-22 엘지디스플레이 주식회사 양 방향 쉬프트 레지스터
CN102622983B (zh) 2012-03-30 2013-11-06 深圳市华星光电技术有限公司 显示器的闸极驱动电路
TWI482136B (zh) * 2012-08-21 2015-04-21 Innocom Tech Shenzhen Co Ltd 閘極驅動電路結構及其顯示裝置
CN103632639B (zh) * 2012-08-21 2016-03-23 群康科技(深圳)有限公司 栅极驱动电路结构及其显示装置
TWI490845B (zh) 2013-02-08 2015-07-01 E Ink Holdings Inc 顯示面板
TWI498877B (zh) 2013-04-26 2015-09-01 Chunghwa Picture Tubes Ltd 顯示面板
CN103426414B (zh) * 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103390392B (zh) * 2013-07-18 2016-02-24 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
KR20150115105A (ko) * 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
TWI512740B (zh) 2014-05-07 2015-12-11 Au Optronics Corp 移位暫存裝置及其電壓調整裝置
KR102218946B1 (ko) * 2014-06-13 2021-02-24 엘지디스플레이 주식회사 스캔 구동부 및 이를 이용한 표시장치
CN104123905B (zh) * 2014-07-11 2016-11-16 昆山龙腾光电有限公司 移位寄存器以及栅极驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673696B (zh) * 2018-10-04 2019-10-01 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
TWI564863B (zh) 2017-01-01
CN107045857B (zh) 2020-02-14
US9875711B2 (en) 2018-01-23
US20170229085A1 (en) 2017-08-10
CN107045857A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
TWI289310B (en) Shift register and image display apparatus containing the same
JP5253434B2 (ja) 表示装置の駆動装置
JP5433906B2 (ja) 電界効果トランジスタシフトレジスタ
JP5349693B2 (ja) 走査信号線駆動回路および走査信号線の駆動方法
US8487862B2 (en) Shift register and driving circuit for liquid crystal display
TWI514357B (zh) 顯示面板
WO2011148658A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2016138734A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路
JP2008537275A (ja) シフトレジスタ回路
WO2015007052A1 (zh) Goa电路、阵列基板、显示装置及驱动方法
JP2005181969A (ja) 液晶表示装置のゲート駆動装置及び方法
WO2020177541A1 (zh) 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
KR101137859B1 (ko) 쉬프트 레지스터
TW200818107A (en) Display apparatus
JP2008537626A (ja) シフトレジスタ回路
JP2005285168A (ja) シフトレジスタ及びそれを用いた液晶駆動回路
KR20020011103A (ko) 전기 회로의 구동 방법
TWI411989B (zh) 顯示器驅動電路及方法
US20190103067A1 (en) Gate driving circuit and display device using the same
JP2009134814A (ja) シフトレジスタおよびそれを備える画像表示装置
TWI423217B (zh) 顯示驅動電路與應用其之顯示面板
WO2018082276A1 (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
JP2019518982A (ja) Ｌｔｐｓ半導体薄膜トランジスタに基づくｇｏａ回路
TWI564863B (zh) 顯示面板的閘極驅動器及其操作方法
CN112908276B (zh) 一种栅极驱动电路及显示装置