TW201724754A - 雙重頻移鍵控調變裝置 - Google Patents

雙重頻移鍵控調變裝置 Download PDF

Info

Publication number
TW201724754A
TW201724754A TW104143575A TW104143575A TW201724754A TW 201724754 A TW201724754 A TW 201724754A TW 104143575 A TW104143575 A TW 104143575A TW 104143575 A TW104143575 A TW 104143575A TW 201724754 A TW201724754 A TW 201724754A
Authority
TW
Taiwan
Prior art keywords
signal
frequency
electrically connected
output
receive
Prior art date
Application number
TW104143575A
Other languages
English (en)
Other versions
TWI578710B (zh
Inventor
Yo-Sheng Lin
Jian-Zhu Ji
jing-hong Peng
Original Assignee
Nat Chi Nan Univ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Chi Nan Univ filed Critical Nat Chi Nan Univ
Priority to TW104143575A priority Critical patent/TWI578710B/zh
Priority to US15/242,539 priority patent/US9853635B2/en
Application granted granted Critical
Publication of TWI578710B publication Critical patent/TWI578710B/zh
Publication of TW201724754A publication Critical patent/TW201724754A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/08—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device
    • H03B19/12—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device using division only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/10—Angle modulation by means of variable impedance
    • H03C3/12—Angle modulation by means of variable impedance by means of a variable reactive element
    • H03C3/20—Angle modulation by means of variable impedance by means of a variable reactive element the element being a voltage-dependent capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

一種雙重頻移鍵控調變裝置，包含一用來接收一參考輸入信號並據以產生一振盪信號的頻率合成模組，及一調變模組。該調變模組包括：一除頻電路，用於接收該振盪信號，並根據該振盪信號產生一第一除頻信號至一第M除頻信號，其中M≧6；一第一數位調變電路，用於接收該第一除頻信號及第二除頻信號，並根據該等第一及第二除頻信號及一數位信號產生一J-位元信號，其中J≧2；及一第二數位調變電路，用於接收一第三除頻信號至該第M除頻信號及該J-位元信號，並根據該等第三至第M除頻信號及該J-位元信號產生一調變輸出信號。

Description

雙重頻移鍵控調變裝置
本發明是有關於一種調變裝置，特別是指一種雙重頻移鍵控調變裝置。
一種習知雙重頻移鍵控調變裝置包含一頻率合成電路、一除頻電路、一數位調變電路及一類比調變電路，其中該頻率合成電路根據一外部的參考輸入信號產生一振盪信號，該除頻電路根據來自該頻路合成電路的該振盪信號產生一第一除頻信號及一第二除頻信號，該數位調變電路根據來自該除頻電路的該等第一及第二除頻信號以及一外部的數位信號產生一調變信號，最後該類比調變電路根據來自該數位調變電路的該調變信號產生一調變輸出信號。
然而，對於此習知雙重頻移鍵控調變裝置而言，尤其在該類比調變電路的功率消耗方面仍有改進的空間。
因此，本發明之目的，即在提供一種可降低功率消耗的雙重頻移鍵控調變裝置。
於是，本發明雙重頻移鍵控調變裝置，包含一頻率合成模組及一調變模組。
該頻率合成模組用來接收一參考輸入信號，且根據該參考輸入信號產生一振盪信號。
該調變模組包括一除頻電路、一第一數位調變電路及一第二數位調變電路。
該除頻電路電連接該頻率合成模組以接收該振盪信號，並根據該振盪信號產生一第一除頻信號至一第M除頻信號，其中M≧6。
該第一數位調變電路電連接該除頻電路以接收該第一除頻信號及第二除頻信號，並根據該等第一及第二除頻信號及一數位信號產生一J-位元信號，其中J≧2。
該第二數位調變電路電連接該除頻電路及該第一數位調變電路，且接收來自該除頻電路之一第三除頻信號至該第M除頻信號及來自該第一數位調變電路之該J-位元信號，並根據該等第三至第M除頻信號及該J-位元信號產生一調變輸出信號。
1‧‧‧頻率合成模組
101‧‧‧電壓源
11‧‧‧相位頻率偵測單元
12‧‧‧電荷幫浦
13‧‧‧低通濾波單元
130a‧‧‧輸入端
130b‧‧‧輸出端
131‧‧‧第一電阻器
132‧‧‧第一電容器
133‧‧‧第二電容器
134‧‧‧第二電阻器
135‧‧‧第三電容器
14‧‧‧壓控振盪單元
140a‧‧‧輸入端
140b‧‧‧輸出端
140‧‧‧第一電感器
141‧‧‧第一電晶體
142‧‧‧第二電感器
143‧‧‧第三電感器
144‧‧‧第二電晶體
145‧‧‧第四電感器
146‧‧‧第一電容器
147‧‧‧第二電容器
223‧‧‧正反器
224‧‧‧正反器
23‧‧‧第二數位調變電路
231‧‧‧多工器
232‧‧‧多工器
233‧‧‧多工器
234‧‧‧多工器
235‧‧‧多工器
236‧‧‧多工器
237‧‧‧多工器
238‧‧‧多工器
239‧‧‧多工器
240‧‧‧多工器
241‧‧‧多工器
242‧‧‧多工器
243‧‧‧多工器
244‧‧‧多工器
245‧‧‧多工器
VDD‧‧‧直流偏壓
Va‧‧‧調整電壓
N1‧‧‧第一共同節點
N2‧‧‧第二共同節點
N3‧‧‧第三共同節點
148‧‧‧第三電容器
149‧‧‧第四電容器
15‧‧‧除頻單元
16‧‧‧重計時D型正反單元
2‧‧‧調變模組
21‧‧‧除頻電路
201‧‧‧第一除頻器
202‧‧‧第二除頻器
211‧‧‧第三除頻器
212‧‧‧第四除頻器
213‧‧‧第五除頻器
214‧‧‧第六除頻器
215‧‧‧第七除頻器
216‧‧‧第八除頻器
217‧‧‧第九除頻器
218‧‧‧第十除頻器
219‧‧‧第十一除頻器
22‧‧‧第一數位調變電路
221‧‧‧多工器
222‧‧‧正反器
N4‧‧‧第四共同節點
N5‧‧‧第五共同節點
f1‧‧‧第一除頻信號
f2‧‧‧第二除頻信號
f3‧‧‧第三除頻信號
f4‧‧‧第四除頻信號
f5‧‧‧第五除頻信號
f6‧‧‧第六除頻信號
f7‧‧‧第七除頻信號
f8‧‧‧第八除頻信號
f9‧‧‧第九除頻信號
f10‧‧‧第十除頻信號
f11‧‧‧第十一除頻信號
t‧‧‧時間
B1‧‧‧第一位元部分
B2‧‧‧第二位元部分
B3‧‧‧第三位元部分
B4‧‧‧第四位元部分
f1‧‧‧子頻信號頻率
f2‧‧‧子頻信號頻率
本發明之其他的特徵及工效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一電路方塊圖，說明本發明雙重頻移鍵控調變裝置之一實施例；圖2是一方塊圖，說明該實施例之一第一數位調變電路；圖3是一方塊圖，說明該實施例之一第二數位調變電路；圖4是一時序圖，示例說明由該實施例所產生的一4-位元信號；圖5是一時序圖，示例說明由該實施例所產生的該4-位元信號的變化；及圖6是一波形圖，示例說明該實施例對應於圖4及圖5之該4-位元信號所產生之一調變輸出信號的頻率與時間之間的關係。
參閱圖1，本發明雙重頻移鍵控調變裝置之一實施例包含一頻率合成模組1及一調變模組2。
該頻率合成模組1用來接收一參考輸入信號，且根據該參考輸入信號產生一振盪信號。在此實施例中，該頻率合成模組1包括一相位頻率偵測單元11、一電荷幫浦12、一低通濾波單元13、一壓控振盪單元14、一除頻單元15及一重計時D型正反單元16。
該相位頻率偵測單元11用來接收該參考輸入信號及一調整信號，且根據該參考輸入信號及該調整信號產生一偵測信號。
該電荷幫浦12電連接該相位頻率偵測單元11以接收該偵測信號，且根據該偵測信號產生一電壓信號。
該低通濾波單元13電連接該電荷幫浦12以接收該電壓信號，並將該電壓信號進行濾波以產生一濾波信號。在此實施例中，該低通濾波單元13包括一輸入端130a、一輸出端130b、第一及第二電阻器131、134，及第一至第三電容器132、133、135。
該輸入端130a電連接該電荷幫浦12以接收該電壓信號。該輸出端130b用於輸出該濾波信號。該第一電阻器131及該第一電容器132串聯連接在該輸入端130a與地之間，該第一電阻器131電連接該輸入端130a，該第一電容器132電連接至地。該第二電容器133電連接在該輸入端130a與地之間。該第二電阻器134電連接在該輸入端130a與該輸出端130b之間。該第三電容器135電連接在該輸出端130b與地之間。
該壓控振盪單元14電連接該低通濾波單元13之該輸出端130b以接收該濾波信號，且根據該濾波信號產生該振盪信號。在此實施例中，該振盪信號的頻率例如為，3.6GHz。該壓控振盪單元14包括一輸入端140a、一輸出端140b、第一至第四電感器 140、142、143、145、第一及第二電晶體141、144，及第一至第四電容器146、147、148、149。
該輸入端140a電連接該低通濾波單元13之該輸出端130b以接收該濾波信號。該輸出端140b用於輸出該振盪信號。該第一電感器140、該第一電晶體141與該第二電感器142串聯連接在一電壓源101與地之間。該第一電感器140用來接收來自該電壓源101的一直流偏壓VDD，該第二電感器142電連接至地，該第一電晶體141具有一電連接該輸出端140b的控制端。該第三電感器143、該第二電晶體144與該第四電感器145串聯連接在該電壓源101與地之間。該第三電感器143用來接收來自該電壓源101的該直流偏壓VDD，該第四電感器145電連接至地，該第二電晶體144具有一電連接該第一電感器140與該第一電晶體141間的一第一共同節點N1的控制端。該第三電感器143與該第二電晶體144之間的一第二共同節點N2電連接該輸出端140b。該第一電容器146電連接在該輸入端140a與該第一共同節點N1之間。該第二電容器147電連接在該輸入端140a與該輸出端140b之間。該等第三及第四電容器148、149串聯連接在該第一電晶體141與該第二電感器142間的一第三共同節點N3及該第二電晶體144與該第四電感器145間的一第四共同節點N4之間，該等第三及第四電容器148、149間的一第五共同節點N5用來接收一調整電壓Va。
須說明的是，在本實施例中，該等第一及第二電晶體141、144例如均為N型金氧半場效電晶體，該等第一與第二電晶體421、422的汲極分別電連接該等第一及第二共同節點N1、N2，該等第一與第二電晶體421、422的源極分別電連接該等第三及第四共同節點N3、N4。此外，該等第一與第二電容器146、147例如各自為一可調式電容器。
該除頻單元15電連接該壓控振盪單元14之該輸出端140b以接收該振盪信號，並根據該振盪信號產生一除頻輸出信號。在此實施例中，該除頻單元15具有例如一為45的預設除頻數，但不以此為限。
該重計時D型正反單元16電連接該除頻單元15、該壓控振盪單元14之該輸出端140b及該相位頻率偵測單元11，且接收來自該除頻單元15的該除頻輸出信號及來自該壓控振盪單元14之該輸出端140b的該振盪信號。該重計時D型正反單元16根據該除頻輸出信號及該振盪信號產生該調整信號，並將該調整信號輸出至該相位頻率偵測單元11。
該調變模組2包括一除頻電路21，及第一與第二數位調變電路22、23。
該除頻電路21電連接該頻率合成模組1之該壓控振盪單元14之該輸出端140b以接收該振盪信號，並根據該振盪信號產 生一第一除頻信號至一第M除頻信號f1~fM，其中M≧6。在此實施例中，例如M=11，但不限於此。如此，該除頻電路21包括第一至第十一(即，M=11)除頻器201、202、211~219。
該等第一及第二除頻器201、202各自電連接該壓控振盪單元14之該輸出端140b以接收來自該壓控振盪單元14之該輸出端140b之該振盪信號。該等第一及第二除頻器201、202根據該振盪信號分別產生該等第一及第二除頻信號f1、f2。該等第三至第十一除頻器211~219各自電連接該壓控振盪單元14之該輸出端140b以接收來自該壓控振盪單元14之該輸出端140b之該振盪信號。該等第三至第十一除頻器211~219根據該振盪信號分別產生該等第三至第十一除頻信號f3~f11。值得注意的是，該等第一及第二除頻器201、202例如各自為一可編程除頻器，而該等第三至第十一除頻器211~219例如各自為一具有一預設除頻數的不可編程除頻器。在此實施例中，該等第三至第十一除頻器211~219之該等預設除頻數例如分別為90、72、60、50、45、40、36、33及30。
該第一數位調變電路22電連接該除頻電路21的該等第一及第二除頻器201，202以接收分別來自該等第一及第二除頻器201，202的該等第一及第二除頻信號f1、f2，並根據該等第一及第二除頻信號f1、f2以及一外部的數位信號產生一J-位元信號，其中J≧2。
進一步參閱圖2，在此實施例中，例如J=4，但不以此為限。如此，該J-位元信號為一具有第一至第四位元部分B1~B4的4-位元信號。該第一數位調變電路22包括一多工器221及K個串聯連接的正反器222~224，其中K=J-1≧1。在此實施例中，例如K=3，但不限於此。
該多工器221具有一用來接收該數位信號的控制端、一電連接該第一除頻器201以接收該第一除頻信號f1的第一輸入端、一電連接該第二除頻器202以接收該第二除頻信號f2的第二輸入端，及一用於輸出一輸出信號的輸出端。該多工器221根據該數位信號來操作，以使得當該數位信號具有一低邏輯準位時，該輸出信號為該第一除頻信號f1，而當該數位信號具有一高邏輯準位時，該輸出信號為該第二除頻信號f2。
該等三(即，K=3)個正反器222~224例如各自為一重計時D型正反器，且各自具有彼此電連接的一資料輸入端D與一反相資料輸出端QB、一時脈輸入端CK、一非反相資料輸出端Q及一相位延遲輸出端i。對於第一個正反器222，該時脈輸入端CK電連接該多工器221之該輸出端以接收該輸出信號，且該非反相資料輸出端Q及該相位延遲輸出端i係分別用於輸出該等第一及第二位元部分B1、B2。對於第n個正反器，其中2≦n≦K(例如，即該等第二及第三個正反器223、224)，該時脈輸入端CK電連接第(n-1)個 正反器之該相位延遲輸出端i，且該相位延遲輸出端i係用於輸出該4-位元信號中的第(n+1)個位元部分。也就是說，該等第二及第三個正反器223、224之該等時脈輸入端CK分別電連接該等第一及第二個正反器222、223之該等相位延遲輸出端i，且該等第二及第三個正反器223、224之該等相位延遲輸出端i係用於分別輸出該等第三及第四位元部分B3、B4。
該第二數位調變電路23電連接該除頻電路21及該第一數位調變電路22，且接收來自該除頻電路21之該等第三至第十一除頻信號f3~f11及來自該第一數位調變電路22之該J-位元信號(即，該4-位元信號)，並根據該等第三至第十一除頻信號f3~f11及該4-位元信號產生一調變輸出信號。
參閱圖2與圖3，在此實施例中，該第二數位調變電路23包括十五個多工器231~239、240~245。
該等多工器231~239、240~245各自具有一第一輸入端、一第二輸入端、一用於接收一控制信號的控制端、及一輸出端。該等多工器231~239、240~245各自根據該控制信號來操作，以使得當該控制信號具有一低邏輯準位時，其建立了該輸出端與該第一輸入端之間的連接，而當該控制信號具有一高邏輯準位時，其建立了該輸出端與該第二輸入端之間的連接。第一至第八個多工器231~238各自的該等控制端電連接該第一個正反器222之該非反 相資料輸出端Q以接收作為該控制信號的該4-位元信號的該第一位元部分B1。對於該等第一至第八個多工器231~238，該等第一輸入端電連接該除頻電路21以分別接收該等第五、第四、第五、第六、第九、第十、第九及第八除頻信號f5、f4、f5、f6、f9、f10、f9、f8，並且該等第二輸入端電連接該除頻電路21以分別接收該等第六、第三、第四、第七、第八、第十一、第十及第七除頻信號f6、f3、f4、f7、f8、f11、f10、f7。第九至第十二個多工器239~242的該等控制端電連接該第一個正反器222之該相位延遲輸出端i以接收作為該控制信號的該4-位元信號的該第二位元部分B2。對於該等第九至第十二個多工器239~242，該等第一輸入端分別電連接該等第一、第三、第五及第七個多工器231、233、235、237的該等輸出端，並且該等第二輸入端分別電連接該等第二、第四、第六及第八個多工器232、234、236、238的該等輸出端。第十三及第十四個多工器243、244的該等控制端電連接該第二個正反器223之該相位延遲輸出端i以接收作為該控制信號的該4-位元信號的該第三位元部分B3。對於該等第十三及第十四個多工器243、244，該等第一輸入端分別電連接該等第九及第十一個多工器239、241的該等輸出端，並且該等第二輸入端分別電連接該等第十及第十二個多工器240、242的該等輸出端。第十五個多工器245的該控制端電連接該第三個正反器224之該相位延遲輸出端i以接收該第四位元部 分B4作為該控制信號。該第十五個多工器245的該等第一及第二輸入端分別電連接該等第十三及第十四個多工器243、244的該等輸出端，且該第十五個多工器245的該輸出端係用於輸出該調變輸出信號。
舉例說明，當該振盪信號的頻率為3.6GHz，該等第一及第二除頻器201、202之該等預設除頻數例如分別為180、18000，以致該等第一及第二除頻信號f1、f2的頻率分別為20MHz、0.2MHz，並且該等第三至第十一除頻器211~219之該等預設除頻數分別為90、72、60、50、45、40、36、33、30，以致該等第三至第十一除頻信號f3~f11的頻率分別為40MHz、50MHz、60MHz、72MHz、80MHz、90MHz、100MHz、109MHz、120MHz時，圖4示例地繪示出當該多工器221之該輸出信號為該第一除頻信號f1時，該4-位元信號的該等第一至第四位元部分B1~B4的時序圖，圖5示例地繪示出當該多工器221之該輸出信號為該第二除頻信號f2時，該等第一至第四位元部分B1~B4的時序圖，並且圖6示例地繪示出當該多工器221之該輸出信號依序為該第一除頻信號f1及該第二除頻信號f2時，該調變模組2所產生之該調變輸出信號的頻率與時間之間的關係，其中，參數t表示時間，參數f1為一子頻信號頻率，該頻率f1大小為該第一除頻信號f1的頻率大小除以八(即，f1=20/8=2.5MHz)，參數f2為一子頻信號頻率，該頻率 f2大小為該第二除頻信號f2的頻率大小除以八(即，f2=0.2/8=0.025MHz)。
此外，依照圖4至圖6之例子並以特定半導體製程來製造該實施例所有元件的情況下，表1詳列了一可由本發明之雙重頻移鍵控調變裝置所提供的一些特性參數的模擬結果。
從表1可看出，特別是，傳輸每一位元(即該等第一至第四位元部分B1~B4)所需的能量消耗，相較於需要大致為1nJ/b的傳統雙重頻移鍵控調變裝置而言，係明顯降低至小於0.2nJ/b。
綜上所述，由於該等多工器221、231~245及該等重計時D型正反器222~224可由簡單的數位邏輯閘來實現，因此不會干擾該直流偏壓VDD及該低通濾波單元13所產生的該濾波信號。此外，由於使用了具有相對較少功率消耗的該第二數位調變電路23，本發明雙重頻移鍵控調變裝置確實能達到相對降低的功率消耗。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧頻率合成模組
101‧‧‧電壓源
11‧‧‧相位頻率偵測單元
12‧‧‧電荷幫浦
13‧‧‧低通濾波單元
130a‧‧‧輸入端
130b‧‧‧輸出端
131‧‧‧第一電阻器
132‧‧‧第一電容器
133‧‧‧第二電容器
134‧‧‧第二電阻器
135‧‧‧第三電容器
14‧‧‧壓控振盪單元
140a‧‧‧輸入端
140b‧‧‧輸出端
140‧‧‧第一電感器
141‧‧‧第一電晶體
142‧‧‧第二電感器
143‧‧‧第三電感器
144‧‧‧第二電晶體
145‧‧‧第四電感器
146‧‧‧第一電容器
147‧‧‧第二電容器
202‧‧‧第二除頻器
211‧‧‧第三除頻器
212‧‧‧第四除頻器
213‧‧‧第五除頻器
214‧‧‧第六除頻器
215‧‧‧第七除頻器
216‧‧‧第八除頻器
217‧‧‧第九除頻器
218‧‧‧第十除頻器
219‧‧‧第十一除頻器
22‧‧‧第一數位調變電路
23‧‧‧第二數位調變電路
VDD‧‧‧直流偏壓
Va‧‧‧調整電壓
N1‧‧‧第一共同節點
N2‧‧‧第二共同節點
N3‧‧‧第三共同節點
N4‧‧‧第四共同節點
N5‧‧‧第五共同節點
f1‧‧‧第一除頻信號
f2‧‧‧第二除頻信號
f3‧‧‧第三除頻信號
f4‧‧‧第四除頻信號
148‧‧‧第三電容器
149‧‧‧第四電容器
15‧‧‧除頻單元
16‧‧‧重計時D型正反單元
2‧‧‧調變模組
21‧‧‧除頻電路
201‧‧‧第一除頻器
f5‧‧‧第五除頻信號
f6‧‧‧第六除頻信號
f7‧‧‧第七除頻信號
f8‧‧‧第八除頻信號
f9‧‧‧第九除頻信號
f10‧‧‧第十除頻信號
f11‧‧‧第十一除頻信號

Claims (9)

  1. 一種雙重頻移鍵控調變裝置，包含：一頻率合成模組，用來接收一參考輸入信號，且根據該參考輸入信號產生一振盪信號；及一調變模組，包括一除頻電路，電連接該頻率合成模組以接收該振盪信號，並根據該振盪信號產生一第一除頻信號至一第M除頻信號，其中M≧6，一第一數位調變電路，電連接該除頻電路以接收該第一除頻信號及第二除頻信號，並根據該等第一及第二除頻信號及一數位信號產生一J-位元信號，其中J≧2，及一第二數位調變電路，電連接該除頻電路及該第一數位調變電路，且接收來自該除頻電路之一第三除頻信號至該第M除頻信號及來自該第一數位調變電路之該J-位元信號，並根據該等第三至第M除頻信號及該J-位元信號產生一調變輸出信號。
  2. 如請求項1所述的雙重頻移鍵控調變裝置，其中，該第一數位調變電路包括：一多工器，具有一用來接收該數位信號的控制端、一電連接該除頻電路以接收該第一除頻信號的第一輸入端、一電連接該除頻電路以接收該第二除頻信號的第二輸入端，及一用於輸出一輸出信號的輸出端，並根據該數位信號來操作，以使得當該數位信號具有一低邏輯準位時， 該輸出信號為該第一除頻信號，而當該數位信號具有一高邏輯準位時，該輸出信號為該第二除頻信號；及K個串聯連接的正反器，其各自具有彼此電連接的一資料輸入端與一反相資料輸出端、一時脈輸入端、一非反相資料輸出端及一相位延遲輸出端，其中K=J-1≧1，當K=1時，第一個正反器之該時脈輸入端電連接該多工器之該輸出端以接收該輸出信號，該第一個正反器之該非反相資料輸出端及該相位延遲輸出端係分別用於輸出該J-位元信號中的第一及第二位元部分，及當K≧2時，第一個正反器之該時脈輸入端電連接該多工器之該輸出端以接收該輸出信號，該第一個正反器之該非反相資料輸出端及該相位延遲輸出端係分別用於輸出該J-位元信號中的第一及第二位元部分，第n個正反器之該時脈輸入端電連接第(n-1)個正反器之該相位延遲輸出端，其中2≦n≦K，且第n個正反器之該相位延遲輸出端係用於輸出該J-位元信號中的第(n+1)個位元部分。
  3. 如請求項2所述的雙重頻移鍵控調變裝置，其中，該等正反器各自為一重計時D型正反器。
  4. 如請求項1所述的雙重頻移鍵控調變裝置，其中，M=11及該J-位元信號為一具有第一至第四位元部分的4-位元信號，並且該第二數位調變電路包括：十五個多工器，其各自具有一第一輸入端、一第二輸入端、一用於接收一控制信號的控制端、及一輸出端，並根據該控制信號來操作，以使得當該控制信號具有一低邏 輯準位時，該多工器建立該輸出端與該第一輸入端之間的連接，而當該控制信號具有一高邏輯準位時，該多工器建立該輸出端與該第二輸入端之間的連接，第一至第八個多工器的該等控制端電連接該第一數位調變電路以接收該4-位元信號的該第一位元部分作為其各自的該控制信號，該等第一至第八個多工器的該等第一輸入端電連接該除頻電路以分別接收該等第五、第四、第五、第六、第九、第十、第九及第八除頻信號，該等第一至第八個多工器的該等第二輸入端電連接該除頻電路以分別接收該等第六、第三、第四、第七、第八、第十一、第十及第七除頻信號，第九至第十二個多工器的該等控制端電連接該第一數位調變電路以接收該4-位元信號的該第二位元部分作為其各自的該控制信號，該等第九至第十二個多工器的該等第一輸入端分別電連接該等第一、第三、第五及第七個多工器的該等輸出端，該等第九至第十二個多工器的該等第二輸入端分別電連接該等第二、第四、第六及第八個多工器的該等輸出端，第十三及第十四個多工器的該等控制端電連接該第一數位調變電路以接收該4-位元信號的該第三位元部分作為其各自的該控制信號，該等第十三及第十四個多工器的該等第一輸入端分別電連接該等第九及第十一個多工器的該等輸出端，該等第十三及第十四個多工器的該等第二輸入端分別電連接該等第十及第十二個多工器的該等輸出端，第十五個多工器的該控制端電連接該第一數位調變電路以接收該4-位元信號的該第四位元 部分作為該控制信號，該第十五個多工器的該等第一及第二輸入端分別電連接該等第十三及第十四個多工器的該等輸出端，該第十五個多工器的該輸出端係用於輸出該調變輸出信號。
  5. 如請求項1所述的雙重頻移鍵控調變裝置，其中，該除頻電路包括：一第一除頻器及一第二除頻器，電連接該頻率合成模組及該第一數位調變電路，且接收來自該頻率合成模組之該振盪信號，並根據該振盪信號分別產生該第一除頻信號及該第二除頻信號，而且分別將該第一除頻信號及該第二除頻信號輸出至該第一數位調變電路；及一第三除頻器至一第M除頻器，電連接該頻率合成模組及該第二數位調變電路，且接收來自該頻率合成模組之該振盪信號，並根據該振盪信號分別產生該第三除頻信號至該第M除頻信號，而且分別將該第三除頻信號至該第M除頻信號輸出至該第二數位調變電路。
  6. 如請求項5所述的雙重頻移鍵控調變裝置，其中，該等第一及第二除頻器各自為一可編程除頻器，且該等第三至第M除頻器各自為一具有一預設除頻數的不可編程除頻器。
  7. 如請求項1所述的雙重頻移鍵控調變裝置，其中，該頻率合成模組包括：一相位頻率偵測單元，用來接收該參考輸入信號及一調整信號，且根據該參考輸入信號及該調整信號產生一偵測信號； 一電荷幫浦，電連接該相位頻率偵測單元以接收該偵測信號，且根據該偵測信號產生一電壓信號；一低通濾波單元，電連接該電荷幫浦以接收該電壓信號，並將該電壓信號進行濾波以產生一濾波信號；一壓控振盪單元，電連接該低通濾波單元以接收該濾波信號，且根據該濾波信號產生該振盪信號；一除頻單元，電連接該壓控振盪單元以接收該振盪信號，並根據該振盪信號產生一除頻輸出信號；及一重計時D型正反單元，電連接該除頻單元、該壓控振盪單元及該相位頻率偵測單元，且接收來自該除頻單元的該除頻輸出信號及來自該壓控振盪單元的該振盪信號，而且根據該除頻輸出信號及該振盪信號產生該調整信號，並將該調整信號輸出至該相位頻率偵測單元。
  8. 如請求項7所述的雙重頻移鍵控調變裝置，其中，該低通濾波單元包括：一輸入端，電連接該電荷幫浦以接收該電壓信號；一輸出端，電連接該壓控振盪單元以將該濾波信號輸出至該壓控振盪單元；串聯連接的一第一電阻器及一第一電容器，電連接在該輸入端與地之間；一第二電容器，電連接在該輸入端與地之間；一第二電阻器，電連接在該輸入端與該輸出端之間；及一第三電容器，電連接在該輸出端與地之間。
  9. 如請求項7所述的雙重頻移鍵控調變裝置，其中，該壓控振盪單元包括：一輸入端，電連接該低通濾波單元以接收該濾波信號；一輸出端，電連接該調變模組、該除頻單元及該重計時D型正反單元以將該振盪信號輸出至該調變模組、該除頻單元及該重計時D型正反單元；一第一電感器、一第一電晶體與一第二電感器，串聯連接在一電壓源與地之間，該第一電感器用來接收來自該電壓源的一直流偏壓，該第二電感器電連接至地，該第一電晶體具有一電連接該輸出端的控制端；一第三電感器、一第二電晶體與一第四電感器，串聯連接在該電壓源與地之間，該第三電感器用來接收來自該電壓源的該直流偏壓，該第四電感器電連接至地，該第二電晶體具有一電連接該第一電感器與該第一電晶體間的一第一共同節點的控制端，該第三電感器與該第二電晶體之間的一第二共同節點電連接該輸出端；一第一電容器，電連接在該輸入端與該第一共同節點之間；一第二電容器，電連接在該輸入端與該輸出端之間；及一第三電容器與一第四電容器，串聯連接在該第一電晶體與該第二電感器間的一第三共同節點及該第二電晶 體與該第四電感器間的一第四共同節點之間，該等第三及第四電容器間的一第五共同節點用來接收一調整電壓。
TW104143575A 2015-12-24 2015-12-24 Dual frequency shift keying device TWI578710B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104143575A TWI578710B (zh) 2015-12-24 2015-12-24 Dual frequency shift keying device
US15/242,539 US9853635B2 (en) 2015-12-24 2016-08-21 Double frequency-shift keying modulating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104143575A TWI578710B (zh) 2015-12-24 2015-12-24 Dual frequency shift keying device

Publications (2)

Publication Number Publication Date
TWI578710B TWI578710B (zh) 2017-04-11
TW201724754A true TW201724754A (zh) 2017-07-01

Family

ID=59086875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143575A TWI578710B (zh) 2015-12-24 2015-12-24 Dual frequency shift keying device

Country Status (2)

Country Link
US (1) US9853635B2 (zh)
TW (1) TWI578710B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240305304A1 (en) * 2023-03-06 2024-09-12 Ess Technology, Inc. Method and Apparatus For Reducing Jitter In A Phase-Locked Loop

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290022A (en) * 1979-04-16 1981-09-15 General Electric Company Digitally programmable phase shifter
TWI278184B (en) * 2005-05-23 2007-04-01 Novatek Microelectronics Corp A modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
TWI340553B (en) * 2007-05-29 2011-04-11 Univ Nat Taiwan Frequency shift keying modulator having sigma-delta modulated phase rotator
ITMI20090289A1 (it) * 2009-02-27 2010-08-28 Milano Politecnico Dispositivo elettronico per generare una frequenza frazionaria
US8604840B2 (en) * 2009-06-25 2013-12-10 Qualcomm Incorporated Frequency synthesizer noise reduction
US9246500B2 (en) * 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation

Also Published As

Publication number Publication date
US20170187366A1 (en) 2017-06-29
US9853635B2 (en) 2017-12-26
TWI578710B (zh) 2017-04-11

Similar Documents

Publication Publication Date Title
JP5174055B2 (ja) 広帯域発振回路
CN103929173B (zh) 分频器和无线通信设备
US9608801B2 (en) Programmable frequency divider providing a fifty-percent duty-cycle output over a range of divide factors
US20060280278A1 (en) Frequency divider circuit with a feedback shift register
CN108023578B (zh) 正交时钟发生装置和通信系统发送器
TW201832469A (zh) 時脈乘頻器的方法與裝置
US9485079B2 (en) Frequency division
TWI578710B (zh) Dual frequency shift keying device
EP3350928B1 (en) High-speed programmable clock divider
CN107809240A (zh) 用于锁相环电路的环路滤波器及锁相环电路
US11115035B2 (en) Semiconductor devices
US10700669B2 (en) Avoiding very low duty cycles in a divided clock generated by a frequency divider
US10348275B2 (en) Frequency-divider circuitry
TWI533617B (zh) 數位頻率合成器及其數位頻率合成方法
US9531356B1 (en) Integrated circuit with low phase noise clock distribution network
US9425805B2 (en) Frequency dividing circuit and phase synchronization circuit
TWI517586B (zh) 非重疊時脈產生器
JP2018504819A (ja) 周波数分周器
JP2007325028A (ja) チャージポンプ回路及び位相同期ループ回路
WO2019178748A1 (zh) 频率产生器
WO2008018276A1 (en) Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method
TW201415805A (zh) 除頻器及具有該除頻器的頻率合成電路
CN108736882B (zh) 分数分频电路和射频终端
US20160277032A1 (en) Power generating circuit, frequency generating circuit and frequency control system
KR20150076959A (ko) 디지털 분주기 및 그를 이용한 주파수 합성 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees