TW201724595A - 具有減少之切換電流的垂直磁性記憶體 - Google Patents

具有減少之切換電流的垂直磁性記憶體 Download PDF

Info

Publication number
TW201724595A
TW201724595A TW105115993A TW105115993A TW201724595A TW 201724595 A TW201724595 A TW 201724595A TW 105115993 A TW105115993 A TW 105115993A TW 105115993 A TW105115993 A TW 105115993A TW 201724595 A TW201724595 A TW 201724595A
Authority
TW
Taiwan
Prior art keywords
layer
free
substrate
layers
fixed
Prior art date
Application number
TW105115993A
Other languages
English (en)
Inventor
肯恩 歐固茲
凱文 歐布萊恩
布萊恩 道爾
大衛 肯克
查爾斯 郭
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201724595A publication Critical patent/TW201724595A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

實施例包含一設備，其包括：基板；以及垂直的磁性穿隧接面(pMTJ)，該垂直的磁性穿隧接面(pMTJ)包括固定層及第一和第二自由層，其中，(a)該第一自由層包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層為磊晶的且包含錳(Mn)及鎵(Ga)。其他的實施例被敘述於本文中。

Description

具有減少之切換電流的垂直磁性記憶體
本發明之實施例係在半導體裝置的領域中，特別是在磁性記憶體的領域中。
如美國專利申請公開號2015/0091110所述者，積體電路中之特徵的縮放已經成為使半導體產業不斷成長之背後的驅動力。縮小到愈來愈小的特徵致使在半導體晶片的有限面積(real estate)上之功能性單元的密度能夠增加。舉例來說，縮小電晶體尺寸考慮到增加數量的記憶體裝置結合於晶片上，導致可製造具有增大容量的產品。然而，甚至更多容量的動力也不是沒有問題，使各裝置的性能最佳化之需求變得愈來愈重要。
自旋力矩裝置的操作係基於自旋轉移力矩的現象，如果電流通過磁化層，被稱為磁性被固定層，輸出自磁化層的電流將會被自旋極化。隨著各電子的通過，其自旋(角動量)將被轉移至下一個磁化層(被稱為自由磁性層)中的磁化，並且將導致其磁化上的小變動。實際上，這是力 矩引起的磁化推進(precession of magnetization)。由於電子折射(reflection of electrons)，力矩也被施加於相關之磁性被固定層的磁化上。最後，如果電流超過某臨界值(其為由磁性材料及其環境所造成之阻尼(damping)的函數)，自由磁性層的磁化將藉由電流的脈波而被切換，典型上，在約1-10奈秒。因為相關的電流由於幾何學或者由於相鄰之硬的磁性層而在其臨界值以下，所以磁性被固定層的磁化可保持不變。
自旋轉移力矩可被用來使磁性隨機存取記憶體中的主動元件翻轉，自旋轉移力矩記憶體(STTM)具有比習知的磁性隨機存取記憶體(MRAM)更低的功率損耗和較佳的可縮放性(scaliability)之優點，而習知的磁性隨機存取記憶體(MRAM)使用磁場來使主動元件翻轉。
100‧‧‧堆疊
101‧‧‧基板
102‧‧‧底部電極
103‧‧‧層
104‧‧‧子層
104’‧‧‧子層
105‧‧‧子層
106‧‧‧子層
107‧‧‧電介質層
108‧‧‧層
109‧‧‧層
110‧‧‧層
111‧‧‧蓋層
112‧‧‧自由層
114‧‧‧層
200‧‧‧堆疊
201‧‧‧基板
202‧‧‧層
203‧‧‧層
204‧‧‧子層
204’‧‧‧子層
205‧‧‧子層
206‧‧‧子層
207‧‧‧電介質層
208‧‧‧層
209‧‧‧層
210‧‧‧蓋層
212‧‧‧固定層
213‧‧‧自由層
214‧‧‧層
300‧‧‧堆疊
301‧‧‧基板
302‧‧‧底部電極
303‧‧‧自由層
304‧‧‧自由層
305‧‧‧電介質層
306‧‧‧子層
307‧‧‧子層
308‧‧‧子層
308’‧‧‧子層
309‧‧‧蓋層
310‧‧‧自由層
311‧‧‧固定層
312‧‧‧晶種層
314‧‧‧子層
400‧‧‧堆疊
401‧‧‧基板
402‧‧‧底部電極
403‧‧‧自由層
404‧‧‧擴散/晶體阻障層
405‧‧‧自由層
406‧‧‧電介質層
407‧‧‧子層
408‧‧‧子層
409‧‧‧子層
409’‧‧‧子層
410‧‧‧蓋層
411‧‧‧自由層
412‧‧‧層
413‧‧‧自由層
414‧‧‧子層
1000‧‧‧系統
1014‧‧‧輸入及輸出(I/O)裝置
1018‧‧‧匯流排橋接器
1020‧‧‧第二匯流排
1022‧‧‧鍵盤/滑鼠
1024‧‧‧聲頻I/O
1026‧‧‧通訊裝置
1028‧‧‧資料儲存單元
1030‧‧‧碼
1032‧‧‧記憶體
1034‧‧‧記憶體
1038‧‧‧高性能繪圖引擎
1039‧‧‧點對點互連
1050‧‧‧點對點互連
1062‧‧‧點對點互連
1070‧‧‧第一處理元件
1072‧‧‧記憶體控制器邏輯(MC)
1074a‧‧‧處理器核心
1074b‧‧‧處理器核心
1076‧‧‧點對點(P-P)介面
1078‧‧‧點對點(P-P)介面
1080‧‧‧第二處理元件
1082‧‧‧記憶體控制器邏輯(MC)
1084a‧‧‧處理器核心
1084b‧‧‧處理器核心
1086‧‧‧點對點(P-P)介面
1088‧‧‧點對點(P-P)介面
1090‧‧‧I/O子系統
1092‧‧‧介面
1094‧‧‧點對點(P-P)介面
1096‧‧‧介面
1098‧‧‧點對點(P-P)介面
10104‧‧‧點對點互連
10110‧‧‧第一匯流排
本發明之實施例的特徵和優點將從所附之申請專利範圍、下面的一或多個範例實施例的詳細說明、和相對應的圖形而變得明顯，在認為適當的情況下，參考標記已被重複於該等圖形中，用以表示相對應或類似的元件。
圖1包含本發明之實施例中的STTM堆疊；圖2包含本發明之實施例中的STTM堆疊，堆疊200包含擴散/晶體阻障層209；圖3包含本發明之實施例中的「倒反」STTM堆疊，堆疊300不包含在自由層303、304之間的擴散/晶體阻障 層；圖4包含本發明之實施例中的「倒反」STTM堆疊，堆疊400包含在自由層403、405之間的擴散/晶體阻障層404；以及圖5包含其內含有本發明之實施例的記憶體單元。
【發明內容和實施方式】
現在將參考附圖，其中，類似的結構可以提供有類似的字尾參考標記。為了更加清楚地顯示各種實施例的結構，本文中所包含的圖形為半導體結構的圖表表示。因此，例如呈顯微照片形式之所製造的積體電路結構之真正外觀可能會顯現有所不同，但仍體現所繪示之實施例所主張的結構。況且，附圖可僅顯示有利於了解實施例的結構。習知的其他結構由於保持圖形的簡潔而可能並未被包含入。舉例來說，並不是半導體裝置的每一層都必須被顯示出。雖然「實施例」、「各種實施例」等等表示被如此說明的實施例可以包含特殊的特徵、結構、或特性，但是並非每一個實施例都必須包含該特殊的特徵、結構、或特性。有些實施例可以包含針對其他實施例所說明之特徵的部分、全部、或都沒有。「第一」、「第二」、「第三」等等描述共同的物件，並且表示正被提及之相同物件的不同例子。這樣的形容詞並未隱含被如此說明的物件都必須處於給定的順序，不論是時間上、空間上、等級上、或是其他任何形式。“連接”可以表示元件彼此係直接實體或電 氣相接觸的，而“耦合”可以表示元件彼此互相合作或互相作用，但是它們可以或可以不是直接實體或電氣相接觸的。
如上所述，STTM具有優於習知MRAM的低功率損耗和良好的可縮放性。然而，STTM當被劇烈地縮放時會受不良的穩定性所苦。穩定性是面對以STTM為基礎之裝置和自其所製造出之記憶體陣列的縮放之最重要的問題之一。隨著縮放持續著，將較小的記憶體元件適入縮放後的單元尺寸之需求已經將工業驅動於垂直STTMs的方向上，其對於較小的記憶體元件尺寸而言具有更高的穩定性。以包含底部電極、固定磁性層、電介質層(例如，MgO)、自由磁性層(例如，CoFeB)、覆蓋層(例如，Ta)、及頂部電極的材料層堆疊來達成一般的垂直STTM。該材料層堆疊的磁性穿隧接面(MTJ)部分包含固定磁性層、電介質層、和自由磁性層。此材料堆疊為用來製造STTM的基本材料堆疊，並且可用更大的複雜度來予以製造。舉例來說，反鐵磁性層也可被包含在底部電極與固定磁性層之間。此外，電極它們自己可包含多層具有不同性質的材料層。該材料堆疊按其最基本的形式可為橫向式(in-plane)系統，其中，磁性層的自旋係在相同的平面上作為它們自己的層。然而，隨著層或介面工程，該材料堆疊可被製造以產生垂直的自旋系統。在範例中，自由磁性層(例如，由CoFeB組成的自由磁性層)從使用於橫向式STTM裝置的習知厚度而變薄。薄化的程度可以 是足夠的，使得從自由磁性層中與電介質層中的氧相互作用(例如，與氧化鎂(MgO)層相互作用)之鐵/鈷(Fe/Co)所獲得的垂直分量主導於CoFeB層的橫向式分量上。此範例提供基於耦合至該自由層的其中一個介面(亦即，CoFeB-MgO介面)之單層系統的垂直系統，CoFeB層中的表面鐵/鈷原子(Fe/Co)被來自MgO層中的氧所氧化的程度提供該自由層的強度(穩定度)而具有垂直主導的自旋狀態。
上述之習知的堆疊未能提供高的穩定度和低的阻尼，穩定度被定義為兩個磁性狀態(例如，(1,0)，(平行，反平行))之間的能量障壁。穩定度等於有效的磁性各向同性、自由磁性層的厚度、和自由磁性層的面積之乘積。阻尼係有關磁化經歷好像其從一個狀態切換至另一個狀態的磁摩擦。較大的阻尼意謂著因為磁阻尼和自旋轉移力矩相反而需要較大的寫入電流。然而，對於具有單一自由磁性層(例如，CoFeB膜)之上述的習知材料堆疊來說，阻尼由於自旋幫浦效應而隨著CoFeB厚度(單位為nm)的減少而增加。因此，對於以較薄的CoFeB來代表的較高穩定度來說，習知材料堆疊提供較高的阻尼，其導致較高的切換電流。
垂直的STTM使用垂直的MJT(pMJT)作為記憶體元件。申請人決定的pMTJ之可縮放性為30nm臨界尺寸(CD)以下的問題。舉例來說，自由層的熱穩定性隨著接面直徑的減小而顯著地下降。任何pMJT的記憶體裝置 之在商業上可以維持的能力(commercial viability)可能會要求諸如60kT或更高之所想要的熱穩定性或工業標準。
提升穩定性的幾個習知解決方案被提出於上。對低穩定性STTM問題之額外的習知解決方案為使用像是Co/Pt或Co/Pd之高的各向異性錨定(anchor)材料。然而，這些材料具有高阻尼值(約0.1)，其導致通常為高的臨界電流密度(Jc)(“寫入電流”)。舉例來說，習知pMTJ堆疊可能會有高穩定性(例如，在25nm CD時為273kT)，但是對於這樣的堆疊來說，由於自由層中的高阻尼，所以可能會沒有看得到的電流切換。這可以被認為是考慮Jc係藉由下面的等式來給出：
其中，H K 為各向異性場，η為自旋轉移效率，α為磁性阻尼，e為電子電荷，M s 為自由層的飽和磁化量，h為普朗克(Planks’)常數，t為自由層的厚度。
換言之，習知上藉由增加磁性材料的垂直磁性各向異性來取得自由層之穩定性的增加，此各向異性的增加也增加臨界電流密度線性。結果，將記憶體狀態寫入至pMTJ所需之寫入電流增加。
為了解決習知技術的高Jc問題，實施例包含在「錨定(anchor)」層(在本文中也被稱為第二或額外的自由層)中所包含之高各向異性、低阻尼的自由層材料。這些 材料包含呈各種組合和化學計量比形式的錳(Mn)、鎵(Ga)、及釕(Ru)。一些範例包含Mn2RuxGa、Mn2Ga、Mn3Ga、Mn2-xGax，和它們的合金。實施例已顯示具有CD=22nm之大於80kT的穩定性。因此，雖然習知高各向異性、高阻尼的錨定材料(例如，Co及/或Pt)顯示增加的穩定性，但是該穩定性伴隨著增加的Jc。然而，實施例具有彼此種裝置更低至少10倍(10x)的阻尼，而且顯示和約2倍(2x)低的Jc相同的穩定性。
因此，一或多個實施例係有關為垂直磁性穿隧接面MTJ(pMTJ)增加穩定性(例如，熱穩定性或將記憶體狀態保持在所希望的操作溫度的能力)，並且減少pMTJ式裝置中的阻尼或保持pMTJ式裝置中的低阻尼。此種裝置包含，例如，垂直STTM系統。應用可包含使用MTJ於嵌入式記憶體、嵌入式非揮發記憶體(NVM)、磁性隨機存取記憶體(MRAM)、NVM、及非嵌入式或獨立式記憶體。實施例可應用於MTJ或pMTJ式堆疊兩者。
此等實施例提出由藉由對增加穩定性的努力所引起之寫入電流上造成問題的增加。舉例來說，實施例包含新的自由層結構，其使用新的高各向異性、低阻尼的磁性材料來增加自由層熱穩定性，而不會顯著地增加臨界電流密度(Jc)。實施例包含pMTJ自由層，其包括Mn2RuxGa(x=0.2-1.0)、Mn3Ga、和包含彼此不同比例之Mn與Ga的合金並且在合金中具有不同的其他元素(例如，Ru)。具有Mn與Ga自由層組成的實施例具有帶有高各向異性 的極低阻尼，他們皆達成高穩定性和低Jc(例如，30nm電流密度(CD))。
圖1包含本發明之實施例中的STTM堆疊。堆疊100包含包括多個子層的固定層。固定層在基板101上，其可包含矽(Si)、SiGe、等等。基板101可包含經圖案化的金屬墊塊(例如，Cu、Ru、Ta、Co及其合金)。基板101可包含絕緣體上半導體(SOI)基板。絕緣體可包含SiO2等。在實施例中，層101具有100nm的高度或厚度。本文中所使用的「厚度」或「高度」，係顯示於圖1中在垂直方向上，而「寬度」將會在圖1的水平方向上。底部電極102係在層101的「頂部」上。在實施例中，包含鉑(Pt)的層103係在層102上。層103在有些實施例中可為5nm。
固定層111為pMTJ的部分，並且包含子層104、104’、114、105、106。層104包含交替的Co和Pt子層，如同有關圖3之實施例所述者。層114可被包含在有些實施例中，並且包含Ru。層114可被用來形成人工反鐵磁結構，以減少作用於自由層上的磁性雜散場。在有些實施例中，層114的厚度可改變於0.3-2.0nm。雜散場可致使裝置相關於電流非對稱地操作。層104’可包含與一或多個Pt子層交替的一或多個Co子層，層104’中之Co/Pt層的數量被調整來抗衡由層104所產生的雜散場。
在有些實施例中，阻障層105係在層104’上。阻障層105可包含鉭(Ta)、鎢(W)、鉬(Mo)、鉿(Hf)、 釩(V)、鋯(Zr)、及其合金，並且可為0.1-0.8nm厚。層105可包括子層。子層可為包括非磁性金屬/磁性金屬(Co、Fe、CoFeB、Ni、NiFe、CoFe及其合金)/非磁性金屬組合。非磁性金屬可類似於層105材料和合金。子層的厚度可為0.1-1.0nm。在有些實施例中，層106包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20。在有些實施例中，層106可為0.8-1.8nm厚。電介質層107係在固定層111與自由層112之間。層107可包含MgO並且可為0.8-1.5nm厚。自由層112可包含諸如層108、109的子層。在有些實施例中，層108包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20，並且可為0.8-3.0nm厚。此“M1”層為自由層112的第一磁鐵層。層109(「錨定(anchor)」)層在有些實施例中可包含Mn2RuGa，並且在其他實施例中可包含Mn3Ga。仍在其他實施例中，可包含在有些容量上可包含Mn與Ga兩者之元素的其他合金或組合。Mn與Ga幫助實現穩定性且同時維持阻尼(其保持可接受的寫入電流值)。此“M2”層為自由層112的第二磁鐵層。蓋層110係在自由層112上。層110可包含Ta、Ti、W、Mo、V、Cu及/或Ru。
圖2包含本發明之實施例中的STTM堆疊。堆疊200包含擴散/晶體阻障層209。在實施例中，層209具有和層105相同的性質(如同上面有關圖1所述者)。堆疊200包含包括多個子層的固定層。固定層在基板201上，其可包含Si、SiO2、SiGe等等。在實施例中，層201具有100 nm的高度或厚度，基板201可包含經圖案化的金屬墊塊(例如，Cu、Ru、Ta、Co及其合金)。底部電極202係在層201的「頂部」上。在實施例中，包含Pt的層203係在層202上。層203在有些實施例中可為5nm。固定層212為pMTJ的部分，並且包含子層204、204’、214、205、206。層212及其子層可具有類似於圖1之層111和層111的子層的材料及尺寸。如同有關圖3之實施例所述者，層204包含交替的Co和Pt子層。層214可被包含在有些實施例中，並且包含Ru。層204’可包含與一或多個Pt子層交替的一或多個Co子層。在有些實施例中，阻障層205係在層204’上。層205可包含Ta並且可為0.3nm厚。層206包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20。在有些實施例中，層206可為1nm厚。電介質層207係在固定層212與自由層213之間，層207可包含MgO並且可為1nm厚。自由層213可包含諸如層208、209、210的子層。在有些實施例中，層208包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20，並且可為1.5nm厚。擴散/晶體阻障層209幫助限制遷移(例如，在完成的堆疊之退火期間Mn的遷移)至或自層210。層209可包含鉭(Ta)、鎢(W)、及/或鉻(Cr)等。層210(「錨定(anchor)」層)在有些實施例中可包含Mn2RuGa，並且在其他實施例中可包含Mn3Ga。仍在其他實施例中，可包含在有些容量上可包含Mn與Ga兩者之元素的其他合金或組合。Mn與Ga幫助實現穩定性 且同時維持阻尼(其保持可接受的寫入電流值)。蓋層210係在自由層112上。
圖3包含本發明之實施例中的「倒反」STTM堆疊，堆疊300不包含在自由層303、304之間的擴散/晶體阻障層，堆疊300包含包括多個子層的固定層。固定層在基板301上，其可包含Si、SiO2、SiGe等等。在實施例中，層301具有100nm的高度或厚度。基板301可包含經圖案化的金屬墊塊(例如，Cu、Ru、Ta、Co及其合金)。底部電極302係在層301的「頂部」上，固定層311為pMTJ的部分，並且包含子層306、307、308、308’、314。
層308包含Co和Pt的子層。在不同實施例中，Co/Pt層可被重複2-10次(包含與5個Pt層交替的5個Co層)，藉以形成10個以上的Co/Pt層。Co層可具有0.1-1nm的厚度且Pt層可具有0.1-1nm的厚度。層314可被包含在有些實施例中，並且包含Ru。層314可包含和圖1的114相同的材料及尺寸。層308’可包含與一或多個Pt子層交替的一或多個Co子層。
在一些實施例中，阻障層307係在層306上。層307可包含與圖1之層105相同的材料尺寸。層307可包含Ta並且可為0.3nm厚。層306包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20。在有些實施例中，層306可為1nm厚。電介質層305係在固定層311與自由層310之間，層305可包含MgO並且可為1nm厚。自由層 310可包含諸如層312、303、304的子層，在有些實施例中，層304包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20，並且可為1.5nm厚。層303(「錨定(anchor)」層)在有些實施例中可包含Mn2RuGa，或者在其他實施例中可包含Mn3Ga。仍在其他實施例中，可包含在有些容量上可包含Mn與Ga兩者之元素的其他合金或組合，Mn與Ga幫助實現穩定性且同時維持阻尼(其保持可接受的寫入電流值)。在各種實施例中，層303之厚度的範圍可從1-5nm。
層312為晶體強化層，有時被稱為「晶種層」或「緩衝層」。晶種層312可包含TiN、CrRu等等。層312可為高度紋理的以促進層303的磊晶生長。考慮沒有層312，可能會難以生長層303於SiO2基板(例如，基板301)上。晶種層312的厚度可介於0-30nm之間，層312幫助促進層303的磊晶生長。層312可為幫助設定層303的磊晶生長之緩衝層。相反於磊晶層303，第一磁鐵層304可為非晶的或多晶的。在實施例中，電介質層305為非磊晶的。蓋層309係在自由層311上。
雖然圖1及2不包含晶體強化晶種層，但是在其他實施例中，他們可被修正，並且包含直接在錨定自由層109、210之下而且與錨定自由層109、210相接觸。
如同本文中所使用的，「磊晶」表示磊晶層為相關於下面層的晶體結構具有一個界定良好的方位之結晶覆蓋層(crystalline overlayer)。相反地，多晶層具有改變尺寸 和方位的晶體。它們的方位可以是隨機的而沒有較佳的方向。
圖3為「倒反堆疊」(具有自由層310在固定層311之下)，其使錨定層303直接位在促進層303的磊晶生長之晶體強化層上。當仍保持與第一金屬層304的直接接觸時這是有可能的。
圖4包含本發明之實施例中的「倒反」STTM堆疊。堆疊400包含在自由層403、405之間的擴散/晶體阻障層404。堆疊400包含包括多個子層的固定層，固定層在基板401上，其可包含Si、SiO2、SiGe等等。在實施例中，層401具有100nm的高度或厚度，底部電極402係在層401的「頂部」上。固定層411為pMTJ的部分，並且包含子層407、408、409、409’、414。如同有關圖3之實施例所述者，層409包含交替的Co和Pt子層。層414可被包含在一些實施例中，並且包含Ru。層409’可包含與一或多個Pt子層交替的一或多個Co子層。在一些實施例中，阻障層408係在層407上。層408可包含Ta並且可為0.3nm厚。層407包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20。在有些實施例中，層407可為1nm厚。電介質層406係在固定層411與自由層413之間。層406可包含MgO並且可為1nm厚。自由層413可包含諸如層412、403、404、405的子層，在有些實施例中，層405包含不同組合的CoFeB，諸如，舉例來說，Co20Fe60B20，並且可為1.5nm厚。層403(「錨定」層) 在有些實施例中可包含Mn2RuGa，或者在其他實施例中可包含Mn3Ga。仍在其他實施例中，可包含在有些容量上可包含Mn與Ga兩者之元素的其他合金或組合，Mn與Ga幫助實現穩定性且同時維持阻尼(其保持可接受的寫入電流值)。層412為晶種層，其包含例如TiN、CrRu等等。層412幫助促進層403的磊晶生長。層412可為幫助設定層403的磊晶生長之晶種/緩衝層。相反於磊晶層403，第一磁鐵層405可為非磊晶的(亦即，非晶的或多晶的)。在實施例中，電介質層406為非磊晶的。擴散/晶體結構阻障層404幫助可包含Ta、W、及/或Cr等，並且幫助防止元素遷移至錨定層403或防止元素自錨定層403遷移入(例如，Mn遷移)。層404可包含和層105相同的材料及尺寸。蓋層410係在自由層411上。層404也可被稱為「間隔層」並且可包含不同元素組成的子層。
圖4為「倒反堆疊」(具有自由層413在固定層411之下)，其使錨定層403直接位在促進層403的磊晶生長之晶體強化層412上。當仍保持與第一金屬層405的直接接觸時這是有可能的。
在實施例中，堆疊在形成之後被退火以促進堆疊之MTJ適當的穿隧磁阻(TMR)。
為了簡潔起見，對於類似層的材料和尺寸並不會一直重複。舉例來說，層211類似於層110且可包含類似的材料和尺寸。其他類似層的配對係如下：109/210、108/208、107/207、106/206、105/205、104’/204’、 114/214、104/204、103/203、102/202、101/201。其他類似層的配對係如下：211/309、204/308、214/314、204’/308’、205/307、206/306、207/305、208/304、210/303、202/302、201/301。其他類似層的配對係如下：309/410、308’/409’、314/414、308/409、307/408、306/407、305/406、304/405、303/403、312/412、302/402、301/401。
本文中所揭示之各種實施例已提出不同形式的MTJ。任何此種的MTJ可被使用於記憶體單元(memory cell)中，其係藉由將MTJ堆疊的一個部份或節點(例如，在圖4的固定層411之上的頂部電極)耦合至位元線而MTJ堆疊的另一個節點(例如，圖4的底部電極402)耦合至切換裝置的源極節點或汲極節點，諸如選擇電晶體。選擇電晶體的源極節點和汲極節點的另一者可被耦合至記憶體單元的源極線。選擇電晶體的閘極可被耦合至字線。此種的記憶體單元可利用MTJ的TMR來儲存記憶體狀態。本文中所提供之實施例提供對記憶體狀態之穩定性的增加，而沒有阻尼和寫入電流之相對應的增加。此種實施例隨後提供更穩定且具有功率效率的記憶體單元，其可以被縮小至例如22nm CD以下。STT記憶體單元可耦合至感測放大器。多個STT記憶體位元單元可操作地互相連接而構成記憶體陣列，其中，記憶體陣列可被結合進非揮發性記憶體裝置中。可了解到選擇電晶體可被連接至MTJ堆疊的頂部電極或底部電極。
圖5包含可包含上述之記憶體單元的系統。圖5包含依據本發明實施例之系統實施例1000的方塊圖。系統1000可包含移動式計算節點，諸如蜂巢式電話、智慧型電話、平板電腦、Ultrabook®、筆記型電腦、膝上型電腦、個人數位助理、及以移動式處理器為基礎的平台。系統1000可包含數以百計或數以千計之上述的記憶體單元並且對系統1000中的記憶體功能係關鍵的，此等記憶體單元的穩定性和功率效率累積於當記憶體單元被大量地部署時，並且提供顯著的性能優點(例如，在較廣的操作溫度範圍中更長的電池壽命、更長的記憶體狀態儲存)給此等計算節點。
所示者為包含第一處理元件1070和第二處理元件1080的多處理器系統1000。雖然兩個處理元件1070和1080被顯示出，要了解到系統1000的實施例也可包含僅一個此種的處理元件。系統1000被繪示為點對點互連系統，其中，經由點對點互連1050來耦合第一處理元件1070和第二處理元件1080。應了解到任何或所有所繪示之互連可被施行為多點匯流排(multi-drop bus)而不是點對點互連。如所示者，處理元件1070和1080可各自為多核心處理器，包含第一和第二處理器核心(亦即，處理器核心1074a及1074b和處理器核心1084a及1084b)。這樣的核心1074a、1074b、1084a、1084b可被組構成執行指令碼。
各處理元件1070、1080可包含至少一個共有的快取 記憶體或記憶體單元，其可包含本文中所述之MTJ。共有的快取記憶體可儲存分別被處理器的一或多個組件(諸如，核心1074a、1074b和1084a、1084b)所利用之資料(例如，指令)。舉例來說，共有的快取記憶體可局部地快取儲存在記憶體1032、1034中的資料，用以被處理器的組件更快速地存取。在一或多個實施例中，共有的快取記憶體可包含一或多個中間層級的快取記憶體，諸如，第2級(L2)、第3級(L3)、第4級(L4)、或其他層級的快取記憶體、最後一級的快取記憶體(LLC)、及/或其組合。
雖然顯示僅有兩個處理元件1070、1080，但是要了解到本發明的範疇不限於此。在其他實施例中，一或多個額外的處理元件可出現於給定的處理器中。或者，處理元件1070、1080的一或多者可為處理器以外的元件，諸如加速器或現場可程式化閘陣列。舉例來說，額外的處理元件可包含和第一處理器1070相同之額外的處理器、和第一處理器1070異質或不對稱之額外的處理器、加速器(諸如，例如，繪圖加速器或數位訊號處理(DSP)單元)、現場可程式化閘陣列、或任何其他的處理元件。就包含架構、微架構、熱、功率耗損特性、等等之優點度量的範圍而論，在處理元件1070、1080之間可以有各種各樣的差異。這些差異可有效地證明它們自己在處理元件1070、1080之中為不對稱和異質的。對於至少一個實施例來說，各種的處理元件1070、1080可位在同一個晶粒 封裝組件中。
第一處理元件1070可另包含記憶體控制邏輯(MC)1072和點對點(P-P)介面1076和1078。類似地，第二處理元件1080可另包含MC 1082和P-P介面1086和1088。MC 1072和1082使處理器耦合至各自的記憶體，亦即，記憶體1032和記憶體1034，其可為局部附接至各自的處理器之主記憶體的部分。記憶體1032、1024可包含本文中所述之MJT/pMJT。雖然MC邏輯1072和1082被繪示為整合入處理元件1070、1080中，對於替換的實施例來說，MC邏輯可為在處理元件1070、1080外之分開的邏輯，而非被整合於其內。
第一處理元件1070和第二處理元件1080可分別經由P-P介面1076、1086透過P-P互連1062、10104而被耦合至I/O子系統1090。如所示者，I/O子系統1090包含P-P介面1094及1098。此外，I/O子系統1090包含介面1092以耦合I/O子系統1090與高性能繪圖引擎1038。在一個實施例中，匯流排可被用來將繪圖引擎1038耦合至I/O子系統1090。或者，點對點互連1039可耦合這些組件。
最終，I/O子系統1090可經由介面1096而被耦合至第一匯流排10110。在一個實施例中，第一匯流排10110可為周邊組件互連(PCI)匯流排，或是諸如PCI Express匯流排或另一個第三代I/O互連匯流排，雖然本發明的範疇不限於此。
如所示者，各種I/O裝置1014、1024可被耦合至第 一匯流排10110，連同匯流排橋接器1018，其可將第一匯流排10110耦合至第二匯流排1020。在一個實施例中，第二匯流排1020可為低針腳數(LPC)匯流排。各種裝置可被耦合至第二匯流排1020，包含例如鍵盤/滑鼠1022、通訊裝置1026(其可依序與電腦網路相通訊)、及資料儲存單元1028(諸如，磁碟機或其他大量儲存裝置)，而在一個實施例中，其可包含碼1030。碼1030可包含指令，用以實施上述方法之一或多者的實施例。此外，聲頻I/O 1024可被耦合至第二匯流排1020。
注意，其他實施例被納入考慮。舉例來說，除了所示之點對電架構，系統可施行多點匯流排或另一此種的通訊拓樸。又，圖5的元件可使用比圖5所示者更多或更少的集成晶片而被二擇一地劃分。例如，現場可程式化閘陣列可以和包含本文中所述之MJT的處理器元件及記憶體共有單一晶圓。
通訊模組可包含，例如，圖4的元件1026、無線通訊介面、天線、OFDM模組、等等。
又，為了簡潔起見，不是每一個層都一直被描述於本文中所述之實施例中。例如，圖1並未描述頂部電極，儘管在一些實施例中，頂部電極可位在蓋層110上。
如同本文中所使用者，「自由」磁性層為儲存計算變量的磁性層。「固定」磁性層為具有固定磁化量(在磁性上比自由磁性層更硬)的磁性層。穿隧阻障層，諸如，穿隧電介質(例如，MgO)或穿隧氧化物，為位於自由磁性 層與固定磁性層之間的一層。固定磁性層可被圖案化已產生輸入和輸出至相關的電路。磁化量可藉由自旋轉移力矩效應而被寫入，且同時使電流通過輸入電極。磁化量可經由TMR效應而被讀取，且同時使電壓施加於輸出電極。在實施例中，電介質層(例如，電介質層406)的角色係用以造成大的磁阻比。磁阻為當兩個鐵磁層具有反平行磁化和具有平行磁化之狀態的電阻時電阻間之差異的比值。
本文中所述之MJT基本上用作為電阻器，其中，經過MTJ之電氣路徑的電阻可存在於兩種電阻性狀態，不是「高」就是「低」，視自由磁性層中與固定磁性層中之磁化的方向或方位而定。在自由磁性層中之自旋方向為下(少數)的情況中，高電阻性狀態存在，其中，在耦合的自由磁性層中與固定磁性層中之磁化的方向實質上相反或互相反平行的。在耦合的自由磁性層中之自旋方向為上(多數)的情況中，低電阻性狀態存在，其中，在耦合的自由磁性層中與固定磁性層中之磁化的方向實質上對齊或互相平行的。要瞭解到有關MTJ之電阻性狀態的術語「低」和「高」係彼此相對的。換言之，高電阻性狀態僅為比低電阻性狀態可偵測到較高的電阻，且反之亦然。因此，隨著電阻上之可偵測到的差異，低電阻性狀態和高電阻性狀態可表示不同的資訊位元(亦即，「0」或「1」)。
耦合的自由磁性層中之磁化的方向經由STT使用自旋極化電流而被切換。電流通常為非極化的(例如，由約 50%的向上自旋電子和約50%的向下自旋電子組成)。自旋極化電流為具有較大數目的向上自旋電子或向下自旋電子的自旋極化電流，其可藉由使電流通過固定磁性層而被產生。來自固定磁性層之自旋極化電流的電子穿隧過穿隧阻障層或電介質層，並且將其自旋角動量轉移至自由磁性層，其中，自由磁性層將會使其磁性方向從反平行定向至固定磁性層的磁性方向或平行。自由磁性層將可藉由使電流反轉而返回到其原始方位。
因此，MTJ可藉由其磁化狀態來儲存單一的資訊位元(亦即，「0」或「1」)。MTJ中所儲存之資訊藉由將電流驅動通過MTJ來予以感測，自由磁性層並不需要電力來保持其磁性方位。就此而論，當至裝置之電力被去除時，保存MTJ的狀態。因此，由堆疊100、200、300、或400所組成的STT記憶體位元單元在實施例中為非揮發性的。
本文中所提出之各種實施例包含半導體基板，這樣的基板可為大塊半導體材料，其為晶圓的部分。在實施例中，半導體基板為大塊半導體材料，其為從晶圓切單出(singulate)之晶片的部分。在實施例中，半導體基板為半導體材料，其係形成於絕緣體之上，諸如，絕緣體上半導體(SOI)基板。在實施例中，半導體基板為諸如鰭部之突出的結構，其延伸於大塊半導體材料之上。
下面的範例係有關進一步實施例。
範例1包含一種設備，包括：基板；磁性穿隧接面 (MTJ)，包括固定層及介於該固定層與該基板之間的第一和第二自由層；直接接觸該第二自由層的晶種層；以及介於該第一與第二自由層之間的阻障層，其中，(a)該第一自由層為非磊晶的且包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層為磊晶的且包含錳(Mn)及鎵(Ga)。
舉例來說，第二自由層包含Mn2RuxGa(x=0.2至1.0)、Mn2Ga、Mn3Ga、Mn2-xGax，及其合金。
在範例2中，範例1的專利標的可選項性地包含其中，該阻障層包含鉭(Ta)、鎢(W)、及鉻(Cr)的至少其中一者，並且該阻障層直接接觸該第一與第二自由層兩者。
在範例3中，範例1-2的專利標的可選項性地包含直接接觸該第一自由層之頂面的電介質層，其中，該第一自由層的底面直接接觸該阻障層。
在範例4中，範例1-3的專利標的可選項性地包含其中，該固定層包含包括Co之子層和包括鉑(Pt)之另一子層。
在範例5中，範例1-4的專利標的可選項性地包含包括介於該第二自由層與該基板之間的底部電極。
在範例6中，範例1-5的專利標的可選項性地包含蓋層，其中，該固定層係介於該蓋層與該電介質層之間。
在範例7中，範例1-6的專利標的可選項性地包含包含Co、Fe、及B之額外的固定層，其中，該額外的固定 層係介於該固定層與該電介質層之間。
在範例8中，範例1-7的專利標的可選項性地包含包括介於該固定層與該額外的固定層間之額外的阻障層。
在範例9中，範例1-8的專利標的可選項性地包含其中，該第二自由層包含釕(Ru)。
在範例10中，範例1-9的專利標的可選項性地包含其中，該第二自由層包含另包含該Mn和該Ga的合金。
在範例11中，範例1-10的專利標的可選項性地包含其中，(a)該第一自由層包含從該第一自由層之頂面到該第一自由層之底面的厚度，以及(b)該MTJ為基於該厚度之垂直的MTJ。
在範例12中，範例1-11的專利標的可選項性地包含其中，該晶種層包含鈦(Ti)、氮(N)、鉻(Cr)、及釕(Ru)的至少其中一者。
範例13包含基板；以及垂直的磁性穿隧接面(pMTJ)，包括固定層及第一和第二自由層，其中，(a)該第一自由層包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層為磊晶的且包含錳(Mn)及鎵(Ga)。
在範例14中，範例13的專利標的可選項性地包含其中，該第一和第二自由層係介於該固定層與該基板之間。
在範例15中，範例13-14的專利標的可選項性地包含介於該第一與第二自由層之間的阻障層，其中，該阻障層包含鉭(Ta)和鎢(W)的至少其中一者。
在範例16中，範例13-15的專利標的可選項性地包含直接接觸該第一自由層之頂面的電介質層，其中，該第一自由層的底面直接接觸該阻障層。
在範例17中，範例13-16的專利標的可選項性地包含介於該第二自由層與該基板之間的底部電極，其中，該固定層包含Co和鉑(Pt)。
在範例18中，範例13-17的專利標的可選項性地包含包含Co、Fe、及B之額外的固定層，其中，該額外的固定層係介於該固定層與該電介質層之間。
在範例19中，範例13-18的專利標的可選項性地包含介於該固定層與該額外的固定層間之額外的阻障層。
範例20包含基板；自旋轉移力矩記憶體(STTM)，包含包括固定層及第一和第二自由層之磁性穿隧接面(pMTJ)；頂部和底部電極；以及電晶體，係耦合至該頂部和底部電極的其中一者、源極線、及字線，其中，(a)該第一自由層包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層包含錳(Mn)及鎵(Ga)。
在範例21中，範例20的專利標的可選項性地包含其中，該第一和第二自由層係介於該固定層與該基板之間。
在範例22中，範例20-21的專利標的可選項性地包含介於該第一與第二自由層之間的阻障層，其中，該阻障層包含鉭(Ta)和鎢(W)的至少其中一者。
在範例23中，範例20-22的專利標的可選項性地包 含包括移動式計算節點，其包含包括MTJ之非揮發性記憶體。
範例24包含一種設備，包括：基板；自旋轉移力矩記憶體(STTM)，包含包括固定層及第一和第二自由層之磁性穿隧接面(MTJ)；頂部和底部電極；以及電晶體，係耦合至該頂部和底部電極的其中一者、源極線、及字線，其中，(a)該第一自由層包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層包含錳(Mn)及鎵(Ga)。
本發明之實施例的前述內容已經為了舉例和說明的目的而被提出，並非想要窮盡式地或將發明限定於所揭示的精確形式。下面的說明和申請專利範圍包含諸如左、右、頂部、底部、在其之上、在其之下、上面的、下面的、第一、第二等等的用語，其係僅用於做說明性的目的而不是做限制性的建構。舉例來說，指定相對垂直位置的用語指的是其中基板或積體電路的裝置側為該基板的「頂部」表面的情況；基板可真的在任何方位上，使得基板的「頂部」側在標準的地面參考架構上可「底部」側，並且仍落在用語「頂部」的意義內。如同本文中(包含申請專利範圍)所使用之用語「在其上」並非表示在第二層「上」的第一層係直接在第二層上並且立即與第二層相接觸，除非這樣的情形被特別陳述出；可以有第三層或其他結構在第一層與第一層上的第二層之間。本文中所述之裝置或物件的實施例可被製造、使用、或運送於許多位置和方位中， 習於相關技藝者可領會到按照上面的教示而可以有許多的修正和改變，習於相關技藝者將會知道用於附圖中所示之各種組件之各種的等同組合及替換。因此，想要藉由所附加的申請專利範圍而不是藉由文中的詳細說明來限定本發明的範疇。
100‧‧‧堆疊
101‧‧‧基板
102‧‧‧底部電極
103‧‧‧層
104‧‧‧子層
104’‧‧‧子層
105‧‧‧子層
106‧‧‧子層
107‧‧‧電介質層
108‧‧‧層
109‧‧‧層
110‧‧‧層
111‧‧‧蓋層
112‧‧‧自由層
114‧‧‧層

Claims (23)

  1. 一種設備，包括：基板；磁性穿隧接面(MTJ)，包括固定層及介於該固定層與該基板之間的第一和第二自由層；直接接觸該第二自由層的晶種層；以及介於該第一與第二自由層之間的阻障層，其中，(a)該第一自由層為非磊晶的且包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層為磊晶的且包含錳(Mn)及鎵(Ga)。
  2. 如申請專利範圍第1項之設備，其中，該阻障層包含鉭(Ta)、鎢(W)、鉬(Mo)、鉿(Hf)、釩(V)、鋯(Zr)、及鉻(Cr)的至少其中一者，並且該阻障層直接接觸該第一與第二自由層兩者。
  3. 如申請專利範圍第2項之設備，另包括直接接觸該第一自由層之頂面的電介質層，其中，該第一自由層的底面直接接觸該阻障層。
  4. 如申請專利範圍第3項之設備，其中，該固定層包含包括Co之子層和包括鉑(Pt)之另一子層。
  5. 如申請專利範圍第4項之設備，包括介於該第二自由層與該基板之間的底部電極。
  6. 如申請專利範圍第5項之設備，包括蓋層，其中，該固定層係介於該蓋層與該電介質層之間。
  7. 如申請專利範圍第6項之設備，包括包含Co、 Fe、及B之額外的固定層，其中，該額外的固定層係介於該固定層與該電介質層之間。
  8. 如申請專利範圍第7項之設備，包括介於該固定層與該額外的固定層間之額外的阻障層。
  9. 如申請專利範圍第2項之設備，其中，該第二自由層包含釕(Ru)。
  10. 如申請專利範圍第2項之設備，其中，該第二自由層包含另包含該Mn和該Ga的合金。
  11. 如申請專利範圍第1項之設備，其中，(a)該第一自由層包含從該第一自由層之頂面到該第一自由層之底面的厚度，以及(b)該MTJ為基於該厚度之垂直的MTJ。
  12. 如申請專利範圍第1項之設備，其中，該晶種層包含鈦(Ti)、氮(N)、鉻(Cr)、及釕(Ru)的至少其中一者。
  13. 一種設備，包括：基板；以及垂直的磁性穿隧接面(pMTJ)，包括固定層及第一和第二自由層，其中，(a)該第一自由層包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層為磊晶的且包含錳(Mn)及鎵(Ga)。
  14. 如申請專利範圍第13項之設備，其中，該第一和第二自由層係介於該固定層與該基板之間。
  15. 如申請專利範圍第13項之設備，包括介於該第一與第二自由層之間的阻障層，其中，該阻障層包含鉭(Ta)和鎢(W)的至少其中一者。
  16. 如申請專利範圍第15項之設備，包括直接接觸該第一自由層之頂面的電介質層，其中，該第一自由層的底面直接接觸該阻障層。
  17. 如申請專利範圍第13項之設備，包括介於該第二自由層與該基板之間的底部電極，其中，該固定層包含Co和鉑(Pt)。
  18. 如申請專利範圍第17項之設備，包括包含Co、Fe、及B之額外的固定層，其中，該額外的固定層係介於該固定層與該電介質層之間。
  19. 如申請專利範圍第18項之設備，包括介於該固定層與該額外的固定層間之額外的阻障層。
  20. 一種設備，包括：基板；自旋轉移力矩記憶體(STTM)，包含包括固定層及第一和第二自由層之磁性穿隧接面(MTJ)；頂部和底部電極；以及電晶體，係耦合至該頂部和底部電極的其中一者、源極線、及字線，其中，(a)該第一自由層包含鈷(Co)、鐵(Fe)、及硼(B)，以及(b)該第二自由層包含錳(Mn)及鎵(Ga)。
  21. 如申請專利範圍第20項之設備，其中，該第一和第二自由層係介於該固定層與該基板之間。
  22. 如申請專利範圍第21項之設備，包括介於該第一與第二自由層之間的阻障層，其中，該阻障層包含鉭(Ta)和鎢(W)的至少其中一者。
  23. 如申請專利範圍第20項之設備，包括移動式計算節點，其包含包括所述MTJ之非揮發性記憶體。
TW105115993A 2015-06-26 2016-05-23 具有減少之切換電流的垂直磁性記憶體 TW201724595A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/037945 WO2016209257A1 (en) 2015-06-26 2015-06-26 Perpendicular magnetic memory with reduced switching current

Publications (1)

Publication Number Publication Date
TW201724595A true TW201724595A (zh) 2017-07-01

Family

ID=57585924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115993A TW201724595A (zh) 2015-06-26 2016-05-23 具有減少之切換電流的垂直磁性記憶體

Country Status (6)

Country Link
US (1) US10522739B2 (zh)
EP (1) EP3314674A4 (zh)
KR (1) KR102384258B1 (zh)
CN (1) CN107667438B (zh)
TW (1) TW201724595A (zh)
WO (1) WO2016209257A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684294B (zh) * 2017-08-28 2020-02-01 南韓商三星電子股份有限公司 磁性接面及提供所述磁性接面的方法和磁性記憶體

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169622B1 (ko) 2018-01-17 2020-10-26 한양대학교 산학협력단 메모리 소자
WO2019143052A1 (ko) * 2018-01-17 2019-07-25 한양대학교 산학협력단 메모리 소자
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
KR102117393B1 (ko) * 2019-11-05 2020-06-01 한양대학교 산학협력단 멀티 비트 수직 자기 터널링 접합에 기반한 메모리 소자
CN112885960B (zh) * 2019-11-29 2022-08-23 浙江驰拓科技有限公司 Mtj器件

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847510B2 (en) 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
JP2005036293A (ja) * 2003-07-17 2005-02-10 Hitachi Metals Ltd 反強磁性合金および反強磁性合金を用いた磁気デバイス
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7342277B2 (en) 2005-11-21 2008-03-11 Intel Corporation Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7572645B2 (en) 2006-11-15 2009-08-11 Everspin Technologies, Inc. Magnetic tunnel junction structure and method
US7683447B2 (en) 2007-09-12 2010-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM device with continuous MTJ tunnel layers
US8634231B2 (en) 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US9159910B2 (en) 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US20100320550A1 (en) * 2009-06-23 2010-12-23 International Business Machines Corporation Spin-Torque Magnetoresistive Structures with Bilayer Free Layer
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) * 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
SG175482A1 (en) 2010-05-04 2011-11-28 Agency Science Tech & Res Multi-bit cell magnetic memory with perpendicular magnetization and spin torque switching
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US20120241878A1 (en) * 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US8785966B2 (en) 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
JP5982794B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
KR101624815B1 (ko) 2011-12-19 2016-05-26 인텔 코포레이션 반금속을 갖는 스핀 전달 토크 메모리(sttm) 장치, 및 장치 기록 및 판독 방법
US8804413B2 (en) * 2012-02-07 2014-08-12 Qualcomm Incorporated Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
JP5480321B2 (ja) 2012-03-21 2014-04-23 株式会社東芝 磁気メモリ及びその製造方法
US8913422B2 (en) 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US8786040B2 (en) 2012-12-21 2014-07-22 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
TWI643367B (zh) * 2013-02-27 2018-12-01 南韓商三星電子股份有限公司 形成磁性裝置的自由層的材料組成、自由層與磁性元件
TWI501224B (zh) * 2013-03-07 2015-09-21 Nat Univ Tsing Hua 磁性電子裝置及其製造方法
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
JP6119051B2 (ja) * 2013-08-02 2017-04-26 株式会社東芝 磁気抵抗素子および磁気メモリ
US20150091110A1 (en) 2013-09-27 2015-04-02 Charles C. Kuo Perpendicular Spin Transfer Torque Memory (STTM) Device with Coupled Free Magnetic Layers
US20150129996A1 (en) * 2013-11-12 2015-05-14 Samsung Electronics Co., Ltd. Method and system for providing a top pinned layer perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US9236564B2 (en) * 2013-12-11 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing an engineered magnetic layer including Heusler layers and an amorphous insertion layer
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684294B (zh) * 2017-08-28 2020-02-01 南韓商三星電子股份有限公司 磁性接面及提供所述磁性接面的方法和磁性記憶體

Also Published As

Publication number Publication date
CN107667438A (zh) 2018-02-06
EP3314674A4 (en) 2019-02-27
EP3314674A1 (en) 2018-05-02
CN107667438B (zh) 2021-09-07
KR102384258B1 (ko) 2022-04-07
WO2016209257A1 (en) 2016-12-29
US10522739B2 (en) 2019-12-31
KR20180022837A (ko) 2018-03-06
US20180301619A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
US10832749B2 (en) Perpendicular magnetic memory with symmetric fixed layers
US10832847B2 (en) Low stray field magnetic memory
TW201724595A (zh) 具有減少之切換電流的垂直磁性記憶體
KR102297275B1 (ko) Psttm mtj 구성에서 자기 확산 배리어들 및 필터
JP5796349B2 (ja) 記憶素子の製造方法
US11031544B2 (en) Memory device with superparamagnetic layer
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
KR20190087943A (ko) 메모리 소자
CN107454986A (zh) 存储器件
US9299916B2 (en) Memory element and memory device
TWI643367B (zh) 形成磁性裝置的自由層的材料組成、自由層與磁性元件
US10340443B2 (en) Perpendicular magnetic memory with filament conduction path
WO2013080437A1 (ja) 記憶素子、記憶装置
TW202401863A (zh) 磁性隨機存取記憶體（mram）堆疊、製造mram堆疊的方法及mram陣列