TWI501224B - 磁性電子裝置及其製造方法 - Google Patents

磁性電子裝置及其製造方法 Download PDF

Info

Publication number
TWI501224B
TWI501224B TW102108136A TW102108136A TWI501224B TW I501224 B TWI501224 B TW I501224B TW 102108136 A TW102108136 A TW 102108136A TW 102108136 A TW102108136 A TW 102108136A TW I501224 B TWI501224 B TW I501224B
Authority
TW
Taiwan
Prior art keywords
layer
electronic device
cobalt
metal oxide
magnetic electronic
Prior art date
Application number
TW102108136A
Other languages
English (en)
Other versions
TW201435867A (zh
Inventor
Chih Huang Lai
Ding Shuo Wang
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW102108136A priority Critical patent/TWI501224B/zh
Priority to US14/063,301 priority patent/US9123887B2/en
Publication of TW201435867A publication Critical patent/TW201435867A/zh
Priority to US14/807,298 priority patent/US9466786B2/en
Application granted granted Critical
Publication of TWI501224B publication Critical patent/TWI501224B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

磁性電子裝置及其製造方法
本發明係關於一種磁性電子裝置及其製造方法，特別關於一種可調整自由層之磁性質的磁性電子裝置及其製造方法。
磁性隨機存取記憶體(Magnetic random access memory,MRAM)的概念是由德國Pual Drude研究所的物理學家Andreas Neyc和他的同事們共同提出，相較於Static Random Access Memory,SRAM)與動態隨機存取記憶體(Dynamic Random Accrss Memory，DRAM)，由於MRAM的讀取方式主要是依靠外加磁場所引起的磁性極化的方向不同，引起電阻的大小所造成的電位變化來判別“0”與“1”的訊號，以作為存取的技術，所以當需要存取時，才通以電流來改變極化方向，故又稱為是「非揮發性記憶體」。另外，由於SRAM與DRAM需要週期性的通以電流來保持其資料，當電流中斷時，記錄就會消失，因此又稱為「揮發性記憶體」。由於要持續地通以電流，所以SRAM與DRAM會產生許多的廢熱，進而造成電腦溫度的上升及電力上的浪費。因此，磁性隨機存取記憶體具有相當大的使用潛力。
早期MRAM的位元是利用異向性磁阻(anisotropic magnetoresistance，AMR)的特性來製作，不過其訊號相當小，不符合實際應用需求，直到發現了巨磁阻(Giant Magnetoresistance,GMR)以及穿隧式磁阻(Tunneling magnetoresistance，TMR)之後，由於訊號能夠大幅提升，MRAM才真正蓬勃發展。而目前常見用於磁性穿隧接合元件(Magnetic tunneling junction,MTJ)中的材料為超高真空濺鍍法製備之鈷鐵硼(CoFeB，即鐵磁層)及氧化鎂(即絕緣層)的結構，由於非晶的鈷鐵硼在退火後能與氧化鎂的接面形成相當好的(001)優選取向而有相當大的磁阻率，同時製程相對於磊晶製程來說簡單許多，故適合大量製造生產，因此已成為水平式磁記憶體所使用的主流材料。由於具垂直磁異向性的材料系統具有較高的紀錄密度及理論上較小的翻轉電流密度，比起水平式的元件更適合應用，因此為目前研究開發者主要關注的方向之一。
自2010年日本東北大學H.Ohno團隊發表具有垂直異向之鈷鐵硼/氧化鎂磁性穿隧接合後，由於此物系相較於其他具垂直異向性(Perpendicular Anisotropy)的競爭者(如鈷系多層膜或L10序化合金等)，在界面連接處具有極好的(001)優選取向(Texturing)而具有極高的磁阻率，故成為最有機會真正應用在垂直式MARM的材料。然而，鈷鐵硼的厚度必須限制在1.5奈米(nm)以下才能保有垂直異向性。目前已知文獻中的數據已達約1000emu/cc，即便在此厚度下其磁異向性能仍略顯不足。另外，已知文獻中頂多達到室溫時熱擾的40倍左右，其熱穩定性(thermal stability)也相對不足，因此限制其應用性。
因此，如何提供一種磁性電子裝置及其製造方法，可提高鈷鐵硼 層/氧化層雙層結構之飽和磁化量及垂直異向性，並可大幅提升鈷鐵硼層(磁性層)的熱穩定性，已成為重要課題之一。
有鑑於上述課題，本發明之目的為提供一種可提高鈷鐵硼層/氧化層雙層結構之飽和磁化量及垂直異向性，並可大幅提升鈷鐵硼層(磁性層)的熱穩定性之磁性電子裝置及其製造方法。
為達上述目的，本發明提出一種磁性電子裝置包括一基板、一緩衝層、一第一鈷鐵硼層、一第一金屬氧化層以及一覆蓋層。緩衝層設置於基板之上。第一鈷鐵硼層設置於緩衝層之上。第一金屬氧化層設置於第一鈷鐵硼層之上。覆蓋層設置於第一金屬氧化層之上，並覆蓋於第一金屬氧化層之上。
為達上述目的，本發明更提出一種磁性電子裝置的製造方法包括提供一基板、形成一緩衝層基板之上、形成一第一鈷鐵硼層於緩衝層之上、形成一第一金屬氧化層於第一鈷鐵硼層之上、形成一覆蓋層於第一金屬氧化層之上，並覆蓋於第一金屬氧化層之上，以及進行一快速升溫退火製程。
在本發明之一實施例中，緩衝層之材質包含鉑、鈀、鉭、或其組合。
在本發明之一實施例中，覆蓋層之材質包含鎂、鋁、鈦、或其組合。
在本發明之一實施例中，覆蓋層的厚度係介於1奈米至6奈米之間。
在本發明之一實施例中，磁性電子裝置係經由一快速升溫退火製程。
在本發明之一實施例中，快速升溫退火製程的溫度係介於300℃至400℃之間，持溫時間為5分鐘。
承上所述，因本發明之磁性電子裝置及其製造方法中，係透過一覆蓋層形成於第一金屬氧化層之上，並覆蓋於第一金屬氧化層之上。藉此，高反應性的覆蓋層可收容擴散出來多餘的氧原子及錋原子，因此可提高鈷鐵硼層/氧化層雙層結構之飽和磁化量及垂直異向性，並可大幅提升鈷鐵硼層(磁性層)的熱穩定性。
1、1a~1d‧‧‧磁性電子裝置
11‧‧‧基板
12‧‧‧第一鈷鐵硼層
13‧‧‧第一金屬氧化層
14‧‧‧覆蓋層
15‧‧‧第二金屬氧化層
16‧‧‧第二鈷鐵硼層
17‧‧‧鐵磁層
18‧‧‧反鐵磁層
B、B1、B2‧‧‧緩衝層
RTA‧‧‧快速升溫退火
S01~S09‧‧‧步驟
圖1A為依據本發明較佳實施例之一種磁性電子裝置的示意圖。
圖1B為依據本發明較佳實施例之磁性電子裝置之另一實施態樣的示意圖。
圖2A至圖2C分別為本發明磁性電子裝置之第一鈷鐵硼層與第一金屬氧化層之雙層結構經不同的後處理時，其In-plane(IP)及out-of-plane(OOP)的磁滯曲線圖。
圖2D及圖2E分別為本發明磁性電子裝置於不同的退火溫度處理後，其飽和磁化量及垂直異向場隨不同退火溫度變化趨勢圖。
圖3A至圖3C分別為本發明不同實施例之磁性電子裝置的示意圖。
圖4為本發明較佳實施例之磁性電子裝置的製造方法的流程示意圖。
圖5A至圖5D為本發明之磁性電子裝置的製造過程示意圖。
圖6為本發明之磁性電子裝置的另一製造過程示意圖。
以下請參照相關圖式，說明依本發明較佳實施例之磁性電子裝置及其製造方法，其中相同的元件將以相同的參照符號加以說明。
請參照圖1A所示，其係為依據本發明較佳實施例之一種磁性電子裝置1的示意圖。
磁性電子裝置1包括一基板11、一緩衝層B、一第一鈷鐵硼層12、一第一金屬氧化層13以及一覆蓋層14。於此，磁性電子裝置1可應用於一記憶體或一磁場感測器。其中，記憶體例如為磁性隨機存取記憶體(Magnetic Random Access Memory,MRAM)或賽道記憶體(Racetrack Memory)，而磁場感測器例如可應用於地磁感測電路之磁場感測器。在本實施例中，磁性電子裝置1的結構係應用於賽道記憶體或磁場感測器。
基板11的材質包含矽或二氧化矽，且例如但不限於為玻璃，而第一鈷鐵硼層12設置於基板11之上。在本實施例中，係先於基板11上形成一層緩衝層B之後，再將第一鈷鐵硼層12形成於緩衝層B上，使緩衝層B夾置於第一鈷鐵硼層12與基板11之間。於此，緩衝層B的材質可包含鉑(Pt)金屬、鈀(Pd)金屬或鉭(Ta)金屬，而第一鈷鐵硼層12係為一磁性層(或稱為自由層)。
第一金屬氧化層13設置於第一鈷鐵硼層12之上。其中，第一金屬氧化層13的特性為絕緣性佳、無空洞，並可避免造成第一鈷鐵硼層12與覆蓋層14之間的短路。另外，第一金屬氧化層13的連接界面的粗糙度小，且具有極佳的熱穩定性。其中，第一金屬氧化層13(或可稱穿隧絕緣層)的材料例如為氧化鎂(MgO)或氧化鋁(AlOx)。於此，係以氧化鎂為例。
覆蓋層14設置於第一金屬氧化層13之上，並覆蓋於第一金屬氧化層13之上。在本實施例中，覆蓋層14係直接設置於第一金屬氧化層13上，使覆蓋層14可直接接觸並覆蓋第一金屬氧化層13的上表面。不過，在其它的實施例中，如圖1B所示，於另一磁性電子裝置1a中，也可於覆蓋層14與第一金屬氧化層13之間設置另一緩衝層B1，使緩衝層B1夾置於覆蓋層14與第一金屬氧化層13之間。其中，覆蓋層14可包含高活性的金屬或合金，並可為一層或多層結構，且其材質例如可包含鎂、鋁、鈦，或其組合。於此，係以鋁為例。另外，覆蓋層14的厚度係可介於1奈米(nm)至6奈米之間。
請再參照圖1A所示，當覆蓋層14設置並覆蓋於第一金屬氧化層13之上時，需再經過一快速升溫退火(Rapid thermal annealing,RTA)製程。換言之，係將具有覆蓋層14之磁性電子裝置1(或1a)於真空環境下升溫至所需的退火溫度，並持溫一段時間後，再降至常溫。於此，退火溫度可介於攝氏300℃至400℃之間，較佳者為360℃，而持溫時間可為1秒鐘至5分鐘之間，本實施例係以5分鐘為例。
由於形成第一金屬氧化層13時可能會造成第一鈷鐵硼層12的磁性質被破壞，因此於快速升溫退火製程時，第一鈷鐵硼層12中多餘的氧原子及錋原子會進行擴散，當多餘的氧原子及錋原子會經由第一金屬氧化層13(氧化鎂)擴散到覆蓋層14時，高反應性的覆蓋層14會收容此多餘的氧原子及錋原子，而使得第一鈷鐵硼層12的磁性質被破壞區域被適當地修復，因此可提高第一鈷鐵硼層12的飽和磁化量及異向性，並可大幅提升第一鈷鐵硼層12(磁性層 )的熱穩定性。其中，覆蓋層14的厚度越大時具有較高的磁化量及異向性。在本實施例中，當覆蓋層(例如鋁金屬)14的厚度為5奈米(nm)時，磁性電子裝置1(或1a)經快速升溫退火後可達到最佳的飽和磁化量及垂直異向性。於此，飽和磁化量MS可達1600emu/cc，而垂直異向性場(Perpendicular Anisotropy Field)HL可達4000Oe，以下將再進一步說明。
請分別參照圖2A至圖2C所示，其分別為本發明磁性電子裝置1(或1a)之第一鈷鐵硼層12與第一金屬氧化層13之雙層結構經不同的後處理時，其In-plane(IP)及out-of-plane(OOP)的磁滯(hysteresis)曲線圖。其中，圖2A為沒有設置覆蓋層14及無退火製程之磁滯曲線，圖2B為沒有設置覆蓋層14，但經升溫退火製程(360℃、5分鐘)後之磁滯曲線，而圖2C為設置覆蓋層14(以鋁金屬5nm為例)且經退火製程(360℃、5分鐘)後之磁滯曲線。
比較圖2A、圖2B及圖2C可發現，於圖2C中，具有覆蓋層14且經退火過程後的磁性電子裝置具有相當高的飽和磁化量。另外，由in-plane(IP)及out-of-plane(OOP)兩不同方向量測得的磁滯曲線可知，其垂直異向性相較於圖2A及圖2B之樣品有大幅度的提升。
另外，請分別參照圖2D及圖2E所示，其分別為本發明磁性電子裝置1於不同的退火溫度處理後，其飽和磁化量及垂直異向場隨不同退火溫度變化趨勢圖。
如圖2D所示，當退火溫度大於350度以上時可具有相當高的飽和 磁化量。另外，如圖2E所示，當退火溫度大於360度以上者，其異向性場反而下降。因此，本發明係取退火溫度為360℃，而持溫時間為5分鐘，使磁性電子裝置1(或1a)達到最佳的飽和磁化量及垂直異向性場(Perpendicular Anisotropy Field)。其中，飽和磁化量MS可達1600emu/cc，而垂直異向性場可達4000Oe。
另外，請分別參照圖3A至圖3C所示，其分別為本發明不同實施例之磁性電子裝置1b~1d的示意圖。於此，磁性電子裝置1b~1d的結構可應用於MRAM記憶體。
如圖3A所示，磁性電子裝置1b與磁性電子裝置1主要的不同在於，磁性電子裝置1b更包括一第二金屬氧化層15、一第二鈷鐵硼層16及一緩衝層B2。其中，第二金屬氧化層(如氧化鎂)15設置於覆蓋層14之上，第二鈷鐵硼層16設置於第二金屬氧化層15之上，而緩衝層(如鈀)B2設置於第二鈷鐵硼層16上，使第二鈷鐵硼層16夾置於第二金屬氧化層15及緩衝層B2之間。其中，不同的第二鈷鐵硼層16的厚度可改變磁性電子裝置1b單方向磁滯曲線偏移，並使電流的差異變大。此外，磁性電子裝置1b的其它技術特徵可參照磁性電子裝置1的相同元件，不再贅述。
另外，如圖3B所示，磁性電子裝置1c與磁性電子裝置1主要的不同在於，磁性電子裝置1c更可包括一鐵磁層(Ferromagnet,FM)17，鐵磁層17設置於第二鈷鐵硼層16之上，使得鐵磁層17夾置於第二鈷鐵硼層16及緩衝層B2之間。於此，鐵磁層17可為一層或多層結構，並可包括鈷金屬或鉑金屬，或其組合。於此，並不限定。其中，第二鈷鐵硼層16及鐵磁層17亦可改變磁性電子裝置1c 單方向磁滯曲線偏移，並使電流的差異變大。此外，磁性電子裝置1c的其它技術特徵可參照磁性電子裝置1b的相同元件，不再贅述。
此外，如圖3C所示，磁性電子裝置1d與磁性電子裝置1c主要的不同在於，磁性電子裝置1d更可包括一反鐵磁層(Anti-ferromagnetic layer,AFM)18，反鐵磁層18設置於鐵磁層17之上，使得反鐵磁層18夾置於鐵磁層17及緩衝層B2之間。於此，反鐵磁層18可包含銥錳合金(IrMn)或鉑錳合金(PtMn)，並不加以限定。其中，鐵磁層17和反鐵磁層18的界面間可形成交換耦合(Exchange coupling)現象，引起單方向磁滯曲線偏移，使電流的差異變大。另外，第二鈷鐵硼層16、鐵磁層17及反鐵磁層18可提升磁性電子裝置1d的熱穩定性及其穿隧式磁阻。此外，磁性電子裝置1d的其它技術特徵可參照磁性電子裝置1c的相同元件，不再贅述。
另外，請分別參照圖3A至圖3C、圖4及圖5A至圖5D所示，其中，圖4為本發明較佳實施例之磁性電子裝置的製造方法的流程示意圖，而圖5A至圖5D為本發明之磁性電子裝置的製造過程示意圖。
磁性電子裝置的製造方法包括步驟S01至步驟S06。
首先，如圖5A所示，步驟S01為提供一基板11。接著，進行步驟S02：形成一緩衝層B於基板11之上。另外，再進行步驟S03：形成一第一鈷鐵硼層12於緩衝層B之上，使緩衝層B夾置於第一鈷鐵硼層12與基板11之間。
接著，如圖5B所示，進行步驟S04，係形成一第一金屬氧化層13 於第一鈷鐵硼層12之上。於此，第一金屬氧化層13的材料係以氧化鎂為例。其中，可先於第一鈷鐵硼層12上鍍製一層鎂金屬薄膜後，再以氧電漿(plasma)進行氧化，或是以射頻電漿直接轟擊陶瓷氧化鎂靶極形成氧化鎂薄膜，以形成第一金屬氧化層13。
接著，如圖5C所示，進行步驟S05，係形成一覆蓋層14於第一金屬氧化層13之上，並覆蓋於第一金屬氧化層13之上。於此，覆蓋層14係直接形成於第一金屬氧化層13上，使覆蓋層14可直接接觸並覆蓋第一金屬氧化層13的上表面。其中，覆蓋層14之材質包含鎂、鋁、鈦、或其組合，且覆蓋層14的厚度係介於1奈米至6奈米之間。於此，係以鋁金屬，而厚度為5nm為例。
另外，如圖5D所示，進行步驟S06，係進行一快速升溫退火製程，以完成磁性電子裝置1。其中，快速升溫退火製程的溫度係可介於300℃至400℃之間，而持溫時間可為1秒鐘至5分鐘之間。於此，溫度係以360℃，而持溫時間為5分鐘為例。
另外，請參照圖6所示，其為本發明之磁性電子裝置的另一製造過程示意圖。
如圖6所示，製造方法更可包括步驟S07，如圖3A所示，係形成一第二金屬氧化層15於覆蓋層14之上，及形成一第二鈷鐵硼層16於第二金屬氧化層15之上。其中，第二金屬氧化層(如氧化鎂)15形成於覆蓋層14之上，第二鈷鐵硼層16係形成於第二金屬氧化層15之上，之後，再形成一緩衝層(如鈀)B2於第二鈷鐵硼層16上，使得第二鈷鐵硼層16夾置於第二金屬氧化層15及緩衝層B2之間，以完成磁性電子裝置1b。
接著，如圖3B所示，製造方法更可包括步驟S08，係形成一鐵磁層17於第二鈷鐵硼層16之上。於此，鐵磁層17係形成於第二鈷鐵硼層16之上，使得鐵磁層17夾置於第二鈷鐵硼層16及一緩衝層B2之間，以完成磁性電子裝置1c。其中，鐵磁層17可為一層或多層結構，並可包括鈷金屬或鉑金屬，或其組合。
最後，如圖3C所示，製造方法更可包括步驟S09，係形成一反鐵磁層18於鐵磁層17之上。於此，反鐵磁層18係形成於鐵磁層17之上，使得反鐵磁層18夾置於鐵磁層17及一緩衝層B2之間，以完成磁性電子裝置1d。其中，反鐵磁層18可包含銥錳合金(IrMn)或鉑錳合金(PtMn)，於此，並不限定。
此外，本發明磁性電子裝置的製造方法的其它技術特徵可參照上述，不再贅述。
綜上所述，因本發明之磁性電子裝置及其製造方法中，係透過一覆蓋層形成於第一金屬氧化層之上，並覆蓋於第一金屬氧化層之上。藉此，高反應性的覆蓋層可收容擴散出來多餘的氧原子及錋原子，因此可提高鈷鐵硼層/氧化層雙層結構之飽和磁化量及垂直異向性，並可大幅提升鈷鐵硼層(磁性層)的熱穩定性。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
1‧‧‧磁性電子裝置
11‧‧‧基板
12‧‧‧第一鈷鐵硼層
13‧‧‧第一金屬氧化層
14‧‧‧覆蓋層
B‧‧‧緩衝層

Claims (10)

  1. 一種磁性電子裝置，包括：一基板；一緩衝層，設置於該基板之上；一第一鈷鐵硼層，設置於該緩衝層之上；一第一金屬氧化層，設置於該第一鈷鐵硼層之上；以及一覆蓋層，設置於該第一金屬氧化層上，且該覆蓋層直接接觸並覆蓋該第一金屬氧化層之上表面。
  2. 如申請專利範圍第1項所述之磁性電子裝置，其中該緩衝層之材質包含鉑、鈀、鉭、或其組合。
  3. 如申請專利範圍第1項所述之磁性電子裝置，其中該覆蓋層之材質包含鎂、鋁、鈦、或其組合。
  4. 如申請專利範圍第1項所述之磁性電子裝置，其中該覆蓋層的厚度係介於1奈米至6奈米之間。
  5. 如申請專利範圍第1項所述之磁性電子裝置，其係經由一快速升溫退火製程。
  6. 如申請專利範圍第5項所述之磁性電子裝置，其中該快速升溫退火製程的溫度係介於300℃至400℃之間，持溫時間為5分鐘。
  7. 一種磁性電子裝置的製造方法，包括：提供一基板；形成一緩衝層於該基板之上；形成一第一鈷鐵硼層於該緩衝層之上； 形成一第一金屬氧化層於該第一鈷鐵硼層之上；形成一覆蓋層於該第一金屬氧化層上，其中該覆蓋層直接接觸並覆蓋該第一金屬氧化層之上表面；以及進行一快速升溫退火製程。
  8. 如申請專利範圍第7項所述之製造方法，其中該覆蓋層之材質包含鎂、鋁、鈦、或其組合。
  9. 如申請專利範圍第7項所述之製造方法，其中該覆蓋層的厚度係介於1奈米至6奈米之間。
  10. 如申請專利範圍第7項所述之製造方法，其中該快速升溫退火製程的溫度係介於300℃至400℃之間，持溫時間為5分鐘。
TW102108136A 2013-03-07 2013-03-07 磁性電子裝置及其製造方法 TWI501224B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102108136A TWI501224B (zh) 2013-03-07 2013-03-07 磁性電子裝置及其製造方法
US14/063,301 US9123887B2 (en) 2013-03-07 2013-10-25 Magnetic electronic device
US14/807,298 US9466786B2 (en) 2013-03-07 2015-07-23 Magnetic electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102108136A TWI501224B (zh) 2013-03-07 2013-03-07 磁性電子裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201435867A TW201435867A (zh) 2014-09-16
TWI501224B true TWI501224B (zh) 2015-09-21

Family

ID=51486809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108136A TWI501224B (zh) 2013-03-07 2013-03-07 磁性電子裝置及其製造方法

Country Status (2)

Country Link
US (2) US9123887B2 (zh)
TW (1) TWI501224B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308105B1 (ko) * 2011-11-18 2013-09-12 한국과학기술연구원 수직자화 박막 구조체 및 그 제조 방법
US9666794B2 (en) 2014-07-03 2017-05-30 Samsung Electronics Co., Ltd. Multi-stage element removal using absorption layers
KR101663958B1 (ko) * 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
KR102384258B1 (ko) * 2015-06-26 2022-04-07 인텔 코포레이션 감소된 스위칭 전류를 갖는 수직 자기 메모리
US9647034B2 (en) * 2015-09-09 2017-05-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US9806253B2 (en) 2015-11-16 2017-10-31 Samsung Electronics Co., Ltd. Method for providing a high perpendicular magnetic anisotropy layer in a magnetic junction usable in spin transfer torque magnetic devices using multiple anneals
WO2017210324A1 (en) * 2016-05-31 2017-12-07 The Regents Of The University Of California Synthesis of tetrataenite thin films via rapid thermal annealing
US11063209B2 (en) 2017-05-30 2021-07-13 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing oxygen blocking, oxygen adsorber and tuning layer(s)
US10522752B1 (en) * 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11348715B2 (en) * 2019-06-10 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor device and method of making the same
CN112310277A (zh) * 2019-07-31 2021-02-02 中电海康集团有限公司 磁隧道结的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185196A1 (en) * 2001-05-15 2002-12-12 Korea Institute Of Science And Technology Magnetic tunneling junction and fabrication method thereof
TW200802329A (en) * 2005-12-16 2008-01-01 Ingenia Technology Ltd Modification
US20110084347A1 (en) * 2009-10-08 2011-04-14 Korea Institute Of Science And Technology Magnetic tunnel junction device and method for manufacturing the same
US8125814B2 (en) * 2008-12-01 2012-02-28 Industrial Technology Research Institute Magnetic memory, driving method thereof, and manufacturing method thereof
US20120188818A1 (en) * 2009-10-20 2012-07-26 Avalanche Technology, Inc. Low-crystallization temperature MTJ for Spin-Transfer Torque Magnetic Random Access Memory (STTMRAM)
US20130001716A1 (en) * 2011-06-30 2013-01-03 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185196A1 (en) * 2001-05-15 2002-12-12 Korea Institute Of Science And Technology Magnetic tunneling junction and fabrication method thereof
TW200802329A (en) * 2005-12-16 2008-01-01 Ingenia Technology Ltd Modification
US8125814B2 (en) * 2008-12-01 2012-02-28 Industrial Technology Research Institute Magnetic memory, driving method thereof, and manufacturing method thereof
US20110084347A1 (en) * 2009-10-08 2011-04-14 Korea Institute Of Science And Technology Magnetic tunnel junction device and method for manufacturing the same
US20120188818A1 (en) * 2009-10-20 2012-07-26 Avalanche Technology, Inc. Low-crystallization temperature MTJ for Spin-Transfer Torque Magnetic Random Access Memory (STTMRAM)
US20130001716A1 (en) * 2011-06-30 2013-01-03 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method of the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Yakata, S. et al.," Enhancement of Thermal Stability Using Ferromagnetically Coupled Synthetic Free Layers in MgO-Based Magnetic Tunnel Junctions", IEEE Transactions on Magnetics, Volume: 46 , Issue: 6 , June 2010 *

Also Published As

Publication number Publication date
US9466786B2 (en) 2016-10-11
US20150325784A1 (en) 2015-11-12
US20140252515A1 (en) 2014-09-11
US9123887B2 (en) 2015-09-01
TW201435867A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI501224B (zh) 磁性電子裝置及其製造方法
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US9373777B2 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8698261B2 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US9705075B2 (en) Cobalt (Co) and platinum (Pt)-based multilayer thin film having inverted structure and method for manufacturing same
Cuchet et al. Perpendicular magnetic tunnel junctions with a synthetic storage or reference layer: A new route towards Pt-and Pd-free junctions
TWI509603B (zh) Memory elements and memory devices
JP5786341B2 (ja) 記憶素子、メモリ装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6483403B2 (ja) 磁気抵抗素子、及びｓｔｔ−ｍｒａｍ
JP2020068214A (ja) 強磁性多層膜、磁気抵抗効果素子、及び強磁性多層膜を製造する方法
KR20190120222A (ko) 강자성 터널 접합 소자 및 그 제조 방법
JP2009164269A (ja) 磁気抵抗効果素子の製造方法および磁気抵抗効果素子
TWI731371B (zh) 磁性記憶裝置
JP5057338B2 (ja) 反平行結合膜構造体、トンネル磁気抵抗素子および磁気デバイス
JP2012195373A (ja) 磁気デバイス及び製造方法