TW201721821A - 配線基板、具有配線基板之半導體封裝件及其製造方法 - Google Patents

配線基板、具有配線基板之半導體封裝件及其製造方法 Download PDF

Info

Publication number
TW201721821A
TW201721821A TW105139747A TW105139747A TW201721821A TW 201721821 A TW201721821 A TW 201721821A TW 105139747 A TW105139747 A TW 105139747A TW 105139747 A TW105139747 A TW 105139747A TW 201721821 A TW201721821 A TW 201721821A
Authority
TW
Taiwan
Prior art keywords
layer
wiring
film thickness
insulating film
hole
Prior art date
Application number
TW105139747A
Other languages
English (en)
Other versions
TWI718217B (zh
Inventor
Naoki Hayashi
Original Assignee
J-Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J-Devices Corp filed Critical J-Devices Corp
Publication of TW201721821A publication Critical patent/TW201721821A/zh
Application granted granted Critical
Publication of TWI718217B publication Critical patent/TWI718217B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Abstract

在此提供一種配線基板及其製作方法，配線基板中，能夠施加大電流之厚配線層與能夠微細加工之薄配線層共存於同一層。所提供之配線基板包含設置於第一配線上且具有通孔之絕緣膜，以及位於絕緣膜上之第二配線。第二配線包含堆疊構造，堆疊構造包含第一層及位於第一層上且接觸於第一層之第二層。第二層經由通孔直接接觸於第一配線。第二層之與第一層重疊之區域中之膜厚相異於第二層於通孔內之膜厚。

Description

配線基板、具有配線基板之半導體封裝件及其製造方法
本發明為有關於一種配線基板、具有此配線基板之半導體封裝件或堆疊型半導體封裝件，以及關於此些之製造方法。舉例而言，以大電流驅動之電力用裝置（power device）用之配線基板、具有此配線基板之半導體封裝件或堆疊型半導體封裝件，以及關於此些之製造方法。
電力用裝置為以電力之變換與控制做為基本功能之半導體裝置。不僅應用於家電或辦公室自動化（Office Automation， OA）機器中所使用之逆變器（inverter）或小型馬達，亦可擔任發電廠之電力系統、電車或汽車等之中用以支配馬達驅動系統等之電力變換或控制之重要的角色。與如應用於顯示器等之薄膜電晶體之半導體裝置相異，電力用裝置以高電壓驅動，且可施加大電流。因此，大電流會造成來自配線之發熱，而相關人士正研究對於此發熱之對策（參照日本專利公開案第2013-219267號公報、日本專利公開案第2005-79462號公報、日本專利公開案第2015-162516號公報）。
本發明之一實施型態為一種配線基板，包含設置於第一配線上且具有通孔之絕緣膜以及位於絕緣膜上之第二配線。第二配線包含堆疊構造，堆疊構造包含第一層及覆蓋第一層之第二層。第二層經由通孔直接接觸於第一配線。第二層之與第一層重疊之區域中之厚度相異於第二層於通孔內之厚度。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。絕緣膜之上表面於通孔與第一層之間亦可具有凹部。
本發明之一實施型態為一種配線基板，包含設置於第一配線上且具有通孔之絕緣膜以及位於絕緣膜上之第二配線。第二配線包含堆疊構造，堆疊構造包含彼此電性連接之第一層及第二層，第一層設置於第二層上，第二層經由通孔直接接觸於第一配線。第二層之與絕緣膜重疊之區域中之厚度相異於第一層於通孔內之厚度。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與絕緣膜重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與絕緣層重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。
本發明之一實施型態為一種半導體封裝件，包含具有端子之半導體裝置、設置於端子上且具有通孔之絕緣膜以及位於絕緣膜上之配線。配線包含堆疊構造，堆疊構造包含第一層及覆蓋第一層之第二層。第二層經由通孔直接接觸於端子，第二層之與第一層重疊之區域中之厚度相異於第二層於通孔內之厚度。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。絕緣膜之上表面於通孔與第一層之間亦可具有凹部。
本發明之一實施型態為一種半導體封裝件，包含設置於第一配線上且具有第一端子及第二端子之半導體裝置、設置於第二端子上且具有通孔之絕緣膜以及位於絕緣膜上之第二配線。第二配線包含堆疊構造，堆疊構造包含彼此電性連接之第一層及第二層，第一層設置於第二層上，第二層經由通孔直接接觸於第二端子。第二層之與絕緣膜重疊之區域中之厚度相異於第二層於通孔內之厚度。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與絕緣膜重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與絕緣膜重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。
本發明之一實施型態為配線基板之製造方法。此製造方法包含於第一配線上形成絕緣膜之步驟以及於絕緣膜上形成包含第一層及第二層之第二配線之步驟。第二配線之形成包含以下步驟。令金屬板接合於絕緣膜，以形成第二層。於第二層形成開口部以露出絕緣膜。於絕緣膜形成通孔以露出第一配線。藉由電解電鍍法形成第一層，第一層位於第一配線及第二層上，且直接接觸於第一配線及第二層。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。
本發明之一實施型態為配線基板之製造方法。此製造方法包含於第一配線上形成絕緣膜之步驟、於絕緣膜形成通孔以露出第一配線之步驟以及於絕緣膜上形成包含第一層及第二層之第二配線之步驟。第二配線之形成包含以下步驟。藉由電解電鍍法形成第二層，第二層位於第一配線及絕緣膜上，且直接接觸於第一配線及絕緣膜。藉由於第二層上設置金屬板且與第二層電性連接之方式形成第一層。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與絕緣膜重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與絕緣層重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。
本發明之一實施型態為半導體封裝件之製造方法。此製造方法包含於第一配線上設置具有第一端子及第二端子之半導體裝置之步驟、於第二端子上形成絕緣膜之步驟以及於絕緣膜上形成包含第一層及第二層之第二配線之步驟。第二配線之形成包含以下步驟。令金屬板接合於絕緣膜，以形成第二層。於第二層形成開口部以露出絕緣膜。於絕緣膜形成通孔以露出第一配線。藉由電解電鍍法形成第一層，第一層位於第一配線及第二層上，且直接接觸於第一配線及第二層。
於上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與第一層重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。絕緣膜之上表面於通孔與第一層之間亦可具有凹部。
本發明之一實施型態為半導體封裝件之製造方法。此製造方法包含於第一配線上設置具有第一端子及第二端子之半導體裝置之步驟、於第二端子上形成絕緣膜之步驟以及於絕緣膜上形成包含第一層及第二層之第二配線之步驟。第二配線之形成包含以下步驟。藉由電解電鍍法形成第二層，第二層位於第一配線及絕緣膜上，且直接接觸於第一配線及絕緣膜。藉由於第二層上設置金屬板且與第二層電性連接之方式形成第一層。
上述之實施型態中，第二層於通孔內之膜厚亦可大於第二層之與絕緣膜重疊之區域中之膜厚。第一層之膜厚亦可大於第二層之與絕緣膜重疊之區域中之膜厚。第一層及第二層亦可含有銅。第一層之導電率及第二層之導電率亦可彼此相異。。
以下，將參照圖式說明關於本發明之各個實施型態。然而，本發明能夠於未脫離其要旨之範圍內以各種態樣實施，而並非解釋成限定於以下所例示之實施型態之記載內容。
此外，為了更明確地說明，相較於實際的態樣，圖式中針對各個部分之幅寬、厚度、形狀等雖有以示意之方式表達之情形，但僅為一範例，而並非用以限定本發明之解釋。而且，於本說明書及各個圖式中，與關於已出現之圖而已說明之元件具備相同功能元件，將標示相同符號，且將省略重覆之說明。
即使為相異於由以下所記載之各個實施型態之態樣所帶來之作用效果之其他作用效果，自本說明書之記載可明確得知之內容，或者相關業者中可容易預測之內容，亦可當然理解為由本發明所帶來之內容。
以下將說明第一實施型態。
於本實施型態中，將參照圖1A至圖1E說明使用於本發明之一實施型態之配線基板之配線構造及其製作方法。此配線構造如圖1E所示，所含有之配線（第二配線140）中，能夠流通大電流之大膜厚層（第一層125）與能夠微細加工之小膜厚層（第二層130）彼此堆疊且彼此電性連接。其中，小膜厚之第二層130亦形成於通孔（via）之中。如此之配線構造能夠應用於電性連接彼此堆疊之多個配線層或配線基板。
具體而言，如圖1A所示，於第一配線100上形成絕緣膜110。第一配線100亦可例如為形成於玻璃或塑料基板等之絕緣基板上之配線，亦可例如為設置於IC晶片或電力用裝置之引出配線或焊墊（pad）。第一配線100能夠含有金或銅、鈦（titanium）、鉬（molybdenum）、鋁（aluminum）等之金屬。絕緣膜110能夠使用丙烯酸樹脂（acrylic resin）或聚醯亞胺（polyimide）樹脂、聚酯（polyester）樹脂等之有機材料，且能夠適用旋塗（spin coating）法、噴墨（inkjet）法、印刷法等之濕式製膜方法形成絕緣膜110。或者，絕緣膜亦可於第一配線100上設置上述之樹脂薄膜且以壓合（層壓（laminate）加工）方式形成。
接下來，於絕緣膜110接合金屬板120（圖1A及圖1B）。金屬板120能夠例如使用銅或金。此金屬板120之厚度為選擇能夠充分流通配線基板所要求之電流之膜厚即可。舉例而言，能夠選自1 μm至10 mm之膜厚，更可選自100 μm至300 μm之膜厚。金屬板120可於加熱之同時藉由來自絕緣膜110之上之壓力而接合。圖1A中，金屬板120具有藉由半蝕刻而形成之凹部。雖藉由形成凹部而易於形成後述之開口部，但本實施型態並非限定於如此之型態，亦可使用未具有凹部而具有整體平坦表面之金屬板120。
接下來如圖1C所示，藉由蝕刻等方法於金屬板120形成開口部，露出絕緣膜110，且同時形成第一層125。金屬板120具有凹部之場合中，藉由從與凹部重疊之區域（凹部之相反方向之位置）進行蝕刻，而能夠容易於凹部所對應之位置開設開口部。蝕刻亦可為乾蝕刻、濕蝕刻或任何方法。
接下來如圖1D所示，對於藉由形成於金屬板120之開口部而露出之絕緣膜110進行雷射加工或蝕刻，進而形成通孔115。藉此，露出第一配線100之表面。
之後，如圖1E所示，藉由電解電鍍法等方法形成第二層130。電解電鍍法例如可使用電解鍍銅法、電解鍍金法等方法，藉此形成含有銅或金之第二層130。具有第一層125及第二層130之堆疊構造之配線為第二配線140。
此時，第二層130以覆蓋第一層125且嵌入通孔115之方式形成。換言之，第二層130之與第一層125重疊之區域中之膜厚相異於第二層130於通孔115內之膜厚，後者可較大。其中，第二層130之形成於通孔115內之膜厚較小之場合中，亦可例如為於第二層130形成之後或形成之前利用導電膠體等材料嵌入通孔115。導電膠體能夠使用金膠、銀膠等材料。之後，亦可藉由蝕刻等方法加工第二層130，以依據需求形成電路配線。
第二層130之膜厚能夠小於第一層125之膜厚。具體而言，第二層130之與第一層125重疊之區域中之膜厚可小於第一層125之膜厚。因此，能夠縮短第二層130之形成時間，進而能夠縮短工時。第二層130之膜厚能夠為1 μm至50 μm，更可為10 μm至30 μm。
第一層125及第二層130亦可具有相異之電阻率。或者亦可具有相異之雜質濃度。或者亦可具有相異之密度。
再者，第二層130除了電解電鍍法以外，亦可例如藉由濺射法等方法形成。
於封裝電力用裝置時，通常會採取使用引線接合（wire bonding）或電極夾連接電力用裝置及外部電極之方法。與如應用於顯示器等之薄膜電晶體之半導體裝置相異，電力用裝置以高電壓驅動，且可施加大電流。由於引線接合等之連接方法難以增加配線之厚度，故施加如此之大電流時會因配線電阻造成發熱而成為大問題。
而且，近年為了因應裝置之高度密集化、低成本化及小型化等之需求，而提案有堆疊型封裝件，堆疊型封裝件具有將晶片整體嵌入絕緣樹脂內且層狀堆疊配線層及絕緣層之構造。如此之堆疊型封裝件中，為了達成相異層體間之電性連接而使用通孔配線，藉由電解電鍍法等方法將材料嵌入通孔而同時進行配線層之形成。然而，電解電鍍法不適合用於形成具有大膜厚之配線，其原因在於必須耗費極長時間才可形成厚配線層，故會降低製造效率且提升製造成本。
再者，為了對如上所述之電力用裝置施加大電流，而需要抑制來自配線之發熱而增厚配線層。因此，使用藉由電解電鍍法形成且具有較小膜厚之通孔配線之場合中，會因配線電阻造成發熱而成為極大問題。另一方面，若使用金屬板形成具有大膜厚之配線，雖能夠抑制發熱，但此方法卻無法嵌入通孔。而且，難以對具有大膜厚之配線進行微細加工，而無法形成高密集度之配線構造。舉例而言，電力用裝置及控制IC等為混合存在之模組封裝件（module package）中，用以形成電力用裝置用之厚金屬配線之最小設計規格（design rule）大於控制IC之電極間隔。由於控制IC之配線需要於更高密集度之情況下配置配線，故電力用裝置及控制IC無法於同一配線之情況下進行圖案化。
然而，關於本實施型態之配線構造中，可混合（hybrid）使用金屬板而形成之具有大膜厚之金屬層（於本實施型態中為第一層125），以及利用電解電鍍法等方法而形成之具有小膜厚之金屬層（於本實施型態中為第二層130）。因此，能夠於以第一層125為主之導電通路流通大電流，進而能夠驅動電力用裝置。另一方面，於不流通大電流而需要具有高密集度配線配置之區域中，能夠利用藉由電解電鍍法等方法而形成之第二層130。因此，能夠進行用於控制IC之配線圖案化。藉此，電力用裝置及控制IC等需要相異設計規格之裝置能夠配置於同一層內，且能夠藉由同一配線工程連接。
以下將說明第二實施型態。
於本實施型態中，將使用圖2A至圖2D描述與第一實施型態相異之配線基板之配線構造。而且，關於與第一實施型態相同之結構將省略其描述。
如圖2D所示，使用於本發明之一實施型態之配線基板之配線構造所含有之配線（第二配線240）中，能夠流通大電流之大膜厚層（第一層230）與能夠微細加工之小膜厚層（第二層220）彼此堆疊且彼此電性連接。其中，小膜厚之第二層220亦形成於通孔之中。與第一實施型態同樣地，如此之配線構造能夠應用於電性連接彼此堆疊之多個配線層或配線基板。
首先，於第一配線200上形成絕緣膜210，對絕緣膜210進行加工而形成通孔215（圖2A及圖2B）。能夠使用於絕緣膜210之材料或其製膜方法，能夠適用記載於第一實施型態之內容。
之後，使用電解電鍍法或濺射法等方法於絕緣膜210上形成第二層220（圖2C）。電解電鍍法能夠適用如第一實施型態中所述之方法。此時，第二層220以嵌入通孔215之方式形成。換言之，第二層220之與絕緣膜210重疊之區域中之膜厚相異於第二層220於通孔115內之膜厚，後者可較大。其中，與第一實施型態同樣地，第二層220之形成於通孔215內之膜厚較小之場合中，亦可例如為於第二層220形成之後或形成之前利用導電膠體等材料嵌入通孔215。第二層220之具體膜厚可與於第一實施型態中之膜厚相同。
接下來如圖2D所示，金屬板經由金屬黏著層225以接合於第二層220上，進而形成第一層230。金屬板例如能夠使用銅或金等材料。與第一實施型態同樣地，此金屬板之厚度為選擇能夠充分流通配線基板所要求之電流之膜厚即可，而能夠選自記載於第一實施型態之膜厚。金屬板可於加熱之同時藉由來自金屬黏著層225之上之壓力而接合。金屬黏著層225能夠例如使用鋅或錫等之熔點相對較低之金屬或其合金，亦可更含有數個百分比（例如3 %至10 %，或5 %至8 %）之磷。之後，亦可利用蝕刻法等方法而將第一層230加工為需要之形狀。具有第一層230及第二層220之堆疊構造之配線為第二配線240。
第二層220之膜厚能夠小於第一層230之膜厚。具體而言，第二層220之與絕緣膜210重疊之區域中之膜厚小於第一層230之膜厚。因此，能夠縮短第二層220之形成時間，進而能夠縮短工時。
第二層220及第一層230亦可具有相異之電阻率。或者亦可具有相異之雜質濃度。或者亦可具有相異之密度。
如第一實施型態中所述，本實施型態之配線構造中，可混合（hybrid）使用金屬板而形成之具有大膜厚之金屬層（於本實施型態中為第一層230），以及利用電解電鍍法等方法而形成之具有小膜厚之金屬層（於本實施型態中為第二層220）。因此，能夠於以第一層230為主之導電通路流通大電流，進而能夠驅動電力用裝置。另一方面，於不流通大電流而需要具有高密集度配線配置之區域中，能夠利用藉由電解電鍍法等方法而形成之第二層220。因此，能夠進行用於控制IC之配線圖案化。藉此，電力用裝置及控制IC等需要相異設計規格之裝置能夠配置於同一層內，且能夠藉由同一配線工程連接。
以下將說明第三實施型態。
於本實施型態中，將使用圖3A至圖4B描述與第一、第二實施型態相異之配線基板之配線構造。而且，關於與第一、第二實施型態相同之結構將省略其描述。
本實施型態之配線基板之配線構造與第一實施型態中之相異點，在於如圖4B所示，形成於第一配線300上之絕緣膜310具有凹部。
首先，如圖3A所示，於第一配線300上形成絕緣膜310。第一配線300或絕緣膜310之材料及形成方法等內容，能夠使用與第一實施型態之材料及形成方法等相同之內容。
接下來，於絕緣膜310接合金屬板320（圖3A及圖3B）。金屬板320之材料或厚度能夠選自記載於第一實施型態之範圍。而且，金屬板320之接合方法能夠採用記載於第一實施型態之方法。圖3A中，金屬板320具有藉由半蝕刻而形成之凹部。雖藉由形成凹部而容易於金屬板320形成後述之開口部，但本實施型態並非限定於如此之型態，亦可使用未具有凹部而具有整體平坦表面之金屬板320。
接下來如圖3C所示，藉由蝕刻等方法於金屬板320形成開口部，露出絕緣膜310，且同時形成第一層325。金屬板320具有凹部之場合中，藉由從與凹部重疊之區域（凹部之相反方向之位置）進行蝕刻，而能夠容易於凹部所對應之位置開設開口部。
如圖3C之箭頭所示，對於所露出之絕緣膜310例如施加物理性之力道，或者利用蝕刻法等方法，而於絕緣膜310之表面上形成凹部312（圖3D）。亦可藉由雷射照射而形成凹部312。藉由形成如此之凹部312，而於之後能夠容易於絕緣膜310形成通孔。
接下來如圖4A所示，對於形成有凹部312之絕緣膜310使用蝕刻法或雷射照射等之手法，以形成通孔115。藉此，露出第一配線300之表面。
接下來如圖4B所示，藉由電解電鍍法等方法形成第二層330。電解電鍍法可適用記載於第一實施型態之方法。具有第一層325及第二層330之堆疊構造之配線為第二配線340。
此時，第二層330以覆蓋第一層325且嵌入通孔315之方式形成。換言之，第二層330之與第一層325重疊之區域中之膜厚相異於第二層330於通孔315內之膜厚，後者可較大。其中，第二層330之形成於通孔315內之膜厚較小之場合中，亦可例如為於第二層330形成之後或形成之前利用導電膠體等材料嵌入通孔315。之後，亦可藉由蝕刻等方法加工第二層330，以依據需求形成電路配線。
第二層330之膜厚能夠小於第一層325之膜厚。具體而言，第二層330之與第一層325重疊之區域中之膜厚可小於第一層325之膜厚。因此，能夠縮短第二層330之形成時間，進而能夠縮短工時。第一層325及第二層330之具體膜厚能夠選自描述於第一實施型態之膜厚。
第一層325及第二層330亦可具有相異之電阻率。或者亦可具有相異之雜質濃度。或者亦可具有相異之密度。
再者，第二層330除了電解電鍍法以外，亦可例如藉由濺射法等方法形成。
如第一實施型態中所述，本實施型態之配線構造中，可混合（hybrid）使用金屬板而形成之具有大膜厚之金屬層（於本實施型態中為第一層325），以及利用電解電鍍法等方法而形成之具有小膜厚之金屬層（於本實施型態中為第二層330）。因此，能夠於以第一層325為主之導電通路流通大電流，進而能夠驅動電力用裝置。另一方面，於不流通大電流而需要具有高密集度配線配置之區域中，能夠利用藉由電解電鍍法等方法而形成之第二層330。因此，能夠進行用於控制IC之配線圖案化。藉此，電力用裝置及控制IC等需要相異設計規格之裝置能夠配置於同一層內，且能夠藉由同一配線工程連接。
以下將說明第四實施型態。
於本實施型態中，將使用圖5A至圖7C描述具有第一實施型態所述之配線構造之配線基板應用於半導體封裝件之一範例。而且，關於與第一實施型態相同之結構將省略其描述。
如圖6C或圖7C所示，本實施型態之配線基板中，於電力用裝置等之半導體裝置之至少之上或之下具有配線。而且此配線具有混合大膜厚層及小膜厚層之構造。前者能夠用以做為流通大電流之通路，後者能夠用以形成高密集度配線。
圖5A至圖7C繪示本實施型態之半導體封裝件之製作方法。首先，電力用裝置等之半導體裝置420經由黏著層410而接合於第一配線400上（圖5A）。半導體裝置420之上下設置有做為引出配線之第一端子422及第二端子424。第一配線400可為設置於絕緣基板上之配線，或者亦可為層狀形成之配線，或者亦可為用以與其連接之配線。再者，第一配線400亦可為設置於IC晶片或電力用裝置之引出配線或焊墊。黏著層410能夠使用丙烯酸系黏著劑等之有機系黏著材料。或者黏著層410亦可例如為含有鋅或錫等之熔點相對較低之金屬或其合金等之金屬黏著層。
接下來，以覆蓋第一配線400及半導體裝置420之方式形成絕緣膜430（圖5B）。絕緣膜430之材料或製作方法亦可採用記載於第一實施型態之內容。藉由絕緣膜430，能夠保護半導體裝置420而防止來自外部之水或離子等雜質之入侵。
接下來如圖5C所示，將金屬板440接合於絕緣膜430上。金屬板440之材料或接合方法，亦可採用第一實施型態所示之內容。對於金屬板440亦可預先進行半蝕刻，而於用以與絕緣膜430接觸之表面形成凹部。
後續藉由蝕刻等方式對金屬板440進行加工，而形成第一層445（圖6A）。此時於金屬板440形成多個開口部以露出絕緣膜430。
接下來如圖6B所示，對於半導體裝置420之第二端子422上之絕緣膜430進行蝕刻，或者進行雷射照射，去除開口部所露出之區域，而露出第二端子422。藉此，於第二端子422上形成多個通孔432。此外，於絕緣膜430之加工前，亦可對於此表面施加物理性之力道，或者亦可進行雷射照射以形成凹部。
之後，如圖6C所示，以覆蓋第一層445且嵌入通孔432之方式藉由電解電鍍法等方法形成第二層450。電解電鍍法亦可適用如第一實施型態所示之方法。具有第一層445及第二層450之堆疊構造之配線為第二配線460。關於第一層445及第二層450之膜厚特徵，與第一實施型態相同。
藉由經過以上之工程，於半導體裝置420上能夠形成具有堆疊構造之配線（第一層445及第二層450）。用以驅動半導體裝置420之大電流主要經過第一層445而予以供應，高密集度配線則使用第二層450而形成。
圖7A至圖7C繪示於半導體裝置420之下側更形成具有堆疊構造之配線之方法。圖7A繪示堆疊之配線（第二配線460）形成於半導體裝置420之上側之段差。首先，藉由蝕刻等之方法於第一配線400及黏著層410形成通孔434，以露出第一端子422（圖7B）。於此形成多個通孔434。藉此形成第三層470。通孔434之形成亦可於同時加工第一配線400及黏著層410時於同一階段進行。或者亦可於最初時對於第一配線400藉由蝕刻等方式形成開口部，且於接下來之階段中例如使用相異條件或手法對黏著層410進行加工以形成通孔434。
之後以覆蓋第三層470且嵌入通孔434之方式藉由電解電鍍法等方法形成第四層480（圖7C）。具有第三層470及第四層480之堆疊構造之配線為第三配線490。關於第一配線400及第四層480之膜厚特徵，與第一實施型態相同。
藉由經過以上之工程，於半導體裝置420之下能夠形成具有堆疊構造之配線（第三層470及第四層480）。用以驅動半導體裝置420之大電流主要經過第三層470而予以供應，高密集度配線則使用第四層480而形成。藉由使用本實施型態之製造方法，能夠製造大電流用之配線及小電流用之配線共存於同一層之半導體封裝件。
以下將說明第五實施型態。
於本實施型態中，將使用圖8A至圖10B描述具有第一、第二實施型態所述之配線構造之配線基板應用於半導體封裝件之一範例。而且，關於與第一、第二實施型態相同之結構將省略其描述。
如圖9B或圖10B所示，本實施型態之配線基板中，於電力用裝置等之半導體裝置之至少之上或之下具有配線。而且此配線具有混合大膜厚層及小膜厚層之構造。前者能夠用以做為流通大電流之通路，後者能夠用以形成高密集度配線。
圖8A至圖10B繪示本實施型態之半導體封裝件之製作方法。首先，電力用裝置等之半導體裝置520經由黏著層510而接合於第一配線500上（圖8A）。半導體裝置520之上下設置有做為引出配線之第一端子522及第二端子524。第一配線500可為設置於絕緣基板上之配線，或者亦可為層狀形成之配線，或者亦可為用以與其連接之配線。再者，第一配線500亦可為設置於IC晶片或電力用裝置之引出配線或焊墊。黏著層510能夠使用丙烯酸系黏著劑等之有機系黏著材料。或者黏著層510亦可例如為含有鋅或錫等之熔點相對較低之金屬或其合金等之金屬黏著層。
接下來，以覆蓋第一配線500及半導體裝置520之方式形成絕緣膜530（圖8B）。絕緣膜530之材料或製作方法亦可採用記載於第一實施型態之內容。藉由絕緣膜530，能夠保護半導體裝置520而防止來自外部之水或離子等雜質之入侵。
接下來如圖8C所示，於絕緣膜530形成通孔532以露出第二端子524。此時形成多個通孔532。通孔421之形成能夠藉由蝕刻或雷射照射等方式進行。
之後如第一實施型態所述，使用電解電鍍法或濺射法等方法以嵌入通孔532之方式於絕緣膜530上形成第二層540（圖9A）。
接下來如圖9B所示，金屬板經由金屬黏著層550以接合於第二層540上，進而形成第一層560。金屬板或金屬黏著層550亦可使用與第二實施型態所示同樣之內容，藉由同樣的手法接合。關於第一層560及第二層540之膜厚特徵，與第二實施型態相同。之後，亦可利用蝕刻法等方法而將第一層560加工為需要之形狀。具有第一層560及第二層540之堆疊構造之配線為第二配線570。
藉由經過以上之工程，於半導體裝置520上能夠形成具有堆疊構造之配線（第一層560及第二層540）。用以驅動半導體裝置520之大電流主要經過第一層560而予以供應，高密集度配線則使用第二層540而形成。
圖10A及圖10B繪示於半導體裝置520之下側更形成具有第一實施型態所示之堆疊構造之配線之方法。首先，藉由蝕刻等之方法於第一配線500及黏著層510形成通孔534，以露出第一端子522（圖10A）。於此形成多個通孔534。藉此形成第三層580。通孔534之形成亦可於同時加工第一配線500及黏著層510時於同一階段進行。或者亦可於最初時對於第一配線500藉由蝕刻等方式形成開口部，且於接下來之階段中例如使用相異條件或手法對黏著層510進行加工以形成通孔534。
之後以覆蓋第三層580且嵌入通孔534之方式藉由電解電鍍法等方法形成第四層585（圖10B）。具有第三層580及第四層585之堆疊構造之配線為第三配線590。關於第三層580及第四層585之膜厚特徵，與第一實施型態相同。之後亦可對第四層585進行適當加工，而亦可例如形成高密集度之電路配線。
藉由經過以上之工程，於半導體裝置520之下能夠形成具有堆疊構造之配線（第三層580及第四層585）。用以驅動半導體裝置520之大電流主要經過第三層580而予以供應，高密集度配線則使用第四層585而形成。藉由使用本實施型態之製造方法，能夠製造大電流用之配線及小電流用之配線共存於同一層之半導體封裝件。
以下將說明第六實施型態。
於本實施型態中，將使用圖11及圖12描述關於一中半導體封裝件，此半導體封裝件中，大電流用之配線及小電流用之配線共存於同一層，且以小電流驅動之半導體裝置及施加大電流之電力用裝置共存於同一層。
圖11繪示本實施型態之半導體封裝件之電路圖。符號600之元件為控制IC，且可控制二個電力用裝置610及620。電力用裝置610及620具有電晶體之構造，且其汲極（drain）彼此電性連接。控制IC 600為以較小電流驅動之裝置。相對於此，電力用裝置610及620為以較大電流驅動之裝置。因此，連接於控制IC 600之配線之可為厚度較小之配線。另一方面，電力用裝置610及620連接有厚度較大之配線。
圖12為圖11所示之配線基板之剖面構造之一範例。本實施型態之配線基板包含第一配線630、632、634。控制IC 600經由黏著層640而固定於第一配線630上。黏著層640能夠使用與第四實施型態所示同樣之內容。
於電力用裝置610形成第一端子612及第二端子614，同樣地於電力用裝置620形成第一端子622及第二端子624。電力用裝置610例如使用金屬黏著層650而固定於第一配線632上，且電性連接於第一配線632。電力用裝置620同樣地例如使用金屬黏著層650而固定於第一配線634上，且電性連接於第一配線634。
以掩埋控制IC 600、電力用裝置610及620之方式設置絕緣膜660，且覆蓋控制IC 600之端子602、電力用裝置610及620之第二端子614及624。此絕緣膜660能夠持有與第一實施型態之絕緣膜110同樣之結構。
具有大膜厚之第一層670經由絕緣膜660而設置於電力用裝置610及620上。第一層670能夠具有與第一實施型態之第一層125同樣之結構，且能夠以同樣之方法形成。此第一層670具有做為主要配線通路之功能，此主要配線通路用以對電力用裝置610及620供給大電流。
於第一層670及絕緣膜660形成通孔以露出控制IC 600之端子602、電力用裝置610、620之第二端子614、624及第一配線632、634，且藉由電解電鍍法等方法以嵌入通孔之方式於第一層670之上形成第二層680。第二層680能夠持有與第一實施型態之第二層130同樣之結構，且能夠藉由同樣之方法形成。而且圖12中，更可對第二層680施予圖案化，而可用於供給例如來自控制IC之訊號。具有第一層670及第二層680之堆疊構造之配線為第二配線690。
上部配線695經由絕緣膜665而更堆疊於第二層680上。此上部配線695能夠藉由與第二層680同樣之方法形成。
如此一來，本實施型態之半導體封裝件中，具有大電流用之配線（第一層670）及小電流用之配線（第二層680）共存於同一層之構造，電力用裝置及控制IC等需要相異設計規格之裝置能夠配置於同一層內，且能夠藉由同一配線工程連接。
以下將說明第七實施型態。
於本實施型態中，將使用圖11及圖13描述關於一中半導體封裝件，此半導體封裝件中，大電流用之配線及小電流用之配線共存於同一層，且以小電流驅動之半導體裝置及施加大電流之電力用裝置共存於同一層。其中，本實施型態之第二配線構造與第六實施型態相異。在此將以與第六實施型態相異之結構為主進行說明，且將省略同樣結構之說明。
圖11繪示本實施型態之半導體封裝件之電路圖，與第六實施型態相同。圖13為圖11所示之配線基板之剖面構造之一範例。於絕緣膜660設置達到控制IC 600之端子602、電力用裝置610之第二端子614、電力用裝置620之第二端子624及第一配線632、634之通孔，且以嵌入此些通孔之方式形成第二層700。能夠使用與第二實施型態之第二層220同樣之材料及手法而形成第二層700。
第二層700之中，於與電力用裝置610及620重疊之區域上經由金屬黏著層710而設置具有大膜厚之第一層720。第一層720能夠具有與第一實施型態之第一層125同樣之結構，且能夠以同樣之方法形成。第一層720及第二層700之堆疊為第二配線730，且對應於第二實施型態之第二配線240。第一層720具有做為主要配線通路之功能，此主要配線通路用以對電力用裝置610及620供給大電流。第二層700可使用於高密集度配線之形成，而可用於供給例如來自控制IC之訊號。
上部配線750經由絕緣膜740而更堆疊於第一層720上。此上部配線750能夠藉由與第二層700同樣之方法形成。
如此一來，本實施型態之半導體封裝件中，具有大電流用之配線（第一層720）及小電流用之配線（第二層700）共存於同一層之構造，電力用裝置及控制IC等需要相異設計規格之裝置能夠配置於同一層內，且能夠藉由同一配線工程連接。
100‧‧‧第一配線
110‧‧‧絕緣膜
115‧‧‧通孔
120‧‧‧金屬板
125‧‧‧第一層
130‧‧‧第二層
140‧‧‧第二配線
200‧‧‧第一配線
210‧‧‧絕緣膜
215‧‧‧通孔
220‧‧‧第二層
225‧‧‧金屬黏著層
230‧‧‧第一層
240‧‧‧第二配線
300‧‧‧第一配線
310‧‧‧絕緣膜
312‧‧‧凹部
315‧‧‧通孔
320‧‧‧金屬板
325‧‧‧第一層
330‧‧‧第二層
340‧‧‧第二配線
400‧‧‧第一配線
410‧‧‧黏著層
420‧‧‧半導體裝置
422‧‧‧第一端子
424‧‧‧第二端子
430‧‧‧絕緣膜
432、434‧‧‧通孔
440‧‧‧金屬板
445‧‧‧第一層
450‧‧‧第二層
460‧‧‧第二配線
470‧‧‧第三層
480‧‧‧第四層
490‧‧‧第三配線
500‧‧‧第一配線
510‧‧‧黏著層
520‧‧‧半導體裝置
522‧‧‧第一端子
524‧‧‧第二端子
530‧‧‧絕緣膜
532、534‧‧‧通孔
540‧‧‧第二層
550‧‧‧金屬黏著層
560‧‧‧第一層
570‧‧‧第二配線
580‧‧‧第三層
585‧‧‧第四層
590‧‧‧第三配線
600‧‧‧控制IC
602‧‧‧端子
610、620‧‧‧電力用裝置
612、622‧‧‧第一端子
614、624‧‧‧第二端子
630、632、634‧‧‧第一配線
640‧‧‧黏著層
650‧‧‧金屬黏著層
660、665‧‧‧絕緣膜
670‧‧‧第一層
680‧‧‧第二層
690‧‧‧第二配線
695‧‧‧上部配線
700‧‧‧第二層
710‧‧‧金屬黏著層
720‧‧‧第一層
730‧‧‧第二配線
740‧‧‧絕緣膜
750‧‧‧上部配線
圖1A至圖1E繪示關於本發明之一實施型態之配線基板及其製作方法之圖。 圖2A至圖2D繪示關於本發明之一實施型態之配線基板及其製作方法之圖。 圖3A至圖3D繪示關於本發明之一實施型態之配線基板及其製作方法之圖。 圖4A及圖4B繪示關於本發明之一實施型態之配線基板及其製作方法之圖。 圖5A至圖5C繪示關於本發明之一實施型態之半導體封裝件及其製作方法之圖。 圖6A至圖6C繪示關於本發明之一實施型態之半導體封裝件及其製作方法之圖。 圖7A至圖7C繪示關於本發明之一實施型態之半導體封裝件及其製作方法之圖。 圖8A至圖8C繪示關於本發明之一實施型態之半導體封裝件及其製作方法之圖。 圖9A及圖9B繪示關於本發明之一實施型態之半導體封裝件及其製作方法之圖。 圖10A及圖10B繪示關於本發明之一實施型態之半導體封裝件及其製作方法之圖。 圖11為本發明之一實施型態之半導體封裝件之電路圖。 圖12為本發明之一實施型態之半導體封裝件之剖面示意圖。 圖13為本發明之一實施型態之半導體封裝件之剖面示意圖。
125‧‧‧第一層
130‧‧‧第二層
140‧‧‧第二配線

Claims (27)

  1. 一種配線基板，包括： 一第一配線；一絕緣膜，設置於該第一配線上，且具有一通孔；以及一第二配線，位於該絕緣膜上，該第二配線包括一堆疊構造，該堆疊構造包括一第一層及覆蓋該第一層之一第二層，該第二層經由該通孔直接接觸於該第一配線，該第二層之與該第一層重疊之一區域中之膜厚相異於該第二層於該通孔內之膜厚。
  2. 如請求項1所述之配線基板，其中該第二層於該通孔內之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  3. 如請求項1所述之配線基板，其中該第一層之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  4. 如請求項1所述之配線基板，其中該絕緣膜之上表面於該通孔與該第一層之間具有凹部。
  5. 一種配線基板，包括： 一第一配線；一絕緣膜，設置於該第一配線上，且具有一通孔；以及一第二配線，位於該絕緣膜上，該第二配線包括一堆疊構造，該堆疊構造包括彼此電性連接之一第一層及一第二層，該第一層設置於該第二層上，該第二層經由該通孔直接接觸於該第一配線，該第二層之與該絕緣膜重疊之一區域中之膜厚相異於該第一層於該通孔內之膜厚。
  6. 如請求項2所述之配線基板，其中該第二層於該通孔內之膜厚大於該第二層之與該絕緣膜重疊之該區域中之膜厚。
  7. 如請求項2所述之配線基板，其中該第一層之膜厚大於該第二層之與該絕緣層重疊之該區域中之膜厚。
  8. 一種半導體封裝件，包括： 一半導體裝置，具有一端子；一絕緣膜，設置於該端子上，且具有一通孔；以及一配線，包括一堆疊構造，該堆疊構造包括一第一層及覆蓋該第一層之一第二層，該第二層經由該通孔直接接觸於該端子，該第二層之與該第一層重疊之一區域中之膜厚相異於該第二層於該通孔內之膜厚。
  9. 如請求項8所述之半導體封裝件，其中該第二層於該通孔內之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  10. 如請求項8所述之半導體封裝件，其中該第一層之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  11. 如請求項8所述之半導體封裝件，其中該絕緣膜之上表面於該通孔與該第一層之間具有凹部。
  12. 一種半導體封裝件，包括： 一半導體裝置，具有一端子；一絕緣膜，設置於該端子上，且具有一通孔；以及一配線，位於該絕緣膜上，該配線包括一堆疊構造，該堆疊構造包括彼此電性連接之一第一層及一第二層，該第一層設置於該第二層上，該第二層經由該通孔直接接觸於該端子，該第二層之與該絕緣膜重疊之一區域中之膜厚相異於該第二層於該通孔內之膜厚。
  13. 如請求項12所述之半導體封裝件，其中該第二層於該通孔內之膜厚大於該第二層之與該絕緣膜重疊之該區域中之膜厚。
  14. 如請求項12所述之半導體封裝件，其中該第一層之膜厚大於該第二層之與該絕緣膜重疊之該區域中之膜厚。
  15. 一種配線基板之製造方法，包括： 於一第一配線上形成一絕緣膜；以及於該絕緣膜上形成一第二配線，該第二配線包括一第一層及一第二層，該第二配線之形成包括：令一金屬板接合於該絕緣膜，以形成該第二層；於該第二層形成一開口部以露出該絕緣膜；於該絕緣膜形成一通孔以露出該第一配線；以及藉由電解電鍍法形成該第一層，該第一層位於該第一配線及該第二層上，且直接接觸於該第一配線及該第二層。
  16. 如請求項15所述之配線基板之製造方法，其中該第二層於該通孔內之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  17. 如請求項15所述之配線基板之製造方法，其中該第一層之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  18. 一種配線基板之製造方法，包括： 於一第一配線上形成一絕緣膜；於該絕緣膜形成一通孔以露出該第一配線；以及於該絕緣膜上形成一第二配線，該第二配線包括一第一層及一第二層，該第二配線之形成包括：藉由電解電鍍法形成該第二層，該第二層位於該第一配線及該絕緣膜上，且直接接觸於該第一配線及該絕緣膜；以及藉由於該第二層上設置一金屬板且與該第二層電性連接之方式形成該第一層。
  19. 如請求項18所述之配線基板之製造方法，其中該第二層於該通孔內之膜厚大於該第二層之與該絕緣膜重疊之該區域中之膜厚。
  20. 如請求項18所述之配線基板之製造方法，其中該第一層之膜厚大於該第二層之與該絕緣層重疊之該區域中之膜厚。
  21. 一種半導體封裝件之製造方法，包括： 於一第一配線上設置一半導體裝置，該半導體裝置包括一第一端子及一第二端子；於該第二端子上形成一絕緣膜；以及於該絕緣膜上形成一第二配線，該第二配線包括一第一層及一第二層，該第二配線之形成包括：令一金屬板接合於該絕緣膜，以形成該第二層；於該第二層形成一開口部以露出該絕緣膜；於該絕緣膜形成一通孔以露出該第一配線；以及藉由電解電鍍法形成該第一層，該第一層位於該第一配線及該第二層上，且直接接觸於該第一配線及該第二層。
  22. 如請求項21所述之半導體封裝件之製造方法，其中該第二層於該通孔內之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  23. 如請求項21所述之半導體封裝件之製造方法，其中該第一層之膜厚大於該第二層之與該第一層重疊之該區域中之膜厚。
  24. 如請求項21所述之半導體封裝件之製造方法，其中該絕緣膜之上表面於該通孔與該第一層之間具有凹部。
  25. 一種半導體封裝件之製造方法，包括： 於一第一配線上設置一半導體裝置，該半導體裝置包括一第一端子及一第二端子；於一第二端子上形成一絕緣膜；於該絕緣膜形成一通孔以露出該第一配線；以及於該絕緣膜上形成一第二配線，該第二配線包括一第一層及一第二層，該第二配線之形成包括：藉由電解電鍍法形成該第二層，該第二層位於該第一配線及該絕緣膜上，且直接接觸於該第一配線及該絕緣膜；以及藉由於該第二層上設置一金屬板且與該第二層電性連接之方式形成該第一層。
  26. 如請求項25所述之半導體封裝件之製造方法，其中該第二層於該通孔內之膜厚大於該第二層之與該絕緣膜重疊之該區域中之膜厚。
  27. 如請求項25所述之半導體封裝件之製造方法，其中該第一層之膜厚大於該第二層之與該絕緣層重疊之該區域中之膜厚。
TW105139747A 2015-12-11 2016-12-01 配線基板、具有配線基板之半導體封裝件及其製造方法 TWI718217B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015241907A JP6862087B2 (ja) 2015-12-11 2015-12-11 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
JPJP2015-241907 2015-12-11

Publications (2)

Publication Number Publication Date
TW201721821A true TW201721821A (zh) 2017-06-16
TWI718217B TWI718217B (zh) 2021-02-11

Family

ID=59020855

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110101121A TWI801795B (zh) 2015-12-11 2016-12-01 配線基板、具有配線基板之半導體封裝件及其製造方法
TW105139747A TWI718217B (zh) 2015-12-11 2016-12-01 配線基板、具有配線基板之半導體封裝件及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110101121A TWI801795B (zh) 2015-12-11 2016-12-01 配線基板、具有配線基板之半導體封裝件及其製造方法

Country Status (5)

Country Link
US (3) US20170170106A1 (zh)
JP (1) JP6862087B2 (zh)
KR (2) KR102584116B1 (zh)
CN (1) CN107039391A (zh)
TW (2) TWI801795B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830792B2 (en) * 2018-11-19 2023-11-28 Rohm Co., Ltd. Lead between a plurality of encapsulated MOSFETs

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379119B1 (ko) * 1997-11-19 2003-04-07 이비덴 가부시키가이샤 다층 프린트배선판과 그의 제조 방법
US6057612A (en) * 1998-07-02 2000-05-02 Intersil Corporation Flat power pack
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2005079462A (ja) 2003-09-02 2005-03-24 Renesas Technology Corp 半導体装置およびその製造方法
JP4434809B2 (ja) * 2004-03-29 2010-03-17 三洋電機株式会社 半導体装置の製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
US7750459B2 (en) * 2008-02-01 2010-07-06 International Business Machines Corporation Integrated module for data processing system
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
US8413324B2 (en) 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device
JP2011258867A (ja) * 2010-06-11 2011-12-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8866302B2 (en) * 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
US8853003B2 (en) * 2011-08-09 2014-10-07 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
JP5656907B2 (ja) 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
JP5624697B1 (ja) * 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
US9018045B2 (en) * 2013-07-15 2015-04-28 Freescale Semiconductor Inc. Microelectronic packages and methods for the fabrication thereof
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) * 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9355892B2 (en) * 2013-09-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with active and passive devices in different tiers
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9293437B2 (en) * 2014-02-20 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Functional block stacked 3DIC and method of making same
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
CN204424252U (zh) * 2015-03-27 2015-06-24 蔡亲佳 半导体芯片的包埋式板级封装结构
US10037897B2 (en) * 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package

Also Published As

Publication number Publication date
TW202127612A (zh) 2021-07-16
TWI801795B (zh) 2023-05-11
US20200066623A1 (en) 2020-02-27
KR102584116B1 (ko) 2023-10-04
TWI718217B (zh) 2021-02-11
KR20230142406A (ko) 2023-10-11
CN107039391A (zh) 2017-08-11
JP2017108039A (ja) 2017-06-15
JP6862087B2 (ja) 2021-04-21
KR20170069925A (ko) 2017-06-21
US20220044991A1 (en) 2022-02-10
US11908783B2 (en) 2024-02-20
US20170170106A1 (en) 2017-06-15
US11189553B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
JP4973761B2 (ja) 半導体装置
CN105376936A (zh) 具有集成的功率电子电路系统和逻辑电路系统的模块
JP4885046B2 (ja) 電力用半導体モジュール
KR20080062225A (ko) 전력 소자 패키지
JP5930980B2 (ja) 半導体装置およびその製造方法
WO2015182284A1 (ja) 半導体装置
KR20230142406A (ko) 배선 기판, 배선 기판을 가지는 반도체 패키지, 및 그 제조 방법
KR20240024876A (ko) 반도체 패키지 및 그 제조 방법
JP2012074730A (ja) 電力用半導体モジュール
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
JP4085639B2 (ja) 半導体装置およびその製造方法
US20060170087A1 (en) Semiconductor device
TWI834165B (zh) 半導體封裝件及其製造方法
JP2020174220A (ja) 半導体パッケージ
JP2015005664A (ja) 電子部品およびその製造方法
JP3705896B2 (ja) 半導体素子及びその電極形態変更方法及び半導体装置
TWI284420B (en) Semiconductor chip with partially embedded decoupling capacitors
JP2009141261A (ja) 半導体装置