TW201719791A - 半導體處理裝置及方法 - Google Patents

半導體處理裝置及方法 Download PDF

Info

Publication number
TW201719791A
TW201719791A TW105125388A TW105125388A TW201719791A TW 201719791 A TW201719791 A TW 201719791A TW 105125388 A TW105125388 A TW 105125388A TW 105125388 A TW105125388 A TW 105125388A TW 201719791 A TW201719791 A TW 201719791A
Authority
TW
Taiwan
Prior art keywords
chamber portion
groove
fluid
hole
semiconductor wafer
Prior art date
Application number
TW105125388A
Other languages
English (en)
Other versions
TWI614828B (zh
Inventor
子瑛 溫
王致凱
Original Assignee
無錫華瑛微電子技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 無錫華瑛微電子技術有限公司 filed Critical 無錫華瑛微電子技術有限公司
Publication of TW201719791A publication Critical patent/TW201719791A/zh
Application granted granted Critical
Publication of TWI614828B publication Critical patent/TWI614828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67389—Closed carriers characterised by atmosphere control
    • H01L21/67393—Closed carriers characterised by atmosphere control characterised by the presence of atmosphere modifying elements inside or attached to the closed carrierl
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

半導體處理裝置包括第一腔室部及可相對於第一腔室部在打開位置和關閉位置之間移動的第二腔室部。第一腔室部具有自其面向微腔室的內壁表面凹陷形成的凹槽道、與所述凹槽道的第一位置連通的第一通孔和與所述凹槽道的第二位置連通的第二通孔。在第二腔室部相對於第一腔室部位於所述關閉位置且所述待處理半導體晶圓容納於所述微腔室內時，所述待處理半導體晶圓的一個表面與形成所述凹槽道的內壁表面相抵靠，此時所述凹槽道借助所述待處理半導體晶圓的所述表面的阻擋形成一封閉通道，所述封閉通道通過第一通孔和第二通孔與外部相通。

Description

半導體處理裝置及方法
本發明涉及半導體晶圓或相似工件的表面處理領域，特別涉及半導體處理裝置及方法。
專利號為201210171681.9和201210088237.0的中國專利都公開了一種用於半導體晶圓處理的微腔室處理裝置。所述微腔室處理裝置均包括上腔室部和下腔室部，所述上腔室部和下腔室部可在一驅動裝置的驅動下裝載和/或移除所述半導體晶圓的打開位置和一用於容納並處理所述半導體晶圓的關閉位置之間相對移動。上腔室部與下腔室部處於關閉位置時形成一微腔室，半導體晶圓放置於所述微腔室內，所述上腔室部和/或所述下腔室部中包括一個或多個供處理流體進入的所述微腔室的入口和一個或多個供處理流體排出所述微腔室的出口。
所述上腔室部的面向所述微腔室的上工作表面和所述下腔室部的面向所述微腔室的下工作表面都是水準表面，在處理流體通過所述微腔室的入口進入所述微腔室對所述半導體晶圓進行處理時，所述處理流體流動的方向時隨機的，難易受到精確控制。同時，需要的處理流體的量仍然比較大，在需要進行半導體晶圓表面的微量元素檢測時，微量的元素溶于大量的處理流體中，微量元素的濃度會非常小，非常難以檢測。
因此有必要提供一種新的解決方案來解決上述問題。
本發明的目的在於提供一種半導體處理裝置及方法，其可以精確控制處理流體的流動方向以及流動速度，同時可以大大節省處理流體的用量。
為實現上述目的，本發明提供一種半導體處理裝置，其包括：第一腔室部；可相對於第一腔室部在打開位置和關閉位置之間移動的第二腔室部，其中在第二腔室部相對於第一腔室部位於所述關閉位置時，第一腔室部和第二腔室部之間形成有微腔室，待處理半導體晶圓能夠容納於所述微腔室內，在第二腔室部相對於第一腔室部位於所述打開位置時，所述待處理半導體晶圓能夠被取出或放入。第一腔室部具有自所述第一腔室部面向所述微腔室的內壁表面凹陷形成的凹槽道、自外部穿過所述第一腔室部以與所述凹槽道的第一位置連通的第一通孔和自外部穿過所述第一腔室部以與所述凹槽道的第二位置連通的第二通孔。在第二腔室部相對於第一腔室部位於所述關閉位置且所述待處理半導體晶圓容納於所述微腔室內時，所述待處理半導體晶圓的一個表面與形成所述凹槽道的內壁表面相抵靠，此時所述凹槽道借助所述待處理半導體晶圓的所述表面的阻擋形成一封閉通道，所述封閉通道通過第一通孔和第二通孔與外部相通。
進一步的，流體能夠通過第一通孔進入所述封閉通道，進入所述封閉通道的流體能夠沿所述封閉通道的導引前行，此時所述流體能夠接觸到並處理所述待處理半導體晶圓的所述表面的部分區域，處理過所述待處理半導體晶圓的所述表面的流體能夠通過第二通孔流出並被提取。
進一步的，第一通孔包括與所述凹槽道直接相通且較所述凹槽道更深、更寬的第一緩衝口部和與所述第一緩衝口部直接相通的第一通孔部，第二通孔包括與所述凹槽道直接相通且較所述凹槽道更深、更寬的第二緩衝口部和與所述第二緩衝口部直接相通的第二通孔部。
進一步的，第二腔室部具有自所述第二腔室部面向所述微腔室的內壁表面凹陷形成的凹槽道，形成於第一腔室部的內壁表面上的凹槽道的槽壁與形成於第二腔室部的內壁表面上的凹槽道的槽壁相對應。
根據本發明的另一個方面，本發明提供 一種利用所述的半導體處理裝置的半導體處理方法，其包括：將第二腔室部置於相對於第一腔室部的打開位置；將待處理半導體晶圓置於第一腔室部和第二腔室部之間；將第二腔室部置於相對於第一腔室部的關閉位置；通過第一通孔向所述凹槽道內注入提取流體；所述提取流體沿所述封閉通道行進直到第二通孔；從第二通孔提取所述提取流體。
進一步的，通過通入驅動流體來推動所述提取流體沿所述封閉通道行進直到第二通孔，所述提取流體為液體或氣體，所述驅動流體為不易反應的超純氣體或超純液體。
進一步的，在通過第一通孔向所述凹槽道內注入提取流體前，所述方法還包括：通過第一通孔向所述凹槽道內注入反應流體，以使得所述反應流體與其接觸到的所述待處理半導體晶圓的表面進行反應。
與現有測試分析技術相比，本發明中在一個腔室部的內壁表面上設置凹槽道，所述凹槽道借助所述待處理半導體晶圓的阻擋形成封閉通道，處理流體在所述封閉通道內流動的同時可以對所述待處理半導體晶圓的表面進行處理，這樣不僅可以精確的控制處理流體的流動方向以及流動速度，還可以大大節省處理流體的用量。
為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本發明作進一步詳細的說明。
此處所稱的“一個實施例”或“實施例”是指與所述實施例相關的特定特徵、結構或特性至少可包含於本發明至少一個實現方式中。在本說明書中不同地方出現的“在一個實施例中”並非必須都指同一個實施例，也不必須是與其他實施例互相排斥的單獨或選擇實施例。本發明中的“多個”、“若干”表示兩個或兩個以上。本發明中的“和/或”表示“和”或者“或”。
本發明提出一種半導體處理裝置，其可以精確控制處理流體的流動方向以及流動速度，同時可以大大節省處理流體的用量。
第1A圖為本發明中的半導體處理裝置100在一個實施例中的剖視示意圖。第1B圖為第1A圖中的圈A的放大示意圖；第1C圖為第1A圖中的圈B的放大示意圖。如第1A圖所示的，所述半導體處理裝置100包括上腔室部110和下腔室部120。
所述上腔室部110包括上腔室板111和自上腔室板111的周邊向下延伸而成的第一凸緣112。所述下腔室部120包括下腔室板121和在所述下腔室板121的周邊向下凹陷而成的第一凹槽122。
所述上腔室部110可相對於下腔室部120在打開位置和關閉位置之間移動。在所述上腔室部110相對於下腔室部120處於打開位置時，可以將待處理半導體晶圓放置於所述下腔室部120的內壁表面上，或者可以從所述下腔室部120的內壁表面上取出所述待處理半導體晶圓。在所述上腔室部110相對於下腔室部120處於關閉位置時，在所述上腔室部110相對於下腔室部120處於關閉位置時，所述第一凸緣112與第一凹槽122配合，以在上腔室板111和下腔室板121之間形成密封的微腔室，所述待處理半導體晶圓能夠容納於所述微腔室內，等待被後續處理。
第2A圖為本發明中的下腔室部120在一個實施例中的俯視圖。第2B圖為第2A圖中的圈C的放大示意圖。第2C圖為第2A圖中的圈D的放大示意圖。第2D圖為沿第2A圖中的剖面線A-A的剖視示意圖。第2E圖為第2D圖中的圈E的放大示意圖。第2F圖為第2A圖中的圈F的放大示意圖。
結合第2A至2F圖所示，所述下腔室部120具有自該下腔室部120面向所述微腔室的內壁表面123凹陷形成的凹槽道124、自外部穿過該下腔室部以與所述凹槽道124的第一位置連通的第一通孔125和自外部穿過該下腔室部以與所述凹槽道124的第二位置連通的第二通孔126。所述凹槽道124的截面可以為U形、V形或半圓形，還可以是其他形狀。所述凹槽道124內的通孔數量可以大於或等於1個。
如第1A、1B及1C圖所示的，在所述上腔室部110相對於下腔室部120位於所述關閉位置且所述待處理半導體晶圓200容納於所述微腔室內時，所述待處理半導體晶圓200的一個表面（下表面）與形成所述凹槽道124的內壁表面123相抵靠，此時所述凹槽道124借助所述待處理半導體晶圓200的所述表面的阻擋形成一封閉通道，所述封閉通道通過第一通孔125和第二通孔126與外部相通。在應用時，處理流體能夠通過第一通孔125進入所述封閉通道，進入所述封閉通道的流體能夠沿所述封閉通道的導引前行，此時所述處理流體能夠接觸到並處理所述待處理半導體晶圓200的所述表面的部分區域，處理過所述待處理半導體晶圓200的所述表面的流體能夠通過第二通孔126流出並被提取。這樣，這樣不僅可以精確的控制處理流體的流動方向以及流動速度，還可以大大節省處理流體的用量。
在一個實施例中，如第2A、2B和2C圖所示的，所述凹槽道124環繞形成螺旋狀，其中第一通孔125位於所述螺旋狀的凹槽道中心區域（圈D的區域），第二通孔126位於所述螺旋狀的凹槽道124周邊區域（圈C的區域）。第一通孔125可以被用作為入口，第二通孔126可以被用作為出口。在其他實施例中，也可以將第一通孔125可以被用作為出口，第二通孔126可以被用作為入口。
在一個實施例中，如第2D、2E和2F圖所示的，第一通孔125包括與所述凹槽道124直接相通且較所述凹槽道124更深、更寬的第一緩衝口部125a和與該第一緩衝口部125a直接相通的第一通孔部125b。由於設置了第一緩衝口部125a，可以避免處理流體通過第一通孔125進入的初速度過快導致所述半導體晶圓的中心區域被過分處理。第二通孔126包括與所述凹槽道124直接相通且較所述凹槽道124更深、更寬的第二緩衝口部126a和與該第二緩衝口部126a直接相通的第二通孔部126b。由於設置了第二緩衝口部126a，可以防止處理流體不能及時從第二通孔126排出而溢出。優選的，第一緩衝口部125a可以為錐形凹槽，第二緩衝口部126a可以為圓柱形凹槽。
第3A圖為本發明中的上腔室部110在一個實施例中的俯視圖；第3B圖為第3A圖中的圈G的放大示意圖；第3C圖為第3A圖中的圈H的放大示意圖；第3D圖為沿第3A圖中的剖面線B-B的剖視示意圖；第3E圖為第3D圖中的圈I的放大示意圖；第3F圖為第3A圖中的圈J的放大示意圖。
結合第3A至3F圖所示的，所述上腔室部110包括上腔室板111和自上腔室板111的周邊向下延伸而成的第一凸緣112。上腔室部110具有自該上腔室部110面向所述微腔室的內壁表面113凹陷形成的凹槽道113，形成於上腔室部的內壁表面113上的凹槽道114的槽壁（相鄰的凹槽道114之間的部分）與形成於下腔室部120的內壁表面123上的凹槽道124的槽壁（相鄰的凹槽道124之間的部分）相對應（第1B圖、第1C圖）。這樣，在所述上腔室部110相對於下腔室部120位於所述關閉位置且所述待處理半導體晶圓200容納於所述微腔室內時，所述上腔室部110的凹槽道114的槽壁能夠抵壓所述待處理半導體晶圓200的相應位置，並使得所述待處理半導體晶圓200能夠更緊地抵靠於所述下腔室部120的凹槽道124的槽壁上，使得最後形成的封閉通道的封閉性能更好。此外，形成於上腔室部的內壁表面113上的凹槽道114的槽壁（相鄰的凹槽道114之間的部分）與形成於下腔室部120的內壁表面123上的凹槽道124的槽壁（相鄰的凹槽道124之間的部分）也可以相交錯排布。
在另一個改變的實施例中，所述上腔室部110和所述下腔室部的結構可以互換或具備相同的結構，此時待處理半導體晶圓200的上表面將會與所述上腔室部110的凹槽道一起形成封閉通道。在封閉通道內流通處理流體可以對所述待處理半導體晶圓200的上表面或下表面進行處理，或上下表面同時處理。
第4A圖為本發明中的半導體處理裝置200在另一個實施例中的剖視示意圖；第4B圖為第4A圖中的圈K的放大示意圖。如第4A圖中的半導體處理裝置400與第1A圖中的半導體處理裝置相比的差別在於：第4A圖中的上腔室部410和第1A圖中的上腔室部110的結構不同。第5A圖為本發明中的上腔室部410在一個實施例中的俯視圖；第5B圖為沿第5A圖中的剖面線C-C的剖視示意圖；第5C圖為第5A圖中的圈L的放大示意圖。如第5A至5C圖所示，所述上腔室部410包括上腔室板411、第一凸緣412、面向微腔室的第一內壁表面413、第二凹槽414、位於第一內壁表面413和第二凹槽414之間的第二凸緣415和位於第一內壁表面413中心的通道416。由第二凸緣415抵靠於半導體晶圓200和第一內壁表面413形成一個封閉空間，通過通道416與外界連通。流體可通過通道416進入此封閉空間產生壓力，並使得所述待處理半導體晶圓200能夠更緊地抵靠於所述下腔室部120的凹槽道124的槽壁上，使得最後形成的封閉通道的封閉性能更好。
第6A圖為本發明中的下腔室部620在另一個實施例中的俯視圖；第6B圖為沿第6A圖中的圈M的放大示意圖。自該下腔室部620面向所述微腔室的內壁表面623凹陷形成的凹槽道624為多個，第6A圖中有5個，在其他實施例中，可以為其他數目個，每個凹槽道624都對應有一個第一通孔625和一個第二通孔626。所述下腔室部620的不同的凹槽道624位於所述內壁表面623的不同區域內。這樣可以針對不同的區域進行不同的處理，它們互相獨立。
本發明還提出了一種利用上述半導體處理裝置的半導體處理方法。如第7圖所示的，所述半導體處理方法700包括如下步驟。
步驟710、將下腔室部120置於相對於上腔室部110的打開位置；
步驟720，將待處理半導體晶圓置於下腔室部120和上腔室部110之間；
步驟730，將下腔室部120置於相對於上腔室部110的關閉位置；
步驟740，通過第一通孔125向所述凹槽道124內注入提取流體；
步驟750，用驅動流體推動所述提取流體沿所述封閉通道行進直到第二通孔126；
步驟760，從第二通孔126提取所述提取流體。
在一個實施例中，基於提取流體可以進行元素的檢測，這樣可以得到待處理半導體晶圓的表面上殘留的元素以及其濃度。該方法可以用於對表面只有容易在提取液中溶解的隔離層以及表面沒有任何隔離層的單晶矽晶圓片的表面污染的檢測。
在一個實施例中，所述提取流體為液體或氣體，所述驅動流體為不易反應的超純氣體或超純液體，比如氮氣、氦氣、氬氣、超純水、丙酮、四氯甲烷等。
在一個實施例中，在通過第一通孔向所述凹槽道內注入提取流體前，所述方法還包括：通過第一通孔125向所述凹槽道124內注入反應流體，以使得所述反應流體與其接觸到的所述待處理半導體晶圓的表面進行反應。
這樣，對於表面具有不容易在提取流體中溶解的或者溶解速度緩慢的隔離層的單晶矽晶圓片的表面污染檢測。
第8A圖為本發明中的半導體處理裝置800在一個實施例中的剖視示意圖。第8B圖為第8A圖中的圈AA的放大示意圖。第8C圖為第8A圖中的圈BB的放大示意圖。
請參看第8A、8B和8C圖所示的，所述半導體處理裝置800包括上腔室部810和下腔室部820。所述上腔室部810包括上腔室板811。所述下腔室部820包括下腔室板121。第8A、8B和8C圖中的半導體處理裝置800與第1A、1B和1C圖中的半導體處理裝置100的不同之處在於：所述下腔室部820具有自該下腔室部820面向所述微腔室的內壁表面凹陷形成的凹進部823、位於所述凹進部823的中心區域的貫穿所述下腔室部820並與所述凹進部823連通的第一開孔824和位於所述凹進部823的周邊區域的貫穿所述下腔室部820並與所述凹進部823連通的第二開孔825；所述凹進部823的中心區域為低勢區域，所述凹進部823的周邊區域為高勢區域，即所述凹進部823的周邊高，中心低。所述凹進部823的底部表面為自低勢區域傾斜延伸至所述高勢區域的傾斜表面，所述凹進部823的底部表面的自中心向周邊延伸的徑向線可以為傾斜直線，也可以傾斜曲線。
所述第二開孔825可以為多個，其均勻分佈在所述凹進部823的周邊區域上。所述下腔室部820還包括有自該下腔室部820面向所述微腔室的內壁表面凹陷形成的環繞所述凹進部823的導流槽826，該導流槽連通所述第二開孔825。
在所述上腔室部810相對於下腔室部820處於關閉位置時，在上腔室板811和下腔室板821之間形成密封的微腔室，所述待處理半導體晶圓200能夠容納於所述微腔室內。所述待處理半導體晶圓200覆蓋所述凹進部823，以在待處理半導體晶圓200和所述凹進部823的底部表面之間形成縫隙寬度不等流體處理空間，其中所述凹進部823的高勢區域與待處理半導體晶圓200之間的距離低於所述凹進部823的低勢區域與待處理半導體晶圓200之間的距離。第一開孔824可以被用作為流體的入口，第二開孔825可以被用作為流體的出口。在其他實施例中，也可以將第一開孔824可以被用作為流體的出口，第二開孔825可以被用作為流體的入口。很顯然，所述第一開孔和第二開孔都與所述流體處理空間連通。
在應用時，自第二開孔825向所述流體處理空間通入處理流體，處理流體受重力作用，順著所述凹進部823的底部表面向第一開孔824流動。在此過程中，所述處理流體能夠接觸到並處理所述待處理半導體晶圓200的所述表面。由所述第二開孔825通入一定量的處理流體使得晶圓200與所述凹進部823之間形成的間隙充滿時，處理過所述待處理半導體晶圓200的所述表面的流體能夠通過所述凹進部823上的第一開孔824流出。不斷自第二開孔825通入處理流體，第一開孔824則流出處理過所述待處理半導體晶圓200的所述表面的流體，晶圓200受到處理流體的影響，可以處於浮起狀態，也可以與所述下腔室相抵靠。由於所述凹進部823具有斜度且導向所述凹進部823的中心，所以自第二開孔825通入的處理流體流動方向受到控制，其受重力作用向所述凹進部823中心處流動。這樣，可以精確的控制處理流體的流動。
第9A圖為本發明中的半導體處理裝置900在一個實施例中的剖視示意圖；第9B圖為第9A圖中的圈EE的放大示意圖；第9C圖為第9A圖中的圈FF的放大示意圖。
請參看第9A、9B和9C圖所示的，所述半導體處理裝置900包括上腔室部910和下腔室部920。所述上腔室部910包括上腔室板911。所述下腔室部920包括下腔室板921。第9A、9B和9C圖中的半導體處理裝置900與第8A、8B和8C圖中的半導體處理裝置800的不同之處在於：所述下腔室部920的凹進部923的中心區域為高勢區域，凹進部923的周邊區域為低勢區域，即中心高，周邊低，第一開孔924位於所述凹進部923的高勢區域，第二開孔925位於所述凹進部823的低勢區域。
第10圖為本發明中的下腔室部1020在一個實施例中的示意圖，其以更為明顯的方式顯示了凹進部1023的形狀。如第10圖所示的，所述下腔室部1020具有自該下腔室部1020的內壁表面形成的凹進部1023、位於所述凹進部1023的中心區域的貫穿所述下腔室部1020的第一開孔1024和位於所述凹進部1023的周邊區域的貫穿所述下腔室部1020的第二開孔1025；所述凹進部1023的中心區域為低勢區域，所述凹進部1023的周邊區域為高勢區域。所述凹進部1023的底部表面自低勢區域傾斜延伸至所述高勢區域，所述凹進部1023的底部表面的自中心向周邊延伸的徑向線為傾斜曲線10231。待處理半導體晶圓200和所述凹進部1023的底部表面之間形成縫隙寬度不等流體處理空間。
如第10圖所示的，所述凹進部1023的垂直投影呈圓形。如第10圖所示，在X段處凹進部1023(其底部表面)與半導體晶圓200之間的間距比在Y段處凹進部1023與半導體晶圓200之間的間距要短。處理流體(或簡稱流體)自處於較低位置的第一開孔1024送入凹進部1023，流體在開始階段處於凹進部1023的中心，隨著輸入的處理流體體積增加，流體由凹進部1023自底壁中心位置上升至凹進部1023的邊緣，並可以自凹進部1023的邊緣處的第二開孔1025流出凹進部1023。在此過程中，輸入的流體首先與半導體晶圓200的下表面中心位置接觸，此接觸面積隨著輸入流體體積的增大而向半導體晶圓200邊緣的方向擴大。當半導體晶圓200與下腔室部1020之間形成的間隙被流體充滿時，流體覆蓋整個半導體晶圓200的下表面的相應區域。此刻開始，不斷自第一開孔1024送入流體，同時，自第二開孔1025送出多餘的與半導體晶圓200下表面接觸過的流體。不斷流過半導體晶圓200下表面的流體與半導體晶圓200的下表面發生持續的化學和物理反應。由於流體與半導體晶圓200的下表面的接觸方式，如角度、流速等，會直接影響流體與半導體晶圓200的下表面發生的化學和物理反應速度和效果。採用如第10圖所示的凹進部1023的結構，某位置的流體流動的面積等於該位置離凹進部1023中心的半徑形成的圓的周長乘以凹進部1023與半導體晶圓200之間的間距。在X位置處，凹進部1023與半導體晶圓200之間的間距增大，例如Y段，但是在Y段處其離凹進部1023中心的半徑減小，
由於某位置的流體流動的面積等於該位置離凹進部1023中心的半徑形成的圓的周長乘以凹進部1023與半導體晶圓200之間的間距，當凹進部1023與半導體晶圓200之間的間距增大與離凹進部1023中心的半徑減小保持在同一比例時，最終計算的流體流動的面積可以時刻保持在一恒定數值。比如X位置，其間距較小，但是其離凹進部1023中心的半徑較大，Y位置，其間距較大，但是其凹進部1023中心的半徑較小，因此通過適當的設計，可以保證在X位置和Y位置的流體流動的面積相等。當流體的流動面積在不同位置保持一恒定數值時，流體在凹進部1023不同位置處的流動速度時刻也保持在一恒定數值。如此，流體在凹進部1023的不同位置與半導體晶圓200的接觸處理的程度也可以保值在一恒定的程度，由於凹進部1023的特殊結構，整個半導體晶圓200表面所有位置經流體進行處理的程度幾乎完全保持一致。
在一個實施例中，以所述第一開孔1024處為原點，以向所述凹進部1023的邊緣徑向延伸的方向為正方向，所述傾斜曲線10231所呈形狀的解析函數為y=-C/x，其中C為大於0的常數。當常數C越大時，在恒定的流體3的流量下，流體3在凹進部1023不同位置處的恒定的流動速度越小；當常數C越小時，在恒定的流體的流量下，流體在凹進部1023不同位置處的恒定的流動速度越大。
在一個實施例中，以所述第一開孔1024處為原點，以向所述凹進部1023的邊緣徑向延伸的方向為正方向，所述傾斜曲線10231所呈形狀的解析函數為y=Alnx+C，其中A、C為常數。在該種情況下，通過調節A、C值的大小，可以控制流體在凹進部1023不同位置處的流動速度，使得流動速度發生變化，從而控制流體在半導體晶圓200表面的中心處至邊緣處的流動速度發生變化。
在第一種情況下，流體自半導體晶圓200表面的中心處至邊緣處的流動速度變大，在第二情況下，流體自半導體晶圓200表面的中心處至邊緣處的流動速度變小。
第11A圖為本發明中的下腔室部1120在一個實施例中的俯視示意圖；第11B圖為第11A圖中的圈GG的放大示意圖。如第11A和11B圖所述的，所述下腔室部1120包括有多個凹進部1123，每個凹進部1123包括有第一開孔1124和第二開孔1125。可以利用每個凹進部1123對所述待處理半導體晶圓的對應區域進行流體處理。
在另一個改變的實施例中，所述下腔室部只設置有位於所述凹進部823的低勢區域的貫穿所述下腔室部的開孔，該開孔即作為流體的入口，也作為流體的出口。 上述說明已經充分揭露了本發明的具體實施方式。需要指出的是，熟悉該領域的技術人員對本發明的具體實施方式所做的任何改動均不脫離本發明的權利要求書的範圍。相應地，本發明的權利要求的範圍也並不僅僅局限於所述具體實施方式。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、800、900‧‧‧半導體處理裝置
110、410、810、910‧‧‧上腔室部
111、411、811、911‧‧‧上腔室板
112、412‧‧‧第一凸緣
120、420、620、820、920、1020、1120‧‧‧下腔室部
121、821、921‧‧‧下腔室板
200‧‧‧待處理半導體晶圓
122‧‧‧第一凹槽
124、114、624‧‧‧凹槽道
125、625‧‧‧第一通孔
126、626‧‧‧第二通孔
123、113、623‧‧‧內壁表面
126a‧‧‧第二緩衝口部
126b ‧‧‧第二通孔部
125a‧‧‧第一緩衝口部
125b‧‧‧ 第一通孔部
414‧‧‧第二凹槽
415‧‧‧第二凸緣
413‧‧‧第一內壁表面
416‧‧‧通道
700‧‧‧半導體處理方法
710至760‧‧‧步驟
823、923、1023、1123‧‧‧凹進部
824、924、1024、1124‧‧‧第一開孔
825、925、1025、1125‧‧‧第二開孔
826‧‧‧導流槽
10231‧‧‧傾斜曲線
X、Y‧‧‧位置
第1A圖為本發明中的半導體處理裝置在一個實施例中的剖視示意圖。 第1B圖為第1A圖中的圈A的放大示意圖。 第1C圖為第1A圖中的圈B的放大示意圖。 第2A圖為本發明中的下腔室部在一個實施例中的俯視圖。 第2B圖為第2A圖中的圈C的放大示意圖。 第2C圖為第2A圖中的圈D的放大示意圖。 第2D圖為沿第2A圖中的剖面線A-A的剖視示意圖。 第2E圖為第2D圖中的圈E的放大示意圖。 第2F圖為第2A圖中的圈F的放大示意圖。 第3A圖為本發明中的上腔室部在一個實施例中的俯視圖。 第3B圖為第3A圖中的圈G的放大示意圖。 第3C圖為第3A圖中的圈H的放大示意圖。 第3D圖為沿第3A圖中的剖面線B-B的剖視示意圖。 第3E圖為第3D圖中的圈I的放大示意圖。 第3F圖為第3A圖中的圈J的放大示意圖。 第4A圖為本發明中的半導體處理裝置在另一個實施例中的剖視示意圖。 第4B圖第4A圖中的圈K的放大示意圖。 第5A圖為本發明中的上腔室部在一個實施例中的俯視圖。 第5B圖為沿第5A圖中的剖面線C-C的剖視示意圖。 第5C圖為第5A圖中的圈L的放大示意圖。 第6A圖為本發明中的下腔室部在另一個實施例中的俯視圖。 第6B圖為沿第6A圖中的圈M的放大示意圖。 第7圖為本發明中的半導體處理方法在一個實施例中的流程示意圖。 第8A圖為本發明中的半導體處理裝置在一個實施例中的剖視示意圖。 第8B圖為第8A圖中的圈AA的放大示意圖。 第8C圖為第8A圖中的圈BB的放大示意圖。 第9A圖為本發明中的半導體處理裝置在一個實施例中的剖視示意圖。 第9B圖為第9A圖中的圈EE的放大示意圖。 第9C圖為第9A圖中的圈FF的放大示意圖。 第10圖為本發明中的下腔室部在一個實施例中的剖視示意圖。 第11A圖為本發明中的下腔室部在另一個實施例中的俯視示意圖。 第11B圖為第11A圖中的圈GG的放大示意圖。
100‧‧‧半導體處理裝置
110‧‧‧上腔室部
111‧‧‧上腔室板
112‧‧‧第一凸緣
120‧‧‧下腔室部
121‧‧‧下腔室板

Claims (17)

  1. 一種半導體處理裝置，包括： 一第一腔室部；及 可相對於所述第一腔室部在一打開位置和一關閉位置之間移動的一第二腔室部，其中在所述第二腔室部相對於所述第一腔室部位於所述關閉位置時，所述第一腔室部和所述第二腔室部之間形成有一微腔室，一待處理半導體晶圓能夠容納於所述微腔室內，在所述第二腔室部相對於所述第一腔室部位於所述打開位置時，所述待處理半導體晶圓能夠被取出或放入； 其中： 所述第一腔室部具有自所述第一腔室部面向所述微腔室的內壁表面凹陷形成的一凹槽道、自外部穿過所述第一腔室部以與所述凹槽道的一第一位置連通的一第一通孔和自外部穿過所述第一腔室部以與所述凹槽道的一第二位置連通的一第二通孔；及 在所述第二腔室部相對於所述第一腔室部位於所述關閉位置且所述待處理半導體晶圓容納於所述微腔室內時，所述待處理半導體晶圓的一個表面與形成所述凹槽道的內壁表面相抵靠，此時所述凹槽道借助所述待處理半導體晶圓的所述表面的阻擋形成一封閉通道，所述封閉通道通過所述第一通孔和所述第二通孔與外部相通。
  2. 如請求項1所述的半導體處理裝置，其中流體能夠通過所述第一通孔進入所述封閉通道，進入所述封閉通道的流體能夠沿所述封閉通道的導引前行，此時所述流體能夠接觸到並處理所述待處理半導體晶圓的所述表面的部分區域，處理過所述待處理半導體晶圓的所述表面的流體能夠通過所述第二通孔流出並被提取。
  3. 如請求項1所述的半導體處理裝置，其中： 所述第一通孔包括與所述凹槽道直接相通且較所述凹槽道更深、更寬的一第一緩衝口部和與所述第一緩衝口部直接相通的一第一通孔部；及 所述第二通孔包括與所述凹槽道直接相通且較所述凹槽道更深、更寬的一第二緩衝口部和與所述第二緩衝口部直接相通的一第二通孔部。
  4. 如請求項2所述的半導體處理裝置，其中所述第一緩衝口部為一錐形凹槽，所述第二緩衝口部為一圓柱形凹槽，所述凹槽道的截面為U形、V形或半圓形。
  5. 如請求項1所述的半導體處理裝置，其中所述凹槽道環繞形成螺旋狀，其中所述第一通孔位於所述螺旋狀的凹槽道中心區域，所述第二通孔位於所述螺旋狀的凹槽道周邊區域。
  6. 如請求項1所述的半導體處理裝置，其中所述第二腔室部具有自所述第二腔室部面向所述微腔室的內壁表面凹陷形成的一凹槽道，形成於所述第一腔室部的內壁表面上的所述凹槽道的槽壁與形成於所述第二腔室部的內壁表面上的所述凹槽道的槽壁相對應。
  7. 如請求項1所述的半導體處理裝置，其中所述第一腔室部為一上腔室部、所述第二腔室部為一下腔室部；或者，所述第一腔室部為一下腔室部、所述第二腔室部為一上腔室部。
  8. 如請求項1所述的半導體處理裝置，其中自所述第一腔室部面向所述微腔室的內壁表面凹陷形成的凹槽道為多個，每個凹槽道都對應有一個第一通孔和一個第二通孔。
  9. 如請求項8所述的半導體處理裝置，其中所述第一腔室部的不同的凹槽道位於所述內壁表面的不同區域內。
  10. 如請求項1所述的半導體處理裝置，其中所述第一腔室部具有自所述第一腔室部面向所述微腔室的內壁表面凹陷形成的一凹進部以及位於所述凹進部的低勢區域的貫穿所述第一腔室部的一第一開孔，所述凹進部的底部表面為自所述低勢區域傾斜延伸至高勢區域的傾斜表面。
  11. 如請求項10所述的半導體處理裝置，其中所述第一腔室部還包括有位於所述凹進部的高勢區域的貫穿所述第一腔室部的一第二開孔，在所述第二腔室部相對於所述第一腔室部位於所述關閉位置且所述待處理半導體晶圓容納於所述微腔室內時，所述待處理半導體晶圓的一個表面與所述凹進部共同形成一流體處理空間，所述第一開孔和所述第二開孔與所述流體處理空間連通，其中所述凹進部的高勢區域與所述待處理半導體晶圓之間的間距低於所述凹進部的低勢區域與所述待處理半導體晶圓之間的間距。
  12. 如請求項11所述的半導體處理裝置，其中所述凹進部為一圓形，所述凹進部的中心區域為低勢區域，所述凹進部的周邊區域為高勢區域，或者所述凹進部的中心區域為高勢區域，所述凹進部的周邊區域為低勢區域，位於所述凹進部的周邊區域的開孔的數目為多個，所述凹進部的底部表面的自中心向周邊的一徑向線為一傾斜直線或一傾斜曲線。
  13. 如請求項12所述的半導體處理裝置，其中以所述第一開孔處為原點，以向所述凹進部的一邊緣徑向所延伸的方向為一正方向，所述傾斜曲線所呈形狀的解析函數為y=-C/x，其中C為大於0的常數。
  14. 如請求項12所述的半導體處理裝置，其中以所述第一開孔處為原點，以向所述凹進部的一邊緣徑向所延伸的方向為一正方向，所述傾斜曲線所呈形狀的解析函數為y=Alnx+C，其中A、C為常數。
  15. 一種利用如請求項1-14任一所述的半導體處理裝置的半導體處理方法，包括： 將一第二腔室部置於相對於一第一腔室部的一打開位置； 將一待處理半導體晶圓置於所述第一腔室部和所述第二腔室部之間； 將所述第二腔室部置於相對於所述第一腔室部的一關閉位置； 通過所述第一通孔向所述凹槽道內注入一提取流體； 所述提取流體沿所述封閉通道行進直到所述第二通孔；及 從所述第二通孔提取所述提取流體。
  16. 如請求項15所述的半導體處理方法，其中通過通入驅動流體來推動所述提取流體沿所述封閉通道行進直到所述第二通孔，及所述提取流體為一液體或一氣體，所述驅動流體為不易反應的一超純氣體或一超純液體。
  17. 如請求項15所述的半導體處理方法，其中在通過所述第一通孔向所述凹槽道內注入提取流體前，所述方法還包括： 通過所述第一通孔向所述凹槽道內注入一反應流體，以使得所述反應流體與其接觸到的所述待處理半導體晶圓的表面進行反應。
TW105125388A 2015-11-25 2016-08-10 半導體處理裝置及方法 TWI614828B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201510836143.0 2015-11-25
CN201510836143.0A CN106783669B (zh) 2015-11-25 2015-11-25 半导体处理装置及方法

Publications (2)

Publication Number Publication Date
TW201719791A true TW201719791A (zh) 2017-06-01
TWI614828B TWI614828B (zh) 2018-02-11

Family

ID=58763027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125388A TWI614828B (zh) 2015-11-25 2016-08-10 半導體處理裝置及方法

Country Status (8)

Country Link
US (1) US10586717B2 (zh)
EP (1) EP3382748B1 (zh)
JP (1) JP6622407B2 (zh)
KR (1) KR102101513B1 (zh)
CN (1) CN106783669B (zh)
RU (1) RU2694171C1 (zh)
TW (1) TWI614828B (zh)
WO (1) WO2017088221A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108426758B (zh) * 2017-02-14 2020-10-30 无锡华瑛微电子技术有限公司 晶圆局部处理方法
CN109119366B (zh) * 2018-09-07 2023-10-13 无锡华瑛微电子技术有限公司 一种半导体处理装置
EP4145496B1 (en) * 2018-09-07 2024-01-31 Huaying Research Co., Ltd Semiconductor processing device
CN109166814B (zh) * 2018-09-07 2023-10-17 无锡华瑛微电子技术有限公司 一种半导体处理装置
KR102673983B1 (ko) * 2019-03-15 2024-06-12 주식회사 케이씨텍 기판 처리 장치
CN112002660B (zh) * 2020-08-27 2024-01-19 南京国盛电子有限公司 一种半导体处理装置、处理方法及应用
CN117723365A (zh) * 2022-09-09 2024-03-19 无锡华瑛微电子技术有限公司 半导体处理装置及方法
CN115642116B (zh) * 2022-11-04 2023-10-31 江苏希太芯科技有限公司 一种晶圆键合强度测量装置及测量方法
CN116525488B (zh) * 2023-04-26 2024-05-14 华中科技大学 一种晶圆沟道的直写填充装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1147456A1 (ru) * 1984-02-29 1985-03-30 Предприятие П/Я Р-6707 Устройство дл двухсторонней очистки плоских изделий
JPH085526A (ja) * 1994-06-21 1996-01-12 Hitachi Ltd 溶液試料サンプリング治具
US6239038B1 (en) 1995-10-13 2001-05-29 Ziying Wen Method for chemical processing semiconductor wafers
JP3338380B2 (ja) * 1998-07-27 2002-10-28 東邦化成株式会社 ウェーハ処理装置及びウェーハ処理方法
JP4011218B2 (ja) * 1999-01-04 2007-11-21 株式会社東芝 基板処理装置及び基板処理方法
US6464795B1 (en) * 1999-05-21 2002-10-15 Applied Materials, Inc. Substrate support member for a processing chamber
US20040025901A1 (en) * 2001-07-16 2004-02-12 Semitool, Inc. Stationary wafer spin/spray processor
US6461155B1 (en) * 2001-07-31 2002-10-08 Novellus Systems, Inc. Method and apparatus for heating substrates in supercritical fluid reactor
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP2003174077A (ja) * 2001-12-04 2003-06-20 Lintec Corp 吸着保持装置
KR101191632B1 (ko) * 2002-09-30 2012-10-17 나노시스, 인크. 대형 나노 인에이블 매크로전자 기판 및 그 사용
JP2007502550A (ja) 2003-06-13 2007-02-08 ソフィア ウェン， 半導体ウェハの薄層化学処理のための方法および装置
US20060032037A1 (en) * 2004-08-13 2006-02-16 Dar-Wen Lo [assembling method and device thereof]
US7635263B2 (en) * 2005-01-31 2009-12-22 Molecular Imprints, Inc. Chucking system comprising an array of fluid chambers
JP4647401B2 (ja) * 2005-06-06 2011-03-09 東京エレクトロン株式会社 基板保持台、基板温度制御装置及び基板温度制御方法
CN101208770B (zh) * 2005-06-22 2010-10-27 艾克塞利斯技术公司 用于处理介电材料的设备和方法
CN100541730C (zh) * 2007-07-16 2009-09-16 无锡尚德太阳能电力有限公司 半导体基板表面的化学处理方法及其装置
US20100099263A1 (en) * 2008-10-20 2010-04-22 Applied Materials, Inc. Nf3/h2 remote plasma process with high etch selectivity of psg/bpsg over thermal oxide and low density surface defects
US8540506B2 (en) * 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
US20120080832A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Devices for methodologies related to wafer carriers
CN102903624B (zh) * 2011-07-29 2015-12-16 无锡华瑛微电子技术有限公司 温控半导体处理装置
CN102903606B (zh) * 2011-07-29 2016-03-30 无锡华瑛微电子技术有限公司 多腔室半导体处理装置
WO2013016941A1 (zh) * 2011-07-29 2013-02-07 无锡华瑛微电子技术有限公司 可调式半导体处理装置及其控制方法
CN103165502A (zh) * 2011-12-14 2013-06-19 无锡华瑛微电子技术有限公司 晶圆托盘和晶圆盒
CN103367197B (zh) * 2012-03-29 2015-12-02 无锡华瑛微电子技术有限公司 晶圆表面处理系统
US8883029B2 (en) * 2013-02-13 2014-11-11 Lam Research Corporation Method of making a gas distribution member for a plasma processing chamber
US20150099371A1 (en) * 2013-10-03 2015-04-09 Qualcomm Mems Technologies, Inc. Nozzle designs for distribution of reactants across substrates
CN104979237B (zh) * 2014-04-11 2018-03-09 北京北方华创微电子装备有限公司 半导体加工设备
CN106803477B (zh) * 2015-11-25 2020-01-03 无锡华瑛微电子技术有限公司 半导体处理装置及其方法

Also Published As

Publication number Publication date
RU2694171C1 (ru) 2019-07-09
JP6622407B2 (ja) 2019-12-18
TWI614828B (zh) 2018-02-11
CN106783669A (zh) 2017-05-31
WO2017088221A1 (zh) 2017-06-01
JP2019504478A (ja) 2019-02-14
EP3382748A1 (en) 2018-10-03
EP3382748B1 (en) 2019-11-27
KR20180100557A (ko) 2018-09-11
EP3382748A4 (en) 2018-11-21
KR102101513B1 (ko) 2020-04-17
CN106783669B (zh) 2019-04-12
US10586717B2 (en) 2020-03-10
US20180350635A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
TW201719791A (zh) 半導體處理裝置及方法
TWI641028B (zh) 利用空間原子層沉積進行無縫間隙充填
US8888949B2 (en) Plasma processing equipment and gas distribution apparatus thereof
US12080587B2 (en) Apparatus for preventing backside peeling defects on semiconductor wafers
CN104425324B (zh) 使反应器中压强脉冲与射频调节协调的系统、方法及设备
US11417542B2 (en) Semiconductor processing apparatus and method
JP2013506301A5 (zh)
FR3079616B1 (fr) Micro-capteur pour detecter des especes chimiques et procede de fabrication associe
TWI550711B (zh) 基板處理用之楔形平行板電漿反應器之系統、方法及設備
EP3840025B1 (en) Semiconductor processing device
JP2007180268A (ja) 基板処理装置
TWI843533B (zh) 半導體處理裝置及方法
KR102138675B1 (ko) 기판처리장치
KR20020004623A (ko) 반도체 플라즈마 식각 장비
JP2005277210A (ja) 基板保持回転機構およびそれを用いた基板処理装置
KR101048824B1 (ko) 에어 나이프 세팅 장치 및 그를 포함하는 기판 처리 장치
KR20130034861A (ko) 웨이퍼 지지용 서셉터