CN109119366B - 一种半导体处理装置 - Google Patents

一种半导体处理装置 Download PDF

Info

Publication number
CN109119366B
CN109119366B CN201811040519.7A CN201811040519A CN109119366B CN 109119366 B CN109119366 B CN 109119366B CN 201811040519 A CN201811040519 A CN 201811040519A CN 109119366 B CN109119366 B CN 109119366B
Authority
CN
China
Prior art keywords
micro
chamber
processing
chamber portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811040519.7A
Other languages
English (en)
Other versions
CN109119366A (zh
Inventor
温子瑛
王致凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Huaying Microelectronics Technology Co Ltd
Original Assignee
Wuxi Huaying Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Huaying Microelectronics Technology Co Ltd filed Critical Wuxi Huaying Microelectronics Technology Co Ltd
Priority to CN201811040519.7A priority Critical patent/CN109119366B/zh
Publication of CN109119366A publication Critical patent/CN109119366A/zh
Priority to EP22203703.8A priority patent/EP4145496B1/en
Priority to EP19856822.2A priority patent/EP3840025B1/en
Priority to JP2020566719A priority patent/JP7017273B2/ja
Priority to US17/265,251 priority patent/US20210305068A1/en
Priority to PCT/CN2019/101143 priority patent/WO2020048306A1/zh
Application granted granted Critical
Publication of CN109119366B publication Critical patent/CN109119366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种半导体处理装置,其包括:第一腔室部;可相对于第一腔室部在打开位置和关闭位置之间移动的第二腔室部,其中在第二腔室部相对于第一腔室部位于所述关闭位置时,第一腔室部和第二腔室部之间形成有微腔室。第一腔室部具有在该第一腔室部面向所述微腔室的内壁表面形成的第一槽道,第二腔室部具有在该第二腔室部面向所述微腔室的内壁表面形成的第二槽道,在第二腔室部相对于第一腔室部位于关闭位置且微腔室内容纳有半导体晶圆时,第一槽道和第二槽道连通并共同形成边缘微处理空间,容纳于微腔室内的半导体晶圆的外缘伸入边缘微处理空间。借助边缘微处理空间,本发明能够实现对半导体晶圆的外缘的处理。

Description

一种半导体处理装置
【技术领域】
本发明涉及半导体晶圆或相似工件的表面处理领域,特别涉及半导体处理 装置。
【背景技术】
专利号为201210171681.9和201210088237.0的中国专利都公开了一种用于 半导体晶圆处理的微腔室处理装置。所述微腔室处理装置均包括第一腔室部和 第二腔室部,所述第一腔室部和第二腔室部可在一驱动装置的驱动下装载和/或 移除该半导体晶圆的打开位置和一用于容纳并处理该半导体晶圆的关闭位置之间相对移动。第一腔室部与第二腔室部处于关闭位置时形成一微腔室,半导体 晶圆放置于所述微腔室内,所述第一腔室部和/或所述第二腔室部中包括一个或 多个供处理流体进入的所述微腔室的入口和一个或多个供处理流体排出所述微 腔室的出口。处理过程中,处理流体充满整个所述微腔室,而半导体晶圆则整 体暴露在处理流体内,因此该微腔室处理装置仅适合对半导体晶圆的整体处理。
然而,在一些特殊的半导体器件工艺中,仅需要对半导体晶圆的外缘部分 进行针对性处理,且处理过程中不能对半导体晶圆的其他部分造成影响。
例如,在一种半导体器件生产过程中,需要将半导体晶圆的外缘部分的薄 膜层蚀刻去除而不能破坏其他部分的薄膜层,下面结合附图对该工艺进行描述。
请参考图1a至图1d,其中:图1a示出了一种半导体晶圆400的结构示意 图,图1b为图1a的A-A剖视图;图1c为外缘处理前半导体晶圆的外缘的部分 剖视图;图1d为外缘处理后半导体晶圆的外缘部分的剖视图。如图1a至图1d 所示,半导体晶圆400包括基材层401及沉淀在基材层401的第一侧表面和第 二侧表面的薄膜层402。经过对半导体晶圆400的外缘部分的针对性腐蚀处理后, 所述半导体晶圆400的外缘部分的薄膜层402被去除,基材层401的第一侧表 面和第二侧表面得以暴露。目前,为了实现对半导体晶圆的外缘的针对性腐蚀, 一般采用干法工艺,将等离子体发生器对准半导体晶圆的外缘部分进行精准轰击以去除外缘部分的薄膜层,干法工艺的成本高昂、操作复杂。
鉴于此,有必要对现有技术中的微腔室处理装置进行改造,以研制出一种 新型的能够实现对半导体晶圆的外缘进行针对性的处理的半导体处理装置。
【发明内容】
本发明的目的在于提供一种半导体处理装置,其能够实现对半导体晶圆的 外缘的针对性处理。
为实现上述目的,本发明提供一种半导体处理装置,其包括:
第一腔室部;
可相对于第一腔室部在打开位置和关闭位置之间移动的第二腔室部,其中 在第二腔室部相对于第一腔室部位于所述关闭位置时,第一腔室部和第二腔室 部之间形成有微腔室,一片或多片叠放在一起的半导体晶圆能够容纳于所述微 腔室内,在第二腔室部相对于第一腔室部位于所述打开位置时,所述半导体晶 圆能够被取出或放入;
第一腔室部具有在该第一腔室部面向所述微腔室的内壁表面形成的第一槽 道,第二腔室部具有在该第二腔室部面向所述微腔室的内壁表面形成的第二槽 道,在第二腔室部相对于第一腔室部位于所述关闭位置且所述微腔室内容纳有 半导体晶圆时,第一槽道和第二槽道连通并共同形成边缘微处理空间,容纳于 所述微腔室内的半导体晶圆的外缘伸入所述边缘微处理空间,该边缘微处理空间通过边缘处理通孔与外部相通,流体通过所述边缘处理通孔进入或流出所述 边缘微处理空间。
在一个具体实施例中,所述半导体晶圆的外缘的第一侧表面、第二侧表面 和外端面暴露于所述边缘微处理空间,所述边缘处理通孔中的一个或多个作为 流体入口,所述边缘处理通孔中的一个或多个作为流体出口。
在一个具体实施例中,所述边缘微处理空间为环形,所述半导体晶圆的整 个外缘都伸入所述边缘微处理空间,所述边缘微处理空间为封闭空间,仅通过 边缘处理通孔与外部相通;所述第一槽道的内侧壁部顶面抵靠在靠近所述第一 腔室部的所述半导体晶圆的第一侧表面上,所述第二槽道的内侧壁部顶面抵靠 在靠近所述第二腔室部的所述半导体晶圆的第二侧表面上。
在一个具体实施例中,其还包括有一个或多个圆形垫片,该圆形垫片的直 径小于所述半导体晶圆的直径,在第二腔室部相对于第一腔室部位于所述关闭 位置时,所述微腔室内能够容纳多片半导体晶圆,每两个半导体晶圆之间放置 一个圆形垫片,容纳于所述微腔室内的多片半导体晶圆中的每一个的外缘都伸入所述边缘微处理空间。
在一个具体实施例中,所述边缘微处理空间为环形,每个半导体晶圆的整 个外缘都伸入所述边缘微处理空间,每个半导体晶圆的外缘的上表面、下表面 和外端面均暴露于所述边缘微处理空间。
在一个具体实施例中,所述圆形垫片和所述半导体晶圆共心放置。
在一个具体实施例中,其还包括设置于第一腔室部和/或第二腔室部上的高 度调整机构,高度调整机构能够调整所述微腔室的高度以容纳不同数量的半导 体晶圆。
在一个具体实施例中,所述高度调整机构包括可拆卸垫圈。
在一个具体实施例中,所述第二腔室部具有形成于第二腔室部面向所述微 腔室的内壁表面的一个或多个凹陷部,所述一个或多个凹陷部位于第二槽道的 内侧;在第二腔室部相对于第一腔室部位于所述关闭位置且所述半导体晶圆容 纳于所述微腔室内时,靠近所述第二腔室部的所述半导体晶圆的第二侧表面遮 盖住所述一个或多个凹陷部的顶部以形成一个或多个内侧微处理空间,各所述内侧微处理空间通过内侧处理通孔与外部相通,流体通过所述内侧处理通孔进 入或流出各所述内侧微处理空间。
在一个具体实施例中,所述内侧处理通孔中的一个或多个作为流体入口, 所述内侧处理通孔中的一个或多个作为流体出口,所述内侧微处理空间为封闭 空间,仅通过;内侧处理通孔与外部相通。
与现有技术相比,本发明中在第一腔室部和第二腔室部的内壁表面设置相 互配合的第一槽道和第二槽道,第一槽道和第二槽道借助待处理半导体晶圆的 阻挡形成封闭的外端面微处理空间,处理流体在所述外端面微处理空间内流动 的同时实现对所述待处理半导体晶圆的外缘的针对性处理。
【附图说明】
结合参考附图及接下来的详细描述,本发明将更容易理解,其中同样的附 图标记对应同样的结构部件,其中:
图1a为一种半导体晶圆的结构示意图;
图1b为图1a的A-A剖视图;
图1c为外缘处理前半导体晶圆的外缘部分的剖视图;
图1d为外缘处理后半导体晶圆的外缘部分的剖视图;
图2a为本发明中的半导体处理装置在第一实施例中的剖视示意图;
图2b为图2a中的圈A的放大示意图;
图2c为图2a中的圈B的放大示意图;
图3a为本发明中的半导体处理装置在第二实施例中的剖视示意图;
图3b为图3a中的圈C的放大示意图;
图3c为图3a中的圈D的放大示意图;
图4为本发明中的半导体处理装置在第三实施例中的剖视示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和 具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指与所述实施例相关的特定特征、结 构或特性至少可包含于本发明至少一个实现方式中。在本说明书中不同地方出 现的“在一个实施例中”并非必须都指同一个实施例,也不必须是与其他实施例互 相排斥的单独或选择实施例。本发明中的“多个”、“若干”表示两个或两个以上。本发明中的“和/或”表示“和”或者“或”。
第一实施例:
请参考图2a至图2c,其示出了本发明的第一实施例提供的半导体处理装置 100的结构示意图,其中:图2a为半导体处理装置100的剖视示意图;图2b为 图2a中的圈A的放大示意图,图2c为图2a中的圈B的放大示意图。
如图2a至图2c所示,所述半导体处理装置100包括第一腔室部110和第二 腔室部120。所述第一腔室部110包括第一腔室板111和自第一腔室板111的周 边向下延伸而成的凸缘112。所述第二腔室部120包括第二腔室板121和在所述 第二腔室板121的周边向下凹陷而成的凹槽122。
所述第一腔室部110可相对于第二腔室部120在打开位置和关闭位置之间 移动。在所述第一腔室部110相对于第二腔室部120处于关闭位置时,所述凸 缘112与所述凹槽122配合以在第一腔室板111和第二腔室板121之间形成密 封的微腔室,待处理半导体晶圆能够容纳于所述微腔室内,等待被后续处理。 在所述第一腔室部110相对于第二腔室部120处于打开位置时,所述凸缘112 与所述凹槽122分开,所述待处理半导体晶圆能够被取出或放入所述微腔室内。
本实施例中,在所述第一腔室部110相对于第二腔室部120处于关闭位置 时,第一腔室板111的内壁表面与所述第二腔室板121的内壁表面之间的距离, 即所述微腔室的高度与一片待处理半导体晶圆400的厚度相匹配,因此本实施 例中的所述半导体处理装置100一次性仅能处理一片所述待处理半导体晶圆 400。
所述第一腔室部110具有在该第一腔室部110面向所述微腔室的内壁表面 形成的第一槽道113,第二腔室部120具有在该第二腔室部120面向所述微腔室 的内壁表面形成的第二槽道123。在第二腔室部120相对于第一腔室部110位于 所述关闭位置且所述半导体晶圆300容纳于所述微腔室内时,所述第一槽道113 和所述第二槽道123连通并形成边缘微处理空间130,容纳于所述微腔室内的半 导体晶圆300的外缘伸入所述边缘微处理空间130内。
如图2a至图2c所示,本实施例中,所述第一槽道113和所述第二槽道123 为环形的槽道。在第二腔室部120相对于第一腔室部110位于所述关闭位置且 所述半导体晶圆300容纳于所述微腔室内时,所述第一槽道113的内侧壁部顶 面抵靠在所述待处理半导体晶圆400的第一侧表面上,所述第二槽道123的内 侧壁部顶面抵靠在所述待处理半导体晶圆400的第二侧表面上,所述待处理半 导体晶圆400的外缘、所述第一槽道113的内侧壁、所述第二槽道123的内侧 壁合围成封闭的、环形的所述外缘微处理空间130,所述待处理半导体晶圆400 的外缘能够整体向外伸入至所述边缘微处理空间130内。
因此,本实施例中,所述边缘微处理空间130能够实现对所述待处理半导 体晶圆400的整个外缘部分的针对性处理。
当然,所述第一槽道113和所述第二槽道123也可以设置为弧度小于360 度的弧形的槽道。此时,所述第一槽道113、所述第二槽道123之间形成封闭的、 弧度小于360度的弧形的所述外缘微处理空间300。相应的,待处理半导体晶圆 400的外缘的部分弧段向外伸入至所述边缘微处理空间130内。因此,此时所述 边缘微处理空间130仅实现对待处理半导体晶圆400的外缘的部分弧段的针对性处理。
所述第二腔室部120具有自外部穿过该第二腔室部120以与所述边缘微处 理空间130连通的至少两个边缘处理通孔,其中:至少一个边缘处理通孔作为 流体入口,至少一个边缘处理通孔作为流体出口。本实施例中设有两个所述边 缘处理通孔,分别为用作流体入口的第一边缘处理通孔124和用作流体出口的第二边缘处理通孔125,所述边缘微处理空间130经所述第一边缘处理通孔124、 第二边缘处理通孔125与外部相通。
在应用时,处理流体能够通过第一边缘处理通孔124进入所述边缘微处理 空间130内,进入所述边缘微处理空间130的流体能够在所述边缘微处理空间 130内流动,此时所述处理流体能够接触到并处理所述待处理半导体晶圆400的 外缘,处理过所述待处理半导体晶圆400的流体能够通过第二边缘处理通孔125 流出。
当然,所述处理可能是对所述待处理半导体晶圆400的外缘的腐蚀处理以 去除所述待处理半导体晶圆400的外缘部分的薄膜层,也可以是仅仅对所述待 处理半导体晶圆400的外缘的针对性清洗等等。
以对所述待处理半导体晶圆400的外缘部分的薄膜层的腐蚀去除为例。结 合参考图1a至图1d和图2a至图2c所示,当需要将待处理半导体晶圆400的外 缘的第一侧面和第二侧面的薄膜层腐蚀去除时。只需要将相应的、对薄膜层具有腐蚀作用的处理流体经所述第一边缘处理通孔124通入至所述边缘微处理空 间130内,处理流体在边缘微处理空间130内流动并直接与待处理半导体晶圆 400的外缘的第一侧表面和第二侧表面接触。如图2c中的箭头所标识,处理流 体沿垂直于所述待处理半导体晶圆400的第一侧面和第二侧面的方向向内腐蚀, 从而使得待处理半导体晶圆400的外缘的第一侧表面和第二侧表面的薄膜层402 不断被腐蚀去除。如图1d所示,处理完毕后,半导体晶圆400的外缘的第一侧 表面和第二侧表面的薄膜层402被腐蚀去除,半导体晶圆400的外缘的基材层 401的第一侧面和第二侧面暴露出来。处理过所述待处理半导体晶圆400的流体则经所述第二边缘处理通孔125流出。
可见,基于所述边缘微处理空间130,本实施例中的半导体处理装置100只 需要消耗少量的处理流体能够实现对一片所述待处理半导体晶圆400的外缘的针对性腐蚀处理,其极大地降低了处理成本。此外,与现有技术中的干法装置 相比,本实施例中的半导体处理装置100具有结构简单、使用方便,对操作人 员的操作技能要求低的显著优势。
可见,本实施例提供的半导体处理装置100可以实现对一片所述待处理半 导体晶圆400的外缘的针对性处理。
此外,通过控制所述处理流体在所述待处理半导体晶圆400内的流速,可 以节约处理流体的用量。
继续参考如图2a至图2c所示,本实施例中,所述第二腔室部120还具有形 成于所述第二腔室部120面向所述微腔室的内壁表面的凹陷部,所述凹陷部位 于所述第二槽道123的内侧。在所述第二腔室部120相对于第一腔室部110位 于所述关闭位置且所述待处理半导体晶圆400容纳于所述微腔室内时,所述待 处理半导体晶圆400的第二侧表面的部分区域遮盖住所述凹陷部的顶部以形成 内侧微处理空间140。所述内侧微处理空间140位于所述边缘微处理空间130的 内侧。
对应的,所述第二腔室部120具有自外部穿过该第二腔室部120以与所述 内侧微处理空间140连通的至少两个内侧面处理通孔,其中:至少一个内侧面 处理通孔作为流体入口,至少一个内侧面处理通孔作为流体出口。本实施例设 有三个内侧面处理通孔,分别为用作流体入口的一个第一内侧面处理通孔126 和用作流体出口的两个第二内侧面处理通孔127,所述第一内侧面处理通孔126 设置在所述凹陷部位的中心位置,两个所述第二内侧面处理通孔127则分别设置在所述凹陷部位的边缘处。所述内侧微处理空间140经所述第一内侧面处理 通孔126、第二内侧面处理通孔127与外部相通。
在应用时,处理流体能够通过第一内侧面处理通孔126进入所述内侧微处 理空间140内,进入所述内侧微处理空间140的流体接触并处理所述待处理半 导体晶圆140的第二侧表面的遮盖所述凹陷部的顶部的所述部分区域,处理过 所述待处理半导体晶圆140的流体能够通过第二内侧面处理通孔127流出。
可见,本实施例中的所述内侧微处理空间140可以实现对所述待处理半导 体晶圆400的第二侧表面的部分区域的针对性处理。本实施例中,所述凹陷部 的数目为一个,其大致位于所述第二腔室部120的内壁表面123的中部,因此,所述内侧微处理空间140用于处理所述待处理半导体晶圆400的第二侧表面的 中部。
在其他一些具体实施例中,根据具体的处理需要,也可以设置两个或更多 数目的所述凹陷部,从而形成相应数目的内侧微处理空间140,各所述内侧微处 理空间140均对应设置有至少两个所述内侧面处理通孔。当然,各所述凹陷部 的具体位置及尺寸可以根据具体需要进行调整,以满足对所述待处理半导体晶 圆400的第二侧表面的其他特定位置、特定尺寸的多个区域的针对性处理。
当然,所述处理可以是腐蚀去除所述待处理半导体晶圆400的第二侧表面 特定区域的薄膜层,也可能是对所述待处理半导体晶圆400的第二侧表面特定 区域的清洗等等。
第二实施例
请参考图3a至图3c所示,其为本发明的第二实施例提供的半导体处理装置 200的结构示意图,其中:图3a为半导体处理装置200的剖视示意图;图3b为 图3a中的圈C的放大示意图,图3c为图3a中的圈D的放大示意图。
如图3a至图3c所示,本实施例所提供的半导体处理装置200的结构与上述 第一实施例提供的半导体处理装置100的结构、工作过程基本相同。其存在的 唯一区别在于:所述半导体处理装置200的微腔室的高度大于一片待处理半导 体晶圆400的厚度,其能够实现对叠放在一起的三片待处理半导体晶圆400的同时处理。
为描述简洁,本说明书仅对所述半导体处理装置200相对于所述半导体处 理装置100的区别之处进行描述。
本实施例中,为了确保各所述待处理半导体晶圆400的外缘的第一侧表面、 第二侧表面均能暴露在所述边缘微处理空间130内以保证处理效果,所述半导 体处理装置200还包括若干圆形垫片500,所述圆形垫片500的直径小于所述待 处理半导体晶圆400的直径。
处理过程中,在相邻的两片所述待处理半导体晶圆400之间均垫设一所述 圆形垫片500,从而使得相邻所述待处理半导体晶圆400的外缘之间均形成一高 度与所述圆形垫片500的厚度相匹配的间隙,从而使得处理流体能够顺利地进 入至该间隙内以实现对待处理半导体晶圆400的外缘的第一侧表面和第二侧表 面的垂直处理。
本实施例中,所述微腔室的高度与三片待处理半导体晶圆400及垫设其中 的两片圆形垫片500叠加在一起的厚度相匹配,因此本实施例中的半导体处理 装置200能够实现对三片待处理半导体晶圆400的同时处理。
如图3c所示,本实施例中,在第二腔室部120相对于第一腔室部110位于 所述关闭位置且各所述待处理半导体晶圆400、各所述圆形垫片500叠放容纳于 所述微腔室内时,各待处理半导体晶圆400的外缘、各圆形垫片500的外端面 及第一槽道113的内侧壁、所述第二槽道123的内侧壁合围成封闭的、环形的 所述外缘微处理空间300。同时,与所述凹陷部接触的所述待处理半导体晶圆 400的第二侧表面的部分区域则遮盖住所述凹陷部的顶部以形成所述内侧微处 理空间140。
当然,也可以将所述半导体处理装置200的微腔室的高度进行其他设置, 从而使得所述半导体处理装置200能够实现对两片、四片等其他数目的待处理 半导体晶圆400的同时处理。为了提升处理效果,处理过程中,各所述待处理 半导体晶圆400、各所述圆形垫片500同心叠放容纳于所述微腔室内。
第三实施例
上述两个实施例中的半导体处理装置的微腔室的高度均为固定值、其无法 进行灵活调整。因此上述两个实施例中的半导体处理装置一次仅能实现对一种 数目的待处理半导体晶圆的处理。
为了提升半导体处理装置的适用性,使其能满足对不同数目的待处理半导 体晶圆的处理,有必要对半导体处理装置的结构进行进一步改进。
请参考图4所示,其为本发明的第三实施例提供的半导体处理装置300的 剖视图。如图4所示,本实施例所提供的半导体处理装置300的结构与上述第 一实施例提供的所述半导体处理装置100、第二实施例提供的半导体处理装置 200的结构、工作过程基本相同。其存在的唯一区别在在于:所述半导体处理装 置300还包括高度调整机构,所述高度调整机构能够调节所述微腔室的高度。
本实施例中,所述高度调整机构为安装在所述上腔室部110的凸缘112与 所述下腔室部120的凹槽122之间的可拆卸垫圈150。所述可拆卸垫圈150可以 直接垫放在所述凸缘112与所述下腔室部120的凹槽122之间,也可以安装在 所述凸缘112或所述凹槽122内的特定的定位结构内,此处不进行特别限定。
当然在其他一些实施例中,也可以采用其他的高度调整机构来调整所述微 腔室的高度。
本实施例中,通过选择不同厚度的所述可拆卸垫圈150即能够将所述微腔 室的高度调整至预定的高度,从而满足对相应数目的所述待处理半导体晶圆400 的处理。
特别的,本实施例中的半导体处理装置300,也可以选择不安装可拆卸垫圈 150,此时所述微腔室的初始高度与一片所述待处理半导体晶圆400的厚度相匹 配,所述半导体处理装置300可以实现对一片待处理半导体晶圆400的处理。
需要说明的是,其他实施例中,所述微腔室的初始高度也可以与两片、三 片或其他数目的待处理半导体晶圆400的叠放厚度相匹配。
可见,本实施例中的半导体处理装置300的微腔室的高度能够被灵活调整, 从而满足对不同数目的待处理半导体晶圆的处理,其极大地提升了半导体处理 装置的适用性。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该 领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权 利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于所述具 体实施方式。

Claims (10)

1.一种半导体处理装置,其特征在于,其包括:
第一腔室部;
可相对于第一腔室部在打开位置和关闭位置之间移动的第二腔室部,其中在第二腔室部相对于第一腔室部位于所述关闭位置时,第一腔室部和第二腔室部之间形成有微腔室,一片或多片叠放在一起的半导体晶圆能够容纳于所述微腔室内,在第二腔室部相对于第一腔室部位于所述打开位置时,所述半导体晶圆能够被取出或放入;
第一腔室部具有在该第一腔室部面向所述微腔室的内壁表面形成的第一槽道,第二腔室部具有在该第二腔室部面向所述微腔室的内壁表面形成的第二槽道,在第二腔室部相对于第一腔室部位于所述关闭位置且所述微腔室内容纳有半导体晶圆时,第一槽道和第二槽道连通并共同形成边缘微处理空间,容纳于所述微腔室内的半导体晶圆的外缘伸入所述边缘微处理空间,该边缘微处理空间通过边缘处理通孔与外部相通,流体通过所述边缘处理通孔进入或流出所述边缘微处理空间,
所述边缘微处理空间为封闭空间,仅通过边缘处理通孔与外部相通。
2.根据权利要求1所述的半导体处理装置,其特征在于,
所述半导体晶圆的外缘的第一侧表面、第二侧表面和外端面暴露于所述边缘微处理空间,所述边缘处理通孔中的一个或多个作为流体入口,所述边缘处理通孔中的一个或多个作为流体出口。
3.根据权利要求1所述的半导体处理装置,其特征在于,
所述第一槽道的内侧壁部顶面抵靠在靠近所述第一腔室部的所述半导体晶圆的第一侧表面上,所述第二槽道的内侧壁部顶面抵靠在靠近所述第二腔室部的所述半导体晶圆的第二侧表面上。
4.根据权利要求1所述的半导体处理装置,其特征在于,其还包括有一个或多个圆形垫片,该圆形垫片的直径小于所述半导体晶圆的直径,
在第二腔室部相对于第一腔室部位于所述关闭位置时,所述微腔室内能够容纳多片半导体晶圆,每两个半导体晶圆之间放置一个圆形垫片,
容纳于所述微腔室内的多片半导体晶圆中的每一个的外缘都伸入所述边缘微处理空间。
5.根据权利要求4所述的半导体处理装置,其特征在于,
所述边缘微处理空间为环形,每个半导体晶圆的整个外缘都伸入所述边缘微处理空间,每个半导体晶圆的外缘的上表面、下表面和外端面均暴露于所述边缘微处理空间。
6.根据权利要求4所述的半导体处理装置,其特征在于,所述圆形垫片和所述半导体晶圆共心放置。
7.根据权利要求4所述的半导体处理装置,其特征在于,其还包括设置于第一腔室部和/或第二腔室部上的高度调整机构,高度调整机构能够调整所述微腔室的高度以容纳不同数量的半导体晶圆。
8.根据权利要求7所述的半导体处理装置,其特征在于,所述高度调整机构包括可拆卸垫圈。
9.根据权利要求1所述的半导体处理装置,其特征在于,
所述第二腔室部具有形成于第二腔室部面向所述微腔室的内壁表面的一个或多个凹陷部,所述一个或多个凹陷部位于第二槽道的内侧;
在第二腔室部相对于第一腔室部位于所述关闭位置且所述半导体晶圆容纳于所述微腔室内时,靠近所述第二腔室部的所述半导体晶圆的第二侧表面遮盖住所述一个或多个凹陷部的顶部以形成一个或多个内侧微处理空间,各所述内侧微处理空间通过内侧处理通孔与外部相通,流体通过所述内侧处理通孔进入或流出各所述内侧微处理空间。
10.根据权利要求9所述的半导体处理装置,其特征在于,所述内侧处理通孔中的一个或多个作为流体入口,所述内侧处理通孔中的一个或多个作为流体出口,所述内侧微处理空间为封闭空间,仅通过内侧处理通孔与外部相通。
CN201811040519.7A 2018-09-07 2018-09-07 一种半导体处理装置 Active CN109119366B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201811040519.7A CN109119366B (zh) 2018-09-07 2018-09-07 一种半导体处理装置
EP22203703.8A EP4145496B1 (en) 2018-09-07 2019-08-16 Semiconductor processing device
EP19856822.2A EP3840025B1 (en) 2018-09-07 2019-08-16 Semiconductor processing device
JP2020566719A JP7017273B2 (ja) 2018-09-07 2019-08-16 半導体処理装置
US17/265,251 US20210305068A1 (en) 2018-09-07 2019-08-16 Semiconductor processing device
PCT/CN2019/101143 WO2020048306A1 (zh) 2018-09-07 2019-08-16 半导体处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811040519.7A CN109119366B (zh) 2018-09-07 2018-09-07 一种半导体处理装置

Publications (2)

Publication Number Publication Date
CN109119366A CN109119366A (zh) 2019-01-01
CN109119366B true CN109119366B (zh) 2023-10-13

Family

ID=64858862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811040519.7A Active CN109119366B (zh) 2018-09-07 2018-09-07 一种半导体处理装置

Country Status (1)

Country Link
CN (1) CN109119366B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210305068A1 (en) * 2018-09-07 2021-09-30 Huaying Research Co., Ltd Semiconductor processing device
EP4120330A4 (en) * 2020-09-15 2023-11-22 Huaying Research Co., Ltd SEMICONDUCTOR EDGE PROCESSING APPARATUS AND METHOD
CN116844991A (zh) * 2022-03-23 2023-10-03 无锡华瑛微电子技术有限公司 半导体处理装置、半导体处理系统和半导体边缘定位方法
CN116844993A (zh) * 2022-03-23 2023-10-03 无锡华瑛微电子技术有限公司 半导体处理装置和半导体处理系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461155B1 (en) * 2001-07-31 2002-10-08 Novellus Systems, Inc. Method and apparatus for heating substrates in supercritical fluid reactor
CN103367197A (zh) * 2012-03-29 2013-10-23 无锡华瑛微电子技术有限公司 晶圆表面处理系统
CN106783669A (zh) * 2015-11-25 2017-05-31 无锡华瑛微电子技术有限公司 半导体处理装置及方法
CN107845586A (zh) * 2016-09-21 2018-03-27 无锡华瑛微电子技术有限公司 流体承载柜以及模块化半导体处理设备
CN208706594U (zh) * 2018-09-07 2019-04-05 无锡华瑛微电子技术有限公司 一种半导体处理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090241998A1 (en) * 2008-03-26 2009-10-01 Multimetrixs, Llc Apparatus for foam-assisted wafer cleaning with use of universal fluid supply unit
US8485204B2 (en) * 2010-05-25 2013-07-16 Lam Research Ag Closed chamber with fluid separation feature

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461155B1 (en) * 2001-07-31 2002-10-08 Novellus Systems, Inc. Method and apparatus for heating substrates in supercritical fluid reactor
CN103367197A (zh) * 2012-03-29 2013-10-23 无锡华瑛微电子技术有限公司 晶圆表面处理系统
CN106783669A (zh) * 2015-11-25 2017-05-31 无锡华瑛微电子技术有限公司 半导体处理装置及方法
CN107845586A (zh) * 2016-09-21 2018-03-27 无锡华瑛微电子技术有限公司 流体承载柜以及模块化半导体处理设备
CN208706594U (zh) * 2018-09-07 2019-04-05 无锡华瑛微电子技术有限公司 一种半导体处理装置

Also Published As

Publication number Publication date
CN109119366A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN109119366B (zh) 一种半导体处理装置
CN110556327B (zh) 晶片吸盘
KR101091309B1 (ko) 플라즈마 식각장치
JP2749516B2 (ja) プラズマ補助化学的エッチング処理用電極およびその使用方法
US11031262B2 (en) Loadlock integrated bevel etcher system
KR20030009909A (ko) 반도체 장치의 제조를 위한 건식 식각 장치
KR20130069314A (ko) 트랙 스핀 웨이퍼 척
CN109166814B (zh) 一种半导体处理装置
TW202111838A (zh) 具有可移動環的電漿處理器
TW202146694A (zh) 具有用於排放晶圓邊緣氣體的流動路徑的排除環
KR20080000112A (ko) 건식식각장치의 상부전극 및 그를 구비한 건식식각장치
WO2020048306A1 (zh) 半导体处理装置
JPH0691463A (ja) 板状体の保持装置
KR100826502B1 (ko) 반도체 제조장치
JP2007180268A (ja) 基板処理装置
KR101777729B1 (ko) 플라즈마 처리 장치 및 그 처리 가스 공급 구조체
JPH1060673A (ja) エッチング装置
CN112466740A (zh) 等离子体处理晶圆用载具及晶圆处理设备
US20230008986A1 (en) Showerhead pumping geometry for precursor containment
CN214830647U (zh) 目标物承载装置及半导体器件制作设备
KR20020004623A (ko) 반도체 플라즈마 식각 장비
KR20020080127A (ko) 반도체장치 제조용 식각장치의 배플
KR20230118926A (ko) 스태거링된 펌핑 로케이션들을 사용하는 증착 장치및 방법들
KR20030005494A (ko) 배플 플레이트를 구비하는 반도체 제조용 식각 장치
CN112626499A (zh) 目标物承载装置及半导体器件制作设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant