JP7017273B2 - 半導体処理装置 - Google Patents

半導体処理装置 Download PDF

Info

Publication number
JP7017273B2
JP7017273B2 JP2020566719A JP2020566719A JP7017273B2 JP 7017273 B2 JP7017273 B2 JP 7017273B2 JP 2020566719 A JP2020566719 A JP 2020566719A JP 2020566719 A JP2020566719 A JP 2020566719A JP 7017273 B2 JP7017273 B2 JP 7017273B2
Authority
JP
Japan
Prior art keywords
cavity
processing
semiconductor
microcavity
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020566719A
Other languages
English (en)
Other versions
JP2021526312A (ja
Inventor
子瑛 温
致凱 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaying Research Co Ltd
Original Assignee
Huaying Research Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201811040519.7A external-priority patent/CN109119366B/zh
Priority claimed from CN201811040534.1A external-priority patent/CN109166814B/zh
Application filed by Huaying Research Co Ltd filed Critical Huaying Research Co Ltd
Publication of JP2021526312A publication Critical patent/JP2021526312A/ja
Application granted granted Critical
Publication of JP7017273B2 publication Critical patent/JP7017273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

本発明は、半導体ウェハまたは類似している部品の表面処理技術に関し、特に、半導体処理装置に関するものである。
特許番号が２０１２１０１７１６８１．９である中国特許と２０１２１００８８２３７．０である中国特許には半導体ウェハの処理に用いられるマイクロキャビティ処理装置が公開されている。前記マイクロキャビティ処理装置はいずれも第一キャビティと第二キャビティを含み、前記第一キャビティと第二キャビティは駆動装置の駆動により前記半導体ウェハを搭載し、かつ／または除去するオン位置と前記半導体ウェハを収納させるとともに処理するオフ位置との間で移動することができる。第一キャビティと第二キャビティがオフ位置に位置しているときマイクロキャビティが形成され、半導体ウェハは前記マイクロキャビティ内に収納される。前記第一キャビティおよび／または前記第二下キャビティは、処理用流体が前記マイクロキャビティ内に流入する１個または複数個の入口と、処理用流体を前記マイクロキャビティから排出する１個または複数個の出口とを含む。処理をするとき、前記マイクロキャビティ内には処理用流体一杯に注入され、半導体ウェハ全体は処理用流体に浸くので、前記マイクロキャビティ処理装置により半導体ウェハ全体を処理することができるが、半導体ウェハの所定の部分のみを処理することができない。
しかしながら、所定の半導体部品を製造するとき、半導体ウェハの辺縁部のみを処理し、半導体ウェハの他の部分に影響を与えることを防止する必要がある。
例えば、半導体部品を製造するとき、エッチングにより半導体ウェハの辺縁部の薄膜層を除去する必要があるが、他の薄膜層を破損してはいけない場合がある。以下、図面にその工程を説明する。
図１ａ～図１ｄにおいて、図１ａは半導体ウェハ４００の構造を示す図であり、図１ｂは図１ａ中のＡ－Ａ線に沿う断面を示す断面図であり、図１ｃは外縁処理前の半導体ウェハの辺縁部を示す断面図であり、図１ｄは外縁処理後の半導体ウェハの辺縁部を示す断面図である。図１ａ～図１ｄに示すとおり、半導体ウェハ４００は基材層４０１と基材層４０１の第一側表面および第二側表面に集積される薄膜層４０２とを含む。半導体ウェハ４００の辺縁部の所定の部分を腐食させることにより半導体ウェハ４００の辺縁部の薄膜層４０２を除去し、基材層４０１の第一側表面と第二側表面を露出させる。現在、半導体ウェハの辺縁部の所定の部分を腐食させるため通常、乾式処理方法を採用する。乾式処理方法において、プラズマ発生器（Plasma generator）を半導体ウェハの辺縁部に向くようにした後、プラズマを所定の部分に発射することにより辺縁部の薄膜層を除去することができるが、乾式処理方法はコストが多くかかり、操作が複雑であるという欠点を有している。
そのため、従来技術のマイクロキャビティ処理装置を改良することにより半導体ウェハの辺縁部のみを処理することができる半導体処理装置を提供する必要がある。
本発明の目的は半導体ウェハの辺縁部のみを処理することができる半導体処理装置を提供することにある。
前記目的を達成するため、本発明の実施例において下記半導体処理装置を提供する。その半導体処理装置は第一キャビティと第二キャビティを含む。前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができる。前記第一キャビティは該第一キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第一凹型通路を具備し、前記第二キャビティは該第二キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第二凹型通路を具備し、前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、第一凹型通路と第二凹型通路は連通しかつ第一凹型通路と第二凹型通路により辺縁部処理空間が形成され、前記半導体ウェハの辺縁部は前記辺縁部処理空間内に挿入され、前記辺縁部処理空間は辺縁部処理用貫通孔により外部と連通し、処理流体は辺縁部処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出する。
従来技術と比較してみると、本発明の第一キャビティと第二キャビティの内壁表面側には対応する第一凹型通路と第二凹型通路が形成され、第一凹型通路および第二凹型通路と処理待ち半導体ウェハにより密閉の外端面処理空間が形成され、処理流体は前記外端面処理空間内で流動するとともに前記処理待ち半導体ウェハの辺縁部のみを処理することができる。
本発明の他の実施例において下記半導体処理装置を更に提供する。その半導体処理装置は第一キャビティと第二キャビティを含む。前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができる。前記第一キャビティは前記マイクロキャビティと対向する内壁表面を具備し、前記第二キャビティは前記マイクロキャビティと対向する内壁表面を具備する。前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第一キャビティの内壁表面は少なくとも、前記第一キャビティに近づいている前記半導体ウェハの第一側表面の辺縁部に当接し、前記第二キャビティの内壁表面は少なくとも、前記第二キャビティに近づいている前記半導体ウェハの第二側表面の辺縁部に当接し、前記第一キャビティの内壁表面と前記第二キャビティの内壁表面との間には前記半導体ウェハの外側に位置する外端面処理空間が形成され、前記外端面処理空間は外端面処理用貫通孔により外部と連通し、処理流体は前記外端面処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出する。
従来の事項と比較してみると、本発明は処理待ち半導体ウェハによりマイクロキャビティの外部に密閉された外端面処理空間を形成し、処理流体は前記外端面処理空間内で流動するとともに前記処理待ち半導体ウェハの辺縁部のみを処理することができる。
下記図面と明細書の詳細な説明により本発明の事項を容易に理解することができる。図面において同一の符号は同一の構造または部品を示す。
半導体ウェハの構造を示す図である。 図１ａ中のＡ－Ａ線に沿う断面を示す断面図である。 外縁処理前の半導体ウェハの辺縁部を示す断面図である。 外縁処理後の半導体ウェハの辺縁部を示す断面図である。 本発明の第一実施例に係る半導体処理装置の断面を示す図である。 図２ａ中のＡ部分を示す拡大図である。 図２ａ中のＢ部分を示す拡大図である。 本発明の第二実施例に係る半導体処理装置の断面を示す図である。 図３ａ中のＣ部分を示す拡大図である。 図３ａ中のＤ部分を示す拡大図である。 本発明の第三実施例に係る半導体処理装置の断面を示す図である。 本発明の第四実施例に係る半導体処理装置の断面を示す図である。 図５ａ中のＥ部分を示す拡大図である。 図５ｂ中のＨ部分を示す拡大図である。 本発明の第五実施例に係る半導体処理装置の断面を示す図である。 図６ａ中のＩ部分を示す拡大図である。 図６ｂ中のＪ部分を示す拡大図である。 本発明の第六実施例に係る半導体処理装置の断面を示す図である。
本発明の目的、特徴および発明の効果をより詳細に理解してもらうため、以下、図面と具体的な実施例により本発明をより詳細に説明する。
この明細書の「１つの実施例」または「実施例」ということは、本発明の実施例に係る所定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれていることを意味する。この明細書の色々な箇所に記載されている「１つの実施例」とは、同一の実施例を指すものでなく、他の実施例または所定の実施例を排斥する実施例を指すものでもない。この明細書中の「複数個」、「若干」という用語は２個または２個以上を意味し、この明細書中の「および／または」という用語は「および」と「または」を意味する。
第一実施例
図２ａ～図２ｃを参照すると、その図面には本発明の第一実施例に係る半導体処理装置１００の構造が示されている。その図面において、図２ａは本発明の半導体処理装置１００の断面を示す図であり、図２ｂは図２ａ中のＡ部分を示す拡大図であり、図２ｃは図２ａ中のＢ部分を示す拡大図である。
図２ａ～図２ｃに示すとおり、前記半導体処理装置１００は第一キャビティ１１０と第二キャビティ１２０を含む。前記第一キャビティ１１０は第一キャビティ板体１１１と当該第一キャビティ板体１１１の周辺から下へ延伸して形成される突出部１１２とを含む。前記第二キャビティ１２０は第二キャビティ板体１２１と当該第二キャビティ板体１２１の周辺から下へ窪んで形成される凹部１２２とを含む。
前記第一キャビティ１１０は前記第二キャビティ１２０に相対してオン位置とオフ位置との間で移動することができる。前記第一キャビティ１１０が前記第二キャビティ１２０に相対してオフ位置に位置しているとき、前記突出部１１２が凹部１２２に結合されることにより第一キャビティ板体１１１と第二キャビティ板体１２１との間には密閉のマイクロキャビティが形成される。処理待ち半導体ウェハを前記マイクロキャビティ内に収納させた後、所定の処理を待つことができる。前記第一キャビティ１１０が前記第二キャビティ１２０に相対してオン位置に位置しているとき、前記突出部１１２と前記凹部１２２が分離するので、前記処理待ち半導体ウェハを前記マイクロキャビティから取り出すか或いはマイクロキャビティに送入することができる。
本実施例において、前記第一キャビティ１１０が前記第二キャビティ１２０に相対してオフ位置に位置しているとき、前記第一キャビティ板体１１１の内壁表面と前記第二キャビティ板体１２１の内壁表面との間の距離、すなわち前記マイクロキャビティの高さは１つの処理待ち半導体ウェハ４００の厚さに対応する。したがって、本実施例の前記半導体処理装置１００が一回作動することにより処理待ち半導体ウェハ４００を１つしか処理することができない。
前記第一キャビティ１１０は該第一キャビティ１１０から前記マイクロキャビティの内壁表面側に窪んで形成される第一凹型通路１１３を具備し、前記第二キャビティ１２０は該第二キャビティ１２０から前記マイクロキャビティの内壁表面側に窪んで形成される第二凹型通路１２３を具備する。前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一凹型通路１１３と前記第二凹型通路１２３は連通しかつ第一凹型通路１１３と第二凹型通路１２３により辺縁部処理空間１３０が形成され、前記処理待ち半導体ウェハ４００の辺縁部は前記辺縁部処理空間１３０内に挿入される。
図２ａ～図２ｃに示すとおり、本実施例において前記第一凹型通路１１３と前記第二凹型通路１２３は環状の凹型通路である。前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一凹型通路１１３の内壁の頂部は前記処理待ち半導体ウェハ４００の第一側表面に当接し、前記第二凹型通路１２３の内壁の頂部は前記処理待ち半導体ウェハ４００の第二側表面に当接する。その場合、前記処理待ち半導体ウェハ４００の辺縁部、前記第一凹型通路１１３の内壁および前記第二キャビティ１２０の内壁により密閉されかつ環状の前記辺縁部処理空間１３０が形成され、前記処理待ち半導体ウェハ４００の辺縁部全体は前記辺縁部処理空間１３０内に挿入される。
したがって、本実施例において、前記辺縁部処理空間１３０により前記処理待ち半導体ウェハ４００の辺縁部のみを処理することができる。
前記第一凹型通路１１３と前記第二凹型通路１２３を弧度が３６０度より小さい円弧形の凹型通路に形成することができる。その場合、前記第一凹型通路１１３と前記第二凹型通路１２３との間には密閉されかつ弧度が３６０度より小さい円弧形の前記辺縁部処理空間１３０が形成される。処理待ち半導体ウェハ４００の辺縁部の一部分のみを前記辺縁部処理空間１３０内に挿入することができる。その場合、前記辺縁部処理空間１３０により前記処理待ち半導体ウェハ４００の辺縁部の一部分のみを処理することができる。
前記第二キャビティ１２０は外部から当該第二キャビティ１２０を貫通することにより前記辺縁部処理空間１３０と連通する少なくとも２個の辺縁部処理用貫通孔を具備する。少なくとも１個の辺縁部処理用貫通孔を流体の入口にし、少なくとも１個の辺縁部処理用貫通孔を流体の出口にすることができる。本実施例には２個の前記辺縁部処理用貫通孔が形成され、１つは流体の入口として用いられる第一辺縁部処理用貫通孔１２４であり、他の１つは流体の出口として用いられる第二辺縁部処理用貫通孔１２５である。前記辺縁部処理空間１３０は前記第一辺縁部処理用貫通孔１２４と第二辺縁部処理用貫通孔１２５により外部と連通する。
本発明を用いるとき、処理流体を第一辺縁部処理用貫通孔１２４から前記辺縁部処理空間１３０内に注入することができる。前記辺縁部処理空間１３０内に注入される処理流体は前記辺縁部処理空間１３０内で流動し、前記処理流体が前記処理待ち半導体ウェハ４００の辺縁部と接触することにより処理待ち半導体ウェハ４００の辺縁部を処理することができる。前記処理待ち半導体ウェハ４００を処理した処理流体は第二辺縁部処理用貫通孔１２５から流出する。
前記処理において、前記処理待ち半導体ウェハ４００の辺縁部を腐食させることにより前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を除去するか或いは前記処理待ち半導体ウェハ４００の辺縁部の所定の部分のみを洗浄することができる。
以下、前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を腐食させることを例として説明する。図１ａ～図１ｄと図２ａ～図２ｃに示すとおり、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層を腐食させるとともに除去するとき、薄膜層を腐食させる処理流体を前記第一辺縁部処理用貫通孔１２４から前記辺縁部処理空間１３０内に注入する。前記辺縁部処理空間１３０内に注入される処理流体は前記辺縁部処理空間１３０内で流動し、かつ前記処理流体が前記処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面と直接に接触する。図２ｃの矢印が示すとおり、処理流体は前記処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面に垂直である方向に第一側面と第二側面を腐食させることにより処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層４０２を腐食させるとともに除去する。図１ｄに示すとおり、処理が終わると、処理待ち半導体ウェハ４００の辺縁部の第一側表面と第二側表面の薄膜層４０２は腐食するとともに除去され、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面は露出する。前記処理待ち半導体ウェハ４００を処理した処理流体は前記第二辺縁部処理用貫通孔１２５から流出する。
以上のとおり、前記辺縁部処理空間１３０を採用する場合、本実施例の半導体処理装置１００は少量の処理流体により前記処理待ち半導体ウェハ４００の辺縁部の所定の部位を腐食させることができ、処理のコストを大幅に低減することができる。従来の乾式処理装置と比較してみると、本実施例の半導体処理装置１００は、構造が簡単であり、使用が簡単であり、使用者の操作に対する要求が低いという利点を有している。
以上のとおり、本実施例に係る半導体処理装置１００により前記処理待ち半導体ウェハ４００の辺縁部の所定の部分を処理することができる。
前記処理流体が前記処理待ち半導体ウェハ４００で流動する流速を制御することにより処理流体の使用量を低減することができる。
図２ａ～図２ｃに示すとおり、本実施例において前記第二キャビティ１２０は当該第二キャビティ１２０から前記マイクロキャビティの内壁表面側へ窪んで形成される凹入部を更に含み、前記凹入部は前記第二凹型通路１２３の裏側に位置する。前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間１４０が形成される。前記裏側処理空間１４０は前記辺縁部処理空間１３０の裏側に位置する。
前記第二キャビティ１２０は外部から当該第二キャビティ１２０を貫通することにより前記裏側処理空間１４０と連通する少なくとも２個の裏側面処理用貫通孔を具備する。２個の裏側面処理用貫通孔において、少なくとも１個の裏側面処理用貫通孔を流体の入口にし、少なくとも１個の裏側面処理用貫通孔を流体の出口にすることができる。本実施例には３個の裏側面処理用貫通孔が形成され、３個の裏側面処理用貫通孔は流体の入口として用いられる１つの第一裏側面処理用貫通孔１２６と流体の出口として用いられる２つの第二裏側面処理用貫通孔１２７とを含む。前記第一裏側面処理用貫通孔１２６は前記凹入部の中央位置に位置し、２つの第二裏側面処理用貫通孔１２７は前記凹入部の辺縁部にそれぞれ位置している。前記裏側処理空間１４０は前記第一裏側面処理用貫通孔１２６と第二裏側面処理用貫通孔１２７により外部と連通する。
本発明を用いるとき、処理流体を第一裏側面処理用貫通孔１２６から前記裏側処理空間１４０内に注入することができる。前記裏側処理空間１４０内に注入される処理流体は前記処理待ち半導体ウェハ４００の第二側表面の前記凹入部の頂部を覆う一部分の区域と接触するとともに処理する。前記処理待ち半導体ウェハ４００を処理した処理流体は第二裏側面処理用貫通孔１２７から流出する。
以上のとおり、本実施例の前記裏側処理空間１４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域のみを処理することができる。本実施例において、前記凹入部の数量は１個であり、その凹入部は前記第二キャビティ１２０の内壁表面１２３の中央に位置しているので、前記裏側処理空間１４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の中部を処理することができる。
他の具体的な実施例において、具体的な需要により２個または複数個の前記凹入部を形成することもできる。その凹入部の数量は裏側処理空間１４０の数量に対応し、各前記裏側処理空間１４０は少なくとも２個の裏側面処理用貫通孔にそれぞれ対応する。具体的な需要により前記凹入部の位置およびサイズを調節することができる。それにより前記処理待ち半導体ウェハ４００の第二側表面の複数の区域の所定の位置を所定のサイズに処理することができる。
前記処理により前記処理待ち半導体ウェハ４００の第二側表面の所定の区域の薄膜層を腐食させるとともに除去するか或いは前記処理待ち半導体ウェハ４００の第二側表面の所定の区域を洗浄することができる。
第二実施例
図３ａ～図３ｃを参照すると、その図面には本発明の第二実施例に係る半導体処理装置２００の構造が示されている。その図面において、図３ａは半導体処理装置２００の断面を示す図であり、図３ｂは図３ａ中のＣ部分を示す拡大図であり、図３ｃは図３ａ中のＤ部分を示す拡大図である。
図３ａ～図３ｃに示すとおり、第二実施例の半導体処理装置２００の構造、作動過程は前記第一実施例の半導体処理装置１００の構造、作動過程と類似している。相違点は、前記半導体処理装置２００のマイクロキャビティの高さが１つの処理待ち半導体ウェハ４００の厚さより上回ることにある。したがって、マイクロキャビティ内に重畳する３つの処理待ち半導体ウェハ４００を同時に処理することができる。
説明を簡単にするため、この明細書において前記半導体処理装置２００と前記半導体処理装置１００の相違点のみについて説明する。
本実施例において、各前記処理待ち半導体ウェハ４００の辺縁部の第一側表面、第二側表面を前記辺縁部処理空間１３０内に露出させることにより処理の効果を確保することができる。前記半導体処理装置２００は複数個の円形スペーサー５０を更に含み、前記円形スペーサー５０の直径は前記処理待ち半導体ウェハ４００の直径より小さい。
処理をするとき、隣接している２つの前記処理待ち半導体ウェハ４００の間に円形スペーサー５０を１つずつ取り付けることにより、隣接している２つの前記処理待ち半導体ウェハ４００の間に高さが前記円形スペーサー５０の厚さに対応する隙間をそれぞれ形成し、これにより処理流体が前記隙間内にスムーズに流入できるようにし、その処理流体により処理待ち半導体ウェハ４００の辺縁部の第一側表面と第二側表面を垂直に処理することを実現することができる。
本実施例において、前記マイクロキャビティの高さは３つの処理待ち半導体ウェハ４００と処理待ち半導体ウェハ４００の間に取り付けられる２つの円形スペーサー５０を積み重ねる厚さに対応し、本実施例の半導体処理装置２００により３つの処理待ち半導体ウェハ４００を同時に処理することができる。
図３ｃに示すとおり、本実施例において、前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００と複数の前記円形スペーサー５０が前記マイクロキャビティ内に重畳状態に収納されているとき、前記処理待ち半導体ウェハ４００の辺縁部、円形スペーサー５０の外端面、第一凹型通路１１３の内壁および前記第二凹型通路１２３の内壁により密閉されかつ環状の前記辺縁部処理空間１３０が形成される。また、前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間１４０が形成される。
他の実施例において、前記半導体処理装置２００のマイクロキャビティの高さを調節することができる（例えば増加させることができる）。その場合、前記半導体処理装置２００により２個、４個等の処理待ち半導体ウェハ４００を同時に処理することができる。処理の効率を向上させるため、処理の過程において、各前記処理待ち半導体ウェハ４００と各前記円形スペーサー５０を前記マイクロキャビティ内に重畳状態に収納させることができる。
第三実施例
前記２つの実施例の半導体処理装置のマイクロキャビティの高さはいずれも固定し、それを自由に調節することができない。したがって、前記２つの実施例の半導体処理装置が一回作動することにより所定の数量の処理待ち半導体ウェハしか処理することができない。
半導体処理装置の適用性を向上させ、いろいろな数量の処理待ち半導体ウェハを処理するため、半導体処理装置の構造を更に改良する必要がある。
図４を参照すると、その図面は本発明の第三実施例に係る半導体処理装置３００を示す断面図である。図４に示すとおり、第三実施例の半導体処理装置３００の構造、作動過程は前記第一実施例の半導体処理装置１００と第二実施例の半導体処理装置２００の構造、作動過程と類似している。相違点は、第三実施例の半導体処理装置３００が高さ調節構造を更に含み、前記高さ調節構造により前記マイクロキャビティの高さを調節することにある。
本実施例において、高さ調節構造は前記第一キャビティ１１０の突出部１１２と前記第二キャビティ１２０の凹部１２２との間に取り付けられる着脱可能なスペーサー１５０である。前記着脱可能なスペーサー１５０は、前記第一キャビティ１１０の突出部１１２と前記第二キャビティ１２０の凹部１２２との間に取り付けられるか或いは、前記突出部１１２に直接に取り付けられるか或いは、前記凹部１２２の所定の位置決め構造内に取り付けられることができるが、本発明はそれを限定しない。
他の実施例において、他の高さ調節構造により前記マイクロキャビティの高さを調節することもできる。
本実施例において、厚さが異なっている前記着脱可能なスペーサー１５０を使用することにより、前記マイクロキャビティの高さを所定の高さに調節し、いろいろな数量の前記処理待ち半導体ウェハ４００を処理することができる。
本実施例の半導体処理装置３００において、着脱可能なスペーサー１５０を取り付けなくてもよい。その場合、前記マイクロキャビティの元の高さは１つの前記処理待ち半導体ウェハ４００の高さに対応し、前記半導体処理装置３００が一回作動することにより１つの処理待ち半導体ウェハ４００を処理することができる。
注意されたいことは、他の実施例において、前記マイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。
以上のとおり、本実施例の半導体処理装置３００のマイクロキャビティの高さを自由に調節することができるので、前記半導体処理装置３００が一回作動することによりいろいろな数量の処理待ち半導体ウェハを処理し、半導体処理装置の適用性を大幅に向上させることができる。
第四実施例
図５ａ～図５ｃを参照すると、その図面には本発明の第四実施例に係る半導体処理装置５００の構造が示されている。その図面において、図５ａは第四実施例の半導体処理装置５００の断面を示す図であり、図５ｂは図５ａ中のＥ部分を示す拡大図であり、図５ｃは図５ｂ中のＨ部分を示す拡大図である。
図５ａ～図５ｃに示すとおり、第四実施例の半導体処理装置５００は第一キャビティ５１０と第二キャビティ５２０を含む。前記第一キャビティ５１０は第一キャビティ板体５１１と当該第一キャビティ板体５１１の周辺から下へ延伸して形成される突出部５１２とを含む。前記第二キャビティ５２０は第二キャビティ板体５２１と当該第二キャビティ板体５２１の周辺から下へ窪んで形成される凹部５２２とを含む。
前記第一キャビティ５１０は第二キャビティ５２０に相対してオン位置とオフ位置との間で移動することができる。前記第一キャビティ５１０が前記第二キャビティ５２０に相対してオフ位置に位置しているとき、前記突出部５１２が凹部５２２に結合されることにより第一キャビティ板体５１１と第二キャビティ板体５２１との間には密閉のマイクロキャビティが形成される。処理待ち半導体ウェハを前記マイクロキャビティ内に収納させた後、所定の処理を待つことができる。前記第一キャビティ５１０が前記第二キャビティ５２０に相対してオン位置に位置しているとき、前記突出部５１２と前記凹部５２２が分離するので、前記処理待ち半導体ウェハ４００を前記マイクロキャビティから取り出すか或いはマイクロキャビティに送入することができる。
前記第一キャビティ５１０は前記マイクロキャビティと対向する内壁表面５１３を具備し、前記第二キャビティ５２０は前記マイクロキャビティと対向する内壁表面５２３を具備する。
本実施例において、前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しているとき、前記第一キャビティ５１０の内壁表面５１３と前記第二キャビティ５２０の内壁表面５２３との間の距離、すなわち前記マイクロキャビティの高さは１つの処理待ち半導体ウェハ４００の厚さに対応する。したがって、本実施例の前記半導体処理装置５００が一回作動することにより処理待ち半導体ウェハ４００を１つしか処理することができない。
図５ｃに示すとおり、前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一キャビティ５１０の内壁表面５１３は前記処理待ち半導体ウェハ４００の第一側表面の辺縁部に当接し、前記第二キャビティ５２０の内壁表面５２３は前記処理待ち半導体ウェハ４００の第二側表面の辺縁部に当接する。その場合、前記処理待ち半導体ウェハ４００の外端面、前記第一キャビティ５１０の内壁表面５１３の辺縁部、第一突出部５１２の裏側表面５１２１の上部辺縁部および前記第二キャビティ５２０の内壁表面５２３の辺縁部により密閉されかつ環状の前記外端面処理空間５３０が形成される。
各前記処理待ち半導体ウェハ４００の外端面全体は前記外端面処理空間５３０内に露出しているので、前記外端面処理空間５３０に処理流体を満タンまたは定量に注入することにより前記処理待ち半導体ウェハ４００の外端面の所定の部分を処理することができる。
前記第二キャビティ５２０は外部から当該第二キャビティ５２０を貫通することにより前記外端面処理空間５３０と連通する少なくとも２個の外端面処理用貫通孔を具備する。少なくとも１個の外端面処理用貫通孔を流体の入口にし、少なくとも１個の外端面処理用貫通孔を流体の出口にすることができる。本実施例には２個の前記外端面処理用貫通孔が形成され、１つは流体の入口として用いられる第一外端面処理用貫通孔５２４であり、他の１つは流体の出口として用いられる第二外端面処理用貫通孔５２５である。前記外端面処理空間５３０は前記第一外端面処理用貫通孔５２４と第二外端面処理用貫通孔５２５により外部と連通する。
本発明を用いるとき、処理流体を第一外端面処理用貫通孔５２４から前記外端面処理空間５３０内に注入することができる。前記外端面処理空間５３０内に注入される処理流体は前記外端面処理空間５３０内で流動し、前記処理流体が前記処理待ち半導体ウェハ４００の外端面と接触することにより処理待ち半導体ウェハ４００を処理する。前記処理待ち半導体ウェハ４００を処理した処理流体は第二外端面処理用貫通孔５２５から流出する。
前記処理において、前記処理待ち半導体ウェハ４００の外端面を腐食させることにより前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を除去するか或いは前記処理待ち半導体ウェハ４００の外端面の所定の部分のみを洗浄することができる。
以下、前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を腐食させることを例として説明する。図１ａ～図１ｄと図５ａ～図５ｃに示すとおり、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層を腐食させるとともに除去するとき、薄膜層を腐食させる処理流体を前記第一外端面処理用貫通孔５２４から前記外端面処理空間５３０内に注入する。前記外端面処理空間５３０内に注入される処理流体は前記外端面処理空間５３０内で流動し、かつ前記処理待ち半導体ウェハ４００の外端面処理空間５３０と接触する。図５ｃの矢印が示すとおり、処理流体は外端面に垂直である方向に沿って前記処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層４０２を腐食させる。図１ｄに示すとおり、処理が終わると、処理待ち半導体ウェハ４００の辺縁部の第一側表面と第二側表面の薄膜層４０２は腐食するとともに除去され、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面は露出する。前記処理待ち半導体ウェハ４００を処理した処理流体は前記第二外端面処理用貫通孔５２５から流出する。
以上のとおり、前記外端面処理空間５３０を採用する場合、本実施例の半導体処理装置５００は少量の処理流体により前記処理待ち半導体ウェハ４００の辺縁部の所定の部位を腐食させることができ、処理のコストを大幅に低減することができる。従来の乾式処理装置と比較してみると、本実施例の半導体処理装置５００は、構造が簡単であり、使用が簡単であり、使用者の操作技能に対する要求が低いという利点を有している。
図５ａ～図５ｃに示すとおり、本実施例において前記第二キャビティ５２０は当該第二キャビティ５２０から前記マイクロキャビティの内壁表面５２４側へ窪んで形成される凹入部を更に含む。前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間５４０が形成される。前記裏側処理空間５４０は前記外端面処理空間５３０の裏側に位置する。
前記第二キャビティ５２０は外部から当該第二キャビティ５２０を貫通することにより前記裏側処理空間５４０と連通する少なくとも２個の裏側面処理用貫通孔を具備する。２個の裏側面処理用貫通孔において、少なくとも１個の裏側面処理用貫通孔を流体の入口にし、少なくとも１個の裏側面処理用貫通孔を流体の出口にすることができる。本実施例には２個の裏側面処理用貫通孔が形成され、２個の裏側面処理用貫通孔は流体の入口として用いられる第一裏側面処理用貫通孔５２６と流体の出口として用いられる第二裏側面処理用貫通孔５２７とを含む。前記裏側処理空間５４０は前記第一裏側面処理用貫通孔５２６と第二裏側面処理用貫通孔５２７により外部と連通する。
本発明を用いるとき、処理流体を第一裏側面処理用貫通孔５２６から前記裏側処理空間５４０内に注入することができる。前記裏側処理空間５４０内に注入される処理流体は前記処理待ち半導体ウェハ４００の第二側表面の前記凹入部の頂部を覆う一部分の区域と接触するとともに処理する。前記処理待ち半導体ウェハ４００を処理した処理流体は第二裏側面処理用貫通孔５２７から流出する。
以上のとおり、本実施例の前記裏側処理空間５４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域のみを処理することができる。本実施例において、前記凹入部の数量は１個であり、その凹入部は前記第二キャビティ５２０の内壁表面５２３の中央に位置しているので、前記裏側処理空間５４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の中部を処理することができる。
他の具体的な実施例において、具体的な需要により２個または複数個の前記凹入部を形成することもできる。その凹入部の数量は裏側処理空間５４０の数量に対応し、各前記裏側処理空間５４０は少なくとも２個の裏側面処理用貫通孔にそれぞれ対応する。具体的な需要により前記凹入部の位置およびサイズを調節することができる。それにより前記処理待ち半導体ウェハ４００の第二側表面の複数の区域の所定の位置を所定のサイズに処理することができる。
前記処理により前記処理待ち半導体ウェハ４００の第二側表面の所定の区域の薄膜層を腐食させるとともに除去するか或いは前記処理待ち半導体ウェハ４００の第二側表面の所定の区域を洗浄することができる。
第五実施例
図６ａ～図６ｃを参照すると、その図面には本発明の第五実施例に係る半導体処理装置６００の構造が示されている。その図面において、図６ａは第五実施例の半導体処理装置６００の断面を示す図であり、図６ｂは図６ａ中のＩ部分を示す拡大図であり、図６ｃは図６ｂ中のＪ部分を示す拡大図である。
図６ａ～図６ｃに示すとおり、第五実施例の半導体処理装置６００の構造、作動過程は前記第四実施例の半導体処理装置５００の構造、作動過程と類似している。相違点は、第五実施例の半導体処理装置６００のマイクロキャビティの高さは４つの処理待ち半導体ウェハ４００が重畳している高さに対応する。第五実施例の半導体処理装置６００により重畳している４つの処理待ち半導体ウェハ４００を同時に処理することができる。
説明を簡単にするため、この明細書において前記半導体処理装置６００と前記半導体処理装置５００の相違点のみについて説明する。
図６ｃに示すとおり、本実施例において、前記第一キャビティ５１０が前記第二キャビティ５２０に相対してオフ位置に位置しておりかつ４つの前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に重畳状態に収納されているとき、４つの前記処理待ち半導体ウェハ４００の外端面、前記第一キャビティ５１０の内壁表面５１３の辺縁部、前記第一突出部５１２の裏側表面５１２１の上部辺縁部および前記第二キャビティ５２０の内壁表面５２３の辺縁部により密閉されかつ環状の前記外端面処理空間５３０が形成される。また、前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより前記裏側処理空間５４０が形成される。
前記半導体処理装置６００のマイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。その場合、前記半導体処理装置６００により重畳している２つ、３つまたは複数の処理待ち半導体ウェハ４００を同時に処理することができる。処理の効果を向上させるため、処理をするとき、前記複数の処理待ち半導体ウェハ４００を同軸の重畳状態に前記マイクロキャビティ内に収納させ、前記複数の処理待ち半導体ウェハ４００の外端面を同高に揃えることができる。
以上のとおり、本実施例の半導体処理装置６００の外端面処理空間５３０により２つ以上の前記処理待ち半導体ウェハ４００の外端面を同時に処理することができる。また、半導体処理装置６００の裏側処理空間５４０により前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の所定の区域を処理することができる。
第六実施例
前記２つの実施例の半導体処理装置のマイクロキャビティの高さはいずれも固定し、それを自由に調節することができない。したがって、前記２つの実施例の半導体処理装置が一回作動することにより所定の数量の処理待ち半導体ウェハしか処理することができない。
半導体処理装置の適用性を向上させ、いろいろな数量の処理待ち半導体ウェハを処理するため、半導体処理装置の構造を更に改良する必要がある。
図７を参照すると、その図面は本発明の第六実施例に係る半導体処理装置７００を示す断面図である。図７に示すとおり、第六実施例の半導体処理装置７００の構造、作動過程は前記第四実施例の半導体処理装置５００と第五実施例の半導体処理装置６００の構造、作動過程と類似している。相違点は、第六実施例の半導体処理装置７００が高さ調節構造を更に含み、前記高さ調節構造により前記マイクロキャビティの高さを調節することにある。
本実施例において、高さ調節構造は前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けられる着脱可能なスペーサー５５０である。前記着脱可能なスペーサー５５０は、前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けられるか或いは、前記突出部５１２に直接に取り付けられるか或いは、前記凹部５２２の所定の位置決め構造内に取り付けられることができるが、本発明はそれを限定しない。他の実施例において、他の高さ調節構造により前記マイクロキャビティの高さを調節することもできる。
本実施例において、厚さが異なっている前記着脱可能なスペーサー５５０を使用することにより、前記マイクロキャビティの高さを所定の高さに調節し、いろいろな数量の前記処理待ち半導体ウェハ４００を処理することができる。
本実施例の半導体処理装置７００において、着脱可能なスペーサー５５０を取り付けなくてもよい。その場合、前記マイクロキャビティの元の高さは１つの前記処理待ち半導体ウェハ４００の高さに対応し、前記半導体処理装置７００が一回作動することにより１つの処理待ち半導体ウェハ４００を処理することができる。
重畳している２つの処理待ち半導体ウェハ４００を処理するとき、１つの前記処理待ち半導体ウェハ４００の高さに対応する前記着脱可能なスペーサー５５０を前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けることができる。同様に、重畳している複数の処理待ち半導体ウェハ４００を処理するとき、複数の前記処理待ち半導体ウェハ４００の高さに対応する前記着脱可能なスペーサー５５０を前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けることができる。
注意されたいことは、他の実施例において、前記マイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。
以上のとおり、本実施例の半導体処理装置７００のマイクロキャビティの高さを自由に調節することができるので、前記半導体処理装置３００が一回作動することによりいろいろな数量の処理待ち半導体ウェハを処理し、半導体処理装置の適用性を大幅に向上させることができる。
以上、本発明の具体的な実施例を説明してきたが、前記実施例は本発明の例示にしか過ぎないものであるため、本発明は前記実施例の構成にのみ限定されるものでない。この技術分野の技術者は本発明の要旨を逸脱しない範囲において設計の変更、改良等をすることができ、そのような設計の変更、改良等があっても本発明に含まれることは勿論である。

Claims (19)

  1. 半導体処理装置であって、第一キャビティと第二キャビティを含み、
    前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができ、
    前記第一キャビティは該第一キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第一凹型通路を具備し、前記第二キャビティは該第二キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第二凹型通路を具備し、前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第一凹型通路と前記第二凹型通路は連通しかつ第一凹型通路と第二凹型通路により辺縁部処理空間が形成され、前記半導体ウェハの辺縁部は前記辺縁部処理空間内に挿入され、前記辺縁部処理空間は辺縁部処理用貫通孔により外部と連通し、処理流体は辺縁部処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出することを特徴とする半導体処理装置。
  2. 前記半導体ウェハの辺縁部の第一側表面、第二側表面および外端面は前記マイクロキャビティ内に露出し、前記辺縁部処理用貫通孔において、１個または複数個の辺縁部処理用貫通孔は流体の入口になり、１個または複数個の辺縁部処理用貫通孔は流体の出口になることを特徴とする請求項１に記載の半導体処理装置。
  3. 前記辺縁部処理空間は環状であり、前記半導体ウェハの辺縁部全体は前記辺縁部処理空間内に挿入され、前記辺縁部処理空間は密閉の空間でありかつ辺縁部処理用貫通孔により外部と連通しており、
    前記第一凹型通路の内壁の頂部は前記第一キャビティに近づいている前記半導体ウェハの第一側表面に当接し、前記第二凹型通路の内壁の頂部は前記第二キャビティに近づいている前記半導体ウェハの第二側表面に当接することを特徴とする請求項１に記載の半導体処理装置。
  4. 前記半導体処理装置は１個または複数個の円形スペーサーを更に含み、前記円形スペーサーの直径は前記半導体ウェハの直径より小さく、
    前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、前記マイクロキャビティ内には複数の半導体ウェハが収納され、２つの前記半導体ウェハの間には円形スペーサーが１つずつ取り付けられ、
    前記マイクロキャビティ内に収納されている各半導体ウェハの辺縁部は前記辺縁部処理空間内に挿入されることを特徴とする請求項１に記載の半導体処理装置。
  5. 前記辺縁部処理空間は環状であり、各半導体ウェハの辺縁部全体は前記辺縁部処理空間内に挿入され、各半導体ウェハの辺縁部の上表面、下表面および外端面はいずれも前記辺縁部処理空間内に露出していることを特徴とする請求項４に記載の半導体処理装置。
  6. 前記円形スペーサーと前記半導体ウェハは同軸に取り付けられることを特徴とする請求項４に記載の半導体処理装置。
  7. 前記半導体処理装置は第一キャビティおよび／または第二キャビティ上に設けられる高さ調節構造を更に含み、高さ調節構造は前記マイクロキャビティの高さを調節することによりそのマイクロキャビティ内にいろいろな数量の半導体ウェハを収納させることを特徴とする請求項４に記載の半導体処理装置。
  8. 前記高さ調節構造は着脱可能なスペーサーを含むことを特徴とする請求項７に記載の半導体処理装置。
  9. 前記第二キャビティは当該第二キャビティから前記マイクロキャビティの内壁表面側へ窪んで形成される１個または複数個の凹入部を含み、前記１個または複数個の凹入部は前記第二凹型通路の裏側に位置しており、
    前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第二キャビティに近づいている前記半導体ウェハの第二側表面が前記１個または複数個の凹入部の頂部を覆うことにより１個または複数個の裏側処理空間が形成され、各前記裏側処理空間は裏側面処理用貫通孔により外部と連通し、流体は裏側面処理用貫通孔により各前記裏側処理空間に流入するかまたは各前記裏側処理空間から流出することを特徴とする請求項１に記載の半導体処理装置。
  10. 前記裏側面処理用貫通孔において、１個または複数個の裏側面処理用貫通孔は流体の入口になり、１個または複数個の裏側面処理用貫通孔は流体の出口になり、前記裏側処理空間は密閉の空間でありかつ裏側面処理用貫通孔により外部と連通していることを特徴とする請求項９に記載の半導体処理装置。
  11. 半導体処理装置であって、第一キャビティと第二キャビティを含み、
    前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができ、
    前記第一キャビティは前記マイクロキャビティと対向する内壁表面を具備し、前記第二キャビティは前記マイクロキャビティと対向する内壁表面を具備し、
    前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第一キャビティの内壁表面は少なくとも、前記第一キャビティに近づいている前記半導体ウェハの第一側表面の辺縁部に当接し、前記第二キャビティの内壁表面は少なくとも、前記第二キャビティに近づいている前記半導体ウェハの第二側表面の辺縁部に当接し、前記第一キャビティの内壁表面と前記第二キャビティの内壁表面との間には前記半導体ウェハの外側に位置する外端面処理空間が形成され、前記外端面処理空間は外端面処理用貫通孔により外部と連通し、処理流体は前記外端面処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出することを特徴とする半導体処理装置。
  12. 前記半導体ウェハの外端面は前記外端面処理空間内に露出し、前記外端面処理用貫通孔において、１個または複数個の外端面処理用貫通孔は流体の入口になり、１個または複数個の外端面処理用貫通孔は流体の出口になることを特徴とする請求項１１に記載の半導体処理装置。
  13. 前記外端面処理空間は環状であり、前記外端面処理空間は密閉の空間でありかつ外端面処理用貫通孔により外部と連通していることを特徴とする請求項１１に記載の半導体処理装置。
  14. 前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、前記マイクロキャビティ内には複数の半導体ウェハが重畳状態に収納され、
    前記マイクロキャビティ内に収納される複数の半導体ウェハの各外端面はいずれも前記外端面処理空間内に露出していることを特徴とする請求項１１に記載の半導体処理装置。
  15. 前記外端面処理空間は環状であり、前記半導体ウェハは同軸に取り付けられることを特徴とする請求項１４に記載の半導体処理装置。
  16. 前記半導体処理装置は第一キャビティおよび／または第二キャビティ上に設けられる高さ調節構造を更に含み、高さ調節構造は前記マイクロキャビティの高さを調節することによりそのマイクロキャビティ内にいろいろな数量の半導体ウェハを収納させることを特徴とする請求項１４に記載の半導体処理装置。
  17. 前記高さ調節構造は着脱可能なスペーサーを含むことを特徴とする請求項１６に記載の半導体処理装置。
  18. 前記第二キャビティは当該第二キャビティから前記マイクロキャビティの内壁表面側へ窪んで形成される凹入部を含み、前記凹入部は前記外端面処理空間の裏側に位置しており、
    前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第二キャビティに近づいている前記半導体ウェハの１つの側表面が前記凹入部の頂部を覆うことにより裏側処理空間が形成され、前記裏側処理空間は裏側面処理用貫通孔により外部と連通し、流体は裏側面処理用貫通孔により各前記裏側処理空間に流入するかまたは各前記裏側処理空間から流出することを特徴とする請求項１１に記載の半導体処理装置。
  19. 前記裏側面処理用貫通孔において、１個または複数個の裏側面処理用貫通孔は流体の入口になり、１個または複数個の裏側面処理用貫通孔は流体の出口になり、前記裏側処理空間は密閉の空間でありかつ裏側面処理用貫通孔により外部と連通していることを特徴とする請求項１８に記載の半導体処理装置。
JP2020566719A 2018-09-07 2019-08-16 半導体処理装置 Active JP7017273B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201811040519.7A CN109119366B (zh) 2018-09-07 2018-09-07 一种半导体处理装置
CN201811040534.1 2018-09-07
CN201811040534.1A CN109166814B (zh) 2018-09-07 2018-09-07 一种半导体处理装置
CN201811040519.7 2018-09-07
PCT/CN2019/101143 WO2020048306A1 (zh) 2018-09-07 2019-08-16 半导体处理装置

Publications (2)

Publication Number Publication Date
JP2021526312A JP2021526312A (ja) 2021-09-30
JP7017273B2 true JP7017273B2 (ja) 2022-02-08

Family

ID=69722756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020566719A Active JP7017273B2 (ja) 2018-09-07 2019-08-16 半導体処理装置

Country Status (4)

Country Link
US (1) US20210305068A1 (ja)
EP (2) EP4145496B1 (ja)
JP (1) JP7017273B2 (ja)
WO (1) WO2020048306A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188266A (zh) 2020-09-15 2022-03-15 无锡华瑛微电子技术有限公司 半导体处理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088324A1 (zh) 2015-11-25 2017-06-01 无锡华瑛微电子技术有限公司 半导体处理装置及其方法
WO2017088221A1 (zh) 2015-11-25 2017-06-01 无锡华瑛微电子技术有限公司 半导体处理装置及方法
CN107845586A (zh) 2016-09-21 2018-03-27 无锡华瑛微电子技术有限公司 流体承载柜以及模块化半导体处理设备
CN108426978A (zh) 2017-02-14 2018-08-21 无锡华瑛微电子技术有限公司 晶圆局部处理方法
CN108426758A (zh) 2017-02-14 2018-08-21 无锡华瑛微电子技术有限公司 晶圆局部处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521587B2 (ja) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
US6461155B1 (en) * 2001-07-31 2002-10-08 Novellus Systems, Inc. Method and apparatus for heating substrates in supercritical fluid reactor
JP2007502550A (ja) * 2003-06-13 2007-02-08 ソフィア ウェン， 半導体ウェハの薄層化学処理のための方法および装置
US20090241998A1 (en) * 2008-03-26 2009-10-01 Multimetrixs, Llc Apparatus for foam-assisted wafer cleaning with use of universal fluid supply unit
CN103367197B (zh) * 2012-03-29 2015-12-02 无锡华瑛微电子技术有限公司 晶圆表面处理系统
CN109119366B (zh) * 2018-09-07 2023-10-13 无锡华瑛微电子技术有限公司 一种半导体处理装置
CN109166814B (zh) * 2018-09-07 2023-10-17 无锡华瑛微电子技术有限公司 一种半导体处理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088324A1 (zh) 2015-11-25 2017-06-01 无锡华瑛微电子技术有限公司 半导体处理装置及其方法
WO2017088221A1 (zh) 2015-11-25 2017-06-01 无锡华瑛微电子技术有限公司 半导体处理装置及方法
CN107845586A (zh) 2016-09-21 2018-03-27 无锡华瑛微电子技术有限公司 流体承载柜以及模块化半导体处理设备
CN108426978A (zh) 2017-02-14 2018-08-21 无锡华瑛微电子技术有限公司 晶圆局部处理方法
CN108426758A (zh) 2017-02-14 2018-08-21 无锡华瑛微电子技术有限公司 晶圆局部处理方法

Also Published As

Publication number Publication date
EP4145496A1 (en) 2023-03-08
JP2021526312A (ja) 2021-09-30
EP3840025B1 (en) 2022-12-07
EP4145496B1 (en) 2024-01-31
EP3840025A1 (en) 2021-06-23
US20210305068A1 (en) 2021-09-30
EP3840025A4 (en) 2021-10-13
WO2020048306A1 (zh) 2020-03-12

Similar Documents

Publication Publication Date Title
JP4891222B2 (ja) ウェハスケールダイの取り扱い
CN109119366B (zh) 一种半导体处理装置
US20080012096A1 (en) Semiconductor chip and method of forming the same
JP6615336B2 (ja) 基板処理装置及びチューブ組立体の組立方法
JP2008147560A (ja) 半導体装置及びその製造方法
JP7017273B2 (ja) 半導体処理装置
US20050224920A1 (en) Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device
US20090288780A1 (en) Perforated support plate
CN109166814B (zh) 一种半导体处理装置
US20150179410A1 (en) Dry etching device and electrode thereof
US20180130679A1 (en) Plasma processing device
TWI443771B (zh) 封裝用基板固定裝置及半導體晶片封裝體的製造方法
TW201733699A (zh) 用於清洗光阻製程工具的杯洗盤
TWM559503U (zh) 基板處理裝置及其旋轉台
KR20110018482A (ko) 활성 영역 구조물의 형성방법
JP6014994B2 (ja) プラズマ処理装置用電極板
KR101965648B1 (ko) 진공 척
JP2010262998A (ja) レジスト膜形成装置
JPH1126564A (ja) 静電チャック
WO2017179481A1 (ja) 基板処理装置および基板処理方法
JPH11340167A (ja) 半導体装置及びその製造方法
JP5844104B2 (ja) スリットノズルおよび基板処理装置
TWI581066B (zh) 光阻噴塗機及其環狀結構
JP2503999Y2 (ja) スピンコ―テイング装置
KR101377996B1 (ko) 플라즈마 에칭 장치 및 마스크 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220120

R150 Certificate of patent or registration of utility model

Ref document number: 7017273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150