TW201705536A - 製造光電半導體組件之方法以及光電半導體組件 - Google Patents

製造光電半導體組件之方法以及光電半導體組件 Download PDF

Info

Publication number
TW201705536A
TW201705536A TW105119132A TW105119132A TW201705536A TW 201705536 A TW201705536 A TW 201705536A TW 105119132 A TW105119132 A TW 105119132A TW 105119132 A TW105119132 A TW 105119132A TW 201705536 A TW201705536 A TW 201705536A
Authority
TW
Taiwan
Prior art keywords
layer
oxide
semiconductor component
intervening
nitride
Prior art date
Application number
TW105119132A
Other languages
English (en)
Other versions
TWI617054B (zh
Inventor
Simeon Katz
Kai Gehrke
Massimo Drago
Joachim Hertkorn
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201705536A publication Critical patent/TW201705536A/zh
Application granted granted Critical
Publication of TWI617054B publication Critical patent/TWI617054B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本發明提供一種製造光電半導體組件之方法，包括以下步驟：- 製備一種半導體層序列(1)，其具有一發光的及/或吸收光的活性區(12)和一覆蓋面(1a)，其在垂直於半導體層序列(1)之主延伸面而延伸的堆疊方向(z)中配置在活性區(12)之後，- 在該覆蓋面(1a)上施加一種層堆疊(2)，其中該層堆疊(2)包括：氧化物層(20)，其含有銦；以及居間面(2a)，其在堆疊方向(z)中配置在該覆蓋面(2a)之後，- 在該居間面(2a)上施加一接觸層(3)，其以銦錫氧化物形成，其中- 該層堆疊(2)在製程容許度的範圍中未具備錫。

Description

製造光電半導體組件之方法以及光電半導體組件
文件US 2011/0284893 A1描述一種製造光電半導體組件之方法以及光電半導體組件。
本專利申請案主張德國專利申請案10 2015 109 786.9之優先權，其已揭示的整個內容收納於此以作為參考。
本發明的目的是提供一種製造電性接觸性已改善的光電半導體組件之方法。此外，本發明提供一種電性接觸性已改善的光電半導體組件。
提供一種製造光電半導體組件之方法。此光電半導體組件可設計成在操作時發出光及/或吸收光。例如，此光電半導體組件是發光二極體、光二極體及/或半導體雷射二極體。
依據本方法之至少一實施形式，製備一種半導體層序列。此半導體層序列具有主延伸面，其中在橫向中延伸著此半導體層序列。此半導體層序列之堆疊方向垂直於該主延伸面而延伸。沿著該堆疊方向，此半導體層序列具有一種厚度，其相對於此半導體層序列在橫向中之最大延伸量而言是小的。此半導體層序列之主面形成此半導體層序列之覆蓋面。
該半導體層序列可以磊晶方式、特別是藉由金屬有機氣相磊晶(MOVPE)、而生長在一生長載體上。於此，該生長載體可在該生長之後的步驟中又由該半導體層序列去除。該半導體層序列可包含多個半導體層，其重疊地配置在堆疊方向中。每一個半導體層都可沿著主延伸面而延伸。該些半導體層可以半導體材料來形成。特別是，該半導體層序列可以氮化物-化合物半導體材料為主。
「以氮化物-化合物半導體材料為主」在此處及以下之意義是指：半導體層序列或其中至少一層，優先的是半導體層序列的每一半導體層，包含有氮化物-III-V-化合物半導體材料，較佳是AlyInxGa1-x-yN，其中0x1,0y1且x+y1。於此，此材料未必含有上述形式之以數學表示之準確的組成。反之，此材料可具有一種或多種摻雜物質以及其它成份，這些成份基本上不會改變此材料AlyInxGa1-x-yN之特有的物理特性。然而，為了簡單之故，上述形式只含有晶格(鋁Al、鎵Ga、銦In、氮N)之主要成份，這些主要成份之一部份亦可由少量的其它物質來取代。
依據本方法之至少一實施形式，半導體層序列包括一發光的及/或吸收光的活性區。半導體層序列之覆蓋面在堆疊方向中配置在活性區之後。特別是，該活性區發出或吸收電磁光譜之可見光及/或紫外線的範圍中的光。發出的光可具有一種波長，特別是尖峰波長，其是至少200奈米且最多540奈米，優先的是至少400 奈米且最多500奈米，特別優先的是至少430奈米且最多470奈米。
例如，半導體層序列包括第一半導體層、活性區、第二半導體層和高摻雜的半導體層。高摻雜的半導體層例如可以是p-摻雜者。活性區可配置在第一和第二半導體層之間。於此，活性區例如以一層或一種層序列存在著且以一種半導體材料來形成。此外，高摻雜的半導體層可在堆疊方向中配置在第二半導體層上。特別是，第二半導體層和高摻雜的半導體層直接互相接觸且特別是可導電地互相連接。高摻雜的半導體層的外表面可形成該覆蓋面。
高摻雜的半導體層特別是可以鎂來摻雜。高摻雜的半導體層中鎂的摻雜物質濃度可以是至少5*1019/cm3，優先的是至少1.0*1020/cm3以及特別優先的是至少1.2*1020/cm3，且最多9*1020/cm3，優先的是最多5*1020/cm3以及特別優先的是最多2*1020/cm3。高摻雜的半導體層例如可以含氧之氣體來活化。
依據本方法之至少一實施形式，在該覆蓋面上施加一種層堆疊。此層堆疊例如可藉由磊晶沈積及/或濺鍍而施加在該覆蓋面上。此層堆疊可具有多個層，其在堆疊方向中重疊地配置著且可各別地沿著主延伸面而延伸。
該層堆疊具有氧化物層，其包含銦。特別是，該氧化物層可包含氧化銦，優先的是In2O3或在製程容許度(tolerance)之範圍中由氧化銦構成。一層「在製程容 許度之範圍中」由一種材料構成在此處及以下是指：另一材料之與製程有關的不純度可包含在上述的層中。
該層堆疊另外具有一居間面，其在堆疊方向中配置在該覆蓋面之後。該居間面可以是該層堆疊之遠離該半導體層序列之一外表面。特別是，該居間面可由氧化物層之外表面形成。
該層堆疊且特別是該氧化物層可形成為具透光性。當一層或一種層堆疊相對於光電半導體組件操作時由活性區發出的或吸收的光具有至少80%、優先的是至少90%且特別優先的是至少95%、的透射係數時，則於此處及以下該層或該層堆疊形成為「具透光性」。
此外，該層堆疊形成為可導電。特別是，該層堆疊可導電地與半導體層序列相連接。例如，該層堆疊與高摻雜的半導體層達成直接的電性接觸。
依據本方法之至少一實施形式，在居間層上施加一接觸層。此接觸層以銦錫氧化物(ITO)來形成。特別是，該接觸層在製程容許度的範圍中由銦錫氧化物構成。例如，該接觸層以InaSn1-aO形成，其中0.75a0.99，優先的是a0.98。
施加該接觸層特別是可使用無電漿的沈積方法，例如，MOVPE，來達成。這樣可產生以單結晶形成的接觸層，其可以無顆粒極限。相對於此，一種例如藉由濺鍍施加而成的接觸層總是具有顆粒極限。
該接觸層可形成為具透光性。例如，該接觸層之遠離該層堆疊之一外表面可形成光電半導體組件之 光穿越面。光可經由該光穿越面而由光電半導體組件發出或入射至光電半導體組件中。
特別是，可導電地形成該接觸層。該接觸層可用於對該半導體層序列作電性接觸。特別是，該接觸層可依據層堆疊而與半導體層序列可導電地連接。
依據本方法之至少一實施形式，層堆疊在製程容許度的範圍中未具備錫。一層或一種層堆疊在製程容許度的範圍中未具備一種元素及/或一種材料於此處及以下是指：只有微量之上述元素及/或材料由於與製程有關的污染而存在該層中或該堆疊中。該元素及/或該材料由相鄰之層擴散至該層或該層堆疊中於此同樣視為與製程有關的污染。該層堆疊因此在製程容許度的範圍中未包含錫，特別是未包含銦錫氧化物。特別是，該層堆疊中錫原子之數目是該層堆疊中銦原子之數目的最多1%，優先的是最多0.5%且特別優先的是最多0.1%、或該層堆疊中的錫是不可查出的。
依據製造光電半導體組件之方法的至少一實施形式，其包括以下步驟：- 製備一種半導體層序列，其具有一發光的及/或吸收光的活性區和一覆蓋面，其在垂直於半導體層序列之主延伸面而延伸的堆疊方向中配置在活性區之後，- 在該覆蓋面上施加一種層堆疊，其中該層堆疊包括：氧化物層，其含有銦；以及居間面，其在堆疊方向中配置在該覆蓋面之後， - 在該居間面上施加一接觸層，其以銦錫氧化物形成，其中- 該層堆疊在製程容許度的範圍中未具備錫。
上述方法的各步驟可依指定的順序進行。
此處描述的製造光電半導體組件之方法中應避免「在半導體層序列上直接施加該接觸層」，以使半導體層序列之電性接觸性獲得改善。對此，可在半導體層序列和該接觸層之間配置該層堆疊。利用該層堆疊，則可避免該接觸層直接鄰接於該半導體層序列且特別是該半導體層序列之覆蓋面可受到保護以防止該接觸層的沈積。
在另一形式的半導體組件中，該接觸層例如藉由濺鍍而直接施加在半導體層序列之覆蓋面上且因此不存在層堆疊，則在該接觸層和該半導體層序列之間的另一形式的邊界區中會在半導體層序列中及/或該接觸層中造成斷裂、污染及/或缺陷。於是，該接觸層和該半導體層序列之間的電性接觸區在該另一形式的半導體組件中會劣化且因此特別是會使該另一形式的邊界區上的電壓降提高。
藉由層堆疊的施加，在與該另一形式的半導體組件比較下，則該半導體組件上的電壓降可下降至100毫伏(mV)。於此，已意外地顯示：由於該層堆疊，則半導體層序列和層堆疊之間的第一邊界區中及/或層堆疊和接觸層之間的第二邊界區中的材料品質，例如，晶體結構的品質及/或完整性，可獲得改善。特別是，含有銦 的氧化物層於此對晶體品質的改善及/或對該半導體層序列之覆蓋面的晶體結構之保護有貢獻。
依據本方法之至少一實施形式，施加該氧化物層時首先製備一種含有銦之氮化物層。氮化物層之製備可藉由生長方法，例如，MOVPE、分子束磊晶(MBE)或濺鍍，來達成。
氮化物層特別是可以氮化銦，優先的是InN，來形成或由其構成。氮化物層可形成為不具透光性。當一層相對於光電半導體組件操作時由活性區發出的或吸收的光具有最多60%、優先的是最多50%且特別優先的是最多40%、的透射係數時，則於此處及以下該層形成為「不具透光性」。特別是，不透光的層可具有能帶間隙，其大小較由活性區發出的及/或吸收的光之光子的能量還小。
依據本方法之至少一實施形式，氮化物層的至少一部份在氧化步驟中氧化成氧化物層。此氧化步驟可在氮化物層的沈積之後的一步驟中進行。例如，此氧化步驟直接在該沈積之後進行。另一方式或額外地，此氧化步驟可在該沈積的期間進行。
就氧化而言，含氧的氣體可導入至反應室中，其中進行至少一種氧化步驟。在氮化物層氧化時，氮化物層中含有的氮由氧取代。
在該氧化步驟之後，該層堆疊可只區域性地包含氮。另一方式或額外地，該層堆疊可在該氧化之後形成為具透光性。此外，該氮化物層在氧化步驟中可完 全氧化成氧化物層。特別是，該氧化物層在該氧化步驟之後在製程容許度的範圍中未具備氮。
依據本方法之至少一實施形式，氧化物層之施加包括以下步驟：- 製備氮化物層，其含有銦，以及- 使該氮化物層之至少一部份在氧化步驟中氧化成氧化物層。
依據本方法之至少一實施形式，製備氮化物層係藉由磊晶沈積來達成。特別是，該氮化物層可磊晶生長在待製成的半導體組件之前述各步驟中已製備完成的層上。
相較於該氧化物層之直接沈積，氧的製備對氮化物層的沈積是不需要的。氧化所需的氧可以只在氧化步驟中製備。這亦可在磊晶生長用的室之外部進行。該氧化步驟特別是可由於氮化物層之可能的不透光性而成為必要的步驟。
依據本方法之至少一實施形式，該氧化步驟係在施加該接觸層之後進行。因此，首先在層堆疊之居間面上沈積該接觸層且然後進行該氧化步驟。氮化物層的氧化則經由該接觸層來進行。於此，該接觸層同樣可一部份被氧化。
依據本方法之至少一實施形式，至少該氧化步驟係在反應室中進行。其它的步驟亦可在該反應室中進行。該反應室特別是可為藉由MOVPE進行磊晶沈積時所用的室。
在氧化步驟的期間中，反應室中的反應溫度是至少460℃，優先的是至少480℃且特別優先的是至少500℃。此外，該反應溫度是最多720℃，優先的是最多700℃且特別優先的是最多650℃。氮化物層因此受到退火過程。此外，在氧化步驟的期間中含氧的氣體，特別是含氧的氣體，可導入至反應室中。藉由氧之製備且同時調整該反應溫度，則可使氮化物層氧化。
依據本方法之至少一實施形式，藉由氧化銦之磊晶沈積來進行氧化物層之施加。特別是，氧化物層以磊晶方式，例如藉由MOVPE，而生長在待製成的半導體組件之前述各步驟中已製備的層上。於此，對氮化物層之氧化而言，本方法特別是可不包括分開進行的氧化步驟。
例如，半導體層序列首先以磊晶方式生長在生長載體上。例如，半導體層序列以InnGa1-nN來形成。由於反應室中鎵及/或氮之逐漸減少以及氧份量之提高，則在磊晶生長時可變換成氧化銦或情況需要時變換成氮化銦。
依據本方法之至少一實施形式，氮化物層之磊晶沈積是在三維的生長條件下進行。此外，氧化物層之磊晶沈積可在三維的生長條件下進行。又，整個層堆疊可在三維的生長條件下磊晶沈積而成。
三維的生長可以Volmer-Weber的生長模型或以Stranski-Krastanov的生長模型來描述。就三維的生長而言，特別是需要特殊的生長條件，例如，反應溫度 之下降、反應壓力的提高及/或V/III-比(ratio)之下降。在三維的生長下，在與沿著至少一橫向的生長率(rate)比較時，沿著堆疊方向之生長率可提高。
依據本方法之至少一實施形式，氮化物層具有多個多層式未互相連接的島。另一方式是，氧化物層之磊晶生長可在三維的生長條件下進行，使氧化物層具有多層式未互相連接的島。特別是，該些島在橫向中未互相連接。換言之，氮化物層及/或氧化物層未相連地形成。特別是，該居間面可未相連地形成。例如，該些島沿著堆疊方向具有梯形的及/或三角形的橫切面。該些島可形成為棱錐體形式及/或截錐體形式。「多層式」在此處及以下是指：該些島包含多個重疊地生長的單一層。所謂「單一層」在此處及以下是指：原子或分子之一般的層，層高度只有一原子或一分子。特別是，單一層中相同的原子或分子未互相重疊。
由於在三維的生長條件下進行磊晶沈積，則該覆蓋面特別是可由氮化物層且因此亦由氧化物層未完全地覆蓋著。換言之，該覆蓋面在氧化物層之該些島之間的區域中未具備氮化物層。例如，氧化物層或情況需要時氮化物層可直接生長在該覆蓋面上。在此種情況下，直接在生長該氧化物層或該氮化物層之後可在該氧化物層或該氮化物層之該些島之間的區域中自由地接近該覆蓋面。
依據本方法之至少一實施形式，在三維的生長條件下進行該氮化物層的磊晶沈積，使該氮化物層具有多個多層式未互相連接的島。
此外，須在三維的生長條件下進行該氧化物層的磊晶沈積，使該氧化物層具有多個多層式未互相連接的島。
依據本方法之至少一實施形式，在二維的生長條件下進行磊晶沈積。特別是，在二維的生長條件下進行該氧化物層或該氮化物層的磊晶沈積。又，可在二維的生長條件下以磊晶方式沈積整個層堆疊。
在二維的生長中，單一層對單一層地生長該氧化物層的原子層。例如，二維生長成的氧化物層及/或氮化物層在堆疊方向中包括至少一個且最多三個單一層、優先的是最多二個單一層。二維的生長例如可以Frank-van-der-Merve的生長模型或以Stranski-Krastanov的生長模型來描述。在二維的生長中，沿著至少一橫向的生長率(rate)大於沿著堆疊方向的生長率或完全一樣大。
依據本方法之至少一實施形式，氧化物層相連地形成。換言之，氧化物層形成為單件。特別是，該居間面可單純相連地形成。特別是，氧化物層可完全覆蓋該覆蓋面。換言之，在沈積該氮化物層或該氧化物層之後，不再可自由接近該覆蓋面。此外，整個層堆疊可相連地形成。
依據本方法之至少一實施形式，須在二維的生長條件下進行磊晶沈積，使氧化物層相連地形成。
依據本方法之至少一實施形式，層堆疊包括第一居間層。第一居間層以銦鎵氧化物、優先的是 InGaO3、來形成。第一居間層可在製程容許度的範圍中由銦鎵氧化物構成。
依據本方法之至少一實施形式，在施加第一居間層時，首先以磊晶方式沈積氮化物居間層，其以銦鎵氮化物形成。例如，氮化物居間層可以磊晶方式直接沈積在覆蓋面上。特別是，氮化物居間層之沈積係在氮化物層之沈積之前進行。因此，氮化物居間層可在堆疊方向中配置在氮化物層之前。然後，在氧化步驟中使氮化物居間層之至少一部份氧化成第一居間層。特別是，氮化物居間層氧化成第一居間層係在與氮化物層氧化成氧化物層時相同的步驟中進行。在此種氧化步驟之後，在半導體層序列和氧化物層之間配置第一居間層。特別是，第一居間層可直接鄰接於氧化物層。
另一方式是，第一居間層可藉由銦鎵氧化物之磊晶沈積而特別在該覆蓋面上製備完成。
依據本方法之至少一實施形式，在生長條件下在該居間面上施加該接觸層，此時在直接施加在該覆蓋面上的情況下造成該接觸層之晶體結構的(100)-方位(orientation)且該接觸層之晶體結構具有(111)-晶體方位。括弧中的數字在此表示最接近該覆蓋面的晶格面之米勒(Miller)-指數。(100)-晶體方位中，晶體的外表面平行於基本晶胞(cell)之立方體表面。(111)-晶體方位中，晶體的外表面係與其基本晶胞成對角線形式。於此，令人意外地確定：雖然對(100)-晶體方位選取生長條件，該接觸層之晶體結構的(111)-晶體方位仍然會形成。此種 (111)-晶體方位之特徵例如是對其下方的層有特別良好的電性接觸性。
在另一形式的半導體組中，該接觸層直接施加在該覆蓋面上，須選取該接觸層之(100)-晶體方位所需的生長條件，此乃因於此可在該接觸層和該覆蓋面之間達成較佳的連接及/或較佳的晶體品質。
此外，提供一種光電半導體組件。此光電半導體組件較佳是可藉由此處描述的方法之一來製成。即，本方法已揭示的全部特徵亦揭示於半導體組件中且反之亦同。
依據光電半導體組件之至少一實施形式，其包括一半導體層序列，該半導體層序列具有：一發光的及/或吸收光的活性區；以及一覆蓋面，其在垂直於半導體層序列之主延伸面而延伸的堆疊方向中配置在活性區之後。此外，該光電半導體組件包括一施加在該覆蓋面上的層堆疊，其具有：一包含銦的氧化物層；以及一在堆疊方向中配置在該覆蓋面之後的居間面。該光電半導體組件另外包括一施加在該居間面上的接觸層，其以銦錫氧化物形成。該層堆疊在製程容許度的範圍中未具備錫。
該層堆疊在製程容許度的範圍中未具備錫，這例如可在已製成的半導體組件上藉由一種EDX(能量分散式X-射線光譜學)-分析來檢測。藉由EDX-分析，特別是可探討光電半導體組件之各別的層之基本組成。特別是，利用EDX-分析可將該半導體組件中的化學元素之 EDX-光譜製作成所探討的層之沿著堆疊方向的位置之函數。例如，由半導體層序列之覆蓋層開始EDX-光譜中的氧-份量在堆疊方向中最初往上升。由居間面開始EDX-光譜之例如錫-份量可上升。
例如，氧化物層可藉由氮化物層之至少一部份氧化而製成。此種氧化例如可經由氧化物層中的氮之存在而獲得證實。另一方式是，該氧化物層可藉由氧化銦之磊晶沈積而製成。在磊晶沈積該氧化物層時，各別的層在堆疊方向中、特別是超越多個單一層、的晶體結構及/或化學組成都連續地改變。在依序生長的各別的層之間，特別是情況需要時存在的第一居間層和該氧化物層之間，形成一接面(junction)區，其中晶體的組成會改變。該接面區可在堆疊方向中具有一個至二個單一層的厚度。依據此種接面區的存在，可證實磊晶沈積方法使用在已製成的半導體組件上。
依據光電半導體組件之至少一實施形式，氧化物層在製程容許度的範圍中未具備鎵。換言之，氧化物層不是由銦鎵氧化物構成。於此，鎵之與製程有關的不純度存在於氧化物層中。例如，氧化物層中鎵原子的數目是氧化物層中銦原子的數目之最多1%，優先的是最多0.5%且特別優先的是最多0.1%。氧化物層在製程容許度的範圍中未具備鎵，這同樣可以EDX-分析來證實。
依據光電半導體組件之至少一實施形式，該層堆疊具有第一居間層，其以銦鎵氧化物來形成。第一居間層配置在半導體層序列和氧化物層之間。第一居間 層直接鄰接於氧化物層。此外，第一居間層直接鄰接於半導體層序列之覆蓋面。另一方式是，在第一居間層和半導體層序列之間可配置第二居間層。
例如，第一居間層可藉由氮化物居間層之至少一部份的氧化而製成。此種氧化例如可經由第一居間層中氮之存在而獲得證實。另一方式是，第一居間層可藉由使銦鎵氧化物磊晶沈積在例如該覆蓋面上而製成。特別是，半導體層序列之各個半導體層之磊晶生長可連續地轉移成第一居間層之磊晶生長，此時在生長半導體層序列時所用的氮連續地由氧來取代。
依據光電半導體組件之至少一實施形式，該層堆疊包括第二居間層。第二居間層以銦鎵氮化物來形成。第二居間層在製程容許度的範圍中可由銦鎵氮化物構成。第二居間層配置在半導體層序列和第一居間層之間。此外，第二居間層直接鄰接於覆蓋面。第一居間層在製程容許度的範圍中未具備氧。
特別是，層堆疊可只由第一居間層、第二居間層和氧化物層構成。特別是，層堆疊在堆疊方向中可首先包括第二居間層、然後第一居間層以及隨後的氧化物層。
依據光電半導體組件之至少一實施形式，層堆疊具有氮化銦。在這樣指明氮化銦時，可在已製成的半導體組件上證實氧化物層用的製造方法。因此，特別是可藉由氮化物層的沈積且然後在氧化步驟中使氮化物層氧化而製成氧化物層。在氮化物層未完全氧化時，氮 化銦之殘餘量存在於層堆疊中。此殘餘量例如可以EDX-分析藉由X-射線繞射(XRD)及/或藉由光譜學來證實。
依據光電半導體組件之至少一實施形式，該接觸層之晶體結構具有(111)-晶體方位。該接觸層之晶體結構例如可以X-射線照相方法及/或電子顯微術的繞射方法來確定。
依據光電半導體組件之至少一實施形式，氧化物層具有多個多層式未互相連接的島。換言之，該氧化物層藉由三維的生長而生長完成。該些島之在橫向中的範圍特別是可最多為自該活性區發出的光及/或吸收的光之波長。例如，該些島用作氧化物層的方向中由該活性區發出的光之耦合發射結構。另一方式或額外地，該些島可用作由氧化物層的方向中入射-且由活性區吸收的光之耦合入射結構。耦合發射結構或耦合入射結構在此處及以下是指下述結構：其使該些島和堆疊方向中直接鄰接於該些島之層之間的邊界面上發出的光及/或吸收的光之透射(transmission)獲得改善。特別是，該些島為此而在橫向中具有一種平均範圍，其最多等於該光之波長。換言之，入射至上述邊界面上的光之反射率下降。
依據光電半導體組件之至少一實施形式，該氧化物層相連地形成。換言之，該氧化物層不具備孔洞及/或空出區。特別是，該氧化物層形成為單件。相連形成的氧化物層可在二維的生長條件下生長。
依據光電半導體組件之至少一實施形式，氧化物層沿著堆疊方向的平均厚度是至少0.5個單一層且最多三個單一層。氧化物層的平均厚度於此是數學上的平均厚度。因此，該氧化物層特別是可具有一些區域，其上該氧化物層局部地具有一種厚度，其大於三個單一層或小於0.5個單一層。
依據光電半導體組件之至少一實施形式，該些島沿著堆疊方向的平均高度是至少50個單一層，優先的是至少100個單一層，且最多200個單一層，優先的是最多160個單一層。特別是，該些島的平均高度是至少25奈米，優先的是至少50奈米，且最多100奈米，優先的是最多80奈米。該些島的高度於此係由一島中單一層的數目來設定。該島的平均高度是在對該些島之數目取平均之情況下全部的島之單一層的數目。因此，特別可能的是，該些島中之至少一個具有許多小於50個的單一層，優先的是至少100個單一層，且最多200個單一層，優先的是最多160個單一層。
依據光電半導體組件之至少一實施形式，半導體層序列和層堆疊之間的第一邊界區及/或層堆疊和接觸層之間的第二邊界區所具有的缺陷密度小於另一形式的半導體組件之半導體層序列和接觸層之間的另一形式的邊界區中者，該另一形式的半導體組件中該接觸層直接施加在半導體層序列上。特別是，該另一形式的邊界區具有的污染、缺陷及/或損傷的數目大於上述第一及/或第二邊界區中者。
在該另一形式的邊界區中，由於該接觸層沈積在半導體層序列上而造成該半導體層序列之覆蓋面受損。特別是，該接觸層和該半導體層序列以最不相同的材料形成，這樣會形成與製程有關的污染及/或缺陷。由於在半導體層序列和接觸層之間施加該層堆疊，則可使晶體結構及/或材料達成一種漸近式的調整。
以下將依據各實施例及所屬的圖式來詳述此處所述的方法以及此處所述的光電半導體組件。
1‧‧‧半導體層序列
1a‧‧‧覆蓋面
1a’‧‧‧另一覆蓋面
11‧‧‧第一半導體層
12‧‧‧活性區
13‧‧‧第二半導體層
14‧‧‧高摻雜的半導體層
2‧‧‧層堆疊
2a‧‧‧居間面
20‧‧‧氧化物層
21‧‧‧第一居間層
22‧‧‧第二居間層
200‧‧‧島
201‧‧‧氮化物層
202‧‧‧氮化物居間層
3‧‧‧接觸層
3’‧‧‧另一接觸層
3a‧‧‧輻射穿越面
31‧‧‧另一形式的邊界區
32‧‧‧第一邊界區
33‧‧‧第二邊界區
4‧‧‧接觸區
51‧‧‧含氧的氣體
71‧‧‧氧化步驟之前的光譜
72‧‧‧氧化步驟之後的光譜
73‧‧‧比較光譜
701‧‧‧第一最大值
702‧‧‧第二最大值
703‧‧‧第三最大值
81‧‧‧氧化物-份量
82‧‧‧錫-份量
I‧‧‧XRD-強度
θ‧‧‧XRD-角度
S‧‧‧正規化的EDX-信號
z‧‧‧堆疊方向
第1圖顯示此處所述的光電半導體組件之一實施例。
第2圖顯示此處所述的方法之一實施例的步驟。
第3圖顯示另一形式的光電半導體組件。
第4圖顯示此處所述的光電半導體組件之一實施例。
第5圖顯示此處所述的光電半導體組件及此處所述的方法之一實施例。
第6圖顯示所使用的材料之工作函數作為能帶間隙的函數。
第7圖顯示此處所述的光電半導體組件之X-射線繞射光譜。
第8圖顯示此處所述的光電半導體組件之規劃的EDX-信號。
各圖式中相同形式或作用相同的各元件設有相同的參考符號。各圖式和各圖式中所示的各元件之間的大小比例未必依比例繪出。反之，為了更清楚及/或更易於理解，各圖式的各別元件可予放大地顯示出。
依據第1圖之示意的剖面圖來詳述此處所述的光電半導體組件之一實施例。此光電半導體組件包括一半導體層序列1、一層堆疊2以及一接觸層3。
半導體層序列1沿著主延伸面而延伸。堆疊方向z垂直於該主延伸面而延伸。
半導體層序列1包括堆疊方向中依序排列的第一半導體層11、活性區12、第二半導體層13及高摻雜的半導體層14。第一半導體層11例如可以是n-導電之半導體層。第二半導體層13可形成為具p-導電性。活性區12用於發出光及/或偵測光。高摻雜的半導體層14之外表面形成半導體層序列1之覆蓋面1a。此覆蓋面1a在堆疊方向z中係在半導體層序列1的活性區12之後。
高摻雜的半導體層14可形成為具p-導電性且以鎂來摻雜。高摻雜的半導體層14例如可在一步驟中以氧，特別是在使用含氧的氣體下，來活化。對此，例如可在反應室中磊晶沈積該高摻雜的半導體層14之後使該反應室中的溫度下降至大約615℃。在添加含氧的氣體下，可在下一步驟中使高摻雜的半導體層之p-導電的材料活化。
層堆疊2施加在該覆蓋面1a上。層堆疊2包括第二居間層22、第一居間層21和氧化物層20。第二居間層22施加在半導體層序列1之覆蓋面1a上。第二居間層22例如可以銦鎵氮化物來形成。第一居間層21例如可以銦鎵氧化物來形成。此外，氧化物層20可以氧化銦來形成或由其構成。氧化物層20之遠離半導體層序列1之一外表面形成該層堆疊2之一居間面2a。
與第1圖所示者不同，第二居間層22可不存在且第一居間層21直接施加在該覆蓋面1a上。此外，層堆疊2可只包括氧化物層20。
在居間面2a上施加該接觸層3。該接觸層3例如以銦錫氧化物形成。特別是，該接觸層3形成為具透光性。該接觸層3之一外表面形成光電半導體組件之光穿越面3a。
在半導體層序列1和層堆疊2之間配置第一邊界區32，且在層堆疊2和該接觸層3之間配置第二邊界區33。第一邊界區32及/或第二邊界區33所具有的缺陷密度小於另一形式的邊界區31(第1圖中未顯示)，該接觸層3直接施加在該覆蓋面1a上。
依據第2圖之示意的剖面圖來詳述此處所述的製造光電半導體組件之方法的一步驟。在所示的步驟中，在覆蓋面1a上施加氮化物居間層202且在氮化物居間層202上在堆疊方向中隨後施加氮化物層201。然而，另一方式是亦可與第2圖所示者不同，即，氮化物居間層202不存在。
氮化物居間層202和氮化物層201包含氮化物。氮化物居間層202可以銦鎵氮化物來形成。氮化物層202可以氮化銦來形成。
在所示的步驟中，製備含氧的氣體51。藉由含氧的氣體51，使氮化物層201氧化成氧化物層20。於此，氮化物層201可只一部份氧化成氧化物層20。此外，氮化物層201可完全氧化成氧化物層20。
又，可使氮化物居間層202氧化成第一居間層21。此外，可使氮化物居間層202只一部份被氧化。特別是，氮化物居間層202的一部份可氧化成第一居間層21，但氮化物居間層202的其它部份未氧化且形成第二居間層22。
第3圖顯示另一形式的半導體組件之示意的剖面圖。該另一形式的半導體組件包括一種半導體層序列1，其具有與第1圖所示的光電半導體組件之半導體層序列1相同的構造。在半導體層序列1之覆蓋面1a上施加該接觸層3。於是，在半導體層序列1和接觸層3之間產生另一形式的邊界區31。由於在半導體層序列1和接觸層3之間不存在層堆疊2，則該另一形式的邊界區31具有較多數目的缺陷、污染及/或損傷。該另一形式的半導體組件之接觸層3例如藉由像蒸鍍之類的未造成損傷之沈積方法來實現，以使該另一形式的邊界區內部的損傷最小化。另一方式或額外地，該接觸層3可藉由濺鍍施加而成。
依據第4圖之示意的剖面圖來詳述此處所述的光電半導體組件之另一實施例。相對於第1圖之實施例，第一半導體層11之一區域裸露出來，其中形成半導體層序列之另一覆蓋面1a’。在該另一覆蓋面1a’上施加另一接觸層3’。此另一接觸層3’具有與接觸層3相同的構造、特別是相同的晶體方位。特別是，接觸層3和另一接觸層3’都可具有晶體結構之(111)-晶體方位。在該另一接觸層3’上配置一接觸區4，其與該另一接觸層3’直接相接觸。該接觸區4可以例如鉑之類的金屬來形成。
依據第5圖之示意的剖面圖來詳述此處所述的半導體組件及此處所述的方法之另一實施例。在半導體層序列1之覆蓋面1a上施加層堆疊2。此層堆疊2目前是以三維的生長條件而生長。於是，層堆疊2可劃分成多個島200。該些島200互相隔開地配置在該覆蓋面1a上。特別是，該些島200在橫向中未互相連接。該些島200具有梯形的及/或三角形的橫切面。
在居間層2a上和該覆蓋面1a之未被層堆疊2或氧化物層20覆蓋的區域上施加該接觸層3。該接觸層3之形式追隨著層堆疊2之形式。特別是，輻射穿越面3a至其下方的各層分別具有均勻的距離。換言之，該接觸層3是一種保形的(conformal)層且在製程容許度的範圍中具有均勻的厚度。
依據第6圖之工作函數W作為能帶間隙EB的函數來詳述此處所述的光電半導體組件之作用方式。例如，第二半導體層13及/或高摻雜的半導導體層14以 工作函數大約是7.5電子伏特(eV)之p-導電的氮化鎵來形成。為了對該高摻雜的半導導體層14及/或第二半導體層13作電性接觸，則同樣具有高的工作函數之材料是值得追求者。例如，鉑(工作函數：5.65eV)或鎳(工作函數：5.15eV)適合用於此處。然而，鉑和鎳是不透光的且因此不適合用作半導體組件之前側接觸區。鎵銦氧化物同樣具有高的工作函數5.4eV。然而，相對於鎵銦氧化物，銦錫氧化物(工作函數：4.7至4.8eV)已知可有利地作為此種材料。此外，鎵銦氧化物對於活性區中產生的光具有較高的吸收率。
依據第7圖之X-射線繞射(XRD)-光譜來詳述此處所述的方法之作用方式。所顯示的是：信號強度I以每秒計數率(cps,counts per second)作為平面上的二倍反射角度2θ(以度計算)之函數。於此，顯示氧化步驟之前的光譜71、氧化步驟之後的光譜72、以及一種比較光譜73，其中未進行氧化。
氧化步驟之前的光譜71具有第一最大值701及第二最大值703。第一最大值701對應於氮化物層201中包含的氮化銦。第二最大值703對應於半導體層序列1中包含的氮化鎵。
氧化步驟之後的光譜72具有第二最大值702。第二最大值702對應於氧化物層20之由氧化所產生的氧化銦。此外，第一最大值701在氮化銦中不再可被辨認。氮化銦氧化成氧化銦。第三最大值703在測量準確度的範圍中未改變。因此，雖然進行了氧化，但半導體層序列1之材料未氧化及/或未改變。
該比較光譜73顯示另一形式的半導體組件之X-射線繞射-光譜。該比較光譜73在測量準確度的範圍中只具有第三最大值703。
依據第8圖之規劃的EDX-光譜來詳述此處所述的光電半導體組件。正規化的(normalized)EDX-信號S繪成堆疊方向z中之位置的函數。在該覆蓋面1a之區域中，氧化物-份量81上升。在居間面2a之區域中，錫-份量82上升。氧化物-份量81和錫-份量72之EDX-信號的上升之側緣在堆疊方向z中互相偏移地配置著。依據各上升側緣之所示不同的位置，可在已製成的半導體組件上證實該層堆疊2存在於半導體層序列1和接觸層3之間。
本發明不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各請求項中各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各請求項中或各實施例中時亦屬本發明。
1‧‧‧半導體層序列
1a‧‧‧覆蓋面
11‧‧‧第一半導體層
12‧‧‧活性區
13‧‧‧第二半導體層
14‧‧‧高摻雜的半導體層
2‧‧‧層堆疊
2a‧‧‧居間面
20‧‧‧氧化物層
21‧‧‧第一居間層
22‧‧‧第二居間層
3‧‧‧接觸層
3a‧‧‧輻射穿越面
32‧‧‧第一邊界區
33‧‧‧第二邊界區
z‧‧‧堆疊方向

Claims (20)

  1. 一種製造光電半導體組件之方法，具有以下步驟：- 製備一種半導體層序列(1)，其具有一發光的及/或吸收光的活性區(12)和一覆蓋面(1a)，該覆蓋面(1a)係在垂直於半導體層序列(1)之主延伸面而延伸的堆疊方向(z)中配置在活性區(12)之後，- 在該覆蓋面(1a)上施加一種層堆疊(2)，其中該層堆疊(2)包括：氧化物層(20)，其含有銦；以及居間面(2a)，其在堆疊方向(z)中配置在該覆蓋面(2a)之後，- 在該居間面(2a)上施加一接觸層(3)，其以銦錫氧化物形成，其中- 該層堆疊(2)在製程容許度的範圍中未具備錫。
  2. 如請求項1之方法，其中氧化物層(20)之施加包括以下步驟：- 製備，特別是磊晶沈積，一氮化物層(201)，其包含銦，- 使該氮化物層(201)之至少一部份在氧化步驟中氧化成氧化物層(20)。
  3. 如請求項2之方法，其中該氧化步驟係在施加該接觸層(3)之後進行。
  4. 如請求項1至3中任一項之方法，其中- 至少該氧化步驟係在反應室中進行，並且- 在該氧化步驟的期間該反應室中的反應溫度是至少460℃且最多720℃。
  5. 如請求項1至4中任一項之方法，其中氧化物層(20)之施加係藉由氧化銦之磊晶沈積來達成。
  6. 如請求項1至5中任一項之方法，其中氮化物層(201)之磊晶沈積係在三維的生長條件下進行，使氮化物層(201)具有多個多層式未互相連接的島(200)。
  7. 如請求項1至6中任一項之方法，其中該磊晶沈積係在二維的生長條件下進行，使氧化物層(20)相連地形成。
  8. 如請求項1至7中任一項之方法，其中該層堆疊(2)包括第一居間層(21)，其以銦鎵氧化物來形成，其中該第一居間層之施加包括以下步驟：- 磊晶沈積一種氮化物居間層，其以銦鎵氮化物來形成，- 在該氧化步驟中使該氮化物居間層之至少一部份氧化成第一居間層(21)。
  9. 如請求項1至8中任一項之方法，其中在該居間面上施加該接觸層(3)係在生長條件下進行，其中在直接施加在該覆蓋面(1a)上的情況下會造成該接觸層(3)之晶體結構的(100)-晶體方位且該接觸層(3)之晶體結構具有(111)-晶體方位。
  10. 一種光電半導體組件，包括：- 一半導體層序列(1)，其具有：一發光的及/或吸收光的活性區(12)；以及一覆蓋面(1a)，其在垂直於半導體層序列(1)之主延伸面而延伸的堆疊方向(z)中配置在活性區(12)之後， - 一施加在該覆蓋面(1a)上的層堆疊(2)，其具有：一包含銦的氧化物層(20)；以及一在堆疊方向(z)中配置在該覆蓋面(1a)之後的居間面(2a)，以及- 一施加在該居間面(2a)上的接觸層(3)，其以銦錫氧化物形成，其中- 該層堆疊(2)在製程容許度的範圍中未具備錫。
  11. 如請求項10之光電半導體組件，其中該氧化物層(20)在製程容許度的範圍中未具備鎵。
  12. 如請求項10或11之光電半導體組件，其中該層堆疊另外具有第一居間層(21)，其以銦鎵氧化物來形成，其中第一居間層(21)配置在半導體層序列(1)和氧化物層(20)之間且直接鄰接於氧化物層(20)。
  13. 如請求項10至12項中任一項之光電半導體組件，其中該層堆疊(2)另外具有第二居間層(22)，其以銦鎵氮化物來形成，其中- 第二居間層(22)配置在半導體層序列(1)和第一居間層(21)之間且直接鄰接於該覆蓋面(1a)，以及- 第二居間層(22)在製程容許度的範圍中未具備氧。
  14. 如請求項10至13項中任一項之光電半導體組件，其中該層堆疊(2)具有氮化銦。
  15. 如請求項10至14項中任一項之光電半導體組件，其中該接觸層(3)之晶體結構具有(111)-晶體方位。
  16. 如請求項10至15項中任一項之光電半導體組件，其中該氧化物層(20)具有多個多層式未互相連接的島(200)。
  17. 如請求項10至16項中任一項之光電半導體組件，其中該氧化物層(20)相連地形成。
  18. 如請求項10至17項中任一項之光電半導體組件，其中該氧化物層(20)沿著該堆疊方向(z)的平均厚度是至少0.5個單一層且最多3個單一層。
  19. 如請求項10至18項中任一項之光電半導體組件，其中該些島(200)沿著該堆疊方向(z)的平均高度是至少50個單一層且最多200個單一層。
  20. 如請求項10至19項中任一項之光電半導體組件，其中半導體層序列(1)和層堆疊(2)之間的第一邊界區(32)及/或層堆疊(2)和接觸層(3)之間的第二邊界區(33)所具有的缺陷密度小於另一形式的半導體組件之半導體層序列(1)和接觸層(3)之間的另一形式的邊界區(31)中者，該另一形式的半導體組件中該接觸層(3)直接施加在半導體層序列(1)上。
TW105119132A 2015-06-18 2016-06-17 製造光電半導體組件之方法以及光電半導體組件 TWI617054B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015109786.9A DE102015109786A1 (de) 2015-06-18 2015-06-18 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements sowie optoelektronisches Halbleiterbauelement

Publications (2)

Publication Number Publication Date
TW201705536A true TW201705536A (zh) 2017-02-01
TWI617054B TWI617054B (zh) 2018-03-01

Family

ID=56131548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119132A TWI617054B (zh) 2015-06-18 2016-06-17 製造光電半導體組件之方法以及光電半導體組件

Country Status (7)

Country Link
US (1) US10566501B2 (zh)
JP (1) JP6731956B2 (zh)
KR (1) KR102508721B1 (zh)
CN (1) CN107810564B (zh)
DE (2) DE102015109786A1 (zh)
TW (1) TWI617054B (zh)
WO (1) WO2016202924A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102019114169A1 (de) * 2019-05-27 2020-12-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137223B2 (ja) * 1998-03-27 2008-08-20 星和電機株式会社 化合物半導体の製造方法
JP4397511B2 (ja) * 1999-07-16 2010-01-13 Ｈｏｙａ株式会社 低抵抗ｉｔｏ薄膜及びその製造方法
JP5177638B2 (ja) * 2004-07-12 2013-04-03 三星電子株式会社 フリップチップ型窒化物系発光素子
KR100706796B1 (ko) * 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
US20100200881A1 (en) * 2007-06-28 2010-08-12 Kyocera Corporation Light Emitting Element and Illumination Device
US7645709B2 (en) 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
JP2009054889A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ Ｉｔｏ電極及びその作製方法、並びに窒化物半導体発光素子
KR101449030B1 (ko) * 2008-04-05 2014-10-08 엘지이노텍 주식회사 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
DE102008035110A1 (de) 2008-07-28 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR100999694B1 (ko) * 2008-09-01 2010-12-08 엘지이노텍 주식회사 발광 소자
JP5582054B2 (ja) 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
US8766293B2 (en) * 2011-08-08 2014-07-01 Genesis Photonics Inc. Light-emitting device and method for manufacturing the same
JP5886615B2 (ja) * 2011-11-30 2016-03-16 スタンレー電気株式会社 半導体素子
US20140124817A1 (en) * 2012-11-05 2014-05-08 Intermolecular, Inc. Contact Layers

Also Published As

Publication number Publication date
WO2016202924A1 (de) 2016-12-22
US20180190874A1 (en) 2018-07-05
KR102508721B1 (ko) 2023-03-09
DE112016002725A5 (de) 2018-03-08
JP2018522405A (ja) 2018-08-09
TWI617054B (zh) 2018-03-01
KR20180019661A (ko) 2018-02-26
US10566501B2 (en) 2020-02-18
CN107810564A (zh) 2018-03-16
JP6731956B2 (ja) 2020-07-29
CN107810564B (zh) 2020-03-06
DE102015109786A1 (de) 2016-12-22

Similar Documents

Publication Publication Date Title
TWI518942B (zh) 發光二極體
JP5659123B2 (ja) 量子ドット構造体の形成方法
US10535803B2 (en) Light-emitting diode and method for manufacturing same
KR20120057298A (ko) 발광 소자 및 그 제조 방법
US20180374988A1 (en) Monolithically Integrated InGaN/GaN Quantum Nanowire Devices
US20150053261A1 (en) Solar cell
KR20120079310A (ko) 나노로드형 반도체 발광소자 및 그 제조방법
TW201705536A (zh) 製造光電半導體組件之方法以及光電半導體組件
TWI539616B (zh) 光電轉換裝置及光電轉換裝置用之能量轉換層
WO2013103047A1 (ja) 量子ドット構造体および量子ドット構造体の形成方法ならびに波長変換素子、光光変換装置および光電変換装置
KR20150042409A (ko) 발광 소자의 제조 방법
TW201603320A (zh) 製造光電半導體晶片的方法及光電半導體晶片
JP5373402B2 (ja) ＺｎＯ系半導体発光素子の製造方法
KR20100020438A (ko) 반도체 소자
JP2012209488A (ja) 発光素子
WO2012073941A1 (ja) 光電変換素子
KR101670286B1 (ko) 양자점 광활성층 및 이의 제조방법
US9653646B2 (en) Semiconductor layer sequence and method of producing the same
KR101738785B1 (ko) 실리콘 태양전지, 및 그 제조 방법
KR101438695B1 (ko) 양자링 구조를 가진 태양전지 및 이의 제조방법
KR101309258B1 (ko) 발광 다이오드 및 그 제조 방법
KR101822720B1 (ko) 광 소자
KR101270442B1 (ko) 산화 아연 박막 및 이를 이용한 전자 소자
JP2024035143A (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
CN117813695A (zh) 发光元件用反射电极