TW201635282A - 電子裝置與驅動方法 - Google Patents

Abstract

一種電子裝置在此揭露，其包含多個記憶體單元、字元線、選擇單元以及自升壓驅動器。多個記憶體單元用以儲存資料。字元線耦接至多個記憶體單元。選擇單元設置於字元線的第一端，並用以根據讀取指令與寫入指令中之一者傳送選擇信號至字元線，以啟動字元線。自升壓驅動器設置於字元線的第二端，並用以根據字元線的電壓位準與控制信號而拉升字元線的電壓位準。

Description

電子裝置與驅動方法

本案是有關於一種電子裝置，且特別是有關於具有對字元線進行升壓操作的電子裝置與驅動方法。

近來，記憶體裝置廣泛地被應用在各種類型的電子產品中，例如電腦、移動電話、平板電腦等等。自升壓字元線電路被發展，以能夠提供更多的資料容量。藉由自升壓字元線電路，記憶體裝置的驅動能力可被改善，且記憶體裝置的資料容量與其效能皆可增加。

本揭示內容之一態樣提供了一種電子裝置，其包含多個記憶體單元、字元線、選擇單元以及自升壓驅動器。多個記憶體單元用以儲存資料。字元線耦接至多個記憶體單元。選擇單元設置於字元線的第一端，並用以根據讀取指令與寫入指令中之一者傳送選擇信號至字元線，以啟動字元線。自升壓驅動器設置於字元線的第二端，並用以根據字元線的電壓位準與控制信號而拉升字元線的電壓位準。

本揭示內容之一態樣提供了一種電子裝置，其包含字元線、多個記憶體單元、位址解碼器以及自選擇電路。多個記憶體單元耦接至字元線。位址解碼器設置於並耦接於字元線的第一端。自選擇電路設置於並耦接於字元線的第二端，並用以根據字元線的電壓位準與控制信號拉升字元線的電壓位準至第一電壓。

本揭示內容之另一態樣提供了一種驅動方法，其包含下列多個操作。選擇信號經由設置在字元線的第一端的位址解碼器根據一指令與寫入指令中之一者產生，以選擇字元線。字元線的電壓位準經由設置在字元線的第二端的自選擇電路根據字元線的電壓位準與控制信號拉升至第一電壓。

100‧‧‧電子裝置

120‧‧‧記憶體陣列

122‧‧‧記憶體單元

M1、M2‧‧‧記憶體單元

122A‧‧‧近端記憶體單元

122B‧‧‧遠端記憶體單元

140‧‧‧選擇單元

142‧‧‧位址址解碼器

WL[0]~WL[N]‧‧‧字元線

RD‧‧‧讀取指令

WR‧‧‧寫入指令

160‧‧‧自升壓驅動器

VSE‧‧‧選擇信號

D1、D2‧‧‧距離

VC‧‧‧控制信號

200‧‧‧電子裝置

162‧‧‧電壓產生電路

G[0]~G[N]‧‧‧反及閘

Q1[0]~Q1[N]‧‧‧開關

VSW‧‧‧切換信號

Q2‧‧‧開關

C‧‧‧電容

NC‧‧‧控制節點

EN‧‧‧致能信號

300‧‧‧電子裝置

144‧‧‧升壓字元線電路

142A‧‧‧解碼電路

142B‧‧‧控制電路

Q3‧‧‧開關

I[0]~I[N]‧‧‧反相器

C[0]~C[N]‧‧‧反及閘

D[6]‧‧‧整流二極體

X[0]~X[N]‧‧‧控制信號

400‧‧‧驅動方法

164‧‧‧自選擇電路

VDD、VSS、BVDD‧‧‧電壓

TA、TB、TC‧‧‧時間

VD‧‧‧電壓降

S410~S80‧‧‧操作

ΔV‧‧‧電壓量

T1、TSE‧‧‧時間區段

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A圖為根據本揭示內容之各實施例所繪示的一種電子裝置的示意圖；第1B圖為根據其他技術所繪示的當第1A圖的電子裝置不具有自升壓驅動器時，被選擇的字元線的第一端的電壓位準的波形圖；第1C圖為根據不具有第1A圖的自升壓驅動器的其他技術所繪示的被選擇的字元線的第二端的電壓位準的波形圖；第2圖為根據本揭示內容的各實施例所繪示的一 種電子裝置的示意圖；第3圖為根據本揭示內容之各實施例所繪示的一種電子裝置的示意圖；第4圖為根據本揭示內容的各實施例所繪示的一種用以說明第3圖的電子裝置的多個操作的驅動方法的流程圖；以及第5圖為根據本揭示內容的各實施例所繪示的第3圖中在字元線的第二端所接收到的信號、致能信號以及控制信號的波形示意圖。

下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。

於本揭示內容中通篇所使用之詞彙一般代表其通常的意涵。關於本揭示內容中內所討論的任何例證只用來作解說的用途，並不會以任何方式限制的本案或其例證之範圍和意義。同樣地，本揭示內容並不受限於本文中所提出的各種實施例。

關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本案，其僅僅是為了區別以相同技術用語描述的元件或操作而已。

關於本文中所使用之『約』、『大約』或『大致』一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如『約』、『大約』或『大致』所表示的誤差或範圍。

另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

第1A圖為根據本揭示內容之各實施例所繪示的一種電子裝置100的示意圖。

如第1A圖示例性地所示，電子裝置100包含記憶體陣列120、選擇單元140以及自升壓(self-boosted)驅動器160。記憶體陣列120包含多條字元線WL[0]~WL[N]以及多個記憶體單元122。多個記憶體單元122用以儲存資料。多個記憶體單元122中的一部分耦接至多條字元線WL[0]~WL[N]中之一對應者。於一些實施例中，多個記憶體單元122以靜態隨機存取記憶體(SRAM)裝置的位元電路實現。例如，記憶體單元122為六個電晶體(6T)形成的電路。上述例子僅為示例，且可執行相同功能的各種類型的記憶體單元122能夠被應用至電子裝置100。因此，本揭示內容並不僅以上述例子為 限，且各種類型的記憶體單元122皆為本揭示內容所涵蓋的範圍。

選擇單元140放置於多條字元線WL[0]~WL[N]的第一端，並耦接至多條字元線WL[0]~WL[N]的第一端。選擇單元140用以根據讀取指令RD與寫入指令WR中之一者，自多條字元線WL[0]~WL[N]中選出一者。於一些實施例中，選擇單元140包含位址解碼器142。位址解碼器142用以根據讀取指令RD或寫入指令WR產生選擇信號VSE，以啟動多條字元線WL[0]~WL[N]中之對應者，進而讀取儲存於多個記憶體單元122的資料，或是寫入資料至多個記憶體單元122。

自升壓驅動器160放置於多條字元線WL[0]~WL[N]的第二端，並耦接至多條字元線WL[0]~WL[N]的第二端。自升壓驅動器160用以根據多條字元線WL[0]~WL[N]中被選中的該者的電壓位準以及控制信號VC，來提高多條字元線WL[0]~WL[N]中被選中的該者的電壓位準。如此一來，條字元線WL[0]~WL[N]中被選中的該者的驅動能力可被自升壓驅動器160改善。關於自升壓驅動器160的詳細操作將在後述段落中說明。

請參照第1A圖、第1B圖以及第1C圖，以下將以字元線WL[0]被選中為例說明。第1B圖為根據其他技術所繪示的當第1A圖的電子裝置100不具有自升壓驅動器160時，被選擇的字元線WL[0]的第一端的電壓位準的波形圖。第1C圖為根據不具有第1A圖的自升壓驅動器160的其他技術所繪示的被選擇的字元線WL[0]的第二端的電壓位準的波形圖。

以第1A圖為例，選擇單元140以及設置為鄰近於多條字元線WL[0]~WL[N]的第一端的多個記憶體單元122之間的一距離小於選擇單元140以及設置為鄰近於多條字元線WL[0]~WL[N]的第二端的多個記憶體單元122之間的一距離。例如，選擇單元140與記憶體單元M1之間的距離D1小於選擇單元140與記憶體單元M2之間的距離D2。因此，對於選擇單元140而言，於本揭示內容中，設置為鄰近於多條字元線WL[0]~WL[N]的第一端的多個記憶體單元122在下文中被稱作『近端記憶體單元122A』。同樣地，對於選擇單元140而言，於本揭示內容中，設置為鄰近於多條字元線WL[0]~WL[N]的第二端的多個記憶體單元122在下文中被稱作『遠端記憶體單元122B』。

再者，如第1B圖示例性地所示，當字元線WL[0]被選中時，位址解碼器142輸出選擇信號VSE至字元線WL[0]的第一端，且字元線WL[0]因此被啟動。換句話說，字元線WL[0]的電壓位準被拉高，以導通耦接至字元線WL[0]的多個記憶體單元122。然而，於一些實施例中，當多個記憶體單元122的數量增加時，字元線WL[0]的長度必須被增加以容納多個記憶體單元122。如此一來，字元線WL[0]的等效阻抗會增加。因此，如第1C圖示例性地所示，電壓降VD存在於被選中的字元線WL[0]的第二端所接收到的選擇信號VSE，且被選中的字元線WL[0]的電壓位準變化的迴轉率因此下降。換句話說，選擇信號VSE無法被正確地自字元線WL[0]的第一端傳送至字元線WL[0]的第二端。因此，耦接至被選中的字元線 WL[0]的多個近端記憶體單元122A為完整地導通，但耦接至被選中的字元線WL[0]的多個遠端記憶體單元122B不能夠被正確地導通，或者僅為稍微地導通。如此一來，電子裝置100的讀取操作或寫入操作將會失效。

換個方式解釋，被選中的字元線WL[0]的電壓位準會被選擇信號VSE拉升，且選擇信號VSE是由被選中的字元線WL[0]的第一端傳送至被選中的字元線WL[0]的第二端。因此，由於被選中的字元線WL[0]的高阻抗的影響，在字元線WL[0]的第二端所接收到的選擇信號VSE會失真。如此一來，如第1C圖示例性地所示，字元線WL[0]的第二端的迴轉率與電壓位準因此降低，故被選中的字元線WL[0]的驅動能力不足以導通耦接至字元線WL[0]的多個遠端記憶體單元122B。

相較於前述參照第1B圖與第1C圖所討論的多個方法，每當被選中的字元線WL[0]被選擇信號VSE啟動時，於第1A圖所示的自升壓驅動器160被設置以拉升被選中的字元線WL[0]的電壓位準。等效地，字元線WL[0]的第二端的電壓位準可在不具有額外的位址控制機制下而被拉升。如此一來，除了多個近端記憶體單元122A以外，多個遠端記憶體單元122B也能夠正確地被導通，且電子裝置100的效能與操作可靠度可因此被改善。

於第1A圖中所示的多條字元線WL[0]~WL[N]以及多個記憶體單元122的數目僅用以說明。各種數目的多條字元線WL[0]~WL[N]以及多個記憶體單元122皆為本揭示內容所涵蓋的範圍。

下列多個段落提供各種關於電子裝置100的多個實施例，以說明其相關功能與相關應用。本揭示內容並不以下列實施例為限，其他各種實施例為本揭示內容所涵蓋的範圍。

請參照第2圖。第2圖為根據本揭示內容的各實施例所繪示的一種電子裝置200的示意圖。

如第2圖示例性地所示，相較於第1A圖中的電子裝置100，於此實施例中，電子裝置200的自升壓驅動器160包含電壓產生電路162與自選擇電路164。

電壓產生電路162耦接至自選擇電路164。電壓產生電路162用以根據致能信號EN傳送電壓VDD至自選擇電路164。自選擇電路164耦接至多條字元線WL[0]~WL[N]的第二端。自選擇電路164用以將多條字元線WL[0]~WL[N]被選擇的該者的電壓位準拉升至電壓VDD。

如第2圖所示，自選擇電路164包含多個反及閘G[0]~G[N]與多個開關Q1[0]~Q1[N]。多個反及閘G[0]~G[N]中之一者與多個開關Q1[0]~Q1[N]中之一者耦接至多條字元線WL[0]~WL[N]中之一對應者。為了簡化說明，下列段落僅描述反及閘G[0]與開關Q1[0]的設置方式與其操作。其餘多個反及閘G[1]~G[N]以及多個開關Q1[1]~Q1[N]的設置方式與操作可依此類推，故不再詳細重述。

詳細而言，反及閘G[0]的第一輸入端耦接至字元線WL[0]，反及閘G[0]的第二輸入端用以接收控制信號VC，且反及閘G[0]的輸出端用以根據字元線WL[0]的電壓位準，亦即在字元線WL[0]的第二端所接收到的選擇信號VSE，以及控 制信號VC，產生切換信號VSW。開關Q1[0]的第一端耦接至字元線WL[0]的第二端，且開關Q1[0]的第二端與電壓產生電路162耦接於控制節點NC。開關Q1[0]用以根據切換信號VSW選擇性地導通，以將控制節點NC連結到字元線WL[0]，藉此使被選中的字元線WL[0]的電壓位準拉升至控制節點NC的電壓位準。

再者，電壓產生電路162包含開關Q2以及電容C。開關Q2的第一端用以接收電壓VDD，開關Q2的第二端與開關Q1[0]的第二端耦接至控制節點NC，且開關Q2的制端用以接收致能信號EN。開關Q2用以根據致能信號EN選擇性地導通，以傳送電壓VDD至控制節點NC。電容C的第一端耦接至開關Q2的控制端，並用以接收致能信號EN。電容C的第二端與開關Q1[0]的第二端耦接至控制節點NC。電容C用以根據致能信號EN拉升控制節點NC的電壓位準至電壓BVDD(未繪示於第2圖)，其中電壓BVDD高於電壓VDD。

第2圖所示的自升壓驅動器160的設置方式僅為示例。各種自升壓驅動器160的設置方式皆為本揭示內容所涵蓋的範圍。

請參照第3圖。第3圖為根據本揭示內容之各實施例所繪示的一種電子裝置300的示意圖。

如第3圖示例性地所示，相較於第2圖所示的電子裝置200，電子裝置300的選擇單元140更包含升壓字元線電路144。升壓字元線電路144耦接至位址解碼器142。升壓字元線電路144用以在多條字元線WL[0]~WL[N]中之一者被啟動 的週期內，拉升選擇信號VSE至電壓BVDD。舉例而言，當升壓字元線電路144控制開關Q3來提升位址解碼器142的驅動電壓，藉以經由位址解碼器142拉升選擇信號VSE。於一些實施例中，當記憶體單元122的數目增加時，升壓字元線電路144可用以增加選擇信號VSE的電壓位準。如此一來，多條字元線WL[0]~WL[N]中被選中者的驅動能力可被提升。等效而言，耦接至多條字元線WL[0]~WL[N]中被選中者的多個近端記憶體單元122A的效能可被改善。

於一些實施例中，位址解碼器142可由多個數位電路實現。於另一些實施例中，升壓字元線電路142可由多個數位電路實現。於各個實施例中，升壓字元線電路144可由多個類比電路或多個混合信號電路實現。

此外，於一些實施例中，位址解碼器142包含解碼電路142A與控制電路142B。解碼電路142A用以對讀取指命RD與寫入指令WR中之一者進行解碼，以產生多個控制信號X[0]、X[1]、…、以及X[N]。於進一步的一些實施例中，解碼電路142A可由多個數位電路實現。控制電路142B包含開關Q3、多個反相器I[0]~I[N]以及多個反及閘C[0]~C[N]。開關Q3的第一端用以接收電壓VDD，開關Q3的第二端耦接至升壓字元線電路144，且開關Q3的控制端耦接至升壓字元線電路144。多個反及閘C[0]~C[N]用以處理多個控制信號X[0]~X[N]，以控制多個反相器I[0]~I[N]。多個反相器I[0]~I[N]同時被升壓字元線電路144以及多個反及閘C[0]~C[N]驅動，以產生選擇信號VSE，藉此選擇多條字元線WL[0]~ WL[N]中之一者。開關Q3被升壓字元線電路144選擇性地導通，以拉升多個反相器I[0]~I[N]的驅動電壓，以拉升選擇信號VSE的電壓位準。

於另一些實施例中，電子裝置300可在不具有升壓字元線電路144下進行操作。換句話說，於一些實施例中，自升壓驅動器160可在不使用升壓字元線電路144，而獨立地改善多個遠端記憶體單元122B的效能。

第3圖中的位址解碼電路142的設置方式僅為示例。各種位址解碼電路142的設置方式可應用至選擇單元140，且為本揭示內容所涵蓋的範圍。

請同時參照第3圖、第4圖以及第5圖。第4圖為根據本揭示內容的各實施例所繪示的一種驅動方法400的流程圖，其中驅動方法400用以說明第3圖的電子裝置300的多個操作。第5圖為根據本揭示內容的各實施例所繪示的第3圖中在字元線WL[0]的第二端所接收到的信號、致能信號EN以及控制信號VC的波形示意圖。為了舉例說明，第3圖中的電子裝置300的多個操作將參照驅動方法400以及第5圖所示的多個波形進行說明。為了簡化說明，以下將以根據讀取命令RD而選中字元線WL[0]為例解釋。

於操作S410中，當字元線WL[0]未被選中時，字元線WL[0]的電壓位準保持在電壓VSS，以關斷多個記憶體單元122，其中電壓VSS低於電壓VDD。於此同時，反及閘G[0]輸出具有高邏輯值”1”切換信號VSW，且開關Q1[0]因此被關斷。

於操作S420中，於時間TA，位址解碼器142接收到讀取指令RD，並將其解碼以產生選擇信號VSE以選擇字元線WL[0]。換句話說，字元線WL[0]在時間區間TSE內的時間區段T1內被選中而被啟動，且字元線WL[0]的電壓位準，亦即選擇信號VSE的電壓位準，因此被拉升至電壓VDD。

於操作S430中，在時間區段T1內，開關Q1根據致能信號EN導通，且電壓VDD被傳送至控制節點NC。舉例而言，在時間區段T1內，致能信號EN處於低電壓位準，例如為電壓VSS，且電壓VDD因此經由開關Q2傳送至控制節點NC。

於操作S440，在時間區段T1內，開關Q1[0]被反及閘G[0]導通，且被選中的字元線WL[0]的電壓位準被拉升至電壓VDD。

例如，在時間區段T1內，控制信號VC與字元線WL[0]兩者的電壓位準皆處於高電壓位準，例如為電壓VDD，且反及閘G[0]據此輸出具有低邏輯值”0”的切換信號VSW。如此一來，開關Q1[0]被導通，且字元線WL[0]的電壓位準因此被拉升至控制節點NC的電壓位準，亦即為電壓VDD。

於一些實施例中，控制信號VC的上升邊緣設置以在被選中的字元線WL[0]被啟動之前發生。換句話說，當位址解碼器142收到讀取指令RD與寫入指令WR中之一者時，控制信號VC設置以進入其致能期間，亦即為控制信號VC處於高電壓位準的時間區段。藉由此設置方式，每當被選中的字元線 WL[0]的電壓位準變高時，反及閘G[0]立即輸出切換信號VS以導通開關Q1[0]。

請繼續參照第3圖、第4圖以及第5圖，於操作S450中，在時間TB時，開關Q2被致能信號EN關斷。例如，於時間TB時，亦即致能信號EN的上升邊緣時，致能信號EN轉態至高電壓位準(致能信號EN上升至處於電壓VDD的高位準而非電壓BVDD，且電壓BVDD是由致能信號EN的上升邊緣經由電容C耦合而產生，且致能信號EN的高位準為電壓VDD)，亦即為電壓VDD，並進入其致能期間，且開關Q2因此關斷。

於步驟S460中，於時間TB時，控制節點NC的電壓位準被拉升至電壓BVDD。舉例而言，致能信號EN經由電容C耦接至控制節點NC。當致能信號EN轉態至電壓VDD時，控制節點NC的電壓位準將因電容C而由電壓VDD增加至電壓BVDD。需說明的是，電壓BVDD可表示為：BVDD=VDD+ΔV，其中ΔV為一電壓量。藉由此設置方式，被選中的字元線WL[0]的驅動能力可進一步地被改善，且耦接至被選中的字元線WL[0]的多個遠端記憶體單元122B能夠被完整地導通。本領域具有通常知識者能夠根據實際應用的需求，而藉由設定致能信號EN的電壓位準來設定電壓量ΔV。

於一些實施例中，致能信號EN的上升邊緣的時間點，亦即時間TB，設置在被選中的字元線WL[0]被啟動的時間區段(亦即時間區段TSE)內。於另一些實施例中，在被選中的字元線WL[0]被啟動時(亦即時間區段TSE)，致能信號EN處於電壓VDD的時間區段大約為三分之一至三分之二的時間 區段TSE。藉由此設置方式，被選中的字元線WL[0]的電壓位準可確保被正確地拉升至電壓BVDD，且被選中的字元線WL[0]因此能夠正確的導通耦接至字元線WL[0]的多個遠端記憶體單元122B。

於一些實施例中，致能信號EN的上升邊緣的時間點設置為大致相同於選擇信號VSE被升壓字元線電路1442拉升至電壓BVDD的時間點。藉由此種設置方式，耦接至被選中的字元線WL[0]的所有記憶體單元122可在大約相同的時間點被導通，且電子裝置300的操作效率可因此被改善。

請繼續參照第3圖、第4圖以及第5圖，於操作S470中，在時間TB後，開關Q1[0]仍為導通，且被選中的字元線WL[0]的電壓位準據此經由開關Q1[0]拉升至電壓BVDD。如此一來，被選中的字元線WL[0]的電壓位準可在不具有額外位址解碼機制下自我升壓，且電子裝置300的面積損失與驅動能力可據此被改善。

於操作S480中，於時間TC時，亦即為時間區段TSE終止的時間點，控制信號VC轉態至低電壓位準，亦即為電壓VSS。

於一些實施例中，控制信號VC的下降邊緣設置為在字元線WL[0]被位址解碼器142解除啟動之前發生。舉例而言，控制信號VC的下降邊緣發生在選擇信號VSE轉態至低電壓位準時。藉由此設置方式，開關Q1[0]可提前被關斷。如此一來，字元線WL[0]的電壓位準由電壓BVDD轉態至電壓VSS 的迴轉率可被加快。據此，電子裝置300的操作效率可更被改善。

綜上所述，本揭示內容所揭示之電子裝置可在不具有額外的位址控制機制下，提升被選中的字元線的電壓位準，使得被選中的字元線的驅動能力得以改善。如此一來，電子裝置的成本與面積損失可被降低，且電子裝置的效能可被改善。

於一些實施例中，一種電子裝置在此揭露，其包含多個記憶體單元、字元線、選擇單元以及自升壓驅動器。多個記憶體單元用以儲存資料。字元線耦接至多個記憶體單元。選擇單元設置於字元線的第一端，並用以根據讀取指令與寫入指令中之一者傳送選擇信號至字元線，以啟動字元線。自升壓驅動器設置於字元線的第二端，並用以根據字元線的電壓位準與控制信號而拉升字元線的電壓位準。

一種電子裝置亦在此揭露，其包含字元線、多個記憶體單元、位址解碼器以及自選擇電路。多個記憶體單元耦接至字元線。位址解碼器設置於並耦接於字元線的第一端。自選擇電路設置於並耦接於字元線的第二端，並用以根據字元線的電壓位準與控制信號拉升字元線的電壓位準至第一電壓。

一種驅動方法亦在此揭露，其包含下列多個操作。選擇信號經由設置在字元線的第一端的位址解碼器根據一指令與寫入指令中之一者產生，以選擇字元線。字元線的電壓位準經由設置在字元線的第二端的自選擇電路根據字元線的電壓位準與控制信號拉升至第一電壓。

雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧電子裝置

120‧‧‧記憶體陣列

122‧‧‧記憶體單元

M1、M2‧‧‧記憶體單元

122A‧‧‧近端記憶體單元

122B‧‧‧遠端記憶體單元

140‧‧‧選擇單元

142‧‧‧位址解碼器

WL[0]~WL[N]‧‧‧字元線

RD‧‧‧讀取指令

WR‧‧‧寫入指令

160‧‧‧自升壓驅動器

VSE‧‧‧選擇信號

D1、D2‧‧‧距離

VC‧‧‧控制信號

Claims (10)

1. 一種電子裝置，包含：複數個記憶體單元，用以儲存資料；一字元線，耦接至該些記憶體單元；以及一選擇單元，設置於該字元線的一第一端，並用以根據一讀取指令與一寫入指令中之一者傳送一選擇信號至該字元線，以啟動該字元線；以及一自升壓驅動器，設置於該字元線的一第二端，並用以根據該字元線的一電壓位準與一控制信號而拉升該字元線的該電壓位準。
2. 如申請專利範圍第1項之電子裝置，其中該自升壓驅動器包含：一電壓產生電路，用以根據一致能信號傳送一第一電壓至一控制節點；以及一自選擇電路，用以根據該字元線的該電壓位準與該控制信號而拉升該字元線的該電壓位準至該控制節點的一電壓位準。
3. 如申請專利範圍第2項之電子裝置，其中該自選擇電路包含：一反及閘，用以根據該字元線的該電壓位準與該控制信號產生一切換信號；以及 一第一開關，用以根據該切換信號選擇性地導通，以連接該控制節點至該字元線；其中該電壓產生電路包含：一第二開關，用以根據該致能信號選擇性地導通，以傳送該第一電壓至該控制節點；以及一電容，用以根據該致能信號拉升該控制節點的該電壓位準至一第二電壓，其中該第二電壓高於該第一電壓；其中該致能信號的一上升邊緣設置以發生在該字元線被該選擇單元啟動的一時間區段內，且該字元線被啟動時，該致能信號處於該第一電壓的一時間區段約為該字元線被該選擇單元啟動的一時間區段的三分之一至三分之二；其中該選擇單元更包含：一位址解碼器，用以根據該讀取指令與該寫入指令中之一者產生該選擇信號至該字元線；其中該選擇單元更包含：一自升壓字元線電路，用以拉升該選擇信號至該第二電壓，其中該致能信號的該上升邊緣的一時間點設置為大約相同於選擇信號被拉升至該第二電壓的一時間點。
4. 如申請專利範圍第1項之電子裝置，其中該控制信號的一上升邊緣設置為在該字元線被該選擇單元啟動之前發生，且該控制信號的一下降邊緣設置為在該字元線被解除啟動之前發生。
5. 一電子裝置，包含： 一字元線；複數個記憶體單元，耦接至該字元線；一位址解碼器，設置於並耦接於該字元線的一第一端；以及一自選擇電路，設置於並耦接於該字元線的一第二端，並用以根據該字元線的一電壓位準與一控制信號拉升該字元線的該電壓位準至一第一電壓。
6. 如申請專利範圍第5項之電子裝置，其中該自選擇電路包含：一反及閘，其中該反及閘的一第一輸入端耦接至該字元線，該反及閘的一第二輸入端用以接收該控制信號；以及一第一開關，其中該第一開關的一第一端耦接至該字元線，該第一開關的一第二端用以接收該第一電壓，且該第一開關的一控制端耦接至該反及閘的一輸出端；其中該電子裝置更包含：一第二開關，其中該第二開關的一第一端用以接收該第一電壓，該第二開關的一第二端耦接至該第一開關的該第二端，且該第二開關的一控制端用以接收一致能信號；以及一電容，其中該電容的一第一端用以接收該致能信號，且該電容的一第二端耦接至該第一開關的該第二端；其中該致能信號的一上升邊緣設置以發生在該字元線被該位址解碼器啟動的一時間區段內；其中該位址解碼器用以產生一選擇信號以啟動該字元線，且該電子裝置更包含： 一自升壓字元線電路，耦接至該位址解碼器，並用以在該字元線被啟動時拉升該選擇信號的電壓位準至一電二電壓；其中該第二電壓高於該第一電壓，且該致能信號的該上升邊緣的一時間點設置為大約相同於選擇信號被拉升至該第二電壓的一時間點。
7. 如申請專利範圍第5項之電子裝置，其中該控制信號的一上升邊緣設置為在該字元線被該選擇單元啟動之前發生，且該控制信號的一下降邊緣設置為在該字元線被解除啟動之前發生。
8. 一種驅動方法，包含：經由設置在一字元線的第一端的一位址解碼器根據一讀取指令與一寫入指令中之一者產生一選擇信號，以選擇該字元線；以及經由設置在該字元線的第二端的一自選擇電路根據該字元線的一電壓位準與一控制信號拉升該字元線的該電壓位準至一第一電壓。
9. 如申請專利範圍第8項之驅動方法，其中拉升該字元線的該電壓位準包含：經由該自選擇電路的一反及閘根據該字元線的該電壓位準與該控制信號產生一切換信號；以及根據該切換信號導通該自選擇電路的一第一開關，以傳 送該第一電壓至該字元線。
10. 如申請專利範圍第8項之驅動方法，更包含：根據一致能信號導通一第二開關，以傳送該第一電壓至該自選擇電路；根據該致能信號而經由一電容拉升該字元線至一第二電壓；其中該第二電壓高於該第一電壓，且該致能信號的一上升邊緣設置以發生在該字元線被該位址解碼器啟動的一時間區段內；以及設置該致能信號的該上升邊緣的一時間點設置為大約相同於選擇信號被一自升壓字元線電路拉升至該第二電壓的一時間點。