TW201628032A - 積體電感結構及其製造方法 - Google Patents

積體電感結構及其製造方法 Download PDF

Info

Publication number
TW201628032A
TW201628032A TW104102725A TW104102725A TW201628032A TW 201628032 A TW201628032 A TW 201628032A TW 104102725 A TW104102725 A TW 104102725A TW 104102725 A TW104102725 A TW 104102725A TW 201628032 A TW201628032 A TW 201628032A
Authority
TW
Taiwan
Prior art keywords
patterned
guard
coupled
type
inductor structure
Prior art date
Application number
TW104102725A
Other languages
English (en)
Other versions
TWI612540B (zh
Inventor
顏孝璁
梁家瑞
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW104102725A priority Critical patent/TWI612540B/zh
Priority to US14/716,898 priority patent/US9748325B2/en
Publication of TW201628032A publication Critical patent/TW201628032A/zh
Application granted granted Critical
Publication of TWI612540B publication Critical patent/TWI612540B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種積體電感結構，其包含電容、保護環、圖案式防護層及電感。保護環(guard ring)耦接於電容。圖案式防護層透過電容耦接於保護環，使得圖案式防護層浮接。電感配置於保護環與圖案式防護層之上。

Description

積體電感結構及其製造方法
本發明係有關於一種半導體結構及其製造方法，且特別是有關於一種積體電感結構及其製造方法。
隨著科技的進步，積體電感(integrated inductor)之製程已朝向28奈米(nm)及20奈米發展。在此微型尺寸下，存在諸多因微型尺寸所致之負面影響，例如，因積體電感內之氧化層厚度較薄，而導致電容值較高，因積體電感內採用之重配置層(redistribution layer,RDL)較厚，而在RDL層狀結構間產生較高之電容值…等，這些狀況皆會對電感的品質因素產生影響。
由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。
本發明內容之一目的是在提供一種積體電感結構及其製造方法，藉以改善先前技術的問題。
為達上述目的，本發明內容之一技術態樣係關於一種積體電感結構，此積體電感結構包含電容、保護環、圖案式防護層及電感。保護環(guard ring)耦接於電容。圖案式防護層透過電容耦接於保護環，使得圖案式防護層浮接。電感配置於保護環與圖案式防護層之上。
為達上述目的，本發明內容之另一技術態樣係關於一種積體電感結構的製造方法，其包含以下步驟：形成電容；形成保護環以耦接於電容；形成圖案式防護層以透過電容耦接於保護環，使得圖案式防護層浮接；以及形成電感於保護環與圖案式防護層之上。
因此，根據本發明之技術內容，本發明實施例藉由提供一種積體電感結構其製造方法，藉以改善電感之品質因素下降的問題。
在參閱下文實施方式後，本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明 目的，以及本發明所採用之技術手段與實施態樣。
800‧‧‧方法
810~840‧‧‧步驟
1000‧‧‧積體電感結構
1000A~1000D‧‧‧積體電感結構
1100‧‧‧保護環
1110‧‧‧第一金屬部
1120‧‧‧第二金屬部
1200‧‧‧圖案式防護層
1200A~1200D‧‧‧圖案式防護層
1210A~1210D‧‧‧第一圖案式防護部
1220A~1220D‧‧‧第二圖案式防護部
1300‧‧‧電感
1400‧‧‧電容
1400C‧‧‧電容
1400D‧‧‧電容
1410‧‧‧第一類型基板
1410C‧‧‧第一類型基板
1410D‧‧‧第一類型基板
1420‧‧‧第二類型井
1420C‧‧‧第一類型井
1420D‧‧‧第二類型井
1430‧‧‧第二類型掺雜區
1430C‧‧‧第二類型掺雜區
1430D‧‧‧第二類型掺雜區
1500‧‧‧多晶矽電阻
1500C‧‧‧多晶矽電阻
1500D‧‧‧第一多晶矽電阻
1600‧‧‧控制線
1700‧‧‧電容
1800‧‧‧第二多晶矽電阻
1900‧‧‧基板
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係依照本發明一實施例繪示一種積體電感結構的示意圖。
第2圖係依照本發明另一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。
第3圖係依照本發明又一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。
第4圖係依照本發明另一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。
第5圖係依照本發明再一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。
第6圖係依照本發明又一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。
第7圖係依照本發明再一實施例繪示一種積體電感結構的實驗數據圖。
第8圖係依照本發明一實施例繪示一種積體電感結構的製造方法之流程示意圖。
根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本發明相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本發明所屬技術領域中具有通常知識者所理解與慣用的意義相同。
另外，關於本文中所使用之「耦接」，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
為改善電感之品質因素，本發明提出一種積體電感結構其製造方法，此積體電感結構之整體請參閱第1圖。如第1圖所示，積體電感結構1000包含保護環1100、圖案式防護層1200及電感1300，本發明改善電感品質因素的方式在於保護環1100及圖案式防護層1200之結構的改進，將於後文詳述。
第2圖係依照本發明另一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。如圖所示，積體電感結構1000包含電容1400、保護環(guard ring)1100、圖案式防護層1200及電感1300(圖中未示)。於結構配置上，保護環1100耦接於電容1400。圖案式防護層1200透過電容1400耦接 於保護環1100，使得圖案式防護層1200浮接(floating)。電感1300配置於保護環1100與圖案式防護層1200之上。
需說明的是，圖案式防護層1200可耦接於接地端，而稱為圖案式接地防護層，其作用說明如後。積體電感結構1000之電感1300運作時，將於基板上產生渦電流，上述渦電流會影響電感1300的品質因素。若配置圖案式接地防護層於積體電感結構1000之電感1300與基板之間，則可由圖案式接地防護層作為屏蔽，而避免電感1300運作時於基板上產生渦電流之狀況，進而改善電感的品質因素。在一實施例中，保護環1100的線寬大小可為0.05um-10um，保護環1100和電感1300之間的距離會因不同電感而有不同的設計範圍，可能的範圍為2um-25um。
進一步而言，由於積體電感(integrated inductor)之製程已朝向28奈米(nm)及20奈米發展，在此微型尺寸下，存在諸多因微型尺寸所致之負面影響。為改善上述負面影響，本發明實施例之積體電感結構1000更配置電容1400於保護環1100及圖案式防護層1200之間，使得圖案式防護層1200浮接，換言之，使圖案式防護層1200不直接與接地端耦接。上述結構配置將使圖案式防護層1200與電容1400形成一個濾波電路，以濾除直流信號或低頻信號，如此一來，將可進一步避免上述直流信號或低頻信號影響到積體電感結構1000之電感1300，以提升電感1300的品質因素，進而提升積體電感結構1000的效能。
在另一實施例中，電容1400包含金氧半變容器(MOS varactor)，此金氧半變容器包含第一類型基板1410、第二類型井1420及第二類型掺雜區1430。此外，積體電感結構1000更包含多晶矽電阻1500。於結構配置上，第二類型井1420形成於第一類型基板1410上。第二類型掺雜區1430形成於第二類型井1420，並耦接於圖案式防護層1200。多晶矽電阻1500形成於第二類型井1420上方，並耦接於保護環1100。在一實施例中，保護環1100包含第一金屬部1110及第二金屬部1120，第一金屬部1110位於積體電感結構1000之第一金屬層，而第二金屬部1120位於積體電感結構1000之第二金屬層。
由圖中之結構可知，圖案式防護層1200與電容1400會形成前文所述之濾波電路，以濾除直流信號或低頻信號，避免影響電感1300，以提升電感1300的品質因素。然而，本發明之電容1400並不以上述實施例所示之金氧半變容器為限，熟習此技藝者當可依照實際需求而選擇性地採用適當之電容類型，例如可採用金屬-氧化物-金屬(metal oxide metal,MOM)電容、金屬-絕緣體-金屬(metal insulator metal,MIM)電容等。
於再一實施例中，上述電容1400可依照實際需求而配置其電容值大小，以濾除不同頻段之信號。在又一實施例中，上述第一類型基板1410可為P型基板，第二類型井1420可為N型井，而第二類型掺雜區1430可為N型掺雜區，然而，本發明並不以上述實施例為限，熟習此技藝者當可依照實際需求而選擇性地採用N型基板以製作第一類型基板1410，相對應 地，第二類型井1420可為P型井，第二類型掺雜區1430可為P型掺雜區。
第3圖係依照本發明又一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。第3圖所示之積體電感結構1000A與第2圖之積體電感結構1000的差異在於，第3圖之積體電感結構1000A的圖案式防護層1200A包含至少兩個結構，諸如第一圖案式防護部1210A及第二圖案式防護部1220A。於結構配置上，第一圖案式防護部1210A耦接於第二類型掺雜區1430。第二圖案式防護部1220A耦接於保護環1100，詳細而言，第二圖案式防護部1220A耦接於保護環1100之第二金屬部1120。在另一實施例中，第一圖案式防護部1210A與第二圖案式防護部1220A分別位於積體電感結構1000A之第一金屬層與第二金屬層，且第一圖案式防護部1210A與第二圖案式防護部1220A相互重疊或相互交錯，因此，第一圖案式防護部1210A與第二圖案式防護部1220A之整體結構會形成電容，進而增進信號濾除效果。此外，依據兩者之相互重疊或相互交錯關係，可進一步調整其電容值大小，以濾除不同頻段之信號。在一實施例中，同層金屬之間的距離可能因製程或者是設計的電容值而異，可能的範圍為0.01um-2um。
第4圖係依照本發明另一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。第4圖所示之積體電感結構1000B與第2圖之積體電感結構1000的差異在於，保護環1100與圖案式防護層1200的配置方式，說明如後。如第4圖所 示，圖案式防護層1200B包含第一圖案式防護部1210B及第二圖案式防護部1220B。於結構配置上，第一圖案式防護部1210B位於積體電感結構1000B之第一金屬層，並耦接於第二類型掺雜區1430。第二圖案式防護部1220B位於積體電感結構1000B之第二金屬層，並耦接於第一圖案式防護部1210B。在一實施例中，第一圖案式防護部1210B與第二圖案式防護部1220B相互重疊或相互交錯，因此，類似於第3圖所示之結構，第4圖中的第一圖案式防護部1210B與第二圖案式防護部1220B之整體結構會形成電容，進而增進信號濾除效果。此外，依據兩者之相互重疊或相互交錯關係，可進一步調整其電容值大小，以濾除不同頻段之信號。
第5圖係依照本發明再一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。第5圖所示之積體電感結構1000C與第1圖之積體電感結構1000的差異在於，保護環1100、圖案式防護層1200及電容1400的配置方式，說明如後。如第5圖所示，電容1400C包含金氧半變容器，金氧半變容器包含第一類型基板1410C、第一類型井1420C及第二類型掺雜區1430C。此外，積體電感結構1000C更包含多晶矽電阻1500C。
於結構配置上，第一類型井1420C形成於第一類型基板1410C上，並透過接地部GND以耦接於接地端。第二類型掺雜區1430C形成於第一類型井1420C，並耦接於圖案式防護層1200C。多晶矽電阻1500C形成於第一類型井1420C上方，並耦接於保護環1100。此外，保護環1100耦接於控制線 1600，由控制線1600提供之控制信號Scon以導通第一類型井1420C與第二類型掺雜區1430C。
在另一實施例中，上述第一類型基板1410C可為P型基板，第一類型井1420C可為P型井，而第二類型掺雜區1430C可為N型掺雜區，然而，本發明並不以上述實施例為限，熟習此技藝者當可依照實際需求而選擇性地採用適當之材料來實作。在此需說明的是，由於第一類型井1420C與第二類型掺雜區1430C採用不同類型之材料來實作，因此，可由控制線1600提供控制信號Scon(如提供偏壓)以導通或關閉第一類型井1420C與第二類型掺雜區1430C。如此一來，本發明實施例之積體電感結構1000C更可透過上述結構配置以進一步控制濾波電路(由電容1400C與圖案式防護層1200C所形成)，以使濾波電路開啟或關閉，進而增進積體電感結構1000C之操作靈活度，拓展積體電感結構1000C的運用範圍。
第6圖係依照本發明又一實施例繪示一種如第1圖所示之積體電感結構的剖面示意圖。第6圖所示之積體電感結構1000D與第1圖之積體電感結構1000的差異在於，圖案式防護層1200D及電容1400D的配置方式，說明如後。如第6圖所示，積體電感結構1000D更包含基板1900、第一多晶矽電阻1500D及第二多晶矽電阻1800。此外，圖案式防護層1200D包含第一圖案式防護部1210D及第二圖案式防護部1220D。
於結構配置上，第一多晶矽電阻1500D形成於基板1900上方，並耦接於保護環1100。第二多晶矽電阻1800形成於基板1900上方。第一圖案式防護部1210D位於積體電感 結構1000D之第一金屬層，並耦接於第二多晶矽電阻1800。第二圖案式防護部1220D位於積體電感結構1000D之第二金屬層，並耦接於第一圖案式防護部1210D。在另一實施例中，第一圖案式防護部1210D與第二圖案式防護部1220D相互重疊或相互交錯。
第7圖係依照本發明再一實施例繪示一種積體電感結構的實驗數據圖。此實驗數據圖在於說明於不同頻率下，積體電感結構之電感的相應品質因素。如圖所示，曲線C1為將積體電感結構之圖案式防護層直接接地之實驗數據。曲線C2為本發明之積體電感結構的圖案式防護層不直接接地之驗證數據。由第7圖之實驗數據可知，本發明實施例之積體電感結構，確實可改善積體電感結構的電感之品質因素，進而提升積體電感結構的效能。
第8圖係依照本發明一實施例繪示一種積體電感結構的製造方法之流程示意圖。上述積體電感結構的製造方法800包含以下步驟：步驟810：形成電容；步驟820：形成保護環以耦接於電容；步驟830：形成圖案式防護層以透過電容耦接於保護環，使得圖案式防護層浮接；以及步驟840：形成電感於保護環與圖案式防護層之上。
為使本發明之積體電感結構的製造方法800易於理解，請一併參閱第1圖、第2圖與第8圖。於步驟810中，形成電容1400，其次，於步驟820中，形成保護環1100以耦接於 電容1400，接著，於步驟830中，形成圖案式防護層1200以透過電容1400耦接於保護環1100，使得圖案式防護層1200浮接，隨後，於步驟840中，形成電感1300於保護環1100與圖案式防護層1200之上。由上述製造方法800所製成之積體電感結構1000，其得以改善電感的品質因素之相關說明，已於上開第2圖的描述中揭露，為使本發明說明簡潔，於此不作贅述。
在另一實施例中，請一併參閱第2圖與第8圖，形成電容的步驟包含：形成第一類型基板1410；形成第二類型井1420於第一類型基板1410上；形成第二類型掺雜區1430於第二類型井1420並耦接於圖案式防護層1200；以及形成多晶矽電阻1500於第二類型井1420上方並耦接於保護環1100。
於再一實施例中，請一併參閱第3圖與第8圖，形成圖案式防護層以透過電容耦接於保護環的步驟包含：形成第一圖案式防護部1210A並耦接於第二類型掺雜區1430；以及形成第二圖案式防護部1220A並耦接於保護環1100。上述第一圖案式防護部1210A與第二圖案式防護部1220A分別形成於積體電感結構1000A之第一金屬層與第二金屬層，且第一圖案式防護部1210A與第二圖案式防護部1220A相互重疊或相互交錯。由上述製造方法800所製成之積體電感結構1000A，其得以改善電感的品質因素之相關說明，已於上開第3圖的描述中揭露，為使本發明說明簡潔，於此不作贅述。
於又一實施例中，請一併參閱第4圖與第8圖，形成圖案式防護層以透過電容耦接於保護環的步驟包含：形成第一圖案式防護部1210B於積體電感結構1000B之第一金屬 層，並耦接於第二類型掺雜區1430；以及形成第二圖案式防護部1220B於積體電感結構1000B之第二金屬層，並耦接於第一圖案式防護部1210B。於另一實施例中，第一圖案式防護部1210B與第二圖案式防護部1220B相互重疊或相互交錯。由上述製造方法800所製成之積體電感結構1000B，其得以改善電感的品質因素之相關說明，已於上開第4圖的描述中揭露，為使本發明說明簡潔，於此不作贅述。
於再一實施例中，請一併參閱第5圖與第8圖，形成電容的步驟包含：形成第一類型基板1410C；形成第一類型井1420C於第一類型基板1410C上並耦接於接地端GND；形成第二類型掺雜區1430C於第一類型井1420C並耦接於圖案式防護層1200C；以及形成多晶矽電阻1500C於第一類型井1420C上方並耦接於保護環1100。積體電感結構的製造方法800更包含：耦接控制線1600於保護環1100；以及由控制線1600提供之控制信號Scon以導通第一類型井1420C與第二類型掺雜區1430C。在又一實施例中，形成圖案式防護層以透過電容耦接於保護環的步驟包含：形成第一圖案式防護部1210C於積體電感結構1000C之第一金屬層，並耦接於第二類型掺雜區1430C；以及形成第二圖案式防護部1220C於積體電感結構1000C之第二金屬層，並耦接於第一圖案式防護部1210C。由上述製造方法800所製成之積體電感結構1000C，其得以改善電感的品質因素之相關說明，已於上開第5圖的描述中揭露，為使本發明說明簡潔，於此不作贅述。
於再一實施例中，請一併參閱第6圖與第8圖，積體電感結構的製造方法800更包含：形成基板1900；形成第一多晶矽電阻1500D於基板1900上方，並耦接於保護環1100；以及形成第二多晶矽電阻1800於基板1900上方。此外，形成圖案式防護層以透過電容耦接於保護環的步驟包含：形成第一圖案式防護部1210D於積體電感結構1000D之第一金屬層，並耦接於第二多晶矽電阻1800；以及形成第二圖案式防護部1220D於積體電感結構1000D之第二金屬層，並耦接於第一圖案式防護部1210D。在另一實施例中，第一圖案式防護部1210D與第二圖案式防護部1220D相互重疊或相互交錯。由上述製造方法800所製成之積體電感結構1000D，其得以改善電感的品質因素之相關說明，已於上開第6圖的描述中揭露，為使本發明說明簡潔，於此不作贅述。
由上述本發明實施方式可知，應用本發明實施例之積體電感結構及其製造方法，由於其圖案式防護層不直接接地，且其內之圖案式防護層與的電容整體結構形成一個濾波電路，而得以濾除直流信號或低頻信號，如此一來，將可避免上述直流信號或低頻信號影響積體電感結構之電感，以提升電感的品質因素，進而提升積體電感結構的效能。此外，上述電容皆可依照實際需求而配置其電容值大小，以濾除不同頻段之信號。再者，本發明實施例之積體電感結構更可透過結構改良以進一步控制濾波電路(由電容與圖案式防護層所形成)之開啟或關閉，進而增進積體電感結構之運用靈活度，拓展積體電感結構之運用範圍。
雖然上文實施方式中揭露了本發明的具體實施例，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不悖離本發明之原理與精神的情形下，當可對其進行各種更動與修飾，因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
1000‧‧‧積體電感結構
1100‧‧‧保護環
1400‧‧‧電容
1410‧‧‧第一類型基板
1110‧‧‧第一金屬部
1120‧‧‧第二金屬部
1200‧‧‧圖案式防護層
1420‧‧‧第二類型井
1430‧‧‧第二類型掺雜區
1500‧‧‧多晶矽電阻

Claims (20)

  1. 一種積體電感結構，包含：一電容；一保護環(guard ring)，耦接於該電容；一圖案式防護層，透過該電容耦接於該保護環，使得該圖案式防護層浮接；以及一電感，配置於該保護環與該圖案式防護層之上。
  2. 如請求項1所述之積體電感結構，其中該電容包含一金氧半變容器，該金氧半變容器包含：一第一類型基板；一第二類型井，形成於該第一類型基板上；以及一第二類型掺雜區，形成於該第二類型井，並耦接於該圖案式防護層；其中該積體電感結構更包含：一多晶矽電阻，形成於該第二類型井上方，並耦接於該保護環。
  3. 如請求項2所述之積體電感結構，其中該圖案式防護層包含：一第一圖案式防護部，耦接於該第二類型掺雜區；以及一第二圖案式防護部，耦接於該保護環。
  4. 如請求項3所述之積體電感結構，其中該第一圖案式防護部與該第二圖案式防護部分別位於該積體電感結構之一第一金屬層與一第二金屬層，且該第一圖案式防護部與該第二圖案式防護部相互重疊或相互交錯。
  5. 如請求項2所述之積體電感結構，其中該圖案式防護層包含：一第一圖案式防護部，位於該積體電感結構之一第一金屬層，並耦接於該第二類型掺雜區；以及一第二圖案式防護部，位於該積體電感結構之一第二金屬層，並耦接於該第一圖案式防護部。
  6. 如請求項5所述之積體電感結構，其中該第一圖案式防護部與該第二圖案式防護部相互重疊或相互交錯。
  7. 如請求項1所述之積體電感結構，其中該電容包含一金氧半變容器，該金氧半變容器包含：一第一類型基板；一第一類型井，形成於該第一類型基板上，並耦接於一接地端；以及一第二類型掺雜區，形成於該第一類型井，並耦接於該圖案式防護層；其中該積體電感結構更包含： 一多晶矽電阻，形成於該第一類型井上方，並耦接於該保護環；其中該保護環耦接於一控制線，由該控制線提供之控制信號以導通該第一類型井與該第二類型掺雜區。
  8. 如請求項7所述之積體電感結構，其中該圖案式防護層包含：一第一圖案式防護部，位於該積體電感結構之一第一金屬層，並耦接於該第二類型掺雜區；以及一第二圖案式防護部，位於該積體電感結構之一第二金屬層，並耦接於該第一圖案式防護部。
  9. 如請求項1所述之積體電感結構，更包含：一基板；一第一多晶矽電阻，形成於該基板上方，並耦接於該保護環；以及一第二多晶矽電阻，形成於該基板上方；其中該圖案式防護層包含：一第一圖案式防護部，位於該積體電感結構之一第一金屬層，並耦接於該第二多晶矽電阻；以及一第二圖案式防護部，位於該積體電感結構之一第二金屬層，並耦接於該第一圖案式防護部。
  10. 如請求項9所述之積體電感結構，其中該第一圖案式防護部與該第二圖案式防護部相互重疊或相互交錯。
  11. 一種積體電感結構的製造方法，包含：形成一電容；形成一保護環(guard ring)以耦接於該電容；形成一圖案式防護層以透過該電容耦接於該保護環，使得該圖案式防護層浮接；以及形成一電感於該保護環與該圖案式防護層之上。
  12. 如請求項11所述之製造方法，其中形成該電容的步驟包含：形成一第一類型基板；形成一第二類型井於該第一類型基板上；形成一第二類型掺雜區於該第二類型井並耦接於該圖案式防護層；以及形成一多晶矽電阻於該第二類型井上方並耦接於該保護環。
  13. 如請求項12所述之製造方法，其中形成該圖案式防護層以透過該電容耦接於該保護環的步驟包含：形成一第一圖案式防護部並耦接於該第二類型掺雜區；以及 形成一第二圖案式防護部並耦接於該保護環。
  14. 如請求項13所述之製造方法，其中該第一圖案式防護部與該第二圖案式防護部分別形成於該積體電感結構之一第一金屬層與一第二金屬層，且該第一圖案式防護部與該第二圖案式防護部相互重疊或相互交錯。
  15. 如請求項12所述之製造方法，其中形成該圖案式防護層以透過該電容耦接於該保護環的步驟包含：形成一第一圖案式防護部於該積體電感結構之一第一金屬層，並耦接於該第二類型掺雜區；以及形成一第二圖案式防護部於該積體電感結構之一第二金屬層，並耦接於該第一圖案式防護部。
  16. 如請求項15所述之製造方法，其中該第一圖案式防護部與該第二圖案式防護部相互重疊或相互交錯。
  17. 如請求項11所述之製造方法，其中形成該電容的步驟包含：形成一第一類型基板；形成一第一類型井於該第一類型基板上並耦接於一接地端；形成一第二類型掺雜區於該第一類型井並耦接於該圖案式防護層；以及 形成一多晶矽電阻於該第一類型井上方並耦接於該保護環；其中該積體電感結構的製造方法更包含：耦接一控制線於該保護環；以及由該控制線提供之控制信號以導通該第一類型井與該第二類型掺雜區。
  18. 如請求項17所述之製造方法，其中形成該圖案式防護層以透過該電容耦接於該保護環的步驟包含：形成一第一圖案式防護部於該積體電感結構之一第一金屬層，並耦接於該第二類型掺雜區；以及形成一第二圖案式防護部於該積體電感結構之一第二金屬層，並耦接於該第一圖案式防護部。
  19. 如請求項11所述之製造方法，更包含：形成一基板；形成一第一多晶矽電阻於該基板上方，並耦接於該保護環；以及形成一第二多晶矽電阻於該基板上方；其中形成該圖案式防護層以透過該電容耦接於該保護環的步驟包含：形成一第一圖案式防護部於該積體電感結構之一第一金屬層，並耦接於該第二多晶矽電阻；以及 形成一第二圖案式防護部於該積體電感結構之一第二金屬層，並耦接於該第一圖案式防護部。
  20. 如請求項19所述之製造方法，其中該第一圖案式防護部與該第二圖案式防護部相互重疊或相互交錯。
TW104102725A 2015-01-27 2015-01-27 積體電感結構及其製造方法 TWI612540B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104102725A TWI612540B (zh) 2015-01-27 2015-01-27 積體電感結構及其製造方法
US14/716,898 US9748325B2 (en) 2015-01-27 2015-05-20 Integrated inductor structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104102725A TWI612540B (zh) 2015-01-27 2015-01-27 積體電感結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201628032A true TW201628032A (zh) 2016-08-01
TWI612540B TWI612540B (zh) 2018-01-21

Family

ID=56434229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102725A TWI612540B (zh) 2015-01-27 2015-01-27 積體電感結構及其製造方法

Country Status (2)

Country Link
US (1) US9748325B2 (zh)
TW (1) TWI612540B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749645B (zh) * 2020-07-17 2021-12-11 瑞昱半導體股份有限公司 半導體裝置以及金氧半電容器結構

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6657982B2 (ja) * 2016-01-18 2020-03-04 富士電機株式会社 半導体装置
US11004589B2 (en) * 2018-04-27 2021-05-11 Realtek Semiconductor Corp. High-Q integrated inductor and method thereof
US11626366B2 (en) * 2021-06-22 2023-04-11 Silicon Laboratories Inc. Shielding using layers with staggered trenches
CN114628368B (zh) * 2022-03-10 2022-11-11 深圳市赛元微电子股份有限公司 一种芯片电路模块的电磁屏蔽装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236101B1 (en) * 1997-11-05 2001-05-22 Texas Instruments Incorporated Metallization outside protective overcoat for improved capacitors and inductors
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
TW503439B (en) * 2000-01-21 2002-09-21 United Microelectronics Corp Combination structure of passive element and logic circuit on silicon on insulator wafer
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7811919B2 (en) * 2008-06-26 2010-10-12 International Business Machines Corporation Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor
US8229367B2 (en) * 2009-04-14 2012-07-24 Qualcomm, Incorporated Low noise amplifier with combined input matching, balun, and transmit/receive switch
US8026177B2 (en) * 2009-05-14 2011-09-27 Texas Instruments Incorporated Silicon dioxide cantilever support and method for silicon etched structures
US8456910B2 (en) * 2010-07-30 2013-06-04 Infineon Technologies Ag Nonvolatile memory cell with well extending under transistor and data storage capacitor of memory cell
CN104218020B (zh) * 2013-06-05 2017-05-24 中芯国际集成电路制造(上海)有限公司 接地屏蔽结构及半导体器件
CN104241242B (zh) * 2013-06-09 2017-12-29 中芯国际集成电路制造(上海)有限公司 接地屏蔽结构及半导体器件
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
TWI615860B (zh) * 2015-04-24 2018-02-21 瑞昱半導體股份有限公司 積體電感

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749645B (zh) * 2020-07-17 2021-12-11 瑞昱半導體股份有限公司 半導體裝置以及金氧半電容器結構

Also Published As

Publication number Publication date
TWI612540B (zh) 2018-01-21
US9748325B2 (en) 2017-08-29
US20160218169A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
TWI612540B (zh) 積體電感結構及其製造方法
US9443842B2 (en) Integrated circuit device
TWI430302B (zh) Electronic parts, electronic parts manufacturing methods
JP5180625B2 (ja) 半導体装置
US8106479B1 (en) Patterned capacitor ground shield for inductor in an integrated circuit
US9087838B2 (en) Structure and method for a high-K transformer with capacitive coupling
EP3075008B1 (en) High quality factor inductive and capacitive circuit structure
TWI615860B (zh) 積體電感
TWI524658B (zh) 能抑制自身電磁輻射的電感電容共振腔及其製造方法
CN109216316B (zh) 堆叠螺旋电感
US6753591B2 (en) Low substrate loss inductor
CN104064547B (zh) 集成电路的电感衬底隔离结构
JP6276874B2 (ja) Ｅｓｄ保護構造付き半導体デバイス
CN104952853B (zh) 一种图案化接地屏蔽结构
TW201604902A (zh) 積體電感結構
CN106298736B (zh) 半导体集成电路螺旋电感
CN104752394B (zh) 半导体装置
CN105990311A (zh) 积体电感结构及其制造方法
CN105229764B (zh) 用于改进mems dvc器件线性度的控制电极屏蔽
CN105448885A (zh) 集成电感结构
TWI575667B (zh) 半導體裝置
TWI574375B (zh) 積體電路裝置
CN106876379A (zh) 半导体装置
US20160181242A1 (en) Passive device and manufacturing method thereof
US20150348700A1 (en) On-chip inductor and method for manufacturing the same