CN105321932B - 能抑制自身电磁辐射的电感电容共振腔及其制造方法 - Google Patents

能抑制自身电磁辐射的电感电容共振腔及其制造方法 Download PDF

Info

Publication number
CN105321932B
CN105321932B CN201410315822.9A CN201410315822A CN105321932B CN 105321932 B CN105321932 B CN 105321932B CN 201410315822 A CN201410315822 A CN 201410315822A CN 105321932 B CN105321932 B CN 105321932B
Authority
CN
China
Prior art keywords
inductance
cavity region
resonance cavity
resonant cavity
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410315822.9A
Other languages
English (en)
Other versions
CN105321932A (zh
Inventor
蔡志育
黄凯易
颜孝璁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201410315822.9A priority Critical patent/CN105321932B/zh
Publication of CN105321932A publication Critical patent/CN105321932A/zh
Application granted granted Critical
Publication of CN105321932B publication Critical patent/CN105321932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明公开了一种能抑制自身电磁辐射的电感电容共振腔及其制造方法,所述电感电容共振腔的一实施例包含:一第一共振腔区域,其边界是由一电感的一第一部分所定义;一第二共振腔区域,其边界是由所述电感的一第二部分所定义,且所述电感的第二部分包含一开口;一交错连接结构,用来电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域;以及至少一电容,设于所述第一与第二共振腔区域的至少其中之一内,其中所述第一与第二共振腔区域的面积比例介于20%至80%之间。

Description

能抑制自身电磁辐射的电感电容共振腔及其制造方法
技术领域
本发明是关于电感电容共振腔(LC Tank)及其制造方法,尤其是关于能抑制自身电磁辐射的电感电容共振腔及其制造方法。
背景技术
电子产品于运作时会产生电磁波,可能会干扰其它装置的正常运作甚至影响人体健康,因此多数国家均针对电子产品的电磁波立下规范,以防止电磁干扰(Electromagnetic Interference,EMI)带来危害。
电子产品的组件之一的“集成电路(Integrated Circuit,IC)”是电磁波的主要来源之一,其中集成电路中的“电感”所产生的电磁波除可能干扰外部装置,在某些应用上也可能干扰内部组件的运作。为减少电感的电磁波,一种先前技术是将电感设计成对称形状以减少辐射能量,然此先前技术仅考虑电感本身造成的影响,于设计应用上未尽周全。
上述先前技术的更多细节可由下列文献得知:专利号7535330的美国专利;专利公开号2005/0195061的美国专利申请;专利号8183971的美国专利;以及专利号7151430的美国专利。
发明内容
鉴于先前技术的不足,本发明的一目的在于提出一种能抑制自身电磁辐射的电感电容共振腔及其制造方法,藉此以共振腔而非电感为主体来解决电磁辐射的问题。
本发明提出一种能抑制自身电磁辐射的电感电容共振腔,其一实施例包含:多个共振腔区域;一交错连接结构;以及至少一电容。所述多个共振腔区域包含:一第一共振腔区域,其边界是由一电感的一第一部分所定义;以及一第二共振腔区域,其边界是由所述电感的一第二部分所定义,且所述第二部分包含一开口,其中所述第一与第二共振腔区域的面积比例介于20%至80%之间。所述交错连接结构用来电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域。所述至少一电容设于所述多个共振腔区域的至少其中之一内,例如设于前述第二共振腔区域内。本实施例中,所述电感电容共振腔是一集成电路的一部分。
本发明亦提出一种制造能抑制自身电磁辐射的电感电容共振腔的方法,其一实施例包含下列步骤:形成多个共振腔区域;形成一交错连接结构;以及形成至少一电容。详言之,形成所述多个共振腔区域的步骤包含:根据一电磁辐射抑制效果决定一第一共振腔区域面积与一第二共振腔区域的面积;藉由一电感的一第一部分定义所述第一共振腔区域;以及藉由所述电感的一第二部分定义所述第二共振腔区域,其中所述电感的第二部分包含一开口。形成所述交错连接结构的步骤是用来电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域。形成所述至少一电容的步骤是将所述至少一电容形成于所述多个共振腔区域的至少其中之一内。本实施例中,所述方法是一集成电路制程的一部分。
有关本发明的特征、实作与功效,兹配合图式作较佳实施例详细说明如下。
附图说明
图1是本发明的电感电容共振腔的一实施例的示意图;
图2是图1的联外接点虚拟联机以定义第二共振腔区域的面积的示意图;
图3a是图1的第一与第二共振腔区域的面积不相等的一实施例的示意图;
图3b是图1的第一与第二共振腔区域的面积不相等的另一实施例的示意图;
图4是图1的第一与第二共振腔区域的形状不对称的一实施例的示意图;
图5是本发明的电感电容共振腔的另一实施例的示意图;
图6是图1的至少一电容的一实施例的示意图;
图7是图1的电感电容共振腔的周围的至少一边或一面设有一金属或吸波材料层的一实施例的示意图;
图8是图1的电感电容共振腔的周围设有一保护体的一实施例的示意图;以及
图9是本发明的电感电容共振腔的制造方法的一实施例的流程图。
附图标记说明
100 电感电容共振腔
110 共振腔区域
112 第一共振腔区域
114 第二共振腔区域
1142 联外接点
116 第三共振腔区域
120 交错连接结构
130 电容
132 电容单元
134 开关
140 电感
142、146 第一端
144、148 第二端
150 交错连接结构
700 金属或吸波材料层
800 保护体
S910 形成多个共振腔区域,包含:根据一电磁辐射抑制效果决定一第一共振腔区域的面积与一第二共振腔区域的面积;藉由一电感的一第一部分定义所述第一共振腔区域;以及藉由所述电感的一第二部分定义所述第二共振腔区域,其中所述电感的第二部分包含一开口
S920形成一交错连接结构,藉此电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域
S930形成至少一电容于所述多个共振腔区域的至少其中之一内
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,所述部分用语的解释应以本说明书的说明或定义为准。另外,在实施为可能的前提下,本说明书所描述的对象或步骤间的相对关系,涵义可包含直接或间接的关系,所谓“间接”是指对象间尚有中间物或物理空间的存在,或指步骤间尚有中间步骤或时间间隔的存在。此外,以下内容是关于电感电容共振腔(LC Tank)及其制造方法,对于本领域习见的技术或原理,若不涉及本发明的技术特征,将不予赘述。再者,图标中组件的形状、尺寸、比例以及制程的步骤顺序等仅为示意,是供本技术领域具有通常知识者了解本发明之用,非对本发明的实施范围加以限制。
本发明包含能抑制自身电磁辐射的电感电容共振腔及其制造方法,能够以电感电容共振腔为主体来达到电磁辐射抑制效果。在实施为可能的前提下,本技术领域具有通常知识者能依本说明书的公开选择等效组件或步骤来实现本发明。本发明的电感电容共振腔可能包含已知组件,在不影响发明公开要求及可实施性的前提下,已知组件的说明将被适度节略;而本发明的制造方法则可透过选用现有或自行设计的半导体制造技术来实现。
请参阅图1,其是本发明的电感电容共振腔的一实施例的示意图,如图1所示,所述电感电容共振腔100包含:多个共振腔区域110;一交错连接结构120;以及至少一电容130。所述多个共振腔区域110包含:一第一共振腔区域112,其边界是由一电感140的一第一部分所定义;以及一第二共振腔区域114,其边界是由所述电感140的一第二部分所定义,本实施例中,第一与第二共振腔区域112、114是位于一集成电路的同一层(换言之,电感电容共振腔100属于所述集成电路),然而实施本发明者亦可将所述二区域112、114形成于不同层。另外,所述交错连接结构120是用来电性连接所述电感140的第一部分与第二部分,使第一部分的第一端142与第二端144分别与第二部分的第一端146与第二端148形成电性连接,并用来区隔所述第一共振腔区域112与第二共振腔区域114,本实施例中,所述交错连接结构120是上述集成电路中的一跨层结构,允许前述第一端142与第一端146于所处电路层形成电性连接,并使前述第二端144与第二端148经由与所处电路层不同的另一电路层形成电性连接,从而避免第二端144、148与第一端142、146直接连接而改变电感电容共振腔100的特性,请注意,上述端点142、144、146、148于图1中是以圆点表示,然此是供阅读本说明书者辨识以了解本发明,并不表示所述些端点142、144、146、148具有特定结构或形状,实作上,每个端点都是电感140的一部分,其中于同一电路层形成连接的端点(例如第一端142、146)可以是同一端点或不同端点,其视实施者的定义而定;而经由另一电路层形成连接的端点(例如第二端144、148)是不同端点,其亦视实施者的定义而定。此外,所述至少一电容130设于所述多个共振腔区域110的至少其中之一内,例如仅设于所述第二共振腔区域114内(如图1所示);或同时设于第一与第二共振腔区域112、114内;或设于第一与第二共振腔区域112、114以外的共振腔区域如图5的第三共振腔区域116内;或设于第一、第二与第三共振腔区域112、114、116的至少其中之一内,且将电容130设于所述多个共振腔区域110的至少其中之一内,除了可形成具有电磁辐射抑制效果的电感电容共振腔100外,亦能降低整体电路的布局面积,本实施例中,所述至少一电容130是金属-氧化物-金属(Metal-Oxide-Metal,MOM)电容,然于一替代实施例中,所述至少一电容130是其它类型的电容如金属-绝缘层-金属(Metal-Insulator-Metal,MIM)电容、多晶硅-绝缘层-多晶硅(Poly-Insulator-Poly,PIP)电容、金氧半导体(MOS)电容等。再者,第一与第二共振腔区域112、114的面积比例是介于20%至80%之间,或者第一共振腔区域112或第二共振腔区域114的面积占电感电容共振腔100的面积的比例是介于20%至80%之间,或是电感140的第一部分与电感140的第二部分的面积比例或电感值比例是介于20%至80%之间,或者电感140的第一部分或第二部分的面积或电感值占电感140的面积或电感值的比例介于20%至80%之间。举例而言,当电感电容共振腔100应用于无线局域网络通讯产品时(例如用于无线通信芯片中的压控振荡电路时),上述面积或电感值比例的较佳者是介于40%至60%之间,本实施例中,第一与第二共振腔区域112、114的面积比例可由一电磁辐射抑制效果来决定,其中电磁辐射抑制效果可经由观察、模拟、实验或量测多共振腔区域(例如对应第一与第二共振腔区域112、114的二共振腔区域)的面积比例与包含所述些共振腔区域的电感电容共振腔的电磁辐射间的关系来预先确定。
请继续参阅图1,第一共振腔区域112是一封闭区域,未包含联外接点;第二共振腔区域114是一开放区域,包含二联外接点1142,更明确地说,以电感电容共振腔100本身的结构而言,电感140的第二部分包含一开口。另外,第二共振腔区域114的面积是指在以最短距离虚拟连接所述二联外接点1142的情形下所构成的包围面积如图2所示,且每所述联外接点1142是指连接电感电容共振腔100本身所包含的组件以外的组件或电路的接点。另外,如图3a与3b所示,于本发明的一实施例中第一共振腔区域112的面积不等于第二共振腔区域114的面积。再者,如图4所示,于本发明的一实施例中,第一共振腔区域112与第二共振腔区域114的形状不对称或不相同,实作上,只要制造技术允许,第一与第二共振腔区域112、114的形状并无限制。此外,多个共振腔区域110可包含第一与第二共振腔区域112、114以外的区域,如图5所示,多个共振腔区域110可进一步包含一第三共振腔区域116,其边界是由电感140的一第三部分所定义,此时所述电感电容共振腔100进一步包含另一交错连接结构150,用来电性连接所述电感140的第三与第一部分,并定义所述第三共振腔区域116与第一共振腔区域112的分界,本例中,第三与第一共振腔区域116、112的电路层关系以及连接方式如同第一与第二共振腔区域112、114的电路层关系与连接方式,然而实施本发明者可依需求自行斟酌调整。
请参阅图6,图1的至少一电容130于本发明的一实施例中包含多个并联的电容单元132,所述多个电容单元132的至少其中的一是经由至少一开关134连接至电感140,且开关134是用来根据一控制讯号而启闭,藉此,实施者可透过开关134的启闭状态来决定一电感电容共振腔100的电容值,所述电容值再与电感140共同决定共振频率,简言之,透过控制讯号控制开关134,所述共振频率于本实施例中是可调的。
请参阅图7,于本发明的一实施例中,电感电容共振腔100的周围的至少一边或一面设有一金属或吸波材料层700,所述金属或吸波材料层700用来经由一导线710或一内部电路联机(例如一集成电路联机,未示出)电性连接至一稳定电位Vs,藉此降低电磁辐射。本实施例中,所述金属或吸波材料层700属于一集成电路70的重布层(RedistributionLayer)或所述集成电路70的一厚金属层(Ultra Thick Metal layer)(例如所述集成电路70的一最外层金属层),而于本发明的另一实施例中,所述金属或吸波材料层属700与所述重布层或所述厚金属层位于同一层。另外,于本实施例中,所述稳定电位Vs是一直流电位(例如电源供应的高电位Vdd或低电位Vss)、一接地电位(例如系统接地(System Ground)电位或机壳接地(Chassis Ground)电位)或一单位时间内电压变化率小于一默认值的电位。另请参阅图8,于本发明的另一实施例中,电感电容共振腔100的周围设有一保护体(GuardRing)800,且图7的金属或吸波材料层700可与所述保护体800整合在一起,或者保护体800本身即为所述金属或吸波材料层700。
除前述的电感电容共振腔100外,本发明另提出一种制造共振腔100或其等效电路的方法,如图9所示,所述方法的一实施例包含下列步骤:
步骤S910:形成多个共振腔区域,包含:根据一电磁辐射抑制效果决定一第一共振腔区域的面积与一第二共振腔区域的面积;藉由一电感的一第一部分定义所述第一共振腔区域;以及藉由所述电感的一第二部分定义所述第二共振腔区域,其中所述电感的第二部分包含一开口,所述开口的讨论已于先前段落中提及。上述预定共振频率可由实施本发明者依其实作需求决定。本步骤可用来形成图1的多个共振腔区域110或其均等。
步骤S920:形成一交错连接结构,藉此电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域。本步骤可用来形成图1的交错连接结构120与图5的交错连接结构150的任一或其均等。
步骤S930:形成至少一电容于所述多个共振腔区域的至少其中之一内。本步骤可用来形成图1或图6的至少一电容130。
承上所述,本实施例进一步包含下列特征的至少其中之一:第一与第二共振腔区域的面积不相等;第一与第二共振腔区域的形状不对称;所述电磁辐射抑制效果是经由观察、模拟或量测多共振腔区域的面积比例与包含所述些共振腔区域的电感电容共振腔的电磁辐射间的关系来预先确定;第一与第二共振腔区域的面积比例介于20%至80%之间,例如介于40%至60%之间;以及所述电感电容共振腔的制造方法属于一集成电路制程的一部分,亦即所述制造方法所制造的电感电容共振腔是一集成电路的一部分。
由于本领域具有通常知识者能藉由图1至图8及其说明来了解本实施例的细节与变化,更明确地说,前述电感与电容共振腔100的实施例及其从属技术特征均可合理应用于本制造方法的实施例,因此,在不影响本实施例的公开要求与可实施性的前提下,重复与冗余的说明在此予以节略。
请注意,前揭各实施例包含一或多个技术特征,于实施为可能的前提下,本技术领域人士可依本发明的公开内容及自身的需求选择性地实施任一实施例的部分或全部技术特征,或者选择性地实施多个实施例的部分或全部技术特征的组合,藉此增加实施本发明的弹性。
综上所述,本发明的电感电容共振腔及其制造方法能够藉由交错结构及/或面积比例的控制来抑制共振腔自身的电磁辐射;藉由将电容设于共振腔区域内以降低整体电路的布局面积;并能藉由设置金属或吸波材料层来进一步抑制电磁辐射;且可透过成熟、单纯的集成电路制程来实现。简言之,本发明能够在以电感电容共振腔为主体的情形下解决电磁干扰问题,相较于先前技术提供了更周全的解决方案。
虽然本发明的实施例如上所述,然而所述些实施例并非用来限定本发明,本技术领域具有通常知识者可根据本发明的明示或隐含的内容对本发明的技术特征施以变化,凡此种种变化均可能属于本发明所寻求的专利保护范畴,换言之,本发明的专利保护范围须视本说明书的申请专利范围所界定者为准。

Claims (20)

1.一种能抑制自身电磁辐射的电感电容共振腔,包含:
多个共振腔区域,包含:
一第一共振腔区域,其边界是由一电感的一第一部分所定义;
以及
一第二共振腔区域,其边界是由所述电感的一第二部分所定义,且所述电感的所述第二部分包含一开口;
一交错连接结构,用来电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域;以及
至少一电容,设于所述多个共振腔区域的至少其中之一内,
其中所述第一与第二共振腔区域的面积比例介于20%至80%之间。
2.根据权利要求1所述的电感电容共振腔,其中所述第一共振腔区域是一封闭区域,未包含联外接点,所述第二共振腔区域是一开放区域,包含二联外接点,所述第二共振腔区域的面积是指在以最短距离虚拟连接所述二联外接点的情形下所构成的包围面积,并且每个所述二联外接点是指连接所述电感电容共振腔以外的组件的接点。
3.根据权利要求1所述的电感电容共振腔,其中所述第一与第二共振腔区域的面积不相等。
4.根据权利要求1所述的电感电容共振腔,其中所述第一与第二共振腔区域的形状不对称。
5.根据权利要求1所述的电感电容共振腔,其根据一电磁辐射抑制效果来决定所述第一与第二共振腔区域的面积比例。
6.根据权利要求5所述的电感电容共振腔,其中所述电磁辐射抑制效果是经由观察或测量一共振腔区域的面积比例与一电感电容共振腔的电磁辐射间的关系来预先确定。
7.根据权利要求1所述的电感电容共振腔,其中所述第一与第二共振腔区域的面积比例介于40%至60%之间。
8.根据权利要求1所述的电感电容共振腔,其中所述至少一电容包含多个并联的电容单元,所述多个并联的电容单元的至少其中之一是经由至少一开关连接至所述电感,所述至少一开关用来根据一控制讯号而启闭。
9.根据权利要求1所述的电感电容共振腔,其中所述多个共振腔区域进一步包含:
一第三共振腔区域,其边界是由所述电感的一第三部分所定义,
且所述电感电容共振腔进一步包含:
另一交错连接结构,用来电性连接所述电感的所述第三与第一部分,并定义所述第三与第一共振腔区域的分界。
10.根据权利要求9所述的电感电容共振腔,其中所述至少一电容是设于所述第一、第二与第三共振腔区域的至少其中之一内。
11.根据权利要求1所述的电感电容共振腔,其周围的至少一边或一面设有一金属或吸波材料层,所述金属或吸波材料层用来电性连接至一稳定电位。
12.根据权利要求11所述的电感电容共振腔,其中所述金属或吸波材料层属于一集成电路的重布层、所述集成电路的一厚金属层或所述集成电路的一最外层金属层,或所述金属或吸波材料层属与所述重布层、所述厚金属层或所述最外层金属层位于同一层。
13.根据权利要求11所述的电感电容共振腔,其中所述金属或吸波材料层与位于所述电感电容共振腔周围的一保护体整合在一起。
14.根据权利要求1所述的电感电容共振腔,其中所述第一与第二共振腔区域是位于一集成电路的同一层,且所述交错连接结构是所述集成电路中的一跨层结构。
15.根据权利要求1所述的电感电容共振腔,其属于一集成电路。
16.一种制造能抑制自身电磁辐射的电感电容共振腔的方法,包含:
形成多个共振腔区域,包含:
根据一电磁辐射抑制效果决定一第一共振腔区域的面积与一第二共振腔区域的面积
藉由一电感的一第一部分定义所述第一共振腔区域;以及
藉由所述电感的一第二部分定义所述第二共振腔区域,其中所述电感的所述第二部分包含一开口;
形成一交错连接结构,藉此电性连接所述电感的第一与第二部分,并区分所述第一与第二共振腔区域;以及
形成至少一电容于所述多个共振腔区域的至少其中之一内,
其中所述第一与第二共振腔区域的面积比例介于20%至80%之间。
17.根据权利要求16所述的方法,其中所述第一与第二共振腔区域的面积不相等。
18.根据权利要求16所述的方法,其中所述第一与第二共振腔区域的形状不对称。
19.根据权利要求16所述的方法,其中所述电磁辐射抑制效果是经由观察或量测一共振腔区域的面积比例与一电感电容共振腔的电磁辐射间的关系来预先确定。
20.根据权利要求16所述的方法,其中所述第一与第二共振腔区域的面积比例介于40%至60%之间。
CN201410315822.9A 2014-07-03 2014-07-03 能抑制自身电磁辐射的电感电容共振腔及其制造方法 Active CN105321932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410315822.9A CN105321932B (zh) 2014-07-03 2014-07-03 能抑制自身电磁辐射的电感电容共振腔及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410315822.9A CN105321932B (zh) 2014-07-03 2014-07-03 能抑制自身电磁辐射的电感电容共振腔及其制造方法

Publications (2)

Publication Number Publication Date
CN105321932A CN105321932A (zh) 2016-02-10
CN105321932B true CN105321932B (zh) 2018-09-14

Family

ID=55249000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410315822.9A Active CN105321932B (zh) 2014-07-03 2014-07-03 能抑制自身电磁辐射的电感电容共振腔及其制造方法

Country Status (1)

Country Link
CN (1) CN105321932B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838859A (zh) * 2019-11-22 2021-05-25 瑞昱半导体股份有限公司 电感电容振荡器及共模共振腔

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
CN101185146A (zh) * 2005-03-30 2008-05-21 硅实验室公司 磁性差动感应器及相关方法
CN101990690A (zh) * 2008-04-10 2011-03-23 Nxp股份有限公司 8形电感器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233980A1 (de) * 2002-07-25 2004-02-12 Philips Intellectual Property & Standards Gmbh Planarinduktivität
US7418251B2 (en) * 2004-12-23 2008-08-26 Freescale Semiconductor, Inc. Compact radio frequency harmonic filter using integrated passive device technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
CN101185146A (zh) * 2005-03-30 2008-05-21 硅实验室公司 磁性差动感应器及相关方法
CN101990690A (zh) * 2008-04-10 2011-03-23 Nxp股份有限公司 8形电感器

Also Published As

Publication number Publication date
CN105321932A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
TWI524658B (zh) 能抑制自身電磁輻射的電感電容共振腔及其製造方法
US9633940B2 (en) Structure and method for a high-K transformer with capacitive coupling
US10523063B2 (en) Common mode noise compensation in wireless power systems
US8427266B2 (en) Integrated circuit inductor having a patterned ground shield
US9653772B2 (en) Semiconductor resonators with reduced substrate losses
US7906831B2 (en) Semiconductor device with capacitor arrangement electrically coupled to inductor coil
ITVI20100339A1 (it) Struttura di connessione per un circuito integrato con funzione capacitiva
CN104218020B (zh) 接地屏蔽结构及半导体器件
US10026685B2 (en) Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency
CN105321932B (zh) 能抑制自身电磁辐射的电感电容共振腔及其制造方法
CN102938400B (zh) 一种电感结构
US10998873B2 (en) Capacitor unit, integrated capacitor, and resonance unit
US20080245543A1 (en) Monolithic integrated circuit arrangement
CN102956622B (zh) 一种电感结构
JP2017195363A (ja) コモンモードフィルター
CN103839916B (zh) Mom电容
US8462051B2 (en) Chip antenna and antenna apparatus
US10438906B2 (en) Radio frequency (RF) inductive signal coupler and method therefor
US10418939B2 (en) LC resonant clock resource minimization using compensation capacitance
CN109585415A (zh) 一种基于tsv的环式螺旋电感器
CN108962872A (zh) 一种电感的片上实现结构及放置方法
US11239025B2 (en) Inductive device having electromagnetic radiation shielding mechanism and manufacturing method of the same
CN106783798A (zh) 一种毫米波电感结构
CN107204746A (zh) 功率放大器
CN106449593A (zh) 一种硅基片上平面螺旋电感

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant