TW201626569A - 電晶體及形成電晶體之方法 - Google Patents

電晶體及形成電晶體之方法 Download PDF

Info

Publication number
TW201626569A
TW201626569A TW104124968A TW104124968A TW201626569A TW 201626569 A TW201626569 A TW 201626569A TW 104124968 A TW104124968 A TW 104124968A TW 104124968 A TW104124968 A TW 104124968A TW 201626569 A TW201626569 A TW 201626569A
Authority
TW
Taiwan
Prior art keywords
channel
channel material
transistor
region
gate
Prior art date
Application number
TW104124968A
Other languages
English (en)
Other versions
TWI557920B (zh
Inventor
卡摩Ｍ 卡達
高提傑Ｓ 珊得胡
錢德拉 毛利
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201626569A publication Critical patent/TW201626569A/zh
Application granted granted Critical
Publication of TWI557920B publication Critical patent/TWI557920B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds

Abstract

一些實施例包含一種具有一汲極區域及一源極區域之電晶體。一導電閘極係位於該等源極及汲極區域之間。第一通道材料係位於該等閘極及源極區域之間。該第一通道材料係藉由一或多個絕緣材料而與閘極隔開。第二通道材料係位於該第一通道材料與該源極區域之間，且直接接觸該源極區域。第一通道材料及第二通道材料為過渡金屬硫化物。源極及汲極區域中之一者為一電洞儲集器區域，且另一者為一電子儲集器區域。穿隧介電材料可係位於第一通道材料與第二通道材料之間。

Description

電晶體及形成電晶體之方法
本發明係關於電晶體及形成電晶體之方法。
記憶體係積體電路之一種類型，且其在用於儲存資料之電腦系統中使用。記憶體可製造為獨立記憶體胞之一或多個陣列。可使用數位線(亦可指稱為位元線、資料線、感測線或資料/感測線)及存取線(亦可指稱為字線)寫入或讀取記憶體胞。該等數位線可沿陣列之行導電地與記憶體胞互連，該等存取線可沿陣列之列導電地與記憶體胞互連。可通過一數位線及一存取線之組合而單獨定址各記憶體胞。
記憶體胞可為揮發性或非揮發性的。非揮發性記憶體胞可在延長之時間段內(包含當電腦關閉時)儲存資料。在諸多情況中，揮發性記憶體散逸且因此需要每秒數次地復新/再寫入。無論如何，記憶體胞經組態以在至少兩種不同可選擇狀態中留存或儲存記憶體。在一二進制系統中，該等狀態被視為一「0」或一「1」。在其他系統中，至少一些獨立記憶體胞可經組態以儲存兩個以上位階或狀態之資訊。
一場效電晶體係可用於一記憶體胞中之電子組件之一種類型。此等電晶體包括一對導電源極/汲極區域，其具有位於其間之一半導體通道區域。一導電閘極相鄰於通道區域且藉由一薄閘極絕緣體與該通道區域分離。將一適合電壓施加至閘極允許電流從源極/汲極區域之一者流動通過通道區域至另一者。當從閘極移除電壓時，防止大部 分電流流動通過通道區域。電晶體可在諸多類型之記憶體中使用。電晶體亦可併入至積體電路而非記憶體中。
10‧‧‧電晶體
10a‧‧‧電晶體
12‧‧‧基座
14‧‧‧汲極區域/電子儲集器汲極區域材料
16‧‧‧源極區域
18‧‧‧導電閘極材料
20‧‧‧絕緣材料
20a‧‧‧絕緣材料
20b‧‧‧第二絕緣材料
21‧‧‧底部區域
22‧‧‧頂部區域
23‧‧‧側壁區域
24‧‧‧第一通道材料
25‧‧‧頂部區域
26‧‧‧穿隧介電材料
28‧‧‧第二通道材料
30‧‧‧絕緣材料
32‧‧‧帶隙圖式
34‧‧‧帶隙圖式
35‧‧‧箭頭
38‧‧‧互連材料
50‧‧‧建構
52‧‧‧堆疊
54‧‧‧數位線材料
56‧‧‧支柱
58‧‧‧間隙
60‧‧‧底座
62‧‧‧絕緣材料
63‧‧‧平坦化表面
64‧‧‧堆疊
66‧‧‧開口
68‧‧‧絕緣材料
70a至70c‧‧‧電晶體
74a至74c‧‧‧電路
80‧‧‧位階(或層)
80a至80c‧‧‧位階
Ec1‧‧‧帶邊緣
Ec2‧‧‧帶邊緣
Ev1‧‧‧帶邊緣
Ev2‧‧‧帶邊緣
圖1係一實例實施例電晶體之一圖解橫截面視圖。
圖2係描繪圖1之電晶體之操作狀態之一帶隙圖式。
圖3係另一實例實施例電晶體之一圖解橫截面視圖。
圖4至圖14係可用於製造包括實例實施例電晶體之積體電路之實例實施例處理階段之圖解橫截面視圖。
圖15係堆疊積體電路之多位階之配置之一實例實施例之一圖解橫截面視圖。
電晶體之一種類型係一所謂的穿隧場效電晶體(穿隧FET)。此電晶體可使用其中半導體材料之一價帶中之一電子穿過一帶隙至一導帶之帶至帶的穿隧。穿隧FET在一「關閉」狀態中有利地具有零或至少十分低的電流。然而，在習知穿隧FET組態中遇到之一困難係在「打開」狀態中可存在低電流流動，且據此裝置可係運作緩慢的。在一些實施例中，描述之新穿隧FET維持「關閉」狀態之有利特性，且在「打開」狀態中具有改良之電流流動。參考圖1至圖15來描述特定實例實施例。
參考圖1，一實例實施例電晶體10經繪示為由一基座12支撐。
基座12可包括任何適合之支撐材料。例如，在一些實施例中，基座12可包括一半導體材料上之一絕緣層；且該半導體材料可包括或(大體上)由單晶矽組成。在一些實施例中，基座12可被視為包括一半導體基板。術語「半導體基板」意謂任何建構，其包括半導體材料，包含(但不限制於)塊體半導體材料(諸如一半導體晶圓(單獨或包括其他材料之總成)及半導體材料層(單獨或包括其他材料之總成))。術語 「基板」係指任何支撐結構，包含(但不限制於)以上描述之半導體基板。在一些實施例中，基座12可對應於除一半導體基板外之一些東西。在一些實施例中，基座12可包括經電耦合至電晶體10之一導電材料(例如，數位線材料)。
電晶體10包含具有n型性能(即，一電子儲集器)之一汲極區域14及具有p型性能(即，一電洞儲集器)之一源極區域16。源極及汲極區域可包括任何適合之組合物。例如，在一些實施例中，源極及汲極區域可包括導電摻雜之矽。在其他實施例中，源極及汲極區域之一或兩者可包括具有適合用作為一電子儲集器或一電洞儲集器之特性的金屬。在一些實施例中，汲極區域14可指稱為一電子儲集器區域，且源極區域16可指稱為一電洞儲集器區域。
電晶體包括由絕緣材料20環繞之一導電閘極材料18。
閘極材料18可包括任何適合之組合物或組合物之組合；且在一些實施例中，閘極材料18可包括或(大體上)由各種金屬(例如，鎢、鈦等等)、含有金屬之組合物(例如，金屬氮化物、金屬碳化物、金屬矽化物等等)，及導電摻雜之半導體材料(例如，導電摻雜之矽、導電摻雜之鍺等等)之一或多者組成。在一些實例實施例中，閘極材料可包括金屬(例如，鈦、鎢等等)及/或金屬氮化物(例如，氮化鈦、氮化鎢等等)。
絕緣材料20在一些實施例中可指稱為閘極介電質，且可包括任何適合之組合物或組合物之組合。例如，絕緣材料20可包括或(大體上)由二氧化矽組成。
絕緣材料20可被視為包括諸多區域；且特定言之，絕緣材料20可被視為包括閘極18之下之一底部區域21、閘極之上之一頂部區域22及沿閘極之側壁之側壁區域23。在所展示之實施例中，區域21至23之所有者係彼此相同之一組合物。在其他實施例中，區域21至23之一或 多者可包括不同於區域21至23之另一者之一組合物。在一些實施例中，區域21可指稱為一底部絕緣材料，區域22為一頂部絕緣材料，且區域23為側壁絕緣材料。
底部絕緣材料21在所展示之實施例中直接接觸汲極區域14及導電閘極18兩者。
一通道材料24沿側壁絕緣區域23延伸越過頂部絕緣區域22，且直接接觸汲極區域14之一頂部。通道材料24可包括任何適合之組合物或組合物之組合；且在一些實施例中，通道材料24可包括或(大體上)由過渡金屬硫化物組成。在一些實施例中，過渡金屬硫化物可(例如)包括或(大體上)由過渡金屬雙硫化物(例如，MoS2、WS2、InS2、InSe2、MoSe2、WSe2等等)及/或過渡金屬三硫化物(例如，MoS3、WS3、InS3、InSe3、MoSe3、WSe3等等)組成。
在一些實施例中，閘極18之上之通道材料24之一區域可指稱為通道材料24之一頂部區域25。
穿隧介電材料26位於通道材料24之頂部區域25上。穿隧介電材料可包括任何適合之組合物或組合物之組合。例如，穿隧介電材料26可包括或(大體上)由一或多個氧化物(例如，氧化鋁、二氧化鉿、氧化鋯、二氧化矽等等)組成。
一通道材料28位於穿隧介電材料26上。在一些實施例中，通道材料24及28可分別指稱為第一通道材料及第二通道材料。通道材料28可包括相對於通道材料24之以上描述之任何組合物。在一些實施例中，第一通道材料及第二通道材料係相對於彼此之不同組合物。例如，第一通道材料24可包括一硫化物(例如二硫化鉬)且第二通道材料可包括一硒化物(例如硒化鎢)。電洞儲集器材料16直接抵於第二通道材料28。在一些實施例中，材料28自身可充當為一電洞儲集器。
第一通道材料24及第二通道材料28可係十分薄的，且在一些實 施例中可具有小於10nm之厚度，或甚至小於5nm之厚度。例如，在一些實例實施例中，第一通道材料及第二通道材料可具有從約一單層至約七單層之一範圍內之厚度。第一通道材料24及第二通道材料28可具有彼此大約相同之厚度，或可具有相對於彼此之不同厚度。
絕緣材料30沿著電晶體10之側壁。此絕緣材料可包括任何適合之組合物或組合物之組合；且在一些實施例中可包括或(大體上)由氮化矽及二氧化矽之一或兩者組成。
圖2展示分別在一「關閉」狀態及一「打開」狀態中之電晶體10之帶隙圖式32及34。將第一通道材料24之導帶及價帶邊緣分別標記為Ec1及Ev1；且將第二通道材料28之導帶及價帶分別標記為Ec2及Ev2。Ec1、Ev1、Ec2及Ev2代表帶邊緣；Ec之上且Ev之下存在一連續帶，且Ec與Ev之間無狀態。顯而易見，在「關閉」狀態中不存在可穿隧至其中之狀態，但在「打開」狀態中可存在層間穿隧(如由箭頭35所指示)。
圖3繪示另一實例實施例電晶體10a。電晶體10a類似於圖1之電晶體10，除了電晶體10a之第一通道材料24不延伸至直接與汲極區域14接觸。相反地，互連材料38在通道材料24與汲極區域14之間延伸。在一些實施例中，互連材料可為未經摻雜(即，具有其中不超過1x1014原子/cm3之導電增強雜質)之半導體材料(例如，矽及/或鍺)。
互連材料38直接接觸汲極區域14及第一通道材料24兩者，且可在電晶體之「打開」狀態中充當第一通道材料24與汲極區域14之間之一導電路徑。
在一些實施例中，圖3之所繪示之電晶體10a可被視為屬於包括半導體材料之一互連38之一電晶體或包括通道材料24之一互連38之一電晶體(例如，圖1之電晶體10)。
可利用任何適合之處理來形成圖1及圖3之實例實施例電晶體。 參考圖4至圖14描述實例處理。
參考圖4，一建構50經展示為包括基座12及基座上之一堆疊52。該堆疊包含一數位線材料54、一電子儲集器汲極區域材料14、絕緣材料20a及導電閘極材料18。絕緣材料20a可指稱為一第一絕緣材料。儘管數位線材料54經展示為與基座12分離，但在其他實施例中，基座可包括該數位線材料(例如，若基座12包括矽，且數位線材料為摻雜矽之一區域)。
參考圖5，第一絕緣材料20a及閘極材料18經圖案化至由間隙58彼此隔開之支柱56中。此圖案化可包括任何適合之處理。例如，一遮罩(圖中未展示)可經形成於堆疊52之上以界定支柱之位置，且隨後可實施蝕刻以形成間隙58。接著，遮罩可經移除以離開圖5之所繪示之建構。
參考圖6，沿支柱56之頂部及側壁形成第二絕緣材料20b。可使用任何適合之處理來形成第二絕緣材料且將其圖案化。例如，第二絕緣材料可經沈積，且隨後可使用遮罩及蝕刻來將材料20b從間隙58內移除，而非使得材料仍沿著支柱18之頂部及側壁。絕緣材料20b可包括與絕緣材料20a相同之一組合物(例如，兩者可包括或(大體上)由二氧化矽組成)或可包括與絕緣材料20a不同之一組合物(例如，材料20b可包括不同於材料20a之一氧化物)。
參考圖7，在通過汲極區域材料14之一蝕刻期間，支柱56係用作為一遮罩。此將汲極區域材料圖案化至支柱下之底座60內。
參考圖8，互連材料38經形成於支柱上及支柱之間。該互連材料在一些實施例中可包括未經摻雜之半導體材料，或可在其他實施例中包括通道材料(例如，可包括與圖1之通道材料24相同之一材料)。互連材料可在任何合適之處理階段中經圖案化，使得電晶體之互連件沿一普通字線彼此分離(其中字線延伸至相對於圖8之橫截面視圖的頁面 中且延伸出此頁面)。
參考圖9，絕緣材料30經形成於互連材料38之上。
參考圖10，將材料38及30從材料20b之一頂部表面上移除(例如，使用化學機械拋光或其他平坦化)，且將材料38及30從間隙58內之區域中移除(例如，使用當保護支柱56及沿著支柱之側壁之材料38及30之區域時實施之一蝕刻及一遮罩)。圖10之建構具有沿支柱56及底座60之側壁形成之互連材料38，且具有仍留於支柱與底座之間之數位線54之區域上之間隙58。
參考圖11，絕緣材料62形成於間隙58內以填充該等間隙；且一平坦化表面63形成為遍及材料20b、38、30及62。絕緣材料62在一些實施例中可包括與材料30相同之一組合物，或可包括不同於材料30之一組合物。例如，在一些實施例中，材料30及62之一者可包括氮化矽且另一者可包括二氧化矽。在其他實施例中，材料30及62兩者可包括氮化矽，或材料30及62兩者可包括二氧化矽。
在一些實施例中，材料62指稱為一第三絕緣材料以與材料20a及20b區分開。在一些實施例中，材料30可指稱為第三絕緣材料，且材料62可指稱為一第四絕緣材料。
參考圖12，一堆疊64形成於平坦化表面63之上。堆疊包括第一通道材料24、穿隧介電材料26、第二通道材料28、及電洞儲集器源極區域材料16。
參考圖13，開口66經形成通過堆疊64至絕緣材料62。可利用任何適合之處理形成此等開口。例如，可使用一經圖案化之遮罩來界定開口之位置，其後接著使用一或多個蝕刻來形成該等開口。接著，該遮罩可經移除以離開圖13之建構。
參考圖14，開口66經填充具有絕緣材料68。材料68可包括任何適合之組合物或組合物之組合；且在一些實施例中可包括與材料30及 62之一或兩者相同之一組合物，或可包括相對於材料30及62之一或兩者之一不同組合物。在一些實施例中，材料68可包括或(大體上)由二氧化矽及氮化矽之一或兩者組成。在一些實施例中，材料68可指稱為一第四絕緣材料或一第五絕緣材料。
圖14之建構包括複數個電晶體70a至70c。此等電晶體可代表大量形成為一陣列之電晶體。數位線54可代表沿陣列之行延伸之大量數位線，且閘極材料18可併入至沿陣列之列延伸之字線(延伸至相對於圖14之橫截面之頁面中且延伸出該頁面)內。
電晶體之源極區域16展示為連接至電路74a至74c。在一些實施例中，電晶體用於一記憶體陣列且電路74a至74c對應於DRAM裝置之電荷儲存裝置(例如電容器)，或對應於記憶體胞(例如，相變記憶體胞、導電橋接RAM胞、其他類型之RRAM胞、磁性RAM胞等等)。
圖14之建構之一優勢係其可易於經堆疊以形成三維架構。例如，圖14之建構展示為對應於積體電路之一位階(或層)80。圖15展示多位階80a至80c在一積體電路架構中可堆疊於彼此之頂上。該等位階彼此隔開以圖解繪示在位階80a至80c之間存在其他電路(包含其他位階或層)。
儘管區域14及16在以上之實例中分別繪示為一電子儲集器區域及一電洞儲集器區域；在其他實例實施例中，區域14及16之各自角色可經反轉使得區域14為電洞儲集器區域且區域16為電子儲集器區域。在此等情況中，材料24及28之組合物可經反轉或否則相對於特定實例(相對於圖1至圖14所描述)而改變。
在一些實施例中，穿隧介電質26可保存地十分薄(例如，可具有小於或等於10單層之一厚度)，或甚至可省略。
以上討論之結構及裝置可併入至電子系統中。此等電子系統可用於(例如)記憶體模組、裝置驅動器、電力模組、通信數據機、處理 器模組及專用模組中，且可包含多層、多晶片模組。電子系統可為一廣泛範圍之系統中之任何者，諸如(例如)鐘、電視、行動電話、個人電腦、汽車、工業控制系統、飛機等等。
若無另外說明，可利用任何適合之已知或待開發之方法形成本文描述之各種材料、物質、組合物等等，該等方法包含(例如)原子層沈積(AID)、化學氣相沈積(CVD)、物理氣相沈積(PVD)等等。
術語「介電」及「電絕緣」兩者皆用於描述具有電絕緣性質之材料。兩個術語在本發明中被視為同義詞。在一些情況中使用術語「介電」及在其他情況中使用術語「電絕緣」係為了在本發明中提供語言變體以簡化隨附申請專利範圍內之先前基礎，且不用於指示任何明顯化學或電差異。
圖式中之各種實施例之特定定向僅供繪示，且實施例可相對於一些應用中展示之定向而旋轉。本文提供之描述及隨附申請專利範圍屬於具有各種特徵之間之描述之關係之任何結構，無論該等結構係在圖式之特定定向中或相對於此定向而旋轉。
隨附繪示之橫截面視圖僅展示橫截面之平面內之特徵，且不展示橫截面之平面後之材料以簡化圖式。
當一結構在上文中指稱為在另一結構「上」或「抵於」另一結構時，其可直接位於其他結構上或可存在中介結構。相反地，當一結構指稱為「直接在另一結構上」或「直接抵於」另一結構時，不存在中介結構。當一結構指稱為「連接」或「耦合」至另一結構時，其可直接連接至或耦合至其他結構，或可存在中介結構。相反地，當一結構指稱為「直接連接」或「直接耦合」至另一結構時，不存在中介結構。
一些實施例包含一電晶體，其包括一汲極區域及一源極區域。一導電閘極位於該等源極及汲極區域之間。第一通道材料位於閘極與 源極區域之間。第一通道材料藉由一或多個絕緣材料與閘極隔開。第二通道材料位於第一通道材料與源極區域之間，且直接接觸該源極區域。第一通道材料及第二通道材料為過渡金屬硫化物。源極及汲極區域之一者為一電洞儲集器區域且另一者為一電子儲集器區域。
一些實施例包含一電晶體，其包括一電子儲集器汲極區域、汲極區域之上之一導電閘極、閘極與汲極區域之間之底部絕緣材料、閘極之上之頂部絕緣材料及沿閘極之側壁從閘極之一頂部延伸至閘極之一底部之側壁絕緣材料。第一通道材料沿側壁絕緣材料延伸越過頂部絕緣材料，且直接接觸汲極區域。閘極之上之第一通道材料之一區域為第一通道材料之一頂部區域。穿隧介電材料位於第一通道材料之頂部區域上。第二通道材料位於穿隧介電材料之上。一電洞儲集器源極區域直接抵於第二通道材料。第一通道材料及第二通道材料為過渡金屬硫化物。
一些實施例包含一種形成電晶體之方法。形成一堆疊，其包括以昇序排列之數位線材料、汲極區域材料、第一絕緣材料及閘極材料。將第一絕緣材料及閘極材料圖案化至支柱，且沿支柱之頂部及側壁形成第二絕緣材料。形成第二絕緣材料之後，在通過汲極區域材料之一蝕刻期間，該等支柱用作為一遮罩。該蝕刻將汲極區域材料形成至支柱之下之底座內。沿支柱及底座之側壁形成互連材料，且間隙留於支柱與底座之間之數位線材料之區域上。該等間隙填充有第三絕緣材料。遍及第二絕緣材料、互連材料及第三絕緣材料之一頂部表面係經平坦化的。一堆疊形成於該平坦化頂部表面上。堆疊包括(以昇序排列)第一通道材料、穿隧介電材料、第二通道材料及源極區域材料。開口經形成通過該堆疊至第三絕緣材料。該等開口填充有第四絕緣材料。
10‧‧‧電晶體
12‧‧‧基座
14‧‧‧汲極區域
16‧‧‧源極區域
18‧‧‧導電閘極材料
20‧‧‧絕緣材料
21‧‧‧底部區域
22‧‧‧頂部區域
23‧‧‧側壁區域
24‧‧‧第一通道材料
25‧‧‧頂部區域
26‧‧‧穿隧介電材料
28‧‧‧第二通道材料
30‧‧‧絕緣材料

Claims (35)

  1. 一種電晶體，其包括：一源極區域及一汲極區域；該等源極及汲極區域中之一者為一電洞儲集器區域，且另一者為一電子儲集器區域；一導電閘極，其位於該等源極及汲極區域之間；第一通道材料，其位於該等閘極及源極區域之間；該第一通道材料係藉由一或多個絕緣材料而與該閘極隔開；第二通道材料，其位於該第一通道材料與該源極區域之間，且直接接觸該源極區域；及其中該第一通道材料及該第二通道材料為過渡金屬硫化物。
  2. 如請求項1之電晶體，其中該等源極及汲極區域分別為該電洞儲集器區域及該電子儲集器區域。
  3. 如請求項1之電晶體，其中該等源極及汲極區域分別為該電子儲集器區域及該電洞儲集器區域。
  4. 如請求項1之電晶體，進一步包括該第一通道材料與該第二通道材料之間之穿隧介電材料。
  5. 如請求項4之電晶體，其中該穿隧介電材料具有小於或等於10單層之一厚度。
  6. 如請求項4之電晶體，其中該穿隧介電材料具有大於10單層之一厚度。
  7. 如請求項1之電晶體，其中該第一通道材料直接接觸該汲極區域。
  8. 如請求項1之電晶體，其中該第一通道材料不直接接觸該汲極區域。
  9. 如請求項8之電晶體，其中半導體材料在該第一通道材料與該汲 極區域之間延伸；且直接接觸該第一通道材料及該汲極區域兩者。
  10. 如請求項9之電晶體，其中該半導體材料包括矽。
  11. 如請求項1之電晶體，其中該第一通道材料及該第二通道材料具有從1單層至約7單層之一範圍內之厚度。
  12. 如請求項1之電晶體，其中該第一通道材料及該第二通道材料為過渡金屬雙硫化物及/或過渡金屬三硫化物。
  13. 如請求項1之電晶體，其中該第一通道材料及該第二通道材料為相對於彼此不同的組合物。
  14. 如請求項13之電晶體，其中該第一通道材料及該第二通道材料之一者包括一硫化物，且另一者包括一硒化物。
  15. 如請求項13之電晶體，其中該第一通道材料及該第二通道材料之一者包括二硫化鉬，且另一者包括硒化鎢。
  16. 一種電晶體，其包括：一電子儲集器汲極區域；一導電閘極，其位於該汲極區域之上；底部絕緣材料，其位於該閘極與該汲極區域之間；頂部絕緣材料，其位於該閘極之上；及側壁絕緣材料，其沿該閘極之側壁從該閘極之一頂部延伸至該閘極之一底部；第一通道材料，其沿該側壁絕緣材料延伸越過該頂部絕緣材料，且直接接觸該汲極區域；位於該閘極之上之該第一通道材料之一區域係該第一通道材料之一頂部區域；穿隧介電材料，其位於該第一通道材料之該頂部區域上；第二通道材料，其位於該穿隧介電材料之上；一電洞儲集器源極區域直接抵於該第二通道材料；及其中該第一通道材料及該第二通道材料為過渡金屬硫化物。
  17. 如請求項16之電晶體，其中該第一通道材料及該第二通道材料為過渡金屬雙硫化物及/或過渡金屬三硫化物。
  18. 如請求項16之電晶體，其中該第一通道材料及該第二通道材料為相對於彼此不同的組合物。
  19. 如請求項18之電晶體，其中該第一通道材料包括一硫化物，且該第二通道材料包括一硒化物。
  20. 如請求項18之電晶體，其中該第一通道材料包括二硫化鉬，且該第二通道材料包括硒化鎢。
  21. 如請求項16之電晶體，其中該底部絕緣材料、頂部絕緣材料及側壁絕緣材料為彼此相同之一組合物。
  22. 如請求項16之電晶體，其中該底部絕緣材料為不同於該頂部絕緣材料及側壁絕緣材料之一組合物。
  23. 如請求項16之電晶體，其中該穿隧介電材料包括一氧化物。
  24. 如請求項16之電晶體，其中該穿隧介電材料包括氧化鋁、二氧化鉿、氧化鋯及二氧化矽中之一或多者。
  25. 一種形成電晶體之方法，其包括：形成一堆疊，其包括以一昇序排列之數位線材料、汲極區域材料、第一絕緣材料及閘極材料；將該第一絕緣材料及閘極材料圖案化至支柱，且沿該等支柱之頂部及側壁形成第二絕緣材料；形成該第二絕緣材料之後，在通過該汲極區域材料之一蝕刻期間，將該等支柱用作為一遮罩，該蝕刻將該汲極區域材料形成至該等支柱之下的底座內；沿該等支柱及底座之側壁形成互連材料，且將間隙留於該等支柱與底座之間之該數位線材料的區域上；利用第三絕緣材料填充該等間隙，且使得遍及該第二絕緣材 料、互連材料及第三絕緣材料之一頂部表面經平坦化；在該平坦化頂部表面上形成一堆疊；該堆疊包括以昇序排列之第一通道材料、穿隧介電材料、第二通道材料及源極區域材料；形成開口通過該堆疊至該第三絕緣材料；及用第四絕緣材料來填充該等開口。
  26. 如請求項25之方法，其中該汲極區域材料為n型摻雜矽，且該源極區域材料為p型摻雜矽。
  27. 如請求項25之方法，其中該第一通道材料及該第二通道材料為過渡金屬硫化物。
  28. 如請求項25之方法，其中該互連材料為相同於該第一通道材料之一組合物。
  29. 如請求項25之方法，其中該互連材料為不同於該第一通道材料之一組合物。
  30. 如請求項29之方法，其中該互連材料包括未經摻雜之半導體材料。
  31. 如請求項29之方法，其中該互連材料包括未經摻雜之矽。
  32. 如請求項25之方法，其中該第一通道材料及該第二通道材料為過渡金屬雙硫化物及/或過渡金屬三硫化物。
  33. 如請求項25之方法，其中該第一通道材料及該第二通道材料為相對於彼此不同的組合物。
  34. 如請求項33之方法，其中該第一通道材料包括一硫化物，且該第二通道材料包括一硒化物。
  35. 如請求項33之方法，其中該第一通道材料包括二硫化鉬，且該第二通道材料包括硒化鎢。
TW104124968A 2014-10-16 2015-07-31 電晶體及形成電晶體之方法 TWI557920B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/516,396 US9276092B1 (en) 2014-10-16 2014-10-16 Transistors and methods of forming transistors

Publications (2)

Publication Number Publication Date
TW201626569A true TW201626569A (zh) 2016-07-16
TWI557920B TWI557920B (zh) 2016-11-11

Family

ID=55360065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124968A TWI557920B (zh) 2014-10-16 2015-07-31 電晶體及形成電晶體之方法

Country Status (4)

Country Link
US (4) US9276092B1 (zh)
CN (1) CN106796957B (zh)
TW (1) TWI557920B (zh)
WO (1) WO2016060718A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627301B (zh) * 2017-02-17 2018-06-21 國立清華大學 製備金屬硫屬化物垂直異質接面的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
KR102237826B1 (ko) 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) * 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US9978772B1 (en) * 2017-03-14 2018-05-22 Micron Technology, Inc. Memory cells and integrated structures
KR102334380B1 (ko) 2017-09-04 2021-12-02 삼성전자 주식회사 2차원 물질을 포함하는 소자의 제조 방법
US20200144293A1 (en) * 2017-09-12 2020-05-07 Intel Corporation Ferroelectric field effect transistors (fefets) having ambipolar channels
US10347639B1 (en) * 2018-04-19 2019-07-09 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
CN112005382A (zh) * 2018-04-27 2020-11-27 慧与发展有限责任合伙企业 用于忆阻器阵列接口的竖直jfet器件
US10748931B2 (en) * 2018-05-08 2020-08-18 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs
US10566334B2 (en) * 2018-05-11 2020-02-18 Micron Technology, Inc. Methods used in forming integrated circuitry including forming first, second, and third contact openings
US11653487B2 (en) * 2018-06-20 2023-05-16 Intel Corporation 4F2 DRAM cell using vertical thin film transistor
US11450740B2 (en) * 2018-08-10 2022-09-20 Micron Technology, Inc. Integrated memory comprising gated regions between charge-storage devices and access devices
CN110828564B (zh) * 2018-08-13 2022-04-08 香港科技大学 具有半导体性栅极的场效应晶体管
US11527656B2 (en) * 2018-09-25 2022-12-13 Intel Corporation Contact electrodes for vertical thin-film transistors
US11417770B2 (en) * 2018-09-26 2022-08-16 Intel Corporation Vertical thin-film transistors between metal layers
EP3857605A4 (en) * 2018-10-09 2022-09-14 Micron Technology, Inc. HETEROGENOUS CHANNEL TRANSISTORS AND RELATED DEVICES, ELECTRONIC SYSTEMS AND METHODS
US10629732B1 (en) * 2018-10-09 2020-04-21 Micron Technology, Inc. Elevationally-extending transistors, devices comprising elevationally-extending transistors, and methods of forming a device comprising elevationally-extending transistors
US10615288B1 (en) 2018-10-24 2020-04-07 International Business Machines Corporation Integration scheme for non-volatile memory on gate-all-around structure
US10804274B2 (en) 2019-02-27 2020-10-13 International Business Machines Corporation Co-integration of non-volatile memory on gate-all-around field effect transistor
CN110335819B (zh) * 2019-06-25 2021-04-30 杭州电子科技大学 一种二维过渡金属硫族化合物能谷极化特性的调控方法
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11777036B2 (en) 2020-08-27 2023-10-03 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
KR20220107577A (ko) * 2021-01-25 2022-08-02 삼성전자주식회사 기판 상에 이차원 물질층을 패터닝하는 방법 및 반도체 소자의 제조 방법
DE102021206526A1 (de) 2021-06-24 2022-12-29 Martin-Luther-Universität Halle-Wittenberg, Körperschaft des öffentlichen Rechts Tunneldiode mit negativem differentiellen Widerstand und Verfahren zur Herstellung
US11839071B2 (en) * 2021-07-22 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Vertical access transistors and methods for forming the same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
US6674109B1 (en) 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
JP2002323568A (ja) 2001-04-25 2002-11-08 Japan Nuclear Cycle Development Inst States Of Projects 放射性ダストモニタ
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
AU2003221212A1 (en) 2002-03-26 2003-10-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7297602B2 (en) 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US8154002B2 (en) 2004-12-06 2012-04-10 President And Fellows Of Harvard College Nanoscale wire-based data storage
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US7982252B2 (en) 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
US8198160B2 (en) 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
JP2013038336A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8273654B1 (en) * 2011-09-29 2012-09-25 Eastman Kodak Company Producing a vertical transistor including reentrant profile
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8796085B2 (en) 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
KR101922115B1 (ko) * 2012-12-27 2018-11-26 삼성전자주식회사 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9276092B1 (en) * 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627301B (zh) * 2017-02-17 2018-06-21 國立清華大學 製備金屬硫屬化物垂直異質接面的方法

Also Published As

Publication number Publication date
US10388864B2 (en) 2019-08-20
US9559194B2 (en) 2017-01-31
US20160155829A1 (en) 2016-06-02
US9276092B1 (en) 2016-03-01
CN106796957A (zh) 2017-05-31
US9773976B2 (en) 2017-09-26
CN106796957B (zh) 2020-07-10
WO2016060718A1 (en) 2016-04-21
US20170104155A1 (en) 2017-04-13
TWI557920B (zh) 2016-11-11
US20170373247A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
TWI557920B (zh) 電晶體及形成電晶體之方法
US9450024B2 (en) Field effect transistor constructions and memory arrays
US10297612B2 (en) Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9076686B1 (en) Field effect transistor constructions and memory arrays
WO2019046629A1 (en) SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
US11908913B2 (en) Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices
US11843055B2 (en) Semiconductor devices comprising transistors having increased threshold voltage and related methods and systems
US11980108B2 (en) Protective sealant for chalcogenide material and methods for forming the same