TWI627301B - 製備金屬硫屬化物垂直異質接面的方法 - Google Patents

製備金屬硫屬化物垂直異質接面的方法 Download PDF

Info

Publication number
TWI627301B
TWI627301B TW106105339A TW106105339A TWI627301B TW I627301 B TWI627301 B TW I627301B TW 106105339 A TW106105339 A TW 106105339A TW 106105339 A TW106105339 A TW 106105339A TW I627301 B TWI627301 B TW I627301B
Authority
TW
Taiwan
Prior art keywords
metal
chalcogenide
preparing
metal chalcogenide
equal
Prior art date
Application number
TW106105339A
Other languages
English (en)
Other versions
TW201831719A (zh
Inventor
梁正宏
蔡勖升
溫偉源
Original Assignee
國立清華大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立清華大學 filed Critical 國立清華大學
Priority to TW106105339A priority Critical patent/TWI627301B/zh
Priority to US15/620,840 priority patent/US9899214B1/en
Application granted granted Critical
Publication of TWI627301B publication Critical patent/TWI627301B/zh
Publication of TW201831719A publication Critical patent/TW201831719A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種製備金屬硫屬化物垂直異質接面的方法，包含提供複層材料、進行離子佈植步驟以及進行退火步驟。複層材料包含載板與金屬層，載板包含第一金屬元素之氧化物，金屬層包含第二金屬元素，且金屬層覆蓋載板而形成介面。進行離子佈植步驟使硫屬離子源由鄰近金屬層之一側射入複層材料，而將硫屬離子佈植於複層材料之深度區域，且深度區域包含前述介面。進行退火步驟係於介面兩側分別形成第一金屬硫屬化物與第二金屬硫屬化物。藉此，本發明製程簡單，可直接將金屬硫屬化物製作於基材上，並可大尺度合成金屬硫屬化物，有助於廣泛應用。

Description

製備金屬硫屬化物垂直異質接面的方法
本發明係有關於一種製備金屬硫屬化物垂直異質接面的方法，特別是有關於一種可直接在基材形成金屬硫屬化物垂直異質接面的方法。
半導體產業不斷的藉由縮小電晶體尺度來提升元件效能，然而日益縮小的元件在製程技術與元件操作上勢必面臨瓶頸，業界已經開始尋求替代材料並且引進新的元件設計概念，其中僅有原子層厚度的二維層狀半導體材料在近年來備受矚目，例如二維材料的先驅-石墨烯(Graphene)。然而，石墨烯具有成本較高與製造不易等問題，難以大規模地應用於產業上。
繼石墨烯之後，金屬硫屬化物(Metal chalcogenide)由於其具有適當大小之能隙而極具潛力成為下一世代電子與光電產業的重要材料。此外，二維層狀材料的另一特色是可以自由堆疊不同材料，形成新的層狀垂直異質結構(Vertical heterostructures)，其電學、光學及傳 輸特性可以因選擇的材料及堆疊形式而改變，成為量身訂作的人造材料，亦是目前物理及材料界研究的重要領域之一。
進一步來說，為了符合元件製作需求，目前較成熟之合成金屬硫屬化物及其異質接面的方法可以如人工撕貼、機械力剝離(Mechanical exfoliation)與化學沈積法(chemical vapor deposition)。然而，利用人工撕貼的方式將兩種材料堆疊在一起，但介面雜質很可能會影響兩層材料之間的耦合效應。以機械力剝離特定金屬硫屬化物塊材來取得的金屬硫屬化物薄膜雖然品質高，但其面積破碎且形狀不規則以致於無法應用於大量元件製作。以化學沈積法使用特定反應前驅物於二氧化矽覆蓋矽基板沈積形成金屬硫屬化物薄膜會因為二氧化矽在沉積過程中受到嚴重腐蝕而導致絕緣效果不佳，故複雜難以掌控的轉移製程仍無法避免，也無法應用於連續的大面積薄膜。
由此可知，如何以低成本、簡單且可廣泛應用於後續製程為前提發展出合適之製備金屬硫屬化物垂直異質接面的方法，實乃後續研究發展的目標。
有鑒於此，本發明提供一種製備金屬硫屬化物垂直異質接面的方法，可簡單且直接地將金屬硫屬化物製作於基材上而免除轉移製程。再者，本發明可大尺度合成金屬硫屬化物，有助於廣泛應用。
前述製備金屬硫屬化物垂直異質接面的方法， 包含提供一複層材料、進行一離子佈植步驟以及進行一退火步驟。在提供複層材料中，前述複層材料包含一載板以及一金屬層，其中金屬層覆蓋載板而形成一介面，且載板包含一第一金屬元素之氧化物，金屬層包含一第二金屬元素。在進行離子佈植步驟中，其係使一硫屬離子源由鄰近金屬層之一側射入複層材料，而將複數個硫屬離子佈植於複層材料之一深度區域，且前述深度區域包含前述介面。在進行退火步驟中，其係用以於介面兩側分別形成一第一金屬硫屬化物與一第二金屬硫屬化物。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中前述深度區域包含介面兩側各10nm之範圍。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中進行退火步驟可使載板鄰近介面之一部分轉變成第一金屬硫屬化物，並使金屬層鄰近介面之一部分轉變成第二金屬硫屬化物。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中硫屬離子可為硫離子(Sulfide ion)、硒離子(Selenium ions)或碲離子(Tellurium ions)。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中前述載板可為氧化鋁(Aluminium oxide)載板、石英(Quartz)載板、氧化鎂(Magnesium oxide)載板、氧化鋅(Zinc Oxide)載板或氧化鈦(Titanium dioxide)載板。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中前述第二金屬元素可為鉬(Molybdenum)、鎢 (Tungsten)、鉑(Platinum)、鈦(Titanium)、錫(Tin)或鉿(Hafnium)。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中前述金屬層之一厚度可大於或等於20nm且小於或等於40nm。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中於進行離子佈植步驟中前述硫屬離子源之一佈植加速能量可大於或等於30keV且小於或等於150keV。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中於進行離子佈植步驟中前述硫屬離子源之一佈植劑量係大於或等於1E16ions/cm2且小於或等於1E17ions/cm2。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中於進行離子佈植步驟中前述硫屬離子源具有一入射方向，且前述入射方向與金屬層之一厚度方向間的一夾角可大於0度且小於或等於10度。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中進行退火步驟之一溫度可大於或等於600℃且小於或等於900℃。
依據前述製備金屬硫屬化物垂直異質接面的方法，其中進行退火步驟之一時間可大於或等於0.5小時且小於或等於1小時。
上述發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容 並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/關鍵元件或界定本發明的範圍。
S100、S102、S104‧‧‧步驟
200‧‧‧複層材料
210‧‧‧載板
220‧‧‧金屬層
230‧‧‧硒化鋁
240‧‧‧硒化鉬
250‧‧‧二氧化矽
300‧‧‧離子佈植裝置
310‧‧‧離子產生室
320‧‧‧分析磁鐵
S‧‧‧介面
Z‧‧‧深度區域
為讓本發明之上述和其他目的、特徵、優點與實驗例能更明顯易懂，所附圖式之說明如下：第1圖係繪示本發明一實施方式之製備金屬硫屬化物垂直異質接面的方法流程圖；第2A圖至第2C圖係繪示本發明之製備金屬硫屬化物垂直異質接面的步驟示意圖；第3圖係顯示第2C圖之金屬硫屬化物垂直異質接面的穿透式電子顯微鏡(Transmission electron microscopy，TEM)影像；第4A圖係繪示第3圖之金屬硫屬化物垂直異質接面的拉曼光譜(Raman spectrum)；第4B圖係繪示第4A圖之拉曼影像掃描結果；第5A圖係繪示第3圖之金屬硫屬化物垂直異質接面中鉬3d軌域的X射線光電子能譜(X-ray photoelectron spectroscopy，XPS)；第5B圖係繪示第3圖之金屬硫屬化物垂直異質接面中鋁2p軌域的X射線光電子能譜；第6A圖係繪示第3圖之金屬硫屬化物垂直異質接面的另一穿透式電子顯微鏡影像；以及 第6B圖係繪示第6A圖之金屬硫屬化物垂直異質接面的元素分析結果。
請參考第1圖，其係繪示本發明之製備金屬硫屬化物垂直異質接面的方法流程圖，且前述方法包含步驟S100、步驟S102與步驟S104。
步驟S100係提供一複層材料。具體地，前述複層材料可包含一載板以及一金屬層，其中金屬層係經形成於載板上並覆蓋載板而形成一介面。更具體地，前述金屬層可以一濺鍍製程形成於載板上，但本發明並不欲以此為限。此外，前述金屬層的厚度可大於或等於20nm且小於或等於40nm。進一步來說，前述載板可包含第一金屬元素之氧化物，且第一金屬元素可為鋁、矽、鎂、鋅或鈦，亦即載板可為氧化鋁載板、石英載板、氧化鎂載板、氧化鋅載板或氧化鈦載板。金屬層可包含一第二金屬元素，且第二金屬元素則可為鉬、鎢、鉑、鈦、錫或鉿。
步驟S102係進行一離子佈植步驟。詳言之，在步驟S102中係先提供一硫屬離子源，其可為硫離子源、硒離子源或碲離子源，且其分別可由六氟化硫(Sulfur hexafluoride，SF6)、固體硒或固體碲經由離子化、萃取與加速等步驟處理而得。接著，將硫屬離子源由鄰近金屬層的一側射入複層材料，而將複數個硫屬離子佈植於複層材料之一深度區域。具體而言，深度區域係指硫屬離子之一佈植 範圍，且其涵蓋部分金屬層、部分載板以及金屬層與載板間之介面。更具體地，前述深度區域包含前述介面兩側各10nm之範圍，且硫屬離子於前述介面具有一最大濃度值。
承上述，由於硫屬離子源係由鄰近金屬層之一側射入複層材料中，且硫屬離子需經佈植於包含前述介面之深度區域內，故在步驟S102中硫屬離子源之佈植加速能量與佈植劑量將對應金屬層的厚度及其材質而調整。例如，步驟S102中硫屬離子源之佈植加速能量可大於或等於30keV且小於或等於150keV，而佈植劑量可大於或等於1E16ions/cm2且小於或等於1E17ions/cm2。
此外，為避免短通道效應(Short Channel Effect)的發生，步驟S102中硫屬離子源具有一入射方向，且前述入射方向與金屬層之一厚度方向間具有一夾角。也就是說，硫屬離子源並非以相對於金屬層之一表面為垂直的方式射入其中，而前述夾角較佳地可大於0度且小於或等於10度。
步驟S104係進行一退火步驟，其係用以於介面兩側分別形成第一金屬硫屬化物與第二金屬硫屬化物。進一步來說，在步驟S104中係將複層材料於一溫度下進行退火而使得位於複層材料之深度區域內(即介面兩側)的硫屬離子逐漸擴散，其中硫屬離子可與位於前述深度區域內之部分載板中之第一金屬元素的氧化物反應並取代氧而形成第一金屬硫屬化物。此外，硫屬離子亦可朝向深度區域外之另一部分載板擴散，故所形成之第一金屬硫屬化物的厚度可大於 或等於位於深度區域內之部分載板的厚度。同理，硫屬離子可與位於深度區域內之部分金屬層中之第二金屬元素反應形成第二金屬硫屬化物，且由於硫屬離子亦可朝向深度區域外之另一部分金屬層擴散，故所形成之第二金屬硫屬化物的厚度可大於或等於位於深度區域內之部分金屬層的厚度。換句話來說，在步驟S104中具體地係使載板鄰近介面之一部分轉變成第一金屬硫屬化物，並使金屬層鄰近介面之一部分轉變成該第二金屬硫屬化物。更具體地，在步驟S104中溫度可大於或等於600℃且小於或等於900℃，且其時間係大於或等於0.5小時且小於或等於1小時。
前述載板可為基材，藉此，利用前述方法可直接於基材上形成金屬硫屬化物垂直異質接面而減少轉移製程中所耗費之製程時間與可能衍生之良率風險。再者，本發明所提供之方法簡單，且可廣泛地延伸應用於多種金屬材料來合成金屬硫屬化物，亦可大尺度合成金屬硫屬化物，將有助於後續產業上之應用。此外，由於第一金屬元素與第二金屬元素可搭配選擇而形成多種不同垂直異質接面的可能，亦即也可為一n型半導體材料與一p型半導體材料而形成一p-n接面(p-n junction)，更有利於用作為電子元件。
以下將藉由實施例說明本發明前述製備金屬硫屬化物垂直異質接面的方法，並藉由如穿透式電子顯微鏡、X射線光電子圖譜儀、拉曼光譜儀與能量色散X-射線光譜等分析手段進一步確認本發明所提供之方法所能達到的效果，惟實施例非用以限制本發明所欲保護之範疇，合先敘明。
實施例 [製備金屬硫屬化物垂直異質接面的方法]
請參考第2A圖至第2C圖，第2A圖至第2C圖係繪示本發明之製備金屬硫屬化物垂直異質接面的橫截面示意圖。首先，對照第1圖之步驟S100，提供複層材料200。如第2A圖所示，係於載板210上以濺鍍製程形成金屬層220，且金屬層220係覆蓋於載板210而形成介面S，其中載板210之材質為氧化鋁，而金屬層220之材質為鉬。此外，在本實施例中金屬層220的厚度為20nm。
接著，對照第1圖之步驟S102，進行一離子佈植步驟。如第2B圖所示，步驟S102係搭配一離子佈植裝置300來進行，且離子佈植裝置300至少可包含一離子產生室310與一分析磁鐵320。在本實施例中，離子源為硒離子源，其係將固體硒導入離子產生室320後經離子化再至分析磁鐵330進行篩選而產生硒離子源。但必須說明的是，本發明旨在於提供一硒離子源，離子佈植裝置300之細部元件特徵並非所請，故在此不再加以贅述其餘細部元件及其配置。此外，雖未圖示，但複層材料200下方可連接一機械手臂而使其得以傾斜，進而可使後續硒離子源之入射方向與金屬層220之厚度方向間具有一夾角，且前述夾角較佳地為7度。隨後，使前述硒離子源以60keV之一佈植加速能量以及1E16ions/cm2之一佈植劑量由鄰近於金屬層220之一側射入複層材料200中，而使硒離子佈植於深度區域Z內，且深 度區域Z包含介面S。
最後，將複層基材200置於爐管中進行退火(即第1圖之步驟S104)後，使鄰近於介面S之部分載板210轉為硒化鋁230(Aluminium selenidc，Al2Se3，即第一金屬硫屬化物)，而鄰近於介面S之部分金屬層220轉為硒化鉬240(Molybdenum(IV)selenide，MoSe2，即第二金屬硫屬化物)。由於硒化鉬240為一n型半導體材料，而硒化鋁230為一p型半導體材料，故由前述兩者所形成之垂直異質接面亦為一p-n接面，而有利後續應用於電子元件中。
[金屬硫屬化物垂直異質接面的分析]
首先，請參考第3圖，其係顯示第2C圖之金屬硫屬化物垂直異質接面的穿透式電子顯微鏡影像。由第3圖可知，由上而下第一層應為金屬層220，第二層應為硒化鉬240，第三層應為硒化鋁230，而第四層應為載板210，且經由量測第二層中材料的層間距為0.66nm可知其確實為硒化鉬。
請參考第4A至第4B圖，第4A圖係繪示第3圖之金屬硫屬化物垂直異質接面的拉曼光譜，而第4B圖係繪示第4A圖之拉曼影像掃描結果。首先，由第4A圖可知，在將硒離子佈植於複層材料200之深度區域Z內後由拉曼光譜上並未看到明顯的訊號，而在複層材料200經退火後則可觀察到拉曼光譜具有205cm-1、228cm-1與242cm-1之特徵峰，其中205cm-1與228cm-1屬於氧化鉬之特徵峰，而氧 化鉬的產生乃是來自於退火處理過程中無法避免之氧化，242cm-1之特徵峰則屬於硒化鉬A1g模式(A1g mode)之特徵峰，進而證明複層材料200在退火後硒離子可與鉬產生硒化鉬240。接著，如第4B圖所示，以硒化鉬A1g之特徵峰為基準進行拉曼影像掃描可知，經由本發明之方法可製得均勻且連續之硒化鉬240。由此可知，藉由本發明之方法確實可大面積地合成出均勻且連續之金屬硫屬化物的二維層狀材料。
請參考第5A圖至第5B圖，第5A圖係繪示第3圖之金屬硫屬化物垂直異質接面中鉬3d軌域的X射線光電子能譜，而第5B圖係繪示第3圖之金屬硫屬化物垂直異質接面中鋁2p軌域的X射線光電子能譜。首先，在第5A圖中鉬3d軌域具有鉬3d3/2軌域與鉬3d5/2軌域電子之兩種束縛能相，且可於229eV與232eV兩處觀察到屬於鉬-硒鍵結之特徵峰。接著，在第5B圖中可於74.4eV與75.2eV兩處觀察到分別屬於鋁-氧鍵結與鋁-硒鍵結之特徵峰，顯示經由本發明所提供之方法確實可製得硒化鉬/硒化鋁異質接面，將有利於後續電子元件之應用。
請參考第6A圖至第6B圖，第6A圖係繪示本發明之金屬硫屬化物垂直異質接面的另一穿透式電子顯微鏡影像，而第6B圖係繪示第6A圖之元素分析結果。如第6A圖所示，影像中由上至下分別為二氧化矽250、金屬層220(即鉬)、硒化鉬240、硒化鋁230與載板210(即氧化鋁)，其中二氧化矽250係為製作穿透式電子顯微鏡試片而 形成於金屬層220上，在此不加以贅述。第6B圖則為由第6A圖上方至下方分別進行鉬、硒與鋁之元素分析結果。以鉬之元素分析結果來說，當由上掃描至下時鉬的含量逐漸遞減。以鋁之元素分析結果來看，當由上掃描至下時鋁的含量逐漸遞增。以硒之元素分析結果來看，當由上掃描至下時硒的含量僅於15nm至45nm處有明顯的訊號，顯示其元素分析之結果與第2C圖所示之結構相符。
綜上所述，本發明所提供之製備金屬硫屬化物垂直異質接面的方法可簡單且直接地將金屬硫屬化物製作於基材上而免除轉移製程。再者，本發明可大尺度直接合成金屬硫屬化物，有助於廣泛應用。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (12)

  1. 一種製備金屬硫屬化物垂直異質接面的方法，包含：提供一複層材料，該複層材料包含一載板以及一金屬層，其中該金屬層覆蓋該載板而形成一介面，該載板包含一第一金屬元素之氧化物，該金屬層包含一第二金屬元素；進行一離子佈植步驟，係使一硫屬離子源由鄰近該金屬層之一側射入該複層材料，而將複數個硫屬離子佈植於該複層材料之一深度區域，其中該深度區域包含該介面；以及進行一退火步驟，以於該介面兩側分別形成一第一金屬硫屬化物與一第二金屬硫屬化物。
  2. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中該深度區域係包含該介面兩側各10nm之範圍。
  3. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中進行該退火步驟係使該載板鄰近該介面之一部分轉變成該第一金屬硫屬化物，並使該金屬層鄰近該介面之一部分轉變成該第二金屬硫屬化物。
  4. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中該些硫屬離子係硫離 子、硒離子或碲離子。
  5. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中該載板係氧化鋁載板、石英載板、氧化鎂載板、氧化鋅載板或氧化鈦載板。
  6. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中該第二金屬元素係鉬、鎢、鉑、鈦、錫或鉿。
  7. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中該金屬層之一厚度係大於或等於20nm且小於或等於40nm。
  8. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中於進行該離子佈植步驟中該硫屬離子源之一佈植加速能量係大於或等於30keV且小於或等於150keV。
  9. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中於進行該離子佈植步驟中該硫屬離子源之一佈植劑量係大於或等於1E16ions/cm2且小於或等於1E17ions/cm2。
  10. 如申請專利範圍第1項所述之製備金屬 硫屬化物垂直異質接面的方法，其中於進行該離子佈植步驟中該硫屬離子源具有一入射方向，且該入射方向與該金屬層之一厚度方向間的一夾角係大於0度且小於或等於10度。
  11. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中進行該退火步驟之一溫度係大於或等於600℃且小於或等於900℃。
  12. 如申請專利範圍第1項所述之製備金屬硫屬化物垂直異質接面的方法，其中進行該退火步驟之一時間係大於或等於0.5小時且小於或等於1小時。
TW106105339A 2017-02-17 2017-02-17 製備金屬硫屬化物垂直異質接面的方法 TWI627301B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106105339A TWI627301B (zh) 2017-02-17 2017-02-17 製備金屬硫屬化物垂直異質接面的方法
US15/620,840 US9899214B1 (en) 2017-02-17 2017-06-13 Method for fabricating a vertical heterojunction of metal chalcogenides

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106105339A TWI627301B (zh) 2017-02-17 2017-02-17 製備金屬硫屬化物垂直異質接面的方法

Publications (2)

Publication Number Publication Date
TWI627301B true TWI627301B (zh) 2018-06-21
TW201831719A TW201831719A (zh) 2018-09-01

Family

ID=61189107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105339A TWI627301B (zh) 2017-02-17 2017-02-17 製備金屬硫屬化物垂直異質接面的方法

Country Status (2)

Country Link
US (1) US9899214B1 (zh)
TW (1) TWI627301B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101886642B1 (ko) * 2017-04-03 2018-08-08 성균관대학교산학협력단 이종접합 복합체 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800504B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US20150140777A1 (en) * 2011-04-26 2015-05-21 Micron Technology, Inc. Methods of selectively doping chalcogenide materials and methods of forming semiconductor devices
TW201626569A (zh) * 2014-10-16 2016-07-16 美光科技公司 電晶體及形成電晶體之方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867114B2 (en) * 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
GB0625004D0 (en) * 2006-12-15 2007-01-24 Nxp Bv Semiconductor device and method of manufacture
US7582546B2 (en) * 2007-04-05 2009-09-01 Infineon Technologies Ag Device with damaged breakdown layer
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800504B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US20150140777A1 (en) * 2011-04-26 2015-05-21 Micron Technology, Inc. Methods of selectively doping chalcogenide materials and methods of forming semiconductor devices
TW201626569A (zh) * 2014-10-16 2016-07-16 美光科技公司 電晶體及形成電晶體之方法

Also Published As

Publication number Publication date
TW201831719A (zh) 2018-09-01
US9899214B1 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
Meng et al. Interface engineering for highly efficient graphene-on-silicon Schottky junction solar cells by introducing a hexagonal boron nitride interlayer
JP6096790B2 (ja) 光電池のための導電性基材
JP5709662B2 (ja) Ｃｚｔｓ系薄膜太陽電池の製造方法
TW201250020A (en) Sodium sputtering doping method for large scale cigs based thin film photovoltaic materials
JP6248118B2 (ja) Ｃｉｇｓ光起電力デバイス用モリブデン基板
US20100248417A1 (en) Method for producing chalcopyrite-type solar cell
WO2011077008A2 (en) A thin film photovoltaic cell, a method for manufacturing, and use
Park et al. Amorphous TiO2 Passivating Contacts for Cu (In, Ga)(S, Se) 2 Ultrathin Solar Cells: Defect‐State‐Mediated Hole Conduction
KR102418187B1 (ko) 금속 칼코겐 화합물 박막의 제조 방법
TWI627301B (zh) 製備金屬硫屬化物垂直異質接面的方法
US9876130B1 (en) Method for forming silver-copper mixed kesterite semiconductor film
JP2016056084A (ja) 薄膜カルコゲナイド層の形成方法
US20150287853A1 (en) Method for producing semiconductor film, solar cell, and chalcopyrite compound
US10727366B2 (en) Solar cell comprising CIGS light absorbing layer and method for manufacturing same
KR20090012198A (ko) 금속 나노 입자 형성 방법
TWI684661B (zh) 二維材料及其製造方法
KR20090011331A (ko) 금속 나노 입자 형성 방법
US20170309772A1 (en) Method for manufacturing a large-area thin film solar cell
KR20160038719A (ko) Czts 박막 태양전지의 제조방법 및 이에 따라 제조되는 czts 박막 태양전지
WO2013081114A1 (ja) 薄膜太陽電池
KR101709999B1 (ko) ZnO 확산 방지층을 갖는 태양 전지 및 그 제조 방법
KR102212042B1 (ko) 원자층 증착법으로 형성된 버퍼층을 포함하는 태양전지 및 이의 제조방법
KR20190013602A (ko) 반도체 박막, 및 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR101501742B1 (ko) 확산 방지 막을 구비하는 박막 태양전지의 제조방법 및 이에 의해 제조된 박막 태양전지
CN109729745A (zh) 一种铜基硫族化物光伏器件及其形成方法