KR20090011331A - 금속 나노 입자 형성 방법 - Google Patents

금속 나노 입자 형성 방법 Download PDF

Info

Publication number
KR20090011331A
KR20090011331A KR1020070074785A KR20070074785A KR20090011331A KR 20090011331 A KR20090011331 A KR 20090011331A KR 1020070074785 A KR1020070074785 A KR 1020070074785A KR 20070074785 A KR20070074785 A KR 20070074785A KR 20090011331 A KR20090011331 A KR 20090011331A
Authority
KR
South Korea
Prior art keywords
metal
thin film
silicon oxide
oxide thin
nanoparticles
Prior art date
Application number
KR1020070074785A
Other languages
English (en)
Inventor
김태환
신재원
정재훈
이정용
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070074785A priority Critical patent/KR20090011331A/ko
Publication of KR20090011331A publication Critical patent/KR20090011331A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

금속 나노 입자 형성 방법이 개시된다. 금속 나노 입자 형성 방법은, 반도체 기판 상에 금속 산화물 박막을 증착하는 단계; 상기 금속 산화물 박막이 형성된 반도체 기판을 열처리하여 비정질 금속 실리콘 산화물 박막을 형성하는 단계; 및 상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내부에 금속 나노 입자를 형성하는 단계를 포함할 수 있다. 본 발명에 의하여, 전자빔의 크기, 조사 시간, 조사 위치 등을 조절함으로써 금속 나노 입자의 크기, 밀도, 위치 등을 제어할 수 있고, 금속 나노 입자의 표면에 절연층이 둘러 쌓여 있어 우수한 전하 포획 능력을 가진 금속 나노 입자를 제공할 수 있는 효과가 있다.
나노, 절연층, 증착

Description

금속 나노 입자 형성 방법 {Method for making metal nano particle}
본 발명은 금속 나노 입자 형성 방법에 관한 것으로서, 좀 더 상세하게는 전자빔을 조사함으로써 비정질 금속 실리콘 산화물 박막 내에 금속 나노 입자를 형성하는 기술에 관한 것이다.
종래, 절연체 안에 금속 또는 금속 화합물 나노 입자를 형성하는 방법, 특히 단전자 소자 및 나노 입자 플래시 기억 소자와 같은 반도체 소자를 위해 나노 입자를 형성하는 방법이 연구되었다.
보다 향상된 방법으로 나노 입자의 크기와 밀도를 보다 정확하게 제어하기 위해 레이저를 금속 박막 위에 직접 조사하여 열처리를 하는 방법이 있다. 또한 레이저를 사용하여 금속이 도핑되어 있는 실리콘(Si) 기판으로부터 금속이 도핑된 실리콘(Si) 나노 입자를 형성하고 이를 박막 위에 증착하는 간접적인 방법이 사용되기도 한다.
그 중의 한 가지로서, 절연층, 금속 박막, 절연층을 순차적으로 성장시킨 후 에 열처리를 가해 박막 형태의 금속이 서로 응집하여 나노 입자를 형성하거나, 금속과 절연층이 서로 반응하여 금속 화합물 나노 입자를 형성하는 방법이 연구되었다. 그러나, 이 방법은 간단하고 빠르게 나노 입자를 형성할 수 있다는 장점에도 불구하고, 나노 입자를 정확한 위치에 원하는 밀도와 크기로 형성하는 것은 매우 어렵다는 것이 단점으로 지적되었다.
이러한 단점을 보완하는 보다 향상된 방법으로서, 레이저를 금속 박막 위에 직접 조사하여 열처리를 하는 방법이 제안되었다. 또한, 금속이 도핑되어 있는 실리콘(Si) 기판에 레이저를 사용하여 금속이 도핑된 실리콘(Si) 나노 입자를 형성하고, 이를 박막 위에 증착하는 간접적인 방법이 연구되었었다. 이렇게 레이저를 이용하는 방법은 레이저의 출력, 초점의 크기 및 조사 시간을 조절하여 형성되는 나노 입자의 크기와 밀도를 어느 정도 균일하게 할 수 있고, 비교적 다양한 금속에 적용할 수 있다는 점에서 유용하다.
그러나, 아연(Zn)과 같이 쉽게 산화되는 일부 금속을 사용할 경우에는 금속 박막 내에 결정화된 금속 나노 입자를 형성할 수 없다는 것과, 빛의 회절 특성으로 인해 하나의 나노 입자를 정확한 크기로 제작하는 것이 어렵다는 문제점이 있다.
절연체 안에 금속 또는 금속 화합물 나노 입자를 형성하는 그 밖의 방법으로서, 금속과 절연 물질을 동시에 증착하여 절연층 안에 금속 나노 입자를 형성하는 방법이 제안되었다. 그러나, 이러한 방법은 절연층 안에 금속 나노 입자가 분산되어 분포하기 때문에 단층 또는 다층 구조의 나노 입자층을 형성하는 것이 불가능하며, 나노 입자의 크기와 밀도를 조절하는 것이 어렵다.
다른 방법으로, 금속 화합물을 졸-겔 상태의 SiO2에 혼합하고 이 혼합물을 기판위에 도포한 후에 양단에 전류를 공급하여, 혼합물로부터 SiO2 절연층과 금속 나노 입자를 얻는 방법이 있다. 그러나, 전류량에 따라 매우 민감하게 형성되는 금속 나노 입자의 양이 결정되며, 금속 나노 입자의 결정 방향에 따라 각기 다른 방향으로 금속 나노 입자가 형성된다는 문제를 가지고 있다.
따라서, 나노 입자의 크기를 정교하게 조정할 수 있고, 우수한 전하 포획 능력을 가짐으로써 보다 우수한 전기적 특성 및 정보 저장 능력을 갖는 금속 나노 입자를 형성하기 위한 금속 나노 입자 형성 방법이 요구된다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 비정질금속 실리콘 산화물 박막 내에 전자빔을 조사하여 금속 나노 입자를 형성하는 방법을 제공하기 위한 것이다.
또한, 본 발명은 전자빔의 크기, 조사 시간, 조사 위치 등을 조절함으로써 금속 나노 입자의 크기, 밀도, 위치 등을 제어할 수 있는 방법을 제공하기 위한 것이다.
또한, 본 발명은 금속 나노 입자의 표면에 절연층이 둘러 쌓여 있어 우수한 전하 포획 능력을 가진 금속 나노 입자를 형성하는 방법을 제공하기 위한 것이다.
본 발명의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
본 발명의 일측면에 따르면, 반도체 기판 상에 금속 산화물 박막을 증착하는 단계; 상기 금속 산화물 박막이 형성된 반도체 기판을 열처리하여 비정질 금속 실리콘 산화물 박막을 형성하는 단계; 및 상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내부에 금속 나노 입자를 형성하는 단계를 포함하는 금속 나노 입자 형성 방법을 제공할 수 있다.
또한, 상기 금속 산화물 박막 증착 시, 상기 반도체 기판과 상기 금속 산화물 박막 사이에 실리콘 산화물 박막이 더 형성되는 것일 수 있다.
또한, 상기 비정질 금속 실리콘 산화물 박막은 상기 반도체 기판과 상기 금속 산화물 박막의 사이에 형성되는 것일 수 있다.
또한, 상기 금속 산화물 박막을 식각하는 단계를 더 포함할 수 있다.
또한, 상기 금속 나노 입자는 상기 비정질 금속 실리콘 산화물 박막 내의 금속 입자와 실리콘 산화물이 분리됨으로써 실리콘 산화물에 둘러 쌓인 형태인 것일 수 있다.
또한, 상기 금속 나노 입자의 크기, 밀도 및 위치는 상기 전자빔의 초점 크기, 조사 시간 및 조사 위치를 각각 조절함으로써 제어되는 것일 수 있다.
또한, 상기 금속 나노 입자의 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상인 것일 수 있다.
또한, 상기 비정질 금속 실리콘 산화물 박막의 두께는 상기 열처리 시간을 조절함으로써 제어될 수 있는 것일 수 있다.
또한, 상기 비정질 금속 실리콘 산화물 박막은 Zn2XSi1-YO2, Cu2XSi1-YO2, In2XSi1-YO2, Ag2XSi1-YO2, Sn2XSi1-YO2, Sb2XSi1-YO2, Ni2XSi1-YO2 및 Fe2XSi1-YO2 박막 중 하나 이상인 것일 수 있다.
본 발명의 다른 측면에 따르면, 금속 나노 입자를 포함하는 비정질 금속 실리콘 산화물 박막으로서, 상기 금속 나노 입자는 상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내의 금속 입자와 실리콘 산화물이 분리됨으로써 실리콘 산화물에 둘러 쌓인 형태로 형성된 것을 특징으로 하는 비정질 금속 실리콘 산화물 박막을 제공할 수 있다.
또한, 상기 금속 나노 입자의 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상인 것일 수 있다.
본 발명에 따르면, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 비정질 금속 실리콘 산화물 박막 내에 전자빔을 조사하여 금속 나노 입자를 형성하는 방법을 제공할 수 있는 효과가 있다.
또한, 본 발명은 전자빔의 크기, 조사 시간, 조사 위치 등을 조절함으로써 금속 나노 입자의 크기, 밀도, 위치 등을 제어할 수 있는 방법을 제공할 수 있다.
또한, 본 발명은 금속 나노 입자의 표면에 절연층이 둘러 쌓여 있어 우수한 전하 포획 능력을 가진 금속 나노 입자를 형성하는 방법을 제공하기 위한 것이다통신선을 이용하여 보다 설치작업이 간편한 광원 제어 시스템을 제공할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있 을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설 명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 금속 나노 입자(130)를 포함하는 비정질 금속 실리콘 산화물 박막(120)을 포함하는 반도체 기판(110)을 개략적으로 나타낸 도면이다.
도 1을 참조하면, 반도체 기판(110) 상에 비정질 금속 실리콘 산화물 박막(120)이 위치한다. 비정질 금속 실리콘 산화물 박막(120) 내부에는 금속 나노 입자(130)가 실리콘 산화물(140)에 둘러싸여 있다. 반도체 기판(110)은 일반적인 반도체 소자용 기판이 이용될 수 있는데, 예를 들어 실리콘(Si) 기판일 수 있다.
금속 나노 입자(130)는 비정질 금속 실리콘 산화물 박막(120)의 내부에 분포되어 반도체 기판(110)의 소정 영역에 형성될 수 있는 채널을 통해 이동하는 전자들 중의 일부를 포획하는 전자 포획의 중심점으로서의 역할을 수행할 수 있다.
여기서, 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상일 수 있다.
또한, 금속 나노 입자(130)의 크기는 최소 1 nm에서 최대 20 nm의 크기를 가질 수 있으며, 5 nm에서 10 nm 사이가 바람직하다. 그 중에서 7 nm가 제작 과정에서 가장 최적화된 크기일 수 있는데, 이는 전자빔의 초점 크기, 조사 시간 등을 적절히 조절함으로써 금속 나노 입자(130)의 크기, 밀도 등이 정밀하게 제어될 수 있다.
비정질 금속 실리콘 산화물 박막(120)은 예를 들어 아연(Zn), 구리(Cu), 인 듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 등과 같은 금속, 실리콘(Si) 및 산소(O)를 구성 원소로 하여 이루어진 금속 실리콘 산화물의 비정질 박막(Zn2XSi1-YO2 박막 등; 여기서 X, Y는 0과 1 사이의 소수)이 이용될 수 있다.
또한, 비정질 금속 실리콘 산화물 박막(120)은 열처리 공정에 의하여 반도체 기판(110) 또는 후술할 금속 산화물 박막의 증착시 반도체 기판(110) 위에 형성된 실리콘 산화물 박막과 금속 산화물 간 상호 확산에 의해 형성될 수 있다.
예를 들어, 반도체 기판(110) 상에 금속 산화물 박막 (예를 들어, ZnO 박막 등)을 형성시킨 이후 소정의 열처리 공정을 거침으로써, 물질간 상호 확산에 의하여 반도체 기판(110)과 아연 산화물 박막 간의 계면에는 그 내부에 Zn2SiO4 나노 입자가 분포된 비정질의 Zn2XSi1-YO2 박막 (여기서 X, Y는 0과 1 사이의 소수, 이하 동일하게 적용된다) 이 형성될 수 있다. 이는 후술할 도 2의 제조 공정도를 통해 보다 명확히 이해할 수 있을 것이다.
또한, 비정질 금속 실리콘 산화물 박막(120)의 기판 상의 위치는 인가 전압에 따라 채널이 형성될 수 있는 소정의 위치에 상응하도록 달라질 수 있다. 예를 들어, 반도체 기판(110) 중 소스 영역과 드레인 영역이 형성되어 있는 영역을 제외한 그 사이의 중간 영역의 상부에 형성될 수 있는데, 이는 기억 소자에 인가하는 인가 전압에 따라 중간 영역을 통하여 전자의 흐름에 의한 채널을 형성시킬 수 있기 때문이다.
또한, 본 실시예에 따른 비정질 금속 실리콘 산화물 박막(120) 상에 실리콘 산화물 박막(150)을 위치할 수 있다. 실리콘 산화물 박막(150)를 적층함으로써 비정질 금속 실리콘 산화물 박막(120)에 포획된 전자의 유출을 방지할 수 있게 된다.
도 2 내지 5는 본 발명의 일 실시예에 따른 금속 나노 입자(130)의 제조 공정을 나타낸 도면이다.
도시하지는 않았지만, 먼저 반도체 기판(110)을 이온으로 도핑하고, 반도체 기판(110)의 표면의 먼지, 기름기 등의 불순물을 제거한 후 기판을 세척하는 과정이 선행될 수 있다. 예를 들어, 붕소(B)가 1 x 1015cm-3의 농도로 도핑된 p형 실리콘(Si) 기판의 표면에서 트리클로로에틸렌(trichloroethylene; TCM) 용액으로 불순물을 제거한 후, 탈이온수(de-ionized water) 등을 사용하여 기판을 세척할 수 있다.
여기서, 이온 도핑 공정은 예를 들어 이온화된 원자를 가속해서 실리콘 내에 강제적으로 주입하는 이온 주입법(implant)과 고상이나 기상의 원자를 열 확산 방식으로 주입하는 방법 등이 이용될 수 있다. 또한, 이온 주입법은 고에너지 이온 주입법, 저에너지 이온 주입법, 무거운 원자를 이용하여 불순물주입 깊이를 제어하는 이온 주입법, 그리고 소규모 실험실에서 비교적 쉽게 사용할 수 있는 플라즈마 이온 주입법 등일 수 있다.
이후, 도 2에 도시된 바와 같이 반도체 기판(110) 위에 금속 산화물 박 막(210)을 증착시킬 수 있다. 예를 들어, 1 x 10-7 torr의 진공도와 99.9999% 순도의 아르곤(Ar) 가스가 채워진 진공 챔버 안에 실리콘(Si) 기판을 장착한 후, 실리콘(Si) 기판 상부에 ZnO 박막을 증착시킬 수 있다.
여기서, 증착은 물리적인 증착 방법, 즉 스퍼터링(sputtering), 증기 증착법(evaporation method), MBE(molecular beam epitaxy), ICP(ionized cluster beam deposition), 또는 레이저를 활용한 물리 증착법 등으로 증착할 수 있다. 예를 들어, 고주파 스퍼터링 (RF sputtering) 방법을 이용하여 ZnO 박막을 성장시키는 경우, 스퍼터 장비의 주파수는 13.26 Mhz, 출력은 100 W로 설정될 수 있다.
성장되는 금속 산화물 박막(210)의 두께는 특별한 제한은 없으나, 추후 단계(도 3)를 거쳐 형성될 비정질 금속 실리콘 산화물 박막(도 3의 120)(예를 들어, a- Zn2XSi1-YO2 박막)의 두께를 확보하기 위해 최소 30 nm 이상이 되야 하며 최대 두께의 제한은 없다. 다만 공정 기간의 단축과 공정의 안정성 확보를 위해 두께가 약 50 nm인 것이 바람직하다. 이 경우 형성되는 비정질 금속 실리콘 산화물 박막의 두께는 최소 15 nm에서 최대 20 nm까지 형성될 수 있으며, 두께가 약 15 nm인 것이 바람직하다. 예를 들면, 실리콘(Si) 기판에 대하여 온도 250℃ 및 1.2 x 10-2 torr의 압력을 가한 경우 ZnO 박막은 분당 13 nm로 성장될 수 있다.
한편, 반도체 기판(110) 위에 금속 산화물 박막(210)을 증착하는 중에 도 3에 예시된 바와 같이 실리콘 산화물 박막(310)이 자연적으로 생성될 수 있다. 예컨대, 스퍼터링 공정을 사용하여 실리콘(Si) 기판 위에 ZnO 박막을 형성할 때, 2 nm 두께의 SiOX 박막이 형성될 수 있다. 이는 스퍼터링 공정 중에 기판의 Si와 산소 이온이 서로 상호 결합해서 형성되는 것으로 설명될 수 있다.
다음으로, 도 4에 예시된 바와 같이 증착된 금속 산화물 박막(210)이 형성된 반도체 기판(110)을 열처리하여 비정질 금속 실리콘 산화물 박막(120)을 형성한다. 이때, 금속 산화물(210) 박막의 일부는 비정질 금속 실리콘 산화물 박막(120) 상에 잔존할 수 있다.
비정질 금속 실리콘 산화물 박막(120)을 형성하기 위한 열처리 공정은 예를 들어, ZnO 박막이 성장된 실리콘(Si) 기판을 O2 환경에서 텅스텐-할로겐 램프 등의 열원을 사용하여 900℃에서 20분 동안 수행될 수 있으며, 이러한 열처리 공정이 진행됨에 따라 실리콘 산화물 박막(도 3의 310)과 ZnO 박막(210)의 계면에서는 물질간의 상호 확산이 일어날 수 있다. 열처리 공정을 위해 제시된 설정 조건(예를 들어, 온도 조건 및 시간 조건 등)은 상술한 예시 조건으로 제한되지 않음은 자명하다. 또한, 본 명세서에서 발명의 설명을 위해 제시되는 각각의 예시들은 설명 및 이해의 편의를 위해 제시되는 것에 불과하며, 본 발명의 권리범위를 제한하기 위한 것은 아니다.
즉, 열처리를 거치면서 금속 산화물 박막(210)의 금속과 산소 원자(O2-)가 서로 확산되어 실리콘 산화물(SiOX) 박막(310)에 침투하게 되므로, 실리콘 산화물(SiOX) 박막(310)은 점점 더 두꺼워지면서 금속 이온(예컨대, Zn2+), 산소 원 자(O2-) 및 실리콘(Si4+) 이온을 함유하게 된다. 따라서, 실리콘 산화물(SiOX) 박막(310)은 이와 같은 원리로 서서히 비정질 금속 실리콘 산화물(예컨대, Zn2XSi1-YO2) 박막(120)으로 전환될 수 있다.
이때 열처리 시간을 조절함으로써 형성되는 비정질 금속 실리콘 산화물 박막(120)의 두께를 달리 할 수 있는데, 예를 들어 공정 초기의 2 nm 두께의 실리콘 산화물(SiOX) 박막(310)은 열처리를 마친 후에는 약 15 ~ 20 nm의 두께의 비정질 금속 실리콘 산화물 (예컨대, Zn2XSi1-YO2) 박막(120)일 수 있다.
목적하는 두께의 비정질 금속 실리콘 산화물 박막(120)이 형성되면, 그 위에 금속 산화물 박막(210)이 잔존하는 경우 잔존하는 금속 산화물 박막(210)은 식각 공정을 통해 제거될 수 있다.
이후, 도 5에 예시된 바와 같이 비정질 금속 실리콘 산화물 박막(120)에 전자빔을 일정 시간 조사하여 금속 나노 입자(130)를 형성할 수 있다. 예를 들어, 전자빔의 초점을 7 nm로 조절하여 300 KeV의 에너지로 Zn2XSi1-YO2 박막 위에 5초 동안 조사하면, 전자빔이 조사된 지점 바로 아래의 크기가 7 nm의 아연(Zn) 나노 입자가 최종적으로 형성될 수 있다.
여기서, 전자빔이란 전자총에서 나오는 속도가 거의 균일한 전자의 연속적 흐름을 말하며 전자선을 의미할 수 있다.
한편, 전자빔의 초점의 크기를 적절히 조절하면 형성되는 금속 나노 입 자(130)의 크기를 정밀하게 제어할 수 있다. 이렇게 금속 나노 입자(130)를 형성하는 원리를 이후 도 6 및 7을 참조하여 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막(120)으로부터 산소 원자가 분리되어 금속 원자와 실리콘 산화물이 형성되는 것을 나타낸 모식도이고, 도 7은 본 발명의 일 실시예에 따른 금속 나노 입자(130) 주위에 실리콘 산화물이 형성되는 것을 나타낸 모식도이다.
도 6을 참조하면, 비정질 금속 실리콘 산화물 박막(120) 위에 전자빔을 조사하면, 전자빔을 통해 높은 에너지를 받은 비정질 금속 실리콘 산화물(예컨대, Zn2XSi1-YO2) 박막은 실리콘 산화물(예컨대, SiO2)과 금속 산화물(예컨대, ZnO)로 서로 분리되려고 한다.
이때, 열역학적으로 실리콘 산화물(SiO2)이 금속 산화물(예컨대, ZnO) 보다 안정적인 특성을 나타내므로, 실리콘 산화물은 그대로 형성되나 금속 산화물은 외부로 산소 원자(O2-)를 방출하면서 환원되어 금속 원자(예컨대, Zn2+) 상태로 존재하게 된다.
도 7을 참조하면, 금속 원자(예컨대, Zn2+)는 전자빔이 조사된 지역에 국부적으로 형성되는데, 서로 모여 결정 형태의 금속 나노 입자(130)가 생성된다. 또한, 금속 나노 입자(130) 주위에는 도 6에 예시된 바와 같이 형성된 실리콘 산화물 박막(140;SiO2;)이 존재할 수 있다. 즉, 전자빔에 의하여 형성된 금속 나노 입자(130)는 최종적으로 실리콘 산화물 박막(140) 등의 절연층에 둘러 쌓인 구조로 형성될 수 있다. 절연층으로 둘러 쌓인 금속 나노 입자(130)는 비정질 금속 실리콘 산화물 박막(120)에 전압이 인가되지 않은 경우에, 금속 나노 입자(130) 내에 포획된 전자가 덜 방출되므로 우수한 전자 포획 능력을 가지게 된다. 이러한 금속 나노 입자(130)를 사용하여 단전자 소자 및 기억 소자 등의 제작 시 보다 우수한 전기적 특성 및 정보 저장 능력이 확보될 수 있다.
도 8은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막 안에 형성된 금속 나노 입자의 투과 전자 현미경 상을 나타낸 도면이고, 도 9는 본 발명의 일 실시예에 따른 도 8의 사각형 부분에 포함된 금속 나노 입자를 확대한 고해상도 투과 전자 현미경 상을 나타낸 도면이다.
도 8에 도시된 바와 같이, 본 발명의 금속 나노 입자(130)는 비정질 금속 실리콘 산화물 박막(120) 안에서 일정한 결정을 이루고 있음을 확인할 수 있다. 도 9는 도 8에서 금속 나노 입자(130) 주변을 구획한 사각형 부분을 확대한 것으로서, 약 0.2307 nm의 아연 입자가 모여서 약 7 nm의 결정성 금속 나노 입자(130)를 이루고 있다는 것을 명확하게 보여주고 있다.
이는 종래 아연(Zn)과 같이 쉽게 산화되어 버리는 일부 금속을 사용할 경우에는 금속 박막 내에 결정화된 금속 나노 입자(130)를 형성할 수 없었던 문제점을 해결하였다는 점에서 그 의의가 있다.
또한, 도 5에서 전자빔의 초점 크기를 7nm로 조절하였음을 가정하였으므로, 이에 상응하게 금속 나노 입자(130) 결정의 크기가 형성되었다는 점은, 목적하는 크기의 금속 나노 입자(130)를 얻을 수 있다는 것을 의미한다. 이는 종래 레이저를 조사하는 경우에 빛의 회절 특성으로 인하여 하나의 나노 입자를 정확한 크기로 제작하는 것은 어려웠던 문제점을 개선한 것이라 할 수 있다.
다시 도 8을 참조하면, 비정질 금속 실리콘 산화물 박막(120) 내에 규칙적인 분포를 가지는 금속 나노 입자(130)가 다수 존재할 수 있음을 알 수 있다. 한편, 도면에 도시되어 있지는 않지만, 전자빔의 초점을 조절하여 동일한 박막에 서로 다른 크기의 금속 나노 입자(130)를 형성하는 것 또한 가능하다. 즉, 전자빔을 조사하는 회수 및 위치에 따라 금속 나노 입자(130)가 생성되는 회수 및 위치를 정밀하게 제어할 수 있다는 것을 나타낸다.
복수의 금속 나노 입자(130)의 크기를 균일하게 조절하게 되면 금속 나노 입자(130)에 포획되는 전자의 수 또한 균일하게 조절할 수 있게 된다는 것이다. 본 발명을 이용하여 소자를 설계하는 경우 설계자가 목적하는 전기적 특성 또는 동일한 기억 특성을 갖는 소자를 제작할 수 있어서 소자의 재현성 및 신뢰성을 향상시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 금속 나노 입자(130)의 물질 성분 분포도이다.
도 10을 참조하면, 각각의 금속 나노 입자(130)에 대해 에너지 분산형 X선 측정기 등을 이용하여 X선 측정을 수행한 결과, 각각의 금속(도 10에서는 Zn) 나노 입자가 각 물질에 대해 거의 동일한 성분 비율을 나타내고 있음을 알 수 있다. 이는 형성된 금속 나노 입자가 위치와는 관계없이 금속 나노 입자가 주변 물질과 화학적으로 결합하지 않고 순수 금속 형태의 나노 입자로 형성되었음 보이고 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 금속 나노 입자를 포함하는 비정질 금속 실리콘 산화물 박막을 포함하는 반도체 기판을 개략적으로 나타낸 도면.
도 2 내지 5는 본 발명의 일 실시예에 따른 금속 나노 입자의 제조 공정을 나타낸 도면.
도 6은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막으로부터 산소 원자가 분리되어 금속 원자와 실리콘 산화물이 형성되는 것을 나타낸 모식도.
도 7은 본 발명의 일 실시예에 따른 금속 나노 입자 주위에 실리콘 산화물이 형성되는 것을 나타낸 모식도.
도 8은 본 발명의 일 실시예에 따른 비정질 금속 실리콘 산화물 박막 안에 형성된 금속 나노 입자의 투과 전자 현미경 상을 나타낸 도면.
도 9는 본 발명의 일 실시예에 따른 도 8의 사각형 부분에 포함된 금속 나노 입자를 확대한 고해상도 투과 전자 현미경 상을 나타낸 도면.
도 10은 본 발명의 일 실시예에 따른 금속 나노 입자의 물질 성분 분포도.
<도면의 주요 부분에 대한 부호 설명>
110 : 반도체 기판 120 : 비정질 금속 실리콘 산화물 박막 130 : 금속 나노 입자 140 : 실리콘 산화물
150 : 절연막 210 : 금속 산화물 박막
310: 비정질 실리콘 산화물 박막

Claims (11)

  1. 반도체 기판 상에 금속 산화물 박막을 증착하는 단계;
    상기 금속 산화물 박막이 형성된 반도체 기판을 열처리하여 비정질 금속 실리콘 산화물 박막을 형성하는 단계; 및
    상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내부에 금속 나노 입자를 형성하는 단계를 포함하는 금속 나노 입자 형성 방법.
  2. 제 1항에 있어서,
    상기 금속 산화물 박막 증착 시, 상기 반도체 기판과 상기 금속 산화물 박막 사이에 실리콘 산화물 박막이 더 형성되는 것을 특징으로 하는 금속 나노 입자 형성 방법.
  3. 제 1항 또는 제2항에 있어서,
    상기 비정질 금속 실리콘 산화물 박막은 상기 반도체 기판과 상기 금속 산화물 박막의 사이에 형성되는 것을 특징으로 하는 금속 나노 입자 형성 방법.
  4. 제 3항에 있어서,
    상기 금속 산화물 박막을 식각하는 단계를 더 포함하는 금속 나노 입자 형성 방법.
  5. 제 1항에 있어서,
    상기 금속 나노 입자는 상기 비정질 금속 실리콘 산화물 박막 내의 금속 입자와 실리콘 산화물이 분리됨으로써 실리콘 산화물에 둘러 쌓인 형태인 것을 특징으로 하는 금속 나노 입자 형성 방법.
  6. 제 1항에 있어서,
    상기 금속 나노 입자의 크기, 밀도 및 위치는 상기 전자빔의 초점 크기, 조사 시간 및 조사 위치를 각각 조절함으로써 제어되는 것을 특징으로 하는 금속 나노 입자 형성 방법.
  7. 제 1항에 있어서,
    상기 금속 나노 입자의 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주 석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상인 것을 특징으로 하는 금속 나노 입자 형성 방법.
  8. 제 1항에 있어서,
    상기 비정질 금속 실리콘 산화물 박막의 두께는 상기 열처리 시간을 조절함으로써 제어될 수 있는 것을 특징으로 하는 금속 나노 입자 형성 방법.
  9. 제 1항에 있어서,
    상기 비정질 금속 실리콘 산화물 박막은 Zn2XSi1-YO2, Cu2XSi1-YO2, In2XSi1-YO2, Ag2XSi1-YO2, Sn2XSi1-YO2, Sb2XSi1-YO2, Ni2XSi1-YO2 및 Fe2XSi1-YO2 박막 중 하나 이상인 것을 특징으로 하는 플래시 금속 나노 입자 형성 방법.
  10. 금속 나노 입자를 포함하는 비정질 금속 실리콘 산화물 박막으로서,
    상기 금속 나노 입자는 상기 비정질 금속 실리콘 산화물 박막에 전자빔을 조사하여 상기 비정질 금속 실리콘 산화물 박막 내의 금속 입자와 실리콘 산화물이 분리됨으로써 실리콘 산화물에 둘러 쌓인 형태로 형성된 것을 특징으로 하는 비정 질 금속 실리콘 산화물 박막.
  11. 제 10항에 있어서,
    상기 금속 나노 입자의 금속은 아연(Zn), 구리(Cu), 인듐(In), 은(Ag), 주석(Sn), 안티몬(Sb), 니켈(Ni) 및 철(Fe) 중 하나 이상인 것을 특징으로 하는 비정질 금속 실리콘 산화물 박막.
KR1020070074785A 2007-07-25 2007-07-25 금속 나노 입자 형성 방법 KR20090011331A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070074785A KR20090011331A (ko) 2007-07-25 2007-07-25 금속 나노 입자 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074785A KR20090011331A (ko) 2007-07-25 2007-07-25 금속 나노 입자 형성 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135652A Division KR20090012198A (ko) 2008-12-29 2008-12-29 금속 나노 입자 형성 방법

Publications (1)

Publication Number Publication Date
KR20090011331A true KR20090011331A (ko) 2009-02-02

Family

ID=40682474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074785A KR20090011331A (ko) 2007-07-25 2007-07-25 금속 나노 입자 형성 방법

Country Status (1)

Country Link
KR (1) KR20090011331A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383417B1 (ko) * 2012-12-21 2014-04-09 인하대학교 산학협력단 나노 네트워크 구조의 ZnO 박막의 제조방법
KR101401532B1 (ko) * 2013-01-11 2014-06-03 충남대학교산학협력단 중공 나노입자의 형상 제어장치 및 제어방법
KR101540773B1 (ko) * 2013-07-29 2015-07-31 한국생산기술연구원 전자빔 조사를 이용한 금속 나노입자 형성방법 및 이를 이용한 태양전지 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383417B1 (ko) * 2012-12-21 2014-04-09 인하대학교 산학협력단 나노 네트워크 구조의 ZnO 박막의 제조방법
KR101401532B1 (ko) * 2013-01-11 2014-06-03 충남대학교산학협력단 중공 나노입자의 형상 제어장치 및 제어방법
KR101540773B1 (ko) * 2013-07-29 2015-07-31 한국생산기술연구원 전자빔 조사를 이용한 금속 나노입자 형성방법 및 이를 이용한 태양전지 제조방법

Similar Documents

Publication Publication Date Title
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
TWI539044B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
DE112013005407B4 (de) Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
JP2006349673A (ja) ナノワイヤセンサ装置およびナノワイヤセンサ装置構造の製造方法
TW201742155A (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
KR101200813B1 (ko) 금속 나노 입자를 포함하는 플래시 기억 소자 및 그 제조 방법
KR20090011331A (ko) 금속 나노 입자 형성 방법
KR20090012198A (ko) 금속 나노 입자 형성 방법
EP2304802B1 (en) Semiconductor material
KR20090011334A (ko) 금속 나노 입자를 포함하는 플래시 기억 소자 및 그 제조방법
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2019149486A (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
KR102148440B1 (ko) 반도체 에피택셜 웨이퍼의 제조 방법
TWI627301B (zh) 製備金屬硫屬化物垂直異質接面的方法
KR20040076882A (ko) 실리콘결정중의 천이금속 불순물의 게터링 방법
US20110221038A1 (en) Electrically Actuated Devices
Söderholm et al. A photoelectron spectroscopy and x-ray absorption study of single crystal with adsorbed Cs: on the origin of the states affected by electron doping and evidence for spatially resolved electron doping
KR102421173B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
JPH11297624A (ja) 薄膜素子及びその製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
JP2006108346A (ja) チップ型半導体素子とその製造方法
US20230104966A1 (en) Method for atomically manipulating an artificial two-dimensional material and apparatus therefor
CN110875376B (zh) 外延基板及其制造方法
US20230210018A1 (en) Vertical silicon josephson junction device for qubit applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081229

Effective date: 20090723