TW201622001A - 蝕刻有機膜之方法 - Google Patents

蝕刻有機膜之方法 Download PDF

Info

Publication number
TW201622001A
TW201622001A TW104135530A TW104135530A TW201622001A TW 201622001 A TW201622001 A TW 201622001A TW 104135530 A TW104135530 A TW 104135530A TW 104135530 A TW104135530 A TW 104135530A TW 201622001 A TW201622001 A TW 201622001A
Authority
TW
Taiwan
Prior art keywords
organic film
etching
gas
plasma
processed
Prior art date
Application number
TW104135530A
Other languages
English (en)
Other versions
TWI615897B (zh
Inventor
Akinori Kitamura
Kosuke Kariu
Toshihisa Ozu
Hai-Woo Lee
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201622001A publication Critical patent/TW201622001A/zh
Application granted granted Critical
Publication of TWI615897B publication Critical patent/TWI615897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

抑制對於基底層之損傷並蝕刻有機膜。 一實施形態之方法係含有在收納被處理體之電漿處理裝置的處理容器內蝕刻該有機膜之工序。此工序會將含有氫氣及氮氣之處理氣體供給至處理容器內，以生成處理氣體之電漿。氫氣佔處理氣體流量之流量比例係被設定為35%以上，且75%以下的比例。又，用以將離子吸引至被處理體之高頻偏壓電力係被設定為50W以上，且135W以下的範圍之電力。

Description

蝕刻有機膜之方法
本發明之實施形態係關於一種蝕刻有機膜之方法。
在所謂半導體元件之電子元件的製造中，自以往便使用將被處理體暴露於使用電漿處理裝置所生成的電漿，以蝕刻被蝕刻層的處理。
作為被蝕刻層之一範例，係例如有日本特開2001-358218號公報及日本特開2002-252222號公報所記載般，使用有機膜的情況。該等文獻所記載之電漿蝕刻會藉由生成含有氮氣(N2氣體)及氫氣(H2氣體)之處理氣體的電漿，而以偏壓電力將離子吸引至被處理體，來蝕刻有機膜。換言之，該電漿蝕刻主要係利用離子對有機膜之物理性衝擊，亦即，利用離子的濺鍍效果，來蝕刻有機膜。
【先前技術文獻】
【專利文獻】
專利文獻1：日本特開2001-358218
專利文獻2：日本特開2002-252222號公報
然而，在有機膜之電漿蝕刻中會有要求抑制對於該有機膜之基底層的損傷的情況。但是，上述文獻所記載的電漿蝕刻中，係難以抑制對於基底層之損傷。
一態樣中，係提供一種蝕刻有機膜的方法。此方法係含有：(a)準備具有基底層、設置於該基底層上之有機膜以及以讓該有機膜部分性露出的方 式來設置於該有機膜上的阻劑遮罩之被處理體的工序；以及(b)在收納該被處理體之電漿處理裝置的處理容器內蝕刻該有機膜之工序。蝕刻有機膜之工序中，係(b1)將含有氫氣及氮氣之處理氣體供給至處理容器內，(b2)以生成處理氣體之電漿。氫氣佔處理氣體流量的流量比例會被設定為35%以上，75%以下的比例。又，在蝕刻有機膜的工序中，用以將離子吸引至被處理體之高頻偏壓電力會被設定為50W以上，135W以下的範圍之電力。
一態樣相關之方法中，由於處理氣體中之氫氣比例會被設定為35%以上，75%以下的比例，故可相對於基底層而以較高的選擇比來蝕刻有機膜。又，可以較高之蝕刻速率來蝕刻有機膜。從而，根據此方法，便可抑制對於基底層之損傷，並蝕刻有機膜。又，此方法中，由於利用雖具較低電力，但卻能用以將離子吸引至被處理體之高頻偏壓電力，故可促進有機膜朝垂直方向之蝕刻。又，可以較高之蝕刻速率來蝕刻有機膜。進一步地，由於該高頻偏壓電力為較低之電力，故可確保有機膜相對於基底層之蝕刻的高選擇比，而可抑制對於基底層之損傷，並蝕刻有機膜。
一實施形態之蝕刻有機膜的工序中，處理容器內之壓力會被設定為6.666Pa(50mTorr)以上，且26.66Pa(200mTorr)以下的壓力。在相關高壓環境下，便會使得離子的能量變低。從而，便可更加地抑制對於基底層之損傷。
一實施形態中，基底層亦可含有相接於有機膜之金屬層，例如含有氮化鈦之金屬層。或是，基底層亦可為含矽膜。又，一實施形態中，被處理體係進一步地具有提供互相分離之複數隆起區域的基底區域，該基底區域之表面係含有複數隆起區域之表面以及該複數隆起區域之間的底面，基底層亦可形成於基底區域之表面上。相關被處理體之有機膜的全區域中，為了藉由蝕刻來去除從遮罩所露出之區域，而有需要在隆起區域之頂部上所延伸的基底層之一部分露出後，亦在所鄰接之隆起區域之間蝕刻有機膜。從而，最先露出之基底層的一部分便會長時間的被暴露於活性基。然而，根據上述方法，即便在相關被處理體之有機膜的蝕刻中，仍可抑制基底層之損傷。
一實施形態中，電漿係可藉由傳遞於面向該處理容器內之空間，且保持該被處理體之載置台所對向的介電體窗表面之表面波來加以生成。表面 波可例如為從輻形槽孔天線來傳遞至介電體窗的微波。根據此實施形態，便可藉由以自由基為主之活性基來蝕刻有機膜，而可進一步地抑制對於基底層之損傷。
一實施形態中，有機膜係可相對於基底層而以74以上的選擇比來被加以蝕刻。
如上述說明，便可在有機膜之蝕刻中，抑制對於基底層之損傷。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
18‧‧‧介電體窗
20‧‧‧載置台
30‧‧‧排氣裝置
32‧‧‧微波產生器
44‧‧‧天線
RFG‧‧‧高頻電源
50‧‧‧中央供給部
52‧‧‧周邊供給部
W‧‧‧晶圓
BR‧‧‧基底區域
OL‧‧‧有機膜
R1‧‧‧隆起區域
RM‧‧‧阻劑遮罩
UL‧‧‧基底層
圖1係顯示一實施形態相關之蝕刻有機膜的方法之流程圖。
圖2係顯示被處理體之一範例的剖面圖。
圖3係概略地顯示可利用圖1所示之方法的電漿處理裝置的圖式。
圖4係顯示天線之一範例的俯視圖。
圖5係顯示工序ST2之實行途中的一範例之被處理體狀態之圖式。
圖6係顯示工序ST2之實行結束時的一範例之被處理體狀態之圖式。
圖7係顯示實驗例1之實驗結果的圖表。
圖8係顯示實驗例2之實驗結果的圖表。
以下，便參照圖式就各實施形態來詳細地說明。另外，各圖式中，對於相同或相當之部分係附加相同符號。
圖1係顯示一實施形態相關之蝕刻有機膜的方法之流程圖。圖1所示之方法MT係蝕刻被處理體之有機膜的方法，且含有工序ST1及工序ST2。工序ST1會準備被處理體。
圖2係顯示被處理體之一範例的剖面圖。圖2係部分性地顯示為被處理體之一範例的晶圓W之剖面。如圖2所示，晶圓W係具有基底層UL、有機膜OL以及阻劑遮罩RM。
基底層UL係構成有機膜OL之基底的層。基底層UL係由單層膜或是多層膜所構成。一實施形態中，基底層UL亦可含有相接於有機膜OL之金屬膜。相接於有機膜OL之金屬膜係例如氮化鈦(TiN)膜。又，相接於有機 膜之金屬膜亦可由TaN、SiGe、IIIB族之鈧，釔，鑭及錒以及II族之材料Be,Mg,Ca,Sr,Ba,Ra系之金屬化合物所構成。或是，基底層UL亦可含有相接於有機膜OL之含矽膜。
阻劑遮罩RM係設置於有機膜OL上。阻劑遮罩RM係具有部分性地覆蓋有機膜OL的圖案。具有相關圖案之阻劑遮罩RM係藉由光微影技術來加以形成。另外，如後述，有機膜OL會以轉印阻劑遮罩RM之方式來被加以蝕刻。有機膜OL與阻劑遮罩RM雖由類似有機材料所構成，但需要在有機膜OL之蝕刻結束為止仍殘留有阻劑遮罩RM。從而，阻劑遮罩RM便可具有較有機膜OL之膜厚要大的膜厚。
一實施形態中，晶圓W係可進一步地具有基底區域BR。基底區域BR係含有複數隆起區域R1。該等隆起區域R1會以互相分離的方式來加以配列，且會較構成基底區域BR之表面的該基底區域BR的其他區域要隆起。基底區域BR之表面，亦即，相接於基底層UL的該基底區域BR之表面會由隆起區域R1之表面與所鄰接之隆起區域R1之間的底面R2S所構成。如此般，基底區域BR之表面便會具有凹凸狀。
一範例中，基底區域BR係可由提供隆起區域R1之矽基板所構成。又，基底區域BR除了隆起區域R1以外，係可進一步地具有填埋區域R2。填埋區域R2會在隆起區域R1兩側中，設置於矽基板所形成之溝內。填埋區域R2係可由例如氧化矽所構成。該填埋區域R2之上面會部分性地構成上述底面R2S。另外，從此般範例的晶圓W便可製作出鰭型場效電晶體。以下，便以圖2所示之晶圓W為例，來說明方法MT。然而，方法MT只要是在基底層上具有有機膜，而該有機膜上具有阻劑遮罩者的話，便可適用於任意被處理體。
再度參照圖1。工序ST1會準備晶圓W，該晶圓W會為了有機膜OL之蝕刻，而被搬送至電漿處理裝置之處理容器內。圖3係概略性地顯示可利用圖1所示之方法的實施之電漿處理裝置的圖式。圖3所示之電漿處理裝置10係藉由傳遞於保持晶圓W之載置台所對向的介電體窗之表面的表面波，來生成電漿的電漿處理裝置之一範例，且為以從輻形槽孔天線來傳遞於介電體窗的微波來作為表面波，而生成電漿之裝置。
電漿處理裝置10係具備有處理容器12。處理容器12係提供用以收納晶圓W之處理空間S。處理容器12係可含有側壁12a、底部12b以及頂部12c。
側壁12a係具有延伸於垂直方向之略圓筒形狀。側壁12a之中心軸線係與延伸於垂直方向之軸線Z略一致。底部12b係設置於側壁12a下端側。側壁12a上端部係具有開口。側壁12a之上端部開口會藉由介電體窗18來加以關閉。介電體窗18會被夾置於側壁12a之上端部與頂部12c之間。此介電體窗18與側壁12a之上端部之間亦可介設有密封構件SL1。密封構件SL1係例如O型環，並有助於處理容器12之密閉。
電漿處理裝置10係進一步地具備有載置台20。載置台20係設置於處理容器12內。此載置台20上方係配置有上述介電體窗18。載置台20係含有板體22以及靜電夾具24。
板體22係略圓盤狀之金屬製構件，例如由鋁所構成。板體22會藉由筒狀支撐部SP1來被加以支撐。支撐部SP1會從底部12b延伸於垂直上方。板體22係兼用為下部電極。板體22會透過匹配單元MU及供電棒PFR來電性連接於產生高頻偏壓電力之高頻電源RFG。高頻電源RFG會輸出適於控制吸引至晶圓W之離子能量的固定頻率，例如13.56MHz之高頻偏壓電力。匹配單元MU係收納在高頻電源RFG側之阻抗與主要為所謂電極、電漿、處理容器12之負載側的阻抗之間用以取得匹配的匹配器。此匹配器中係含有自偏壓生成用之阻隔電容器。
板體22上面係設置有靜電夾具24。靜電夾具24係含有基底板24a及夾具部24b。基底板24a係略圓盤狀之金屬製構件，例如由鋁所構成。基底板24a係設置於板體22上。基底板24a上面係設置有夾具部24b。
夾具部24b上面係構成為用以載置晶圓W之載置區域MR。此載置區域MR之中心會位於軸線Z上。此載置區域MR與介電體窗18之處理空間側的表面之間的距離係例如245mm。夾具部24b係以靜電吸附力來保持晶圓W。夾具部24b係含有被夾置於介電體膜之間的電極膜。夾具部24b之電極膜係透過開關SW及披覆線CL來電性連接有直流電源DSC。夾具部24b可藉由從直流電源DSC所施加的直流電壓所產生的庫倫力，來將晶圓 W吸附保持於其上面。此夾具部24b之徑向外側係設置有包圍晶圓W邊緣之聚焦環FR。
又，電漿處理裝置10係可具備有溫度控制機構。作為溫度控制機構的一部分會在基底板24a之內部設置有冷媒室24g。冷媒室24g係從冷卻單元透過配管PP1來供給有冷媒。冷媒室24g所供給之冷媒會透過配管PP3來回到冷卻單元。進一步地，來自導熱氣體供給部之導熱氣體，例如He氣體則會透過供給管PP2來供給至夾具部24b上面與晶圓W內面之間。
又，電漿處理裝置10係可進一步地具備有加熱器HT、HS、HC以及HE來作為溫度控制機構的一部分。加熱器HT係設置於頂部12c內。又，加熱器HS係設置於側壁12a內。加熱器HC係設置於基底板24a內。加熱器HC在基底板24a內，係設置在上述載置區域MR的中央部分下方，亦即交叉於軸線Z的區域。又，加熱器HE係設置於基底板24a內，並以圍繞加熱器HC之方式來延伸為環狀。加熱器HE係設置於上述載置區域MR之外緣部分下方。
又，載置台20周圍，亦即載置台20與處理容器12之側壁12a之間係設置有環狀排氣路徑VL。排氣路徑VL之軸線Z方向中的中間係設置了形成有複數貫穿孔之環狀分隔板26。排氣路徑VL會連接於提供排氣口28h之排氣管28。排氣管28會安裝於處理容器12之底部12b。排氣管28係連接有排氣裝置30。排氣裝置30係具有壓力調整器以及渦輪分子泵等的真空泵。藉由此排氣裝置30，可將處理容器12內之處理空間S減壓至所欲真空度。又，藉由讓排氣裝置30作動，便可從載置台20外周透過排氣路徑VL來將氣體排氣。
一實施形態中，電漿處理裝置10係進一步地具備有天線44以及微波產生器32。又，電漿處理裝置10係可進一步地具備有同軸導波管16、調諧器34、導波管36、模式轉換器38、介電體板42以及冷卻夾套40。
微波產生器32會產生天線44所供給之微波，例如2.45GHz之頻率的微波。微波產生器32會透過調諧器34、導波管36以及模式轉換器38來連接於同軸導波管16上部。同軸導波管16會延伸於垂直方向，其中心軸線會與軸線Z略一致。
同軸導波管16係含有外側導體16a以及內側導體16b。外側導體16a及內側導體16b係具有以軸線Z為中心軸線而共有的圓筒形狀。外側導體16a下端係可電性連接於具有導電性表面之冷卻夾套40上部。內側導體16b會在外側導體16a內側中，設置為與該外側導體16a同軸。內側導體16b下端會連接於天線44。
一實施形態中，天線44係輻形槽孔天線。天線44係配置於頂部12c所形成之開口內，並設置於介電體窗18上面之上。
天線44上係設置有介電體板42。介電體板42係讓微波波長縮短者，並具有略圓盤形狀。介電體板42係例如由石英或氧化鋁所構成。介電體板42係被夾置於天線44與冷卻夾套40下面之間。
圖4係顯示天線之一範例的俯視圖。天線44係薄板狀及圓盤狀。天線44之中心CS會位於軸線Z上。天線44係設置有複數槽孔對44p。各複數槽孔對44p係含有貫穿於板厚方向之兩個槽孔44a、44b。各槽孔44a、44b之平面形狀係長孔形狀。各槽孔對44p中，槽孔44a之長軸所延伸的方向與槽孔44b之長軸所延伸的方向會互相交叉或正交。圖4所示之範例中，複數槽孔對44p會被大致區分為設置於以軸線Z為中心之假想圓VC內側的內側槽孔對群ISP與設置於假想圓VC外側的外側槽孔對群OSP。另外，圖4所示之天線44中，內側槽孔對群ISP係具有7個槽孔對44p，而外側槽孔對群OSP則具有28個槽孔對44p，但內側槽孔對群ISP之槽孔對的個數以及外側槽孔對群OSP之槽孔對的個數並不限定於此。例如，內側槽孔對群ISP係具有7個槽孔對44p，而外側槽孔對群OSP亦可具有所謂14個之個數的槽孔對44p。
再度參照圖3。電漿處理裝置10中，來自微波產生器32之TE模式的微波會透過導波管36來傳遞至模式轉換器38。模式轉換器38會將微波之模式從TE模式轉換為TEM模式。TEM模式之微波會經由同軸導波管16及介電體板42，而從槽孔44a及44b來傳遞至介電體窗18。
此電漿處理裝置10係進一步地具備有中央供給部50及周邊供給部52。中央供給部50係含有導管50a、噴射器50b以及中央導入口18i。導管50a會通過同軸導波管16之內側導體16b的內孔。又，導管50a端部會延伸至 介電體窗18沿著軸線Z所區劃出之空間內。在此空間內且導管50a端部的下方係收納有噴射器50b。噴射器50b係設置有延伸於軸線Z方向之複數貫穿孔。又，介電體窗18會區劃出中央導入口18i。中央導入口18i會連續於收納有噴射器50b之空間下方，且沿著軸線Z來加以延伸。相關構成之中央供給部50會透過導管50a來將氣體供給至噴射器50b，而從噴射器50b透過中央導入口18i來噴射氣體。如此般，中央供給部50便會沿著軸線Z而朝介電體窗18的正下方噴射氣體。亦即，中央供給部50會將氣體導入至高電子溫度之電漿生成區域。此中央供給部50主要會形成朝向晶圓W之中心區域的氣流。
周邊供給部52會提供複數周邊導入口52i。複數周邊導入口52i主要會將氣體供給至晶圓W之邊緣區域。複數周邊導入口52i會朝晶圓W之邊緣區域或是載置區域MR緣部來加以開口。複數周邊導入口52i會在較中央供給部50要靠下方，且在載置台20上方中沿著周圍方向來加以配列。亦即，複數周邊導入口52i會在較介電體窗18要靠正下方的低電子溫度之區域(電漿擴散區域)中，以軸線Z為中心來配列為環狀。此周邊供給部52會從低電子溫度之區域朝向晶圓W來供給氣體。從而，從周邊供給部52所導入至處理空間S的氣體解離度會較從中央供給部50所供給至處理空間S的氣體解度要被抑制。
一實施形態中，周邊供給部52係具有環狀管52p。此管52p係形成有複數周邊導入口52i。環狀管52p可例如由石英所構成。一實施形態中，環狀管52p會沿著側壁12a之內壁面來加以設置。
中央供給部50係透過第1流量控制單元群FCG1來連接有第1氣體源群GSG1。又，周邊供給部52係透過第2流量控制單元群FCG2來連接有第2氣體源群GSG2。
第1氣體源群GSG1係具有複數氣體源。第1氣體源群GSG1之複數氣體源係含有氫氣(H2氣體)源以及氮氣(N2氣體)源。第1流量控制單元群FCG1係具有複數流量控制單元。各流量控制單元係例如含有兩個閥以及設置於該兩個閥間之流量控制器。流量控制器係例如質流控制器。第1氣體 源群GSG1之複數氣體源會分別透過第1流量控制單元群FCG1之複數流量控制單元中所對應的流量控制單元來連接於中央供給部50。
又，第2氣體源群GSG2係具有複數氣體源。第2氣體源群GSG2之複數氣體源係含有氫氣(H2氣體)源以及氮氣(N2氣體)源。第2流量控制單元群FCG2係具有複數流量控制單元。各流量控制單元係例如含有兩個閥以及設置於該兩個閥間之流量控制器。流量控制器係例如質流控制器。第2氣體源群GSG2之複數氣體源會分別透過第2流量控制單元群FCG2的複數流量控制單元中所對應之流量控制單元來連接於周邊供給部52。
另外，電漿處理裝置10係亦可構成為具有單一氣體源群及單一流量控制單元群來取代兩個氣體源群以及兩個流量控制單元群，亦即，第1氣體源群GSG1、第2氣體源群GSG2、第1流量控制群FCG1以及第2流量控制群FCG2，而藉由分流器來將來自該單一氣體源群之氣體分配至中央供給部50及周邊供給部52。
又，電漿處理裝置10係進一步地具備有控制部Cnt。控制部Cnt可為所謂可程式化之電腦的控制器。控制部Cnt係可基於配方而依照程式來控制電漿處理裝置10之各部。
此電漿處理裝置10會從中央供給部50及周邊供給部52來將處理氣體供給至處理容器12內。又，如上述般，微波會傳遞至介電體窗18，而該微波會傳遞至該介電體窗18之處理空間S側的表面。藉此，處理氣體便會在介電體窗18之正下方被激發，而在該介電窗體18之正下方生成高密度電漿。如此般所生成的電漿中之氫自由基及氮自由基會沿著以中央供給部50及周邊供給部52所噴出之氣流以及排氣的流向，而從介電體窗18朝向於下方所分離配置之晶圓W來加以移動。亦即，會形成朝向晶圓W，並朝向略垂直下方的氫自由基及氮自由基的流動。藉此，便會對晶圓W供給以自由基為主體之活性基。又，電漿中之氫離子及氮離子係該等離子的量雖會較對晶圓W所供給之自由基的量要少，但卻會因供給至載置台20之下部電極的高頻偏壓電力來朝垂直下方前進，而被吸引至晶圓W。藉由如此般對晶圓W所供給之活性基，來進行晶圓W之有機膜OL的蝕刻。
以下，便再度參照圖1，以使用電漿處理裝置10來實施方法MT的態樣為範例，來更詳細地說明該方法MT。如上述，工序ST1中，晶圓W會被收納至電漿處理裝置10之處理容器12內，接著，載置於載置台20上，而被加以保持。
接著工序ST2會實行有機膜OL之蝕刻。此工序ST2會將含有氫氣及氮氣之處理氣體供給至處理容器12內。處理氣體係可從中央供給部50及周邊供給部52之兩者或一者來加以供給。又，藉由排氣裝置30，來減壓處理容器12內之空間。然後，藉由傳遞至介電體窗18之表面的微波來生成處理氣體之電漿。
工序ST2中，氫氣佔供給至處理容器12內之處理氣體流量的流量比例會被設定為35%以上，75%以下。藉此，便可相對於基底層UL而以高選擇比來蝕刻有機膜OL。又，可以高蝕刻速率來蝕刻有機膜OL。從而，便可抑制對於基底層UL之損傷，亦即，抑制基底層UL的削蝕，並蝕刻有機膜OL。
又，工序ST2中，從高頻電源RFG來供給至載置台20之下部電極的高頻偏壓電力會被設定為50W以上，135以下之範圍的電力。亦即，將雖具較低電力，但卻能用以將離子吸引至晶圓W之高頻偏壓電力供給至載置台20。從而，便可促進有機膜OL朝垂直方向的蝕刻。又，可以高蝕刻速率來蝕刻有機膜OL。進一步地，由於該高頻偏壓電力為較低之電力，故可確保有機膜OL相對於基底層UL的蝕刻之高選擇比，而可抑制對於基底層UL之損傷，並蝕刻有機膜OL。另外，工序ST2中所利用的高頻偏壓電力亦可為較0W要大，而較50W要小之電力。
又，一實施形態之工序ST2中，處理容器12內之壓力會被設定為6.666Pa(50mTorr)以上，且26.66Pa(200mTorr)以下的壓力。亦即，處理容器12內之壓力會被設定為高壓。在相關高壓環境下，便會使得離子的能量變低。從而，便會更加地抑制對於基底層UL的損傷。如此般之處理氣體流量的設定、處理容器12內壓力的設定以及高頻偏壓電力的設定係可藉由利用控制部Cnt之第1流量控制單元群FCG1及第2流量控制單元群FCG2之控制、排氣裝置30之控制以及高頻偏壓電源RFG之控制來加以實現。 此控制部Cnt為了實行工序ST2，係可控制微波產生器32、加熱器等的電漿處理裝置10之各部。
圖5及圖6係顯示工序ST2之實行途中及結束時的各別晶圓W狀態之圖式。工序ST2之實行中，會在未藉由阻劑遮罩RM來覆蓋的區域中蝕刻有機膜OL。如圖5所示，隨著工序ST2的實行時間經過，在基底層UL的全區域中，會從隆起區域R1頂部上所延伸的部分UP依序露出該基底層UL。如圖6所示，此工序ST2之蝕刻會實行到將未藉由阻劑遮罩RM來覆蓋之部分中的有機膜OL略完全地去除為止。從而，圖2所示之晶圓W的有機膜OL的蝕刻在基底層UL的全區域中，在隆起區域R1頂部上所延伸的部分UP會最長時間地暴露於源自處理氣體之活性基。然而，方法MT中，由於選擇了會相對於基底層UL而選擇性地蝕刻有機膜OL之條件，故可抑制基底層UL的損傷，亦即，因有機膜OL之蝕刻而削蝕基底層UL。另外，有機膜OL相對於基底層UL之蝕刻選擇比可為74以上。
又，如上述，由於方法MT會將為較低電力之高頻偏壓電力供給至下部電極，且形成上述般之自由基的流動，故如圖6所示，便可將有機膜OL略垂直地蝕刻。
以下，就關於方法MT之實驗例來加以說明，但以下所說明之實驗例並不會限制本發明。
(實驗例1)
實驗例1中，係使用電漿處理裝置10，而將以下所示條件的工序ST2適用於圖2所示之晶圓。另外，實驗例1會將氫氣佔含有氮氣(N2氣體)及氫氣(H2氣體)之處理氣體流量的流量比例(%)進行各種改變。
<工序ST2的條件>
處理容器內壓力：50mTorr(6.666Pa)
微波電力：2000W
高頻偏壓電力：150W
然後，藉由從部分UP的下方有機膜OL之厚度T(參照圖2)除以從部分UP露出的時間點到有機膜OL被完全蝕刻的時間點的時間長度，來求出有機膜OL之蝕刻速率。又，藉由在該時間長度的期間中，部分UP於垂直 方向所削蝕的量(nm)除以膜厚T，來求出有機膜OL相對於基底層UL的蝕刻選擇比。圖7(a)係圖示有顯示出以實驗例1所求得之選擇比的圖表，圖7(b)係圖示有顯示出以實驗例1所求得之蝕刻速率的圖表。圖7(a)及圖7(b)之圖表的橫軸係表示氫氣佔處理氣體流量之流量比例。圖7(a)之圖表的縱軸係表示選擇比，圖7(b)之圖表的縱軸係表示蝕刻速率。
圖7(a)所示之虛線係表示74之選擇比的線，從圖7(a)之圖表看來，確認到74以上的選擇比可在氫氣的流量比例為50%、75%的情況獲得。又，如圖7(b)所示，確認到在氫氣的流量比例為35%以上，75%以下的範圍之情況，作為有機膜OL之蝕刻速率係可得到130nm/min以上的高蝕刻速率。另外，在氫氣之流量比例為35%的情況之蝕刻速率由於會與氫氣之流量比例為50%、75%的情況之蝕刻速率相同，故在氫氣之流量比例為35%的情況，應亦可得到與氫氣之流量比例為50%、75%的情況之選擇比相同的選擇比。從而，確認了在氫氣佔處理氣體之流量的流量比例為35%以上，75%以下的情況，便可相對於基底層UL而以高選擇比來蝕刻有機膜OL，且可以高蝕刻速率來蝕刻有機膜OL。
(實驗例2)
實驗例2中，係使用電漿處理裝置10，而將以下所示條件的工序ST2適用於圖2所示之晶圓。另外，實驗例2會將高頻偏壓電力進行各種改變。
<工序ST2的條件>
處理容器內壓力：50mTorr(6.666Pa)
微波電力：2000W
氮氣流量：300sccm
氫氣流量：25sccm
然後，與實驗例1同樣地，求出有機膜OL之蝕刻速率以及有機膜OL相對於基底層UL之蝕刻選擇比。圖8(a)係圖示有顯示出以實驗例2所求出之選擇比的圖表，圖8(b)係圖示有顯示出以實驗例2所求出之蝕刻速率的圖表。圖8(a)及圖8(b)之圖表的橫軸係表示高頻偏壓電力。圖8(a)之圖表的縱軸係表示選擇比，圖8(b)之圖表的縱軸係表示蝕刻速率。
從圖8(b)之圖表看來，確認到在50W以上且150W以下的範圍中，有 機膜OL之蝕刻速率會對應於高頻偏壓電力之大小而略線形地增加。從而，在50W以上且150W以下的範圍中，選擇比應會對應於高頻電力之大小而略線形地減少。依此觀點，參照圖8(a)所示之圖表，確認到74之選擇比(參照圖8(a)之圖表中水平方向虛線)會在高頻偏壓電力為50W以上，且135W(參照圖8(a)之圖表中垂直方向虛線)以下的情況下獲得。從而，便確認了藉由使用50W以上，135W以下的高頻偏壓電力，便可相對於基底層UL而以高選擇比來蝕刻有機膜OL。
以上，雖已就各實施形態來加以說明，但並不限於上述實施形態而可構成各種變形態樣。例如，雖已說明使用電漿處理裝置10來實施方法MT的範例，但方法MT之實施亦可使用所謂電容耦合型電漿處理裝置、感應耦合型電漿處理裝置的任意類型之電漿處理裝置。
MT‧‧‧方法
ST1‧‧‧被處理體(晶圓)之準備
ST2‧‧‧有機膜之蝕刻

Claims (10)

  1. 一種方法，係蝕刻有機膜之方法，包含有：準備具有基底層、設置於該基底層上的有機膜以及以讓該有機膜部分性露出的方式來設置於該有機膜上的阻劑遮罩的被處理體之工序；以及在收納該被處理體之電漿處理裝置的處理容器內蝕刻該有機膜之工序；蝕刻該有機膜之工序會將含有氫氣及氮氣之處理氣體供給至該處理容器內，以生成該處理氣體之電漿；該氫氣佔該處理氣體流量之流量比例會被設定為35%以上，75%以下的比例；在蝕刻該有機膜之工序中，用以將離子吸引至該被處理體之高頻偏壓電力會被設定為50W以上，且135W以下之範圍的電力。
  2. 如申請專利範圍第1項之方法，其中在蝕刻該有機膜之工序中，該處理容器內之壓力係被設定為6.666Pa以上，且26.66Pa以下之壓力。
  3. 如申請專利範圍第1項之方法，其中該基底層係含有相接於該有機膜之金屬膜。
  4. 如申請專利範圍第2項之方法，其中該基底層係含有相接於該有機膜之金屬膜。
  5. 如申請專利範圍第3項之方法，其中該金屬膜係含有氮化鈦。
  6. 如申請專利範圍第1或2項之方法，其中該基底層係含有相接於該有機層之含矽膜。
  7. 如申請專利範圍第1至5項中任一項之方法，其中該被處理體係進一步地具有提供相互分離的複數隆起區域之基底區域；該基底區域之表面係含有該複數隆起區域之表面以及該複數隆起區域之間的底面； 該基底層係形成於該基底區域之該表面上。
  8. 如申請專利範圍第1至5項中任一項之方法，其中該電漿係藉由傳遞於面向該處理容器內之空間，且保持該被處理體之載置台所對向的介電體窗表面之表面波來加以生成。
  9. 如申請專利範圍第1至5項中任一項之方法，其中該電漿係藉由傳遞於面向該處理容器內之空間，且保持該被處理體之載置台所對向的介電體窗表面之微波來加以生成；該微波係從輻形槽孔天線來傳遞至該介電體窗。
  10. 如申請專利範圍第1至5項中任一項之方法，其中該有機膜係相對於該基底層而以74以上的選擇比來被加以蝕刻。
TW104135530A 2014-10-31 2015-10-29 蝕刻有機膜之方法 TWI615897B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014222543A JP2016092102A (ja) 2014-10-31 2014-10-31 有機膜をエッチングする方法

Publications (2)

Publication Number Publication Date
TW201622001A true TW201622001A (zh) 2016-06-16
TWI615897B TWI615897B (zh) 2018-02-21

Family

ID=54365084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135530A TWI615897B (zh) 2014-10-31 2015-10-29 蝕刻有機膜之方法

Country Status (5)

Country Link
US (1) US9711371B2 (zh)
EP (1) EP3016134A1 (zh)
JP (1) JP2016092102A (zh)
KR (1) KR101810966B1 (zh)
TW (1) TWI615897B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6925202B2 (ja) 2017-08-30 2021-08-25 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR20230154175A (ko) * 2022-04-28 2023-11-07 주식회사 히타치하이테크 에칭 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358218A (ja) 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2002252222A (ja) 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
JP2003234331A (ja) 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US6551938B1 (en) * 2002-01-25 2003-04-22 Taiwon Semiconductor Manufacturing Company N2/H2 chemistry for dry development in top surface imaging technology
JP2004214336A (ja) 2002-12-27 2004-07-29 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP5385875B2 (ja) * 2010-08-26 2014-01-08 東京エレクトロン株式会社 プラズマ処理装置及び光学モニタ装置
JP2013222852A (ja) 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
JP2016092102A (ja) 2016-05-23
TWI615897B (zh) 2018-02-21
EP3016134A1 (en) 2016-05-04
KR20160051653A (ko) 2016-05-11
US20160126071A1 (en) 2016-05-05
US9711371B2 (en) 2017-07-18
KR101810966B1 (ko) 2017-12-20

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
US9911607B2 (en) Method of processing target object
US20060081337A1 (en) Capacitive coupling plasma processing apparatus
TW201543571A (zh) 蝕刻方法
JP5064707B2 (ja) プラズマ処理装置
TW201207987A (en) Plasma processing apparatus and method of manufacturing semiconductor device
KR102428552B1 (ko) 플라즈마 처리 방법
US20070227666A1 (en) Plasma processing apparatus
KR102257855B1 (ko) 피에칭층을 에칭하는 방법
US20140273461A1 (en) Carbon film hardmask stress reduction by hydrogen ion implantation
JP2016076621A (ja) 被処理体を処理する方法
CN107026081A (zh) 对被处理体进行处理的方法
TWI591722B (zh) 含鈷及鈀之膜之蝕刻方法
KR102316260B1 (ko) 플라즈마 처리 장치
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
US8034213B2 (en) Plasma processing apparatus and plasma processing method
TWI633601B (zh) Method of etching a copper layer
JP6239365B2 (ja) シリコン層をエッチングする方法
JP4566373B2 (ja) 酸化膜エッチング方法
TWI615897B (zh) 蝕刻有機膜之方法
JP2014209515A (ja) エッチング方法
TWI633600B (zh) 半導體元件之製造方法
TWI759348B (zh) 被處理體之處理方法
US20220301824A1 (en) Plasma processing method and plasma processing apparatus
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置