TW201611185A - 積體電路、基於積體電路的半導體元件及標準單元庫 - Google Patents

積體電路、基於積體電路的半導體元件及標準單元庫 Download PDF

Info

Publication number
TW201611185A
TW201611185A TW104123475A TW104123475A TW201611185A TW 201611185 A TW201611185 A TW 201611185A TW 104123475 A TW104123475 A TW 104123475A TW 104123475 A TW104123475 A TW 104123475A TW 201611185 A TW201611185 A TW 201611185A
Authority
TW
Taiwan
Prior art keywords
contact
conductive line
active region
integrated circuit
conductive
Prior art date
Application number
TW104123475A
Other languages
English (en)
Other versions
TWI628741B (zh
Inventor
白尙訓
吳祥奎
都楨湖
朴善暎
李昇映
元孝植
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201611185A publication Critical patent/TW201611185A/zh
Application granted granted Critical
Publication of TWI628741B publication Critical patent/TWI628741B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Abstract

一種積體電路（IC）可包含至少一單元，至少一單元包含：多個導電線，其在第一方向上延伸，且在垂直於第一方向的第二方向上平行於彼此；第一接點，其分別安置於來自多個導電線當中的至少一導電線的兩側處；以及第二接點，其安置於至少一導電線以及第一接點上，且藉由電連接至至少一導電線以及第一接點而形成單一節點。

Description

積體電路、基於積體電路的半導體元件及標準元件庫
本發明概念的實例實施例是關於一種包含至少一單元的積體電路（integrated circuit；IC）、基於此IC的半導體裝置及/或儲存關於半導體裝置的資訊的標準單元庫（standard cell library）。
隨著電晶體的大小被減小且半導體製造技術進一步發展，更多電晶體可整合於半導體裝置中。舉例而言，指將電腦或其他電子系統的所有組件整合至單一晶片中的積體電路（IC）的系統單晶片（system-on-chip；SOC）用於各種應用中。應用的日益增加的效能需求可要求包含更多組件的半導體裝置。
根據本發明概念的至少一實例實施例，一種積體電路（IC）可包含至少一單元，所述至少一包含多個導電線，其在第一方向上延伸且在第二方向上平行於彼此地安置，第二方向垂直於第一方向；第一接點，其分別安置在多個導電線當中的至少一導電線的兩側處；以及第二接點，其安置在至少一導電線以及第一接點上，且藉由電連接至至少一導電線以及第一接點而形成單一節點。
根據本發明概念的其他實例實施例，一種半導體裝置可包含：基板，其包含具有不同導電類型的第一主動區以及第二主動區；多個導電線，其在第一方向上延伸且在第二方向上平行於彼此地安置，第二方向垂直於第一方向；第一接點，其分別安置在多個導電線當中的至少一導電線的兩側處；以及第二接點，其安置於第一主動區以及第二主動區中的至少一者中的至少一導電線以及第一接點處，且藉由電連接至至少一導電線以及第一接點而形成單一節點。
根據本發明概念的其他實例實施例，一種儲存於非暫時性電腦可讀儲存媒體中的標準單元庫可包含關於多個標準單元的資訊。多個標準單元中的至少一者包含：第一主動區以及第二主動區，第一主動區以及第二主動區具有不同導電類型；多個鰭片，其在第一以及第二主動區中平行於彼此地安置；多個導電線，其在第一方向上延伸且在多個鰭片上方在第二方向上平行於彼此地安置，第二方向垂直於第一方向；第一接點，其分別安置在多個導電線當中的至少一導電線的兩側上；以及第二接點，其藉由電連接至至少一導電線以及第一以及第二主動區中的至少一者中的第一接點而形成單一節點。
根據其他實例實施例，一種半導體裝置可包含：基板，其包含具有第一導電類型的第一主動區，以及具有不同於第一導電類型的第二導電類型的第二主動區；多個閘電極，其在第一方向上延伸，使得多個閘電極在第二方向上平行於彼此，第二方向垂直於第一方向；第一接點，其在多個閘電極的經跳過閘電極的兩側中的各別側處，經跳過閘電極為電極連接至第一接點的多個閘電極中的一者；以及第二接點，其電連接至經跳過閘電極以及所述第一主動區中的第一接點，使得第二接點、至少一導電線以及第一接點形成第一主動區中的單一節點。
半導體裝置可包含至少一不對稱閘積體電路（asymmetrical gated integrated circuit；asymmetrical gated IC），不對稱閘IC相較於第一主動區在第二主動區中包含較大數目個電晶體。
電晶體可為鰭式電晶體。
半導體裝置可更包含多個鰭片，其於在第一方向上延伸的多個閘電極以下在第二方向上延伸，使得多個鰭片以及多個閘電極對應於鰭式電晶體。
現將詳細參考實例實施例，所述實施例的一些實例在附圖中說明，其中貫穿全文相似的圖式元件符號指相似的元件。提供這些實例實施例，使得本發明將為透徹且完整的，且將向所述領域中具通常知識者充分傳達本發明的概念。因為本發明概念允許各種改變以及眾多實例實施例，所以將在圖式中將說明特定實例實施例，且在書面描述中詳細地描述特定實例實施例。然而，此情形並非意欲將本發明概念限於特定實踐模式，且應瞭解並不偏離精神以及技術範疇的所有改變、等效物以及替代物涵蓋在本發明概念內。為了解釋方便起見，可誇示圖式中的組件的大小。如本文中所用，術語「及/或」包括相關聯的所列項目中的一或多者的任何以及所有組合。當在元件清單之前時，諸如「……中的至少一者」的表達修飾元件的整個清單，且並不修飾清單的個別元件。
用於本說明書中的術語僅用以描述特定實例實施例，且並不意欲限制發明概念。以單數形式使用的表達涵蓋複數形式的表達，除非其在上下文中具有清楚地不同的含義。在本說明書中，應理解，諸如「包含」、「具有」以及「包括」的術語意欲指示揭露於本說明書中的特徵、數字、步驟、動作、組件、部件或其組合的存在，且不意欲排除可存在或可添加一或多個其他特徵、數字、步驟、動作、組件、部件或其組合的可能性。
雖然可使用諸如「第一」、「第二」等這些術語來描述各種組件，但這些組件不應限於上述術語。上述術語僅用於將一個組件與另一組件區分開來。舉例而言，在本發明概念的範疇內，第一組件可被稱作第二組件，且反之亦然。
除非以其他方式界定，否則包含技術或科學術語的用於描述中的所有術語具有與一般熟習本發明概念的實例實施例相關的技術者通常理解的含義相同的含義。應進一步理解，應將術語（諸如，常用詞典中所定義的彼等術語）解釋為具有與其在現有技術的上下文中的含義一致的含義，且不應解釋為具有理想化或過分正式含義，除非其在本說明書中清楚地界定。
圖1為說明根據實例實施例的積體電路（IC）100A的一部分的佈局。
參看圖1，IC 100A可包含至少一單元（cell），其由用粗線指示的單元邊界來界定。單元可包含第一導電線140a至第三導電線140c、第一接點150a以及第一接點150b，以及第二接點160a。儘管未說明，但多個導電線（例如，金屬線）可另外安置於單元的上部部分處。
根據一些實例實施例，單元可為標準單元。根據設計標準單元佈局的方法，諸如「或」閘或「以及」閘的重複使用裝置經預先設計為標準單元，且儲存於電腦系統中，且在佈局設計程序期間，標準單元安置於必需位置中並經連線。因此，可在相對短的時間內設計佈局。
第一導電線140a至第三導電線140c可在第一方向（例如，Y方向）上延伸。又，第一導電線140a至第三導電線140c可在實質上垂直於第一方向的第二方向（例如，X方向）上平行於彼此地安置。第一導電線140a至第三導電線140c可由（例如）多晶矽、金屬以及金屬合金的具有導電性的材料形成。
根據實例實施例，第一導電線140a至第三導電線140c可對應於閘電極。然而，實例實施例（例如）不限於此，且第一導電線140a至第三導電線140c可為導電跡線（conductive trace）。又，儘管圖1中說明單元包含第一導電線140a至第三導電線140c，但實例實施例不限於此。舉例而言，單元可包含在第一方向延伸且在第二方向上平行於彼此的四個或四個以上導電線。
第一接點150a以及第一接點150b可在第一方向上延伸。又，第一接點150a以及第一接點150b可在實質上垂直於第一方向的第二方向上平行於彼此地安置。第一接點150a以及第一接點150b可由（例如）多晶矽、金屬以及金屬合金的具有導電性的材料形成。因此，第一接點150a以及第一接點150b可提供電力電壓或接地電壓至第一導電線140a至第三導電線140c之間的下部區域中。
根據一些實例實施例，第一接點150a以及第一接點150b可分別安置於第二導電線140b的兩側處。具體言之，第一接點150a以及第一接點150b可包含：安置在第二導電線140b的左側處的第一左接點150a，以及安置在第二導電線140b的右側處的第一右接點150b。換言之，第一左接點150a可安置於第一導電線140a與第二導電線140b之間，且第一右接點150b可安置在所述第二導電線140b與第三導電線140c之間。
根據一些實例實施例，第一左接點150a在第二方向上的長度（亦即，寬度W1a）可小於第一導電線140a與第二導電線140b之間的空間S1。同樣，第一右接點150b在第二方向上的長度（亦即，寬度W1b）可小於第二導電線140b與第三導電線140c之間的空間S1。根據實例實施例，第一左接點150a的寬度W1a與第一右接點150b的寬度W1b可實質上相同。然而，實例實施例不限於此。舉例而言，根據另一實例實施例，第一左接點150a的寬度W1a可不同於第一右接點150b的寬度W1b。
第二接點160a可安置於第二導電線140b以及第一接點150a以及第一接點150b上，且可藉由電連接至第二導電線140b以及第一接點150a以及第一接點150b而形成單一節點。又，第二接點160a可在第二方向上延伸，且因此第二接點160a可安置於與第二導電線140b以及第一接點150a以及第一接點150b水平地交叉的方向上。第二接點160a可由（例如）多晶矽、金屬以及金屬合金的具有導電性的材料形成。因此，第二接點160a可提供（例如）相同電力電壓或相同接地電壓至第二導電線140b以及第一接點150a以及第一接點150b。
根據一些實例實施例，第二接點160a在第二方向上的長度（即，寬度W1c）可大於第一左接點150a與第一右接點150b之間的距離D1a，且小於第一導電線140a與第三導電線140c之間的距離D1b。因此，第二接點160a可電連接至第二導電線140b、第一左接點150a以及第一右接點150b，但不連接至第一導電線140a以及第三導電線140c。
根據一些實例實施例，第一左接點150a在第一方向上的長度（即，高度H1a）可與第一右接點150b在第一方向上的長度（即，高度H1b）相同。因此，第一左接點150a、第一右接點150b以及第二接點160a可形成H形跨接線（H-shaped jumper）。跨接線為用於在IC 100A中連接兩個點或兩個端子的具有相對短長度的導線。
如上文所描述，根據一些實例實施例，單一節點可藉由電連接第二導電線140b、第一接點150a以及第一接點150b以及第二接點160a來形成。因此，在基於展示於圖1中的佈局製造的IC 100A中，第二導電線140b可經跳過或屏蔽。因此，根據一些實例實施例的H形跨接線可被稱作跳過裝置。
根據一些實例實施例，跳過第二導電線140b的單元可藉由電連接第二導電線140b、第一接點150a以及第一接點150b以及第二接點160a來設計。因此，第一接點150a以及第一接點150b以及第二接點160a可與第二導電線140b分離以減小（或替代地消除）在形成跨接線時電短路發生的可能性。
關於標準單元的上述佈局的資訊可儲存於標準單元庫中。具體言之，標準單元庫可包含關於多個標準單元的資訊，且儲存於電腦可讀儲存媒體中。舉例而言，非暫時性電腦可讀儲存媒體。對應於包含於標準單元庫中的資訊的標準單元指具有滿足標準的大小的IC的單元。舉例而言，標準單元的佈局的高度（例如，圖1的Y方向上的長度）可固定，且標準單元的寬度（例如，圖1的X方向上的長度）可根據標準單元發生變化。標準單元可包含用於處理輸入信號的輸入鰭片，以及用於輸出輸出信號的輸出鰭片。
IC可為多個標準單元。IC設計工具可設計IC，亦即，藉由使用包含關於多個標準單元的資訊的標準單元庫來完成IC的佈局。IC設計工具可在包含於標準單元中的接腳（亦即，輸入接腳以及輸出接腳）上置放介層窗，使得接腳與在標準單元的接腳在半導體製造程序中形成之後形成的層上的圖案連接。即，藉由將介層窗置放於標準單元的接腳中，可傳輸標準單元的輸入信號或輸出信號。
圖2為說明根據其他實例實施例的IC 100B的一部分的佈局。
參看圖2，IC 100B可包含第一導電線140a至第三導電線140c、第一左接點150a、第一右接點150b' 以及第二接點160a。IC 100B為展示於圖1中的IC 100A的經修改實例實施例。因此，圖1的描述中的至少一些亦可應用至IC 100B，且因此將不重複參看圖1已描述的特徵以及器件。
根據一些實例實施例，第一左接點150a在第一方向上的長度（即，高度H1a）可不同於第一右接點150b' 的長度（即，高度H1b' ）。因此，第一左接點150a、第一右接點150b' 以及第二接點160a可形成L形跨接線。
根據一些實例實施例，第一右接點150b' 的高度H1b' 可大於第一左接點150a的高度H1a。根據其他實例實施例，第一左接點150a的高度H1a可大於第一右接點150b' 的高度H1b' 。第一左接點150a的高度H1a以及第一右接點150b' 的高度H1b' 在各種實例實施例中可發生變化。
圖3為說明具有圖1的佈局的半導體裝置100a的實例的沿著圖1的線III-III' 切出的橫截面圖。
參看圖3，半導體裝置100a可包含基板110、第二導電線140b、第一接點150a以及第一接點150b，以及第二接點160a。儘管未說明，但提供（例如）電力電壓或接地電壓的電壓端子可另外安置於第二接點160a上。
基板110可為包含選自（例如）以下各者的任一者的半導體基板：矽、絕緣體上矽（silicon-on-insulator；SOI）、藍寶石上矽、鍺、矽-鍺，以及鎵-砷化物。舉例而言，基板110可為P型基板。又，儘管未說明，但基板110可具有摻雜有雜質的主動區。
第二導電線140b可安置於基板110上。根據一些實例實施例，第二導電線140b可用作閘電極。在此狀況下，閘極絕緣層可另外安置於第二導電線140b與基板110的主動區之間。
第一接點150a以及第一接點150b可安置於基板110上。因此，第一接點150a以及第一接點150b可在基板110的主動區中提供（例如）電力電壓或接地電壓。根據一些實例實施例，第一接點150a以及第一接點150b可分別安置於第二導電線140b的兩側處。根據一些實例實施例，第一接點150a以及第一接點150b的上部部分可處於與第二導電線140b的上部部分相同的水平。
第二接點160a可安置於第二導電線140b以及第一接點150a以及第一接點150b上，且藉由電連接至第二導電線140b以及第一接點150a以及第一接點150b而形成單一節點。
圖4為說明與圖1的實例實施例實質上相同的IC 100A' 的一部分的佈局。
參看圖4，IC 100A' 可包含第一導電線140a以及第三導電線140c以及第一接點150a以及第一接點150b。第一接點150a以及第一接點150b可連接至安置於上部部分處的單一金屬線。根據其他實例實施例，IC 100A' 可包含第一接點150a以及第一接點150b中的僅一者。
展示於圖1中的佈局中的第一接點150a以及第一接點150b以及第二接點160a形成H形跨接線。因此，當實際上製造IC 100A時，IC 100A可與對應於展示於圖4中的佈局的IC 100A' 實質上相同。換言之，歸因於展示於圖1中的佈局中的H形跨接線，可跳過第二導電線140b。
同樣，展示於圖2中的佈局中的第一接點150a以及第一接點150b' 以及第二接點160a可形成L形跨接線。因此，當實際上製造IC 100B時，IC 100B可與對應於展示於圖4中的佈局的IC 100A' 實質上相同。換言之，歸因於展示於圖2中的佈局中的L形跨接線，可跳過第二導電線140b。
圖5為說明根據其他實例實施例的IC 100C的一部分的佈局。
參看圖5，IC 100C可包含至少一單元，其由用粗線指示的單元邊界來界定。單元可包含第一導電線140e至第四導電線140h、第一接點150c以及第一接點150d，以及第二接點160b。
第一導電線140e至第四導電線140h可在第一方向（例如，Y方向）上延伸。又，第一導電線140e至第四導電線140h可在實質上垂直於第一方向的第二方向（例如，X方向）上平行於彼此地安置。第一導電線140e至第四導電線140h可由（例如）多晶矽、金屬及/或金屬合金的具有導電性的材料形成。
根據一些實例實施例，第一導電線140e至第四導電線140h可對應於閘電極。然而，實例實施例不限於此。舉例而言，第一導電線140e至第四導電線140h可為導電跡線。又，儘管圖5說明IC 100C包含第一導電線140e至第四導電線140h，但實例實施例不限於此，例如，IC 100C可包含在第一方向上延伸並在第二方向上平行於彼此的五個或五個以上導電線。
第一接點150c以及第一接點150d可在第一方向上延伸。又，第一接點150c以及第一接點150d可在實質上垂直於第一方向的第二方向上平行於彼此地安置。第一接點150c以及第一接點150d可由（例如）多晶矽、金屬以及金屬合金的具有導電性的材料形成。因此，第一接點150c以及第一接點150d可提供電力電壓或接地電壓至第一導電線140e至第四導電線140h之間的下部區域中。
根據一些實例實施例，第一接點150c以及第一接點150d可包含：第一左接點150c，其安置在第二導電線140f的左側處；以及第一右接點150d，其安置在第三導電線140g的右側處。換言之，第一左接點150c可安置在第一導電線140e與第二導電線140f之間，且第一右接點150d可安置在第三導電線140g與第四導電線140h之間。
根據一些實例實施例，第一左接點150c在第二方向上的長度（即，寬度W2a）可小於第一導電線140e與第二導電線140f之間的空間S2。同樣，第一右接點150d在第二方向上的長度（即，寬度W2b）可小於第三導電線140g與第四導電線140h之間的空間S2。根據一些實例實施例，第一左接點150c的寬度W2a可與第一右接點150d的寬度W2b實質上相同。然而，實例實施例不限於此。舉例而言，根據其他實例實施例，第一左接點150c的寬度W2a可不同於第一右接點150d的寬度W2b。
第二接點160b可安置於第二導電線140f以及第三導電線140g以及第一接點150c以及第一接點150d上，且藉由電連接至第二導電線140f以及第三導電線140g以及第一接點150c以及第一接點150d來形成單一節點。又，第二接點160b可在第二方向上延伸，且因此第二接點160b可在與第二導電線140f以及第三導電線140g以及第一接點150c以及第一接點150d水平地交叉的方向上安置。第二接點160b可由（例如）多晶矽、金屬及/或金屬合金的具有導電性的材料形成。因此，第二接點160b可提供（例如）相同電力電壓或相同接地電壓至第二導電線140f以及第三導電線140g以及第一接點150c以及第一接點150d。
根據一些實例實施例，第二接點160b在第二方向上的長度（即，寬度W2c）可大於第一左接點150c與第一右接點150d之間的距離D2a，且小於第一導電線140e與第四導電線140h之間的距離D2b。因此，第二接點160b可電連接至第二導電線140f以及第三導電線140g、第一左接點150c以及第一右接點150d，但不連接至第一導電線140e以及第四導電線140h。
根據一些實例實施例，第一左接點150c在第一方向上的長度（即，高度H2a）可與第一右接點150d在第一方向的長度（即，高度H2b）實質上相同。因此，第一左接點150c、第一右接點150d以及第二接點160b可形成H形跨接線。跨接線為用於在IC 100C中連接兩個點或兩個端子的具有相對短長度的導線。
儘管未說明，但根據其他實例實施例，第一左接點150c在第一方向上的長度（即，高度H2a）可不同於第一右接點150d在第一方向上的長度（即，高度H2b）。因此，第一左接點150c、第一右接點150d以及第二接點160b可形成L形跨接線。
如上文所描述，根據一些實例實施例，單一節點可藉由使第二導電線140f以及第三導電線140g、第一接點150c以及第一接點150d以及第二接點160b電短路連接（electrically short-circuiting）而形成。因此，在基於展示於圖5中的佈局製造的IC 100C中，可跳過第二導電線140f以及第三導電線140g。因此，根據一些實例實施例的H形跨接線可被稱作跳過裝置。
圖6為說明具有圖5的佈局的半導體裝置100c的實例的橫截面圖。
參看圖6，半導體裝置100c可包含基板110、第二導電線140f以及第三導電線140g、第一接點150c以及第一接點150d以及第二接點160b。儘管未說明，但提供（例如）電力電壓或接地電壓的電壓端子可另外安置於第二接點160b上。
基板110可為包含選自（例如）以下各者中的任一者的半導體基板：矽、SOI、藍寶石上矽、鍺、矽-鍺以及鎵-砷化物。舉例而言，基板110可為P型基板。又，儘管未說明，但基板110可具有摻雜有雜質的主動區。
第二導電線140f以及第三導電線140g可安置於基板110上。根據一些實例實施例，第二導電線140f以及第三導電線140g可用作閘電極。在此狀況下，閘極絕緣層可另外安置於第二導電線140f以及第三導電線140g與基板110的主動區之間。
第一接點150c以及第一接點150d可安置於基板110上。因此，第一接點150c以及第一接點150d可在基板110的主動區中提供（例如）電力電壓或接地電壓。根據一些實例實施例，第一接點150c以及第一接點150d可分別安置於第二導電線140f的左側以及第三導電線140g的右側。根據一些實例實施例，第一接點150c以及第一接點150d的上部部分可處於與第二導電線140f以及第三導電線140g的上部部分相同的水平。
第二接點160b可安置於以下各者上並電連接至以下各者：第二導電線140f以及第三導電線140g，以及第一接點150c以及第一接點150d。因此，第二導電線140f以及第三導電線140g、第一接點150c以及第一接點150d與第二接點160b可形成單一節點。
圖7為說明根據其他實例實施例的IC 100D的一部分的佈局。
參看圖7，IC 100D可包含至少一單元，其由用粗線指示的單元邊界來界定。單元可包含第一導電線140e至第四導電線140h、第一左接點150c、第一右接點150d、第一中心接點150e以及第二接點160c。IC 100D為展示於圖中的IC 100C的經修改實例實施例，且因此圖5的描述中的至少一些亦可應用至IC 100D。因此，將不重複參看圖5已描述的特徵以及器件。
不同於圖5的IC 100C，根據一些實例實施例的IC 100D可更包含第一中心接點150e。第一中心接點150e可安置於第二導電線140f與第三導電線140g之間。根據一些實例實施例，第二接點160c可電連接至第二導電線140f以及第三導電線140g以及第一左接點150c、第一右接點150d以及第一中心接點150e，且因此形成單一節點。
圖8為說明具有圖5的佈局的半導體裝置100d的實例的沿著圖7的線VIII-VIII' 切出的橫截面圖。
參看圖8，半導體裝置100d可包含基板110、第二導電線140f以及第三導電線140g、第一左接點150c、第一右接點150d以及第一中心接點150e，以及第二接點160c。半導體裝置100d為圖6的半導體裝置100c的經修改實施例，且因此，圖6的描述亦可應用至半導體裝置100d。因此，將不重複參看圖6已經描述的特徵以及器件。
第一左接點150c、第一右接點150d以及第一中心接點150e可分別安置於基板110上。因此，第一左接點150c、第一右接點150d以及第一中心接點150e可提供（例如）電力電壓或接地電壓至基板110的主動區。根據一些實例實施例，第一中心接點150e可安置於第二導電線140f與第三導電線140g之間。根據一些實例實施例，第一左接點150c、第一右接點150d以及第一中心接點150e的上部部分可分別處於與分別與第二導電線140f以及第三導電線140g的上部部分實質上相同的水平。
第二接點160c可安置於以下各者上並電連接至以下各者：第二導電線140f以及第三導電線140g以及第一左接點150c、第一右接點150d以及第一中心接點150e。因此，第二導電線140f以及第三導電線140g以及第一左接點150c、第一右接點150d以及第一中心接點150e（分別）可與第二接點160b形成單一節點。
圖9為說明與圖5的實例實施例實質上相同的IC 100C' 的一部分的佈局。
參看圖9，IC 100C' 可包含第一導電線140e以及第四導電線140h以及第一接點150c以及第一接點150d。第一接點150c以及第一接點150d可連接至安置在第一接點150c以及第一接點150d上方的相同金屬線。根據其他實例實施例，IC 100C' 可包含第一接點150c以及第一接點150d中的僅一者。
包含於展示於圖5中的佈局中的第一接點150c以及第一接點150d以及第二接點160b可形成H形跨接線。因此，當實際上製造IC 100C時，IC 100C可與對應於展示於圖9中的佈局的IC 100C' 實質上相同。換言之，歸因於展示於圖5中的佈局中的H形跨接線，可跳過第二導電線140f以及第三導電線140g。
同樣，展示於圖7中的佈局中的第一左接點150c、第一右接點150d以及第一中心接點150e以及第二接點160c可形成跨接線。因此，當實際上製造IC 100D時，IC 100D可與對應於展示於圖9中的佈局的IC 100C' 實質上相同。換言之，歸因於展示於圖7中的佈局中的跨接線，可跳過第二導電線140f以及第三導電線140g。
圖10為說明根據其他實例實施例的IC 200的佈局。
參看圖10，IC 200可包含至少一單元，其由用粗線繪製的單元邊界來界定。具體言之，圖10說明IC 200中標準單元的實例。標準單元包含（但不限於）第一主動區220a以及第二主動區220b、多個鰭片、多個導電線、第一接點250a至第一接點250d、第二接點260以及切割區270。
根據一些實例實施例，多個鰭片可包含第一至第六鰭片230a至230f，且多個導電線可包含第一至第三導電線240a至240c。然而，實例實施例不限於此。舉例而言，根據其他實例實施例，多個鰭片以及多個導電線可分別包含各種數目個鰭片以及導電線。
第一主動區220a可在安置第一鰭片230a至第三鰭片230c之處，例如，N型金氧半導體（N-type metal oxide semiconductor；NMOS）界定層處。舉例而言，第一主動區220a可為P型基板中的隨機區域。第二主動區220b可在安置第四鰭片230d至第六鰭片230f之處，例如，P型MOS（P-type MOS；PMOS）界定層處。舉例而言，第二主動區220b可為N型井區。儘管未繪示，但裝置分離區可安置於第一主動區220a與第二主動區220b之間。
第一鰭片230a至第六鰭片230f可在第一方向（例如，Y方向）上平行於彼此地安置，且在實質上垂直於第一方向的第二方向（例如，X方向）上延伸。根據一些實例實施例，第一鰭片230a至第六鰭片230f可為主動式鰭片。由此類鰭片形成的鰭式電晶體的通道寬度可與主動式鰭片的數目成比例地增加，且因此在鰭式電晶體中流動的電流的量可增加。儘管未繪示，但IC 200可另外包含安置於裝置分離區上的虛設鰭片。
根據一些實例實施例，在IC 200的佈局中，第一鰭片230a至第六鰭片230f在第一方向上可具有相同的各別長度，亦即，各別寬度。第一鰭片230a至第六鰭片230f的各別寬度為以二維形式展示於圖10的佈局上的寬度。由於圖10為2D佈局，因此第一鰭片230a至第六鰭片230f的各別高度未予展示。
第一導電線240a至第三導電線240c可在第一方向（例如，Y方向）上延伸。又，第一導電線240a至第三導電線240c可在實質上垂直於第一方向的第二方向（例如，X方向）上平行於彼此地安置。第一導電線240a至第三導電線240c可由（例如）多晶矽、金屬及/或金屬合金的具有導電性的材料形成。根據一些實例實施例，第一導電線240a至第三導電線240c可對應於閘電極。
第一接點250a至第一接點250d可在第一方向（例如，Y方向）上延伸。又，第一接點250a至第一接點250d可在實質上垂直於第一方向的第二方向（例如，X方向）上平行於彼此地安置。第一接點250a至第一接點250d可由（例如）多晶矽、金屬及/或金屬合金的具有導電性的材料形成。
根據一些實例實施例，第一接點250a至第一接點250d可包含第一主動區220a上的第一下部接點250a以及第一下部接點250b，以及第二主動區220b上的第一上部接點250c以及第一上部接點250d。第一下部接點250a以及第一下部接點250b可為連接至第一主動區220a的接點，例如，源極接點以及汲極接點。因此，第一下部接點250a以及第一下部接點250b可提供（例如）電力電壓或接地電壓至第一主動區220a。第一上部接點250c以及第一上部接點250d可為連接至第二主動區220b的接點，例如，源極接點以及汲極接點。因此，第一上部接點250c以及第一上部接點250d可提供（例如）電力電壓或接地電壓至第二主動區220b。
根據一些實例實施例，第一下部接點250a以及第一下部接點250b可分別安置於第二導電線240b的兩側處。詳言之，第一下部接點250a以及第一下部接點250b可包含：安置在第二導電線240b的左側處的第一左下接點250a，以及安置在第二導電線240b的右側處的第一右下接點250b。換言之，第一左下接點250a可安置於第一導電線240a與第二導電線240b之間，且第一右下接點250b可安置在所述第二導電線240b與第三導電線240c之間。
第二接點260可安置於第二導電線240b以及第一下部接點250a以及第一下部接點250b上，且藉由電連接至第二導電線240b以及第一下部接點250a以及第一下部接點250b而形成單一節點。又，第二接點260可在第二方向上延伸，即在且因此，第二接點260可安置於與第二導電線240b以及第一下部接點250a以及第一下部接點250b水平地交叉的方向上。第二接點260可由（例如）多晶矽、金屬及/或金屬合金的具有導電性的材料形成。因此，第二接點260可提供（例如）相同電力電壓或相同接地電壓至第二導電線240b以及第一下部接點250a以及第一下部接點250b。
根據一些實例實施例，安置於第一主動區220a上的第一導電線240a至第三導電線240c、第一下部接點250a以及第一下部接點250b以及第二接點260可與說明於圖1中的IC 100A實質上相同。因此，圖1的描述亦可應用至IC 200，且將不重複已參看圖1描述的特徵以及器件。
如上文所描述，根據一些實例實施例，單一節點可藉由使第一主動區220a上的第二導電線240b、第一下部接點250a以及第一下部接點250b以及第二接點260電短路連接來形成。因此，在基於展示於圖10中的佈局製造的IC 200中，第二導電線240b可在第一主動區220a中被跳過，但在第二主動區220b中不跳過。因此，IC 200可包含不對稱閘，在所述閘中，（例如）兩個NMOS鰭式電晶體的兩個電晶體處於第一主動區220a中，且（例如）三個PMOS鰭式電晶體的三個電晶體是在第二主動區220b中。
儘管圖10說明第二接點260安置於第一主動區220a上的實例實施例，但實例實施例不限於此。舉例而言，根據其他實例實施例，第二接點260可安置於第一主動區220a以及第二主動區220b兩者上。在此狀況下，相同數目個電晶體可安置於第一主動區220a以及第二主動區220b上。根據其他實例實施例，第二接點260可安置於僅在第二主動區220b上。在此狀況下，相較於第二主動區220b，更多電晶體可安置於第一主動區220a上。
圖11為說明與圖10的實例實施例實質上相同的IC 200' 的佈局。
參看圖11，IC 200' 可包含第一導電線240a至第三導電線240c，以及第一接點250a至第一接點250d。安置於第一主動區220a上的第一下部接點250a以及第一下部接點250b可連接至第一下部接點250a以及第一下部接點250b上方的相同金屬線。根據其他實例實施例，IC200' 可包含第一下部接點250a以及第一下部接點250b中的僅一者。
包含於展示於圖10中的佈局中的第一下部接點250a以及第一下部接點250b以及第二接點260可形成H形跨接線。因此，當實際上製造IC 200時，IC 200可與對應於展示於圖11中的佈局的IC 200' 實質上相同。換言之，歸因於展示於圖10中的佈局中的H形跨接線，可跳過第一主動區220a中的第二導電線240b。因此，如圖11中所說明，第二導電線240b可在第一主動區220a中被跳過，且因此，IC 200以及200' 可在第一主動區220a中包含兩個NMOS鰭式電晶體，且在第二主動區220b中包含三個PMOS鰭式電晶體。
圖12為說明具有圖10的佈局的半導體裝置200A的實例的透視圖。圖13為說明半導體裝置200A的沿著圖12的線XII-XII' 切出的橫截面圖。
參看圖12以及圖13，半導體裝置200A可為塊材式（bulk type）鰭式電晶體。半導體裝置200A可包含基板210、第一絕緣層233、第二絕緣層236、第一鰭片230a至第三鰭片230c以及第一導電線（下文中被稱作「閘電極」）240a。
基板210可為包含選自（例如）以下各者中的任一者的半導體基板：矽、SOI、藍寶石上矽、鍺、矽-鍺以及鎵-砷化物。基板210可為P型基板並用作第一主動區220a。
第一鰭片230a至第三鰭片230c可經安置，使得其連接至基板210。根據一些實例實施例，第一鰭片230a至第三鰭片230c可為藉由用n+或p+雜質對自基板210垂直突出的部分進行摻雜而形成的主動區。
第一絕緣層233以及第二絕緣層236可包含選自（例如）以下各者的絕緣材料：氧化物、氮化物及/或氮氧化物。第一絕緣層233可安置於第一鰭片230a至第三鰭片230c上。第一絕緣層233可藉由安置於第一鰭片230a至第三鰭片230c與閘電極240a之間而用作閘極絕緣層。第二絕緣層236可形成於第一鰭片230a至第三鰭片230c之間的空間處達某高度。第二絕緣層236可藉由安置於第一鰭片230a至第三鰭片230c之間而用作裝置分離層。
閘電極240a可安置於第一絕緣層233以及第二絕緣層236上。因此，閘電極240a可包圍第一鰭片230a至第三鰭片230c、第一絕緣層233以及第二絕緣層236。換言之，第一鰭片230a至第三鰭片230c可位於閘電極240a內部。閘電極240a可包含諸如鎢（W）或鉭（Ta）的金屬材料、金屬材料的氮化物、金屬材料的矽化物，及/或摻雜多晶矽，且藉由使用沈積製程而形成。
圖14為說明具有圖10的佈局的半導體裝置200B的另一實例的透視圖。圖15為說明半導體裝置200B的沿圖14的線XIV-XIV' 切出的橫截面圖。
參看圖14以及圖15，半導體裝置200B可為SOI類型鰭式電晶體。半導體裝置200B可包含基板210' 、第一絕緣層215、第二絕緣層233' 、第一鰭片230a' 至第三鰭片230c' 以及第一導電線（下文中被稱作「閘電極」）240a' 。半導體裝置200B為展示於圖12以及圖13中的半導體裝置200A的經修改實例實施例。因此，將主要描述半導體200B的不同於半導體裝置200A的特徵以及器件，且將不重複參看圖12以及圖13已描述的特徵以及器件。
第一絕緣層215可安置於基板210' 上。第二絕緣層233' 可藉由安置於第一鰭片230a' 至第三鰭片230c' 與閘電極240a' 之間而用作閘極絕緣層。第一鰭片230a' 至第三鰭片230c' 可包含半導體材料，例如，矽及/或摻雜矽。
閘電極240a' 可安置於第二絕緣層233' 上。因此，閘電極240a' 可包圍第一鰭片230a' 至第三鰭片230c' 以及第二絕緣層233' 。換言之，第一鰭片230a' 至第三鰭片230c' 可位於閘電極240a' 內部。
圖16為說明具有圖10的佈局的半導體裝置200a的沿著圖10的線XVI-XVI' 切出的橫截面圖。
參看圖16，半導體裝置200A可包含第二鰭片230b、第二導電線240b、第一下部接點250a以及第一下部接點250b，以及第二接點260。儘管未繪示，但提供（例如）電力電壓或接地電壓的電壓端子可另外安置於第二接點260上。
第二導電線240b可安置於第二鰭片230b上。根據一些實例實施例，第二導電線240b可用作閘電極，且閘極絕緣層可另外安置在第二導電線240b與第二鰭片230b之間。
第一下部接點250a以及第一下部接點250b可安置於第二鰭片230b上。因此，第一下部接點250a以及第一下部接點250b可提供（例如）電力電壓或接地電壓至第二鰭片230b。根據一些實例實施例，第一下部接點250a以及第一下部接點250b可分別安置於第二導電線240b的兩側處。根據一些實例實施例，第一下部接點250a以及第一下部接點250b的上部部分可在與第二導電線240b的上部部分相同的水平。
第二接點260可安置於以下各者上並電連接至以下各者：第二導電線240b以及第一下部接點250a以及第一下部接點250b。因此，第二導電線240b、第一下部接點250a以及第一下部接點250b與第二接點260可形成單一節點。
圖17為說明根據其他實例實施例的IC 300的佈局。
參看圖17，IC 300可包含至少一單元，其由用粗線繪製的單元邊界來界定。具體言之，圖17說明IC 300中標準單元的實例。標準單元可包含第一主動區220a以及第二主動區220b、第一鰭片230a至第六鰭片230f、第一導電線240a至第三導電線240c、第一接點250a至第一接點250d、第二接點260、切割區270以及第三接點380a至第三接點380c。IC 300為展示於圖10中的IC 200的經修改實例實施例。因此，圖10的描述亦可應用至IC 300，且因此將不重複參看圖10已描述的特徵以及器件。
相比於圖10的IC 200，根據一些實例實施例的IC 300可另外包含第三接點380a至第三接點380c。第三接點中的第一個接點380a可安置於第一導電線240a上並電連接至所述第一導電線。第三接點中的第三個接點380c可安置於第三導電線240c上並電連接至所述第三導電線。
第三接點中的第二個接點380b可安置於第二導電線240b上並電連接至所述第二導電線。由於切割區域270是在第二導電線240b的中間，因此第三接點380b電連接至僅第二主動區220b上的第二導電線240b，但並不電連接至第一主動區220a的第二導電線240b。
根據一些實例實施例，單一節點可藉由在第一主動區220a上使第二導電線240b、第一下部接點250a以及第一下部接點250b以及第二接點260電短路連接來形成。因此，在基於圖17中展示的佈局製造的IC 300中，第二導電線240b可在第一主動區220a中被跳過，但在第二主動區220b中不被跳過，使得IC 300具有不對稱閘。因此，IC 300在第一主動區220a中可包含兩個電晶體（例如，兩個NMOS鰭式電晶體），且在第二主動區220b中包含三個電晶體（例如，三個PMOS鰭式電晶體）。
儘管圖17說明第二接點260安置於第一主動區220a上的實例實施例，但實例實施例不限於此。舉例而言，根據其他實例實施例，第二接點260可安置於第一主動區220a以及第二主動區220b兩者上。在此狀況下，相同數目個電晶體可安置於第一主動區220a以及第二主動區220b上。根據其他實例實施例，第二接點260可安置於僅在第二主動區220b上。在此狀況下，相較於第二主動區220b，更多電晶體可安置於第一主動區220a上。
圖18為說明與圖17的實例實施例實質上相同的IC 300' 的一部分的佈局。
參看圖18，IC 300' 可包含第一導電線240a至第三導電線240c、第一接點250a至第一接點250d，以及第三接點380a至第三接點380c。第一主動區220a上的第一下部接點250a以及第一下部接點250b可連接至第一下部接點250a以及第一下部接點250b上方的相同金屬線。根據其他實例實施例，IC 300' 可包含第一下部接點250a以及第一下部接點250b中的僅一者。
包含於展示於圖17中的佈局中的第一下部接點250a以及第一下部接點250b以及第二接點260可形成H形跨接線。因此，當實際上製造IC 300時，IC 300可與對應於展示於圖18中的佈局的IC 300' 實質上相同。換言之，如圖18中所展示，歸因於展示於圖17中的佈局中的H形跨接線，可跳過第一主動區220a中的第二導電線240b。因此，IC 300以及IC 300' 可在第一主動區220a中包含兩個NMOS鰭式電晶體，且在第二主動區220b中可包含三個PMOS鰭式電晶體。
圖19為說明圖17的IC 300的電路圖。
參看圖17以及圖19，IC 300可包含第一PMOS鰭式電晶體PM1至第三PMOS鰭式電晶體PM3，以及第一NMOS電晶體NM1以及第二NMOS電晶體NM2。第一PMOS鰭式電晶體PM1至第三PMOS鰭式電晶體PM3可形成於第二主動區220b上，且第一NMOS鰭式電晶體NM1以及第二NMOS鰭式電晶體NM2可形成於第一主動區220a上。
第一PMOS鰭式電晶體PM1以及第一NMOS鰭式電晶體NM1的各別閘極皆連接至可對應於第三接點中的第一個接點380a的節點A。又，第二PMOS鰭式電晶體PM2的閘極可連接至可對應於第三接點中的第二個接點380b的節點B。又，第三PMOS鰭式電晶體PM3以及第二NMOS鰭式電晶體NM2的各別閘極可皆連接至可對應於第三接點中的第三個接點380c的節點C。
具體言之，在一些實例實施例中，第一PMOS鰭式電晶體PM1的閘極可連接至第三接點380a，第一PMOS鰭式電晶體PM1的汲極可連接至第一節點區域NA1，且第一節點區域NA1可對應於第一左上接點250c。第二PMOS鰭式電晶體PM2的閘極可連接至第三接點380b，第二PMOS鰭式電晶體PM2的汲極可連接至第二節點區域NA2，且第二節點區域NA2可對應於第一右上接點250d。第三PMOS鰭式電晶體PM3的閘極可連接至第三接點中的第三個接點380c。
第一NMOS鰭式電晶體NM1的閘極可連接至第三接點中的第一個接點380a，且第二NMOS鰭式電晶體NM2的閘極可連接至第三接點中的第三個接點380c。第一NMOS鰭式電晶體NM1以及第二NMOS鰭式電晶體NM2可連接至第三節點區域NA3，其可對應於由圖17的第一下部接點250a以及第一下部接點250b以及第二接點260形成的跨接線。
圖20為詳細地說明圖19的第三節點區域NA3的電路圖。
參看圖17、圖19以及圖20，單一節點區域（即，第三節點區域NA3）可藉由連接以下各者來形成：第二鰭片230b與第一左下接點250a之間的第一節點ND1、第二鰭片230b與第一下部右接點250b之間的第二節點ND2，以及第二接點260與第二導電線240b之間的第三節點ND3。
圖21為說明根據其他實例實施例的IC 400的佈局。
參看圖21，IC 400可包含至少一單元，其由用粗線繪製的單元邊界來界定。具體言之，圖21說明IC 400中標準單元的實例。標準單元可包含第一鰭片430a至第十鰭片430j、多個閘電極440b、閘電極440c以及閘電極440d、多個虛設閘電極440a以及虛設閘電極440e、多個源極以及汲極接點450a以及450b、第二接點460、切割區470、兩個輸入端子480、兩個輸入接點485以及輸出端子490。
根據實例實施例，第一鰭片430a、第五鰭片430e、第六鰭片430f以及第十鰭片430j可為虛設鰭片，且第二鰭片430d至第四鰭片430b以及第七鰭片430g至第九鰭片430i可為主動式鰭片。具體言之，第二鰭片430b至第四鰭片430d可安置於第一主動區420a中，且第七鰭片430g至第九鰭片430i可安置於第二主動區420b中。第一鰭片430a可安置於第一裝置分離區425a中，第五鰭片430e以及第六鰭片430f可安置於第二裝置分離區425b中，且第十鰭片430j可安置於第三裝置分離區425c中。
首先，第一鰭片430a至第十鰭片430j可藉由執行單一製造程序而提前形成於半導體基板（圖中未示）上。第二，可形成多個源極接點450a以及汲極接點450b以及閘電極，所述閘電極包含多個閘電極440b、閘電極440c以及閘電極440d以及多個虛設閘電極440a以及虛設閘電極440e。第三，第二接點460可形成於閘電極440c以及多個源極以及汲極接點450a以及450b上。第四，可形成兩個輸入端子480以及輸出端子490。
第一區R1類似於展示於圖1中中的佈局，且因此上文參看圖1至圖9所描述的實例實施例可應用至第一區R1。第二區R2類似於圖10中所展示的佈局，且因此上文參看10至圖20描述的實例實施例可應用至第二區R2。根據一些實例實施例，第二鰭片430b至第四鰭片430d可形成NMOS電晶體，且第七鰭片430g至第九鰭片430i可形成PMOS電晶體。
儘管圖21說明第二接點460安置於第一主動區420a上的實例實施例，但實例實施例不限於此。舉例而言，根據其他實例實施例，第二接點460可安置於第一主動區420a以及第二主動區420b兩者上。在此狀況下，相同數目個電晶體可安置於第一主動區420a以及第二主動區420b上。根據其他實例實施例，第二接點460可安置於僅在第二主動區420b上。在此狀況下，相較於第二主動區220b，更多電晶體可安置於第一主動區220a上。
圖22為說明與圖21的實例實施例實質上相同的IC 400' 的一部分的佈局。
參看圖22，IC 400' 可包含第一鰭片430a至第十鰭片430j、多個閘電極440b、閘電極440c以及閘電極440d、多個虛設閘電極440a以及虛設閘電極440e、多個源極以及汲極接點450a以及450b、第二接點460、兩個輸入端子480、兩個輸入接點485以及輸出端子490。第一主動區420a上的多個源極以及汲極接點450a以及450b可連接至多個源極以及汲極接點450a以及450b上方的相同金屬線。根據其他實例實施例，IC 400' 在第一主動區420a上可包含多個源極以及汲極接點450a以及450b中的僅一者。
包含於展示於圖21中的佈局中的多個源極以及汲極接點450a以及450b以及第二接點460可形成H形跨接線。因此，當實際上製造IC 400時，IC 400可與對應於展示於圖22中的佈局的IC 400' 實質上相同。換言之，如圖22中所展示，歸因於展示於圖21中的佈局中的H形跨接線，可跳過圖22的第一主動區420a中的閘電極440c。因此，IC 400以及IC 400' 中的每一者可在第一主動區420a中包含兩個NMOS鰭式電晶體，且在第二主動區420b中包含三個PMOS鰭式電晶體。
圖23為說明根據一些實例實施例的電腦可讀儲存媒體500的方塊圖。
參看圖23，電腦可讀儲存媒體500可包含儲存媒體，所述儲存媒體可由電腦讀取以（例如）提供命令及/或資料至電腦。電腦可讀儲存媒體500可為非暫時性的。舉例而言，非暫時性電腦可讀儲存媒體500可包含磁性儲存媒體（例如，磁碟或磁帶）以及光學記錄媒體（CD-ROM、DVD-ROM、CD-R、CD-RW、DVD-R以及DVD-RW）、揮發性或非揮發性記憶體（例如，RAM、ROM或快閃記憶體）、可經由USB介面存取的非揮發性記憶體，以及微機電系統（microelectromechanical system；MEMS）。電腦可讀記錄媒體可插入於電腦中，整合至電腦中，或經由諸如網路及/或無線鏈路的通信媒體與電腦組合。
如圖23中所展示，電腦可讀儲存媒體500可已儲存有定位以及佈線程式510、庫520、分析程式530以及資料結構540。定位以及佈線程式510可儲存多個命令從而執行使用標準單元庫的方法，或設計根據本發明概念的實例實施例的IC的方法。舉例而言，電腦可讀儲存媒體500可儲存包含任意命令從而執行參看以上參看圖式描述的方法中之全部或一部分的定位以及佈線程式510。庫520可包含關於標準單元的資訊，所述標準單元為包含於IC中的單元。
分析程式530可包含用於執行一種基於界定IC的資料分析IC的方法的多個命令。資料結構540可包含用於進行以下操作的儲存空間：管理在使用庫520中的標準單元庫的程序期間產生的資料、自庫520中的通用標準單元庫提取標記資訊，或分析由分析程式530執行的IC的時序特性。
圖24為說明記憶卡1000的方塊圖，記憶卡1000包含根據一些實例實施例的IC。
參看圖24，在記憶卡1000中，控制器1100以及記憶體1200可經安置以（例如）經由匯流排交換電信號。舉例而言，當控制器1100發佈命令時，記憶體1200可傳輸資料。
控制器1100以及記憶體1200可包含根據本發明概念的實例實施例的IC。具體言之，在控制器1100以及記憶體1200中的多個半導體裝置當中的至少一半導體裝置中，至少一導電線可藉由形成單一節點而被跳過。單一節點可藉由電連接以下各者來形成：在第一方向（例如，Y方向）上延伸的至少兩個第一接點，在垂直於第一方向的第二方向（例如，X方向）上延伸的第二接點，以及在第一方向上延伸的至少一導電線。
記憶卡1000可為選自各種類型記憶卡的記憶卡，例如，記憶棒卡、智慧型媒體（smart media；SM）卡、安全數位（secure digital；SD）卡、迷你SD卡以及多媒體卡（multimedia card；MMC）。
圖25為說明計算系統2000的方塊圖，計算系統包含根據一些實例實施例的IC。
參看圖25，計算系統2000可包含處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400以及輸入/輸出（input/output；I/O）裝置2500。儘管圖25中未說明，但計算系統2000可另外包含用於與視訊卡、音效卡、記憶卡、USB裝置或其他電子裝置通信的埠。
包含於計算系統2000中的處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400以及I/O裝置2500可包含根據本發明概念的實例實施例的IC。具體言之，在處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400以及I/O裝置2500中的多個半導體裝置當中的至少一半導體裝置中，可藉由形成單一節點來跳過至少一導電線。單一節點可藉由電連接以下各者來形成：在第一方向（例如，Y方向）上延伸的至少兩個第一接點，在垂直於第一方向的第二方向（例如，X方向）上延伸的第二接點，以及在第一方向上延伸的至少一導電線。
處理器2100可執行所要（或替代地預定）計算或任務。根據實例實施例，處理器2100可為微處理器或中央處理單元（central processing unit；CPU）。處理器2100可經由諸如位址匯流排、控制匯流排以及資料匯流排的匯流排2600與記憶體裝置2200、儲存裝置2300以及I/O裝置2500通信。根據一些實例實施例，處理器2100可連接至擴充匯流排，諸如周邊組件互連（peripheral component interconnect；PCI）匯流排。
記憶體裝置2200可儲存對於計算系統2000的操作必要的資料。舉例而言，記憶體裝置2200可為動態隨機存取記憶體（dynamic random access memory；DRAM）、行動DRAM、靜態RAM（static RAM；SRAM）、相變RAM（phase-change RAM；PRAM）、鐵電RAM（ferroelectric RAM；FRAM）、電阻式RAM（resistive RAM；RRAM）及/或磁阻式（magnetoresistive RAM；MRAM）。儲存裝置2300可包含固態磁碟機（solid state drive；SSD）、硬碟機（hard disk drive；HDD）以及CD-ROM。
I/O裝置2500可包含輸入裝置，諸如鍵盤、小鍵盤以及滑鼠；以及輸出裝置，諸如印表機以及顯示器。電源供應器2400可提供對於計算系統2000的操作必需的操作電壓。
根據實例實施例的IC可經組裝成各種類型的封裝。舉例而言，IC的至少一些組件可藉由使用諸如以下各者的封裝來安裝：層疊封裝（Package on Package；PoP）、球柵陣列（Ball Grid Array；BGA）、晶片級封裝（Chip Scale Package；CSP）、帶引線塑膠晶片載體（Plastic Leaded Chip Carrier；PLCC）、塑膠雙列直插式封裝（Plastic Dual In-Iine Package；PDIP）、窩伏爾組件中晶粒（Die in Waffle Pack）、晶圓中晶粒形式（Die in Wafer Form）、板上晶片（Chip On Board；COB）、陶瓷雙列直插式封裝（Ceramic Dual In-Iine Package；CERDIP）、塑膠度量方形扁平封裝（Metric Quad Flat Pack；MQFP）、薄型方形扁平封裝（Thin Quad Flat Pack；TQFP）、小輪廓（Small Outline；SOIC）、收縮型小輪廓封裝（Shrink Small Outline Package；SSOP）、薄型小輪廓（Thin Small Outline；TSOP）、薄型方形扁平封裝（TQFP）、系統級封裝（System In Package；SIP）、多晶片封裝（Multi Chip Package；MCP）、晶圓級製造封裝（Wafer-Level Fabricated Package，WFP）以及晶圓級處理堆疊封裝（Wafer-Level Processed Stack Package，WSP）。
雖然本發明概念的實例實施例已參考其實例實施例具體予以展示以及描述，但應理解，可在不偏離以下申請專利範圍的精神以及範疇的情況下作出形式以及細節的各種改變。
100A、100A'、100B、100C、100C'、100D、200、200'、300、300'、400、400'‧‧‧積體電路
100a、100c、100d、200A、200a、200B‧‧‧半導體裝置
110、210、210'‧‧‧基板
140a、140e、240a‧‧‧第一導電線
140b、140f、240b‧‧‧第二導電線
140c、140g、240c‧‧‧第三導電線
140h‧‧‧第四導電線
150a、150b、150c、150d、250a、250b、250c、250d‧‧‧接點
150b'‧‧‧第一右接點
150e‧‧‧第一中心接點
160a、160b、160c‧‧‧第二接點
215‧‧‧第一絕緣層
220a、420a‧‧‧第一主動區
220b、420b‧‧‧第二主動區
230a、230a' 、430a‧‧‧第一鰭片
230b、230b' 、430b‧‧‧第二鰭片
230c、230c' 、430c‧‧‧第三鰭片
230d、430d‧‧‧第四鰭片
230e、430e‧‧‧第五鰭片
230f、430f‧‧‧第六鰭片
233‧‧‧第一絕緣層
233' 、236‧‧‧第二絕緣層
240a、240a'‧‧‧閘電極
260、460‧‧‧第二接點
270、470‧‧‧切割區
380a、380b、380c‧‧‧第三接點
425a‧‧‧第一裝置分離區
425b‧‧‧第二裝置分離區
425c‧‧‧第三裝置分離區
430g‧‧‧第七鰭片
430h‧‧‧第八鰭片
430i‧‧‧第九鰭片
430j‧‧‧第十鰭片
440a、440e‧‧‧虛設閘電極
440b、440c、440d‧‧‧閘電極
450a‧‧‧源極接點
450b‧‧‧汲極接點
480‧‧‧輸入端子
485‧‧‧輸入接點
490‧‧‧輸出端子
500‧‧‧電腦可讀儲存媒體
510‧‧‧定位以及佈線程式
520‧‧‧庫
530‧‧‧分析程式
540‧‧‧資料結構
1000‧‧‧記憶卡
1100‧‧‧控制器
1200‧‧‧記憶體
2000‧‧‧計算系統
2100‧‧‧處理器
2200‧‧‧記憶體裝置
2300‧‧‧儲存裝置
2400‧‧‧電源供應器
2500‧‧‧輸入/輸出（I/O）裝置
2600‧‧‧匯流排
A、B、C‧‧‧節點
D1a、D1b、D2a、D2b‧‧‧距離
H1a、H1b、H1b'、H2a、H2b‧‧‧高度
NA1‧‧‧第一節點區域
NA2‧‧‧第二節點區域
NA3‧‧‧第三節點區域
ND1‧‧‧第一節點
ND2‧‧‧第二節點
ND3‧‧‧第三節點
NM1‧‧‧第一N型金氧半導體（NMOS）電晶體
NM2‧‧‧第二N型金氧半導體（NMOS）電晶體
PM1‧‧‧第一P型金氧半導體（PMOS）鰭式電晶體
PM2‧‧‧第二P型金氧半導體（PMOS）鰭式電晶體
PM3‧‧‧第三P型金氧半導體（PMOS）鰭式電晶體
R1‧‧‧第一區
R2‧‧‧第二區
S1、S2‧‧‧空間
W1a、W1b、W1c、W2a、W2b、W2c‧‧‧寬度
III-III'、VIII-VIII' 、XII-XII' 、XIV-XIV' 、XVI-XVI'‧‧‧線
將自結合隨附圖式進行的以下詳細描述更清楚地理解本發明概念的實例實施例，其中： 圖1為說明根據實例實施例的積體電路（IC）的一部分的佈局。 圖2為說明根據另一實例實施例的IC的一部分的佈局。 圖3為說明具有圖1的佈局的半導體裝置的實例的沿著圖1的線III-III' 切出的橫截面圖。 圖4為說明與圖1的實例實施例實質上相同的IC的一部分的佈局。 圖5為說明根據另一實例實施例的IC的一部分的佈局。 圖6為說明具有圖5的佈局的半導體裝置的實例的橫截面圖。 圖7為說明根據另一實例實施例的IC的一部分的佈局。 圖8為說明具有圖5的佈局的半導體裝置的實例的沿著圖7的線VIII-VIII' 切出的橫截面圖。 圖9為說明與圖5的實例實施例實質上相同的IC的一部分的佈局。 圖10為說明根據另一實例實施例的IC的佈局。 圖11為說明與圖10的實例實施例實質上相同的IC的佈局。 圖12為說明具有圖10的佈局的半導體裝置的實例的透視圖。 圖13為說明半導體裝置的沿著圖12的線XII-XII' 切出的橫截面圖。 圖14為說明具有圖10的佈局的半導體裝置的另一實例的透視圖。 圖15為說明半導體裝置的沿著圖14的線XIV-XIV' 切出的橫截面圖。 圖16為說明具有圖10的佈局的半導體裝置的沿著圖10的線XVI-XVI' 切出的橫截面圖。 圖17為說明根據另一實例實施例的IC的佈局。 圖18為說明與圖17的實例實施例實質上相同的IC的一部分的佈局。 圖19為說明圖17的IC的電路圖。 圖20為詳細地說明圖19的第三節點區域的電路圖。 圖21為說明根據另一實例實施例的IC的佈局。 圖22為說明與圖21的實例實施例實質上相同的IC的一部分的佈局。 圖23為說明根據實例實施例的儲存媒體的方塊圖。 圖24為說明包含根據實例實施例的IC的記憶卡的方塊圖。 圖25為說明包含根據實例實施例的IC的計算系統的方塊圖。
100A‧‧‧積體電路
140a‧‧‧第一導電線
140b‧‧‧第二導電線
140c‧‧‧第三導電線
150a、150b‧‧‧第一接點
160a‧‧‧第二接點
W1a、W1b、W1c‧‧‧寬度
S1‧‧‧空間
D1a、D1b‧‧‧距離
H1a、H1b‧‧‧高度
III-III’‧‧‧線

Claims (25)

  1. 一種包含至少一單元的積體電路，對於所述至少一單元中的每一者，所述積體電路包括： 多個導電線，其在第一方向上延伸且在第二方向上平行於彼此，所述第二方向垂直於所述第一方向； 多個第一接點，在所述多個導電線當中的至少一所述導電線的兩側中的各別側上；以及 第二接點，在至少一所述導電線以及所述第一接點上，所述第二接點電連接至至少一所述導電線以及所述第一接點，使得所述第二接點、至少一所述導電線以及所述第一接點形成單一節點。
  2. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中所述第一接點在所述第一方向上延伸，且所述第二接點在所述第二方向上延伸。
  3. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中所述第二接點在垂直於所述第一接點的方向上延伸。
  4. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中所述至少一單元更包括： 具有不同導電類型的第一主動區以及第二主動區，且其中，所述第二接點是在所述第一主動區以及所述第二主動區中的至少一所選擇區上。
  5. 如申請專利範圍第4項所述的包含至少一單元的積體電路，其中 所述多個導電線分別對應於多個閘電極，且所述第一主動區中的第一電晶體的數目小於所述第二主動區中第二電晶體的數目。
  6. 如申請專利範圍第4項所述的包含至少一單元的積體電路，其中 所述多個導電線分別對應於多個閘電極，且所述第一主動區中的第一電晶體的數目等於或大於所述第二主動區中第二電晶體的數目。
  7. 如申請專利範圍第4項所述的包含至少一單元的積體電路，其中所述至少一單元更包括： 多個鰭片，其在所述第一主動區以及所述第二主動區中在所述第二方向上延伸，所述多個鰭片在所述第一方向上平行於彼此。
  8. 如申請專利範圍第7項所述的包含至少一單元的積體電路，其中 所述多個導電線分別對應於多個閘電極， 所述多個鰭片分別對應於多個鰭式電晶體，且 所述第一主動區中所述多個鰭式電晶體的第一數目小於所述第二主動區中所述多個鰭式電晶體的第二數目。
  9. 如申請專利範圍第7項所述的包含至少一單元的積體電路，其中 所述多個導電線分別對應於多個閘電極， 所述多個鰭片分別對應於多個鰭式電晶體，且 所述第一主動區中所述多個鰭式電晶體的第一數目等於或大於所述第二主動區中所述多個鰭式電晶體的第二數目。
  10. 如申請專利範圍第4項所述的包含至少一單元的積體電路，更包括： 所述第一主動區與所述第二主動區之間的切割區，所述切割區經設置以使至少一所述導電線與所述第二主動區中的所述單一節點絕緣。
  11. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中 至少一所述導電線包含第一導電線以及第二導電線，所述第二導電線是在所述第一導電線的第一側處，且 所述第一接點包含第一左接點以及第一右接點，所述第一左接點是在所述第一導電線的第二側處，且所述第一右接點是在所述第二導電線的第二側處。
  12. 如申請專利範圍第11項所述的包含至少一單元的積體電路，其中所述第二接點是在以下各者上且電連接至以下各者：所述第一左接點、所述第一右接點、所述第一導電線以及所述第二導電線。
  13. 如申請專利範圍第11項所述的包含至少一單元的積體電路，其中所述第一接點更包括：第一中心接點，在所述第一導電線與所述第二導電線之間。
  14. 如申請專利範圍第13項所述的包含至少一單元的積體電路，其中所述第二接點是在以下各者上且電連接至以下各者：所述第一左接點、所述第一右接點、所述第一中心接點、所述第一導電線以及所述第二導電線。
  15. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中 所述多個導電線包含第一導電線至第三導電線，所述第一導電線至所述第三導電線彼此鄰近， 所述第一接點包含第一左接點以及第一右接點，所述第一左接點是在所述第一導電線與第二導電線之間，且所述第一右接點是在所述第二導電線與所述第三導電線之間，且 所述第二接點在所述第二方向上的長度大於所述第一左接點與所述第一右接點之間的距離，且小於所述第一導電線與所述第三導電線之間的距離。
  16. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中所述多個第一接點在所述第二方向上的各別長度小於所述多個導電線當中兩個鄰近所述導電線之間的空間。
  17. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中 所述多個第一接點在所述第一方向上具有相同長度，且 所述第一接點與所述第二接點形成H形跨接線。
  18. 如申請專利範圍第1項所述的包含至少一單元的積體電路，其中 所述多個第一接點在所述第一方向上具有不同長度，且 所述第一接點與所述第二接點形成L形跨接線。
  19. 一種半導體裝置，包括： 基板，包含第一主動區以及第二主動區，所述第一主動區以及所述第二主動區具有不同導電類型； 多個導電線，其在第一方向上延伸且在第二方向上平行於彼此，所述第二方向垂直於所述第一方向； 多個第一接點，其是在所述多個導電線當中的至少一所述導電線的兩側中的各別側上；以及 第二接點，在所述第一主動區以及所述第二主動區中的至少一者中在至少一所述導電線以及所述第一接點上，所述第二接點電連接至至少一所述導電線以及所述第一接點，使得所述第二接點、至少一所述導電線以及所述第一接點形成單一節點。
  20. 如申請專利範圍第19項所述的半導體裝置，其中 所述多個導電線分別對應於多個閘電極，且 所述第一主動區中的電晶體的第一數目小於所述第二主動區中的電晶體的第二數目。
  21. 如申請專利範圍第19項所述的半導體裝置，其中 所述多個導電線分別對應於多個閘電極，且 所述第一主動區中的電晶體的第一數目等於或大於所述第二主動區中電晶體的第二數目。
  22. 一種標準單元庫，儲存於非暫時性電腦可讀儲存媒體中，所述標準單元庫包括： 與至少一標準單元相關聯的資訊，所述至少一標準單元包含： 第一主動區以及第二主動區，所述第一主動區以及所述第二主動區具有不同導電類型， 多個鰭片，其在所述第一主動區以及所述第二主動區中平行於彼此， 多個導電線，在所述多個鰭片上方，所述多個導電線在第一方向上延伸，且在第二方向上平行於彼此，所述第二方向垂直於所述第一方向， 多個第一接點，其是在所述多個導電線當中的至少一所述導電線的兩側中的各別側上，以及 第二接點，其電連接至所述第一主動區以及所述第二主動區中的至少一者中的至少一所述導電線以及所述第一接點，使得所述第二接點、至少一所述導電線以及所述第一接點在所述第一主動區以及所述第二主動區中的所述至少一者中形成單一節點。
  23. 如申請專利範圍第22項所述的標準單元庫，其中所述多個鰭片在所述第二方向上延伸。
  24. 一種半導體裝置，包括： 基板，包含具有第一導電類型的第一主動區，以及具有不同於所述第一導電類型的第二導電類型的第二主動區； 多個閘電極，其在第一方向上延伸，使得所述多個閘電極在第二方向上平行於彼此，所述第二方向垂直於所述第一方向； 多個第一接點，其在所述多個閘電極的經跳過閘電極的兩側中的各別側處，所述經跳過閘電極為連接至所述第一接點的所述多個閘電極中的一者；以及 第二接點，其電連接至所述第一主動區中的所述經跳過閘電極以及所述第一接點，使得所述第二接點、所述經跳過閘電極以及所述第一接點在所述第一主動區中形成單一節點。
  25. 如申請專利範圍第24項所述的半導體裝置，其中所述半導體裝置包含至少一不對稱閘積體電路，相較於所述第一主動區，所述不對稱閘積體電路在所述第二主動區中包含較大數目個電晶體。
TW104123475A 2014-07-22 2015-07-21 積體電路、基於積體電路的半導體元件及標準單元庫 TWI628741B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462027401P 2014-07-22 2014-07-22
US62/027,401 2014-07-22
KR1020150003466A KR101958421B1 (ko) 2014-07-22 2015-01-09 집적 회로, 상기 집적 회로에 따른 반도체 소자 및 표준 셀 라이브러리
??10-2015-0003466 2015-01-09

Publications (2)

Publication Number Publication Date
TW201611185A true TW201611185A (zh) 2016-03-16
TWI628741B TWI628741B (zh) 2018-07-01

Family

ID=55354077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123475A TWI628741B (zh) 2014-07-22 2015-07-21 積體電路、基於積體電路的半導體元件及標準單元庫

Country Status (3)

Country Link
KR (1) KR101958421B1 (zh)
CN (1) CN109616470B (zh)
TW (1) TWI628741B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679686B (zh) * 2017-01-13 2019-12-11 格羅方德半導體公司 控制鰭片尖端放置之方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514097B1 (ko) * 2016-08-03 2023-03-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102295527B1 (ko) * 2017-02-08 2021-08-31 삼성전자 주식회사 컨택 점퍼를 포함하는 집적 회로
US10319668B2 (en) 2017-02-08 2019-06-11 Samsung Electronics Co., Ltd. Integrated circuit having contact jumper
US10733352B2 (en) 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures
DE102018124711B4 (de) 2017-11-21 2024-01-11 Taiwan Semiconductor Manufacturing Co. Ltd. Layout-Verfahren für Standardzellenstrukturen
CN111916443A (zh) * 2020-08-10 2020-11-10 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及其版图结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142599A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6662350B2 (en) * 2002-01-28 2003-12-09 International Business Machines Corporation FinFET layout generation
JP4036688B2 (ja) * 2002-06-18 2008-01-23 松下電器産業株式会社 自動配置配線用スタンダードセルライブラリ及び半導体集積装置
KR100504194B1 (ko) 2002-12-16 2005-07-28 매그나칩 반도체 유한회사 Ｍｏｓ 캐패시터를 갖는 ｄｒａｍ 셀 및 그 제조 방법
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
KR100702552B1 (ko) * 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
JP2007012855A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
JP2008182083A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
FR2968128B1 (fr) * 2010-11-26 2013-01-04 St Microelectronics Sa Cellule precaracterisee pour circuit intégré
JP2012222151A (ja) * 2011-04-08 2012-11-12 Panasonic Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679686B (zh) * 2017-01-13 2019-12-11 格羅方德半導體公司 控制鰭片尖端放置之方法

Also Published As

Publication number Publication date
TWI628741B (zh) 2018-07-01
CN109616470B (zh) 2023-07-04
CN109616470A (zh) 2019-04-12
KR20160011562A (ko) 2016-02-01
KR101958421B1 (ko) 2019-03-14

Similar Documents

Publication Publication Date Title
US9837437B2 (en) Integrated circuit, semiconductor device based on integrated circuit, and standard cell library
TWI628741B (zh) 積體電路、基於積體電路的半導體元件及標準單元庫
US9905561B2 (en) Integrated circuit and semiconductor device
US10108772B2 (en) Methods of generating integrated circuit layout using standard cell library
KR101953240B1 (ko) 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US10691859B2 (en) Integrated circuit and method of designing layout of integrated circuit
JP7042261B2 (ja) 縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス
KR102143501B1 (ko) 레이아웃 디자인 시스템 및 이를 이용하여 제조한 반도체 장치
KR102308781B1 (ko) 집적 회로 및 반도체 장치
US10803226B2 (en) Integrated circuit for multiple patterning lithography, a computing system and a computer-implemented method for designing an integrated circuit
US20150380102A1 (en) Memory device
KR101651230B1 (ko) 집적 회로 및 표준 셀 라이브러리
US9436792B2 (en) Method of designing layout of integrated circuit and method of manufacturing integrated circuit
KR101979733B1 (ko) 적어도 하나의 핀 트랜지스터를 가지는 셀 및 이를 포함하는 반도체 집적 회로
KR102295527B1 (ko) 컨택 점퍼를 포함하는 집적 회로
KR20220162015A (ko) 표준 셀들을 포함하는 반도체 장치