TW201605083A - 熱電元件、製造其之方法以及包括其之半導體裝置 - Google Patents

熱電元件、製造其之方法以及包括其之半導體裝置 Download PDF

Info

Publication number
TW201605083A
TW201605083A TW104117200A TW104117200A TW201605083A TW 201605083 A TW201605083 A TW 201605083A TW 104117200 A TW104117200 A TW 104117200A TW 104117200 A TW104117200 A TW 104117200A TW 201605083 A TW201605083 A TW 201605083A
Authority
TW
Taiwan
Prior art keywords
semiconductor
electrode
nanowires
region
thermoelectric element
Prior art date
Application number
TW104117200A
Other languages
English (en)
Other versions
TWI657605B (zh
Inventor
金光鎬
梁埈赫
高亨宗
金世基
朴浩辰
安世羅
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201605083A publication Critical patent/TW201605083A/zh
Application granted granted Critical
Publication of TWI657605B publication Critical patent/TWI657605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供熱電元件如下。第一半導體鰭結構及第二半導體鰭結構安置於一半導體基板上。每一半導體鰭結構沿第一方向延伸，自該半導體基板突出。第一半導體奈米線及第二半導體奈米線分別安置於該等第一半導體鰭結構及該等第二半導體鰭結構上。該等第一半導體奈米線包括第一雜質。該等第二半導體奈米線包括不同於該等第一雜質的第二雜質。一第一電極連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端。一第二電極連接至該等第一半導體奈米線之第二末端。一第三電極連接至該等第二半導體奈米線之第二末端。

Description

熱電元件、製造其之方法以及包括其之半導體裝置 相關申請案之交互參照
本申請案主張2014年7月24日在USPTO申請的美國臨時申請案第62/028,522號及2014年11月26日在韓國智慧財產局(KIPO)申請的韓國專利申請案第10-2014-0166117號在專利法下之優先權，該美國臨時申請案及該韓國專利申請案之揭示內容以引用方式整體併入本文。
發明領域
本發明概念係關於熱電元件、製造熱電元件之方法及包括熱電元件之半導體裝置。
發明背景
隨著半導體裝置之整合程度增加，較大數目的組件可整合至一半導體裝置中，且半導體裝置之操作速度逐漸增加。隨著半導體裝置之整合程度及操作速度增加，在半導體裝置內可發射較大量的熱，且局部溫度差可在由於半導體裝置之操作情況而在半導體裝置內發生。
發明概要
根據本發明概念之一示範性實施例，如下提供熱電元件。第一半導體鰭結構及第二半導體鰭結構安置於半導體基板上。每一半導體鰭結構沿第一方向延伸，自該半導體基板突出。第一半導體奈米線及第二半導體奈米線分別安置於該等第一半導體鰭結構及該等第二半導體鰭結構上。該等第一半導體奈米線包括第一雜質。該等第二半導體奈米線包括不同於該等第一雜質的第二雜質。第一電極連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端。第二電極連接至該等第一半導體奈米線之第二末端。第三電極連接至該等第二半導體奈米線之第二末端。
根據本發明概念之一示範性實施例，如下提供熱電元件。第一半導體奈米線安置於半導體基板中，沿第一方向延伸且包括第一雜質。第二半導體奈米線安置於該半導體基板中，沿該第一方向延伸且包括不同於該等第一雜質的第二雜質。第一電極連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端。第二電極連接至該等第一半導體奈米線之第二末端。第三電極連接至該等第二半導體奈米線之第二末端。
根據本發明概念之一示範性實施例，如下提供製造熱電元件之方法。第一半導體鰭結構及第二半導體鰭結構形成於半導體基板上。該等第一半導體鰭結構及該等第二半導體鰭結構中每一者自該半導體基板突出，沿第一方向延伸。第一半導體奈米線形成於該等第一半導體鰭結構 上。該等第一半導體奈米線包括第一雜質。第二半導體奈米線形成於該等第二半導體鰭結構上。該等第二半導體奈米線包括不同於該等第一雜質的第二雜質。第一電極連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端。第二電極連接至該等第一半導體奈米線之第二末端。第三電極連接至該等第二半導體奈米線之第二末端。
根據本發明概念之一示範性實施例，如下提供製造熱電元件之方法。第一半導體奈米線形成於半導體基板中，該等第一半導體奈米線沿第一方向延伸且包括第一雜質。第二半導體奈米線形成於該半導體基板中，該等第二半導體奈米線沿該第一方向延伸且包括不同於該等第一雜質的第二雜質。第一電極連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端。第二電極連接至該等第一半導體奈米線之第二末端。第三電極連接至該等第二半導體奈米線之第二末端。
根據本發明概念之一示範性實施例，如下提供半導體裝置。第一半導體晶粒包括第一熱電元件。第二半導體晶粒安置於該第一半導體晶粒上，具有第一區域及第二區域。該第一熱電元件包括：第一半導體奈米線，其沿第一方向延伸且包括第一雜質；以及第二半導體奈米線，其沿該第一方向延伸且包括不同於該等第一雜質的第二雜質。該第一熱電元件進一步包括：第一電極，其連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端且安置於該第二半導體晶粒之第一區域上；第二電極，其 連接至該等第一半導體奈米線之第二末端；以及第三電極，其連接至該等第二半導體奈米線之第二末端。該第二電極及該第三電極安置於該第二半導體晶粒之第二區域上。
根據本發明概念之一示範性實施例，如下提供半導體裝置。半導體基板包括第一區域及第二區域。在該半導體裝置之操作中，該第一區域之溫度大於該第二區域之溫度。晶粒上熱電元件安置於該半導體基板中。該第一熱電元件包括：第一半導體奈米線，其沿第一方向延伸且包括第一雜質；以及第二半導體奈米線，其沿該第一方向延伸且包括不同於該等第一雜質的第二雜質。該第一熱電元件進一步包括：第一電極，其連接至該等第一半導體奈米線及該等第二半導體奈米線之第一末端；第二電極，其連接至該等第一半導體奈米線之第二末端；以及第三電極，其連接至該等第二半導體奈米線之第二末端。該第一電極安置於該第一區域中，且該第二電極及該第三電極安置於該第二區域中。
根據本發明概念之一示範性實施例，如下提供半導體裝置。半導體裝置包括與半導體裝置之溫度分佈一致的第一區域、第二區域及第三區域。熱電元件包括第一電極、第二電極及第三電極。該第一電極安置於該第一區域上，且該第二電極及該第三電極安置於該第二區域上。該熱電元件包括將該第一電極電氣連接至該第二電極的第一半導體奈米線及將該第一電極電氣連接至該第三電極的第 二半導體奈米線。該等第一半導體奈米線及該等第二半導體奈米線安置於該第三區域上。
A1‧‧‧第一區域
A2‧‧‧第二區域
ATE‧‧‧第二區域
A2‧‧‧第三區域
CKT1‧‧‧第一電路
CKT2‧‧‧第二電路
CS1‧‧‧第一控制信號
CS2‧‧‧第二控制信號
D1‧‧‧第一方向
D2‧‧‧第二方向
ED‧‧‧第四電極
EE‧‧‧第五電極
EF‧‧‧第六電極
EG‧‧‧第七電極
EH‧‧‧第八電極
EI‧‧‧第九電極
EJ‧‧‧第十電極
EK‧‧‧第十一電極
EL‧‧‧第十二電極
ND‧‧‧第三半導體奈米線
PD‧‧‧第四半導體奈米線
NG‧‧‧第五半導體奈米線
PG‧‧‧第六半導體奈米線
NJ‧‧‧第七半導體奈米線
PJ‧‧‧第八半導體奈米線
NO1‧‧‧第一節點
NO2‧‧‧第二節點
I-I’、I-I’、II-II’、III-III’‧‧‧線
I1‧‧‧第一電流
I2‧‧‧第二電流
LD1‧‧‧第一負荷
S110a、S110b、S130、S150‧‧‧步驟
TE11、TE21‧‧‧第一熱電元件
TE12、TE22‧‧‧第二熱電元件
TE13‧‧‧第三熱電元件
TE14‧‧‧第四熱電元件
V1‧‧‧第一電壓
V2‧‧‧第二電壓
WD‧‧‧第二井區
100、100a、200、200a、TE31、TE32、TE33、TE34‧‧‧熱電元件
101、SSUB1、201‧‧‧半導體基板
105、WA、205‧‧‧第一井區
110‧‧‧第一半導體鰭結構
120‧‧‧第二半導體鰭結構
130、130a、N11、N12、230、230a、N21、N22、NA、NX‧‧‧第一半導體奈米線
140、140a、P11、P12、240、240a、P21、P22、PA‧‧‧第二半導體奈米線
150、E11、EA、EX、250、E21‧‧‧第一電極
160、E12、EB、EY、260、E22‧‧‧第二電極
170、E13、EC、270、E23‧‧‧第三電極
180、IL1、280、ILA‧‧‧第一絕緣層
190、IL2‧‧‧第二絕緣層
300、400、400a‧‧‧半導體裝置
310、410‧‧‧第一半導體晶粒
311‧‧‧第一半導體基板
315‧‧‧矽通孔/TSV
320‧‧‧第二半導體晶粒
321‧‧‧第二半導體基板
350‧‧‧控制器
352‧‧‧熱管理單元
354‧‧‧冷卻單元
356‧‧‧充電單元
358‧‧‧外部電池
411‧‧‧半導體基板/第二半導體基板
1300‧‧‧記憶體系統
1310、2210‧‧‧處理器
1312、1432、1552、1562、2112、2212‧‧‧晶粒上熱電元件
1320‧‧‧系統控制器
1330‧‧‧記憶體裝置
1332‧‧‧記憶體控制器
1334、2240‧‧‧記憶體模組
1350‧‧‧輸入裝置
1360‧‧‧輸出裝置
1370‧‧‧儲存裝置
1400‧‧‧顯示系統
1410‧‧‧顯示面板
1420‧‧‧顯示驅動器積體電路(DDI)
1430‧‧‧定時控制器
1440‧‧‧閘驅動器
1450‧‧‧資料驅動器
1500‧‧‧影像感測器系統
1510‧‧‧像素陣列
1520‧‧‧信號處理單元
1530‧‧‧列驅動單元
1540‧‧‧類比至數位轉換(ADC)單元
1550‧‧‧數位信號處理(DSP)單元
1560‧‧‧定時控制器
2100‧‧‧行動系統
2110‧‧‧AP
2120‧‧‧連接性單元
2130‧‧‧依電性記憶體裝置
2140‧‧‧非依電性記憶體裝置
2150‧‧‧使用者介面
2160‧‧‧電力供應
2200‧‧‧計算系統
2211‧‧‧記憶體控制器
2220‧‧‧輸入/輸出(I/O)集線器
2230‧‧‧I/O控制器集線器
2250‧‧‧圖形卡
本發明概念之此等及其他特徵將藉由參考隨附圖式詳細描述發明概念之示範性實施例而變得更顯而易見，在隨附圖式中；圖1A及圖1B為例示根據本發明概念之示範性實施例之熱電元件的圖解；圖2A、圖2B、圖2C及圖2D為用於例示根據本發明概念之示範性實施例之製造熱電元件之方法的橫截面圖；圖3A及圖3B為用於例示根據本發明概念之示範性實施例的圖1A及圖1B之熱電元件之操作的圖解；圖4為例示根據本發明概念之示範性實施例之熱電元件的平面圖；圖5A及圖5B為例示根據本發明概念之示範性實施例之熱電元件的圖解；圖6A及圖6B為用於例示根據本發明概念之示範性實施例之製造熱電元件之方法的橫截面圖；圖7為例示根據本發明概念之示範性實施例之熱電元件的平面圖；圖8A及圖8B為例示根據本發明概念之示範性實施例之半導體裝置的圖解；圖9A及圖9B為用於例示根據本發明概念之示範 性實施例的圖8A及8B之半導體裝置之操作的圖解；圖10為例示根據本發明概念之示範性實施例之包括於半導體裝置中的控制器的方塊圖；圖11A及圖11B為用於例示根據本發明概念之示範性實施例的圖10之控制器之操作的流程圖；圖12、圖13及圖14為用於例示根據本發明概念之示範性實施例的包括於圖8A及圖8B之半導體裝置中的熱電元件之電氣連接的圖解；圖15A及圖15B為例示根據本發明概念之示範性實施例之半導體裝置的圖解；圖16為例示根據本發明概念之示範性實施例之半導體裝置的平面圖；圖17為根據本發明概念之示範性實施例之記憶體系統的方塊圖；圖18為根據本發明概念之示範性實施例之顯示系統的方塊圖；圖19為根據本發明概念之示範性實施例之影像感測器系統的方塊圖；圖20為根據本發明概念之示範性實施例之行動系統的方塊圖；以及圖21為根據本發明概念之示範性實施例之計算系統的方塊圖。
較佳實施例之詳細說明
以下參考隨附圖式詳細描述本發明概念之示範性實施例。然而，本發明概念可以不同形式加以體現，且不應被視為限於本文所闡述之實施例。在圖式中，為清楚起見，層及區域之厚度可加以誇張。將亦理解的時，當元件被稱為「在另一元件或基板上」時，該元件可直接在另一元件或基板上，或亦可存在中間層。將亦理解，當元件被稱為「耦接至」或「連接至」另一元件時，該元件可直接耦接至或連接至另一元件，可亦可存在中間元件。相同參考數字可貫穿說明書及圖式代表相同元件。
圖1A及圖1B為例示根據一示範性實施例之熱電元件的圖解。圖1A為熱電元件之平面圖。圖1B為沿圖1A之線I-I'取得的熱電元件的橫截面圖。
參考圖1A及圖1B，熱電元件100包括半導體基板101(SSUB1)、多個第一半導體鰭結構110、多個第二半導體鰭結構120、多個第一半導體奈米線130(N11)、多個第二半導體奈米線140(P11)、第一電極150(E11)、第二電極160(E12)及第三電極170(E13)。熱電元件100可進一步包括第一井區105(WELL1)、第一絕緣層180(IL1)及第二絕緣層190(IL2)。
該等多個第一半導體鰭結構110及第二半導體鰭結構120中每一者經形成以自半導體基板101突出，且沿第一方向D1延伸。該等多個第一半導體鰭結構110可沿與第一方向D1交叉(例如，實質上垂直於第一方向D1)的第二方向D2佈置，且該等多個第二半導體鰭結構120可沿第二方向D2佈置。第二半導體鰭結構120可與第一半導體鰭結構110 間隔開。第一半導體鰭結構110可彼此間隔開，且第二半導體鰭結構120可彼此間隔開。
該等多個第一半導體奈米線130形成於該等多個第一半導體鰭結構110上。例如，第一半導體奈米線130中每一者可形成於第一半導體鰭結構110中之個別一者上。第一半導體奈米線130包括第一雜質。例如，第一雜質可為N型雜質。類似於第一半導體鰭結構110，第一半導體奈米線130中每一者可沿第一方向D1延伸，且該等多個第一半導體奈米線130可沿第二方向D2佈置。
該等多個第二半導體奈米線140形成於該等多個第二半導體鰭結構120上。例如，第二半導體奈米線140中每一者可形成於第二半導體鰭結構120中之個別一者上。第二半導體奈米線140包括不同於第一雜質的第二雜質。例如，第二雜質可為P型雜質。類似於第二半導體鰭結構120，第二半導體奈米線140中每一者可沿第一方向D1延伸，且該等多個第二半導體奈米線140可沿第二方向D2佈置。
在一些示範性實施例中，第一半導體鰭結構110及第二半導體鰭結構120中每一者可以直線形狀沿第一方向D1延伸，且因此第一半導體奈米線130及第二半導體奈米線140中每一者亦可以直線形狀沿第一方向D1延伸。
如圖1A中所例示，第一半導體奈米線130之第一末端可彼此連接，且第一半導體奈米線130之第二末端可彼此連接。例如，第二半導體奈米線140之第一末端可彼此連接，且第二半導體奈米線140之第二末端可彼此連接。
第一電極150連接至第一半導體奈米線130之第一末端及第二半導體奈米線140之第一末端。第二電極160連接至第一半導體奈米線130之第二末端。第三電極170連接至第二半導體奈米線140之第二末端。第一電極150、第二電極150及第三電極170可形成於第二絕緣層190上。第一電極150可被稱為共用電極，使得第一半導體奈米線130及第二半導體奈米線140藉由第一電極150彼此共同且電氣連接。
在一些示範性實施例中，半導體基板101可包括第一區域及與第一區域間隔開的第二區域。第一電極150可安置於半導體基板101之第一區域中，且第二電極160及第三電極170安置於半導體基板101之第二區域中。例如，第二區域可在半導體基板101內距第一區域最遠。如以下將參考圖3A及圖3B所描述，可經由第二電極160及第三電極170將電壓施加至熱電元件100以執行水平熱分佈操作，或可將負荷連接至熱電元件100(例如，連接在第二電極160與第三電極170之間)以執行能量產生操作。
第一井區105可在半導體基板101內形成於第二半導體鰭結構120下方。
在一些示範性實施例中，第一井區105及第二半導體鰭結構120可分別包括第一雜質。半導體基板101及第一半導體鰭結構110可分別包括第二雜質。例如，第一井區105、第二半導體鰭結構120及第一半導體奈米線130可包括相同類型(例如，N型)的雜質。半導體基板101、第一半導 體鰭結構110及第二半導體奈米線140可包括相同類型(例如，P型)的雜質。
在一些示範性實施例中，第一半導體奈米線130之摻雜密度可分別高於第一井區105之摻雜密度及第二半導體鰭結構120之摻雜密度。第二半導體奈米線140之摻雜密度可分別高於半導體基板101之摻雜密度及第一半導體鰭結構110之摻雜密度。例如，第一井區105及第二半導體鰭結構120可分別為N型區，且第一半導體奈米線130可為(N+)型區。半導體基板101及第一半導體鰭結構110可分別為P型區，且第二半導體奈米線140可為(P+)型區。
第一絕緣層180可在半導體基板101上形成於第一半導體鰭結構110與第二半導體鰭結構120之間。第二絕緣層190可在第一絕緣層180上形成於第一半導體奈米線130與第二半導體奈米線140之間。
圖2A、圖2B、圖2C及圖2D為用於例示根據示範性實施例之製造熱電元件之方法的橫截面圖。
參考圖2A，包括第一雜質的第一井區105形成於包括第二雜質的半導體基板101內。例如，可使用離子植入製程在半導體基板101中形成傳導性類型與半導體基板101(例如，P型半導體基板)之傳導性類型相反的區(例如，N型區)，以形成第一井區105。如以下將參考圖2B所描述，第一井區105可在半導體基板101內形成於第二半導體鰭結構120下方。
參考圖2B，第一半導體鰭結構110及第二半導體 鰭結構120經形成以自半導體基板101突出。第一半導體鰭結構110及第二半導體鰭結構120中每一者沿第一方向D1延伸。該等多個第一半導體鰭結構110及該等多個第二半導體鰭結構120可沿第二方向D2佈置。例如，可藉由使用乾式蝕刻製程及/或濕式刻蝕製程將半導體基板101之上部分中之一些及第一井區105蝕刻至預定或給定深度來形成第一半導體鰭結構110及第二半導體鰭結構120。第一半導體鰭結構110可包括實質上與半導體基板101之雜質相同的雜質(例如，P型雜質)。第二半導體鰭結構120可包括實質上與第一井區105之雜質相同的雜質(例如，N型雜質)。
在一些示例性實施例中，第一半導體鰭結構110及第二半導體鰭結構120中每一者之寬度可實質上等於或小於約100nm。例如，第一半導體鰭結構110及第二半導體鰭結構120中每一者可具有約50nm至約100nm之寬度。
在一些示範性實施例中，可實質上同時地或並行地形成第一半導體鰭結構110及第二半導體鰭結構120。在其他示範性實施例中，可順序地形成第一半導體鰭結構110及第二半導體鰭結構120。例如，可在形成第一半導體鰭結構110之後形成第二半導體鰭結構120。
雖然圖2B例示半導體鰭結構之上部分及下部分具有實質上相同的寬度，但半導體鰭結構之上部分及下部分可具有不同寬度。例如，半導體鰭結構之上部分之寬度可小於半導體之下部分之寬度，或可向下減小。
參考圖2C，第一絕緣層180在半導體基板101上 形成於第一半導體鰭結構110與第二半導體鰭結構120之間。例如，第一絕緣層180可由以下各者中至少一者形成：氧化矽(SiOx)、氮氧化矽(SiOxNy)、氮化矽(SiNx)、氮氧化鍺(GeOxNy)、氧化矽鍺(GeSixOy)及高k介電材料，該等高k介電材料包括氧化鉿(HfOx)、氧化鋯(ZrOx)、氧化鋁(AlOx)、氧化鉭(TaOx)、矽酸鉿(HfSix)或矽酸鋯(ZrSix)。
參考圖2D，包括第一雜質(例如，N型雜質)的第一半導體奈米線130形成於第一半導體鰭結構110上，且包括第二雜質(例如，P型雜質)的第二半導體奈米線140形成於第二半導體鰭結構120上。第一半導體奈米線130及第二半導體奈米線140中每一者沿第一方向D1延伸。該等多個第一半導體奈米線130及該等多個第二半導體奈米線140可沿第二方向D2佈置。例如，可在第一半導體鰭結構110上形成傳導性類型與第一半導體鰭結構110(例如，P型區)之傳導性類型相反的區(例如，(N+)型區)，以形成第一半導體奈米線130。可在第二半導體鰭結構120上形成傳導性類型與第二半導體鰭結構120(例如，N型區)之傳導性類型相反的區(例如，(P+)型區)，以形成第二半導體奈米線140。
在一些示範性實施例中，類似於第一半導體鰭結構110及第二半導體鰭結構120，第一半導體奈米線130及第二半導體奈米線140中每一者之寬度可實質上等於或小於約100奈米(nm)。例如，第一半導體奈米線130及第二半導體奈米線140中每一者可具有約50nm至約100nm之寬度。
在一些示範性實施例中，可實質上同時地或並行 地形成第一半導體奈米線130及第二半導體奈米線140。在其他示範性實施例中，可順序地形成第一半導體奈米線130及第二半導體奈米線140。
返回參考圖1B，第二絕緣層190在第一絕緣層180上形成於第一半導體奈米線130與第二半導體奈米線140之間。例如，第二絕緣層190可以由實質上與第一絕緣層180之材料相同的材料形成。
返回參考圖1A，第一電極150、第二電極160及第三電極170形成於第二絕緣層190上。第一電極150連接至第一半導體奈米線130之第一末端及第二半導體奈米線140之第一末端。第二電極160連接至第一半導體奈米線130之第二末端。第三電極170連接至第二半導體奈米線140之第二末端。例如，第一電極150、第二電極160及第三電極170可包括銅、鎢、鈦及鋁中至少一者。
雖然以上所描述之示範性實施例例示井區105、半導體鰭結構110及120、絕緣層180、半導體奈米線130及140、絕緣層190以及電極150、160及170之製造次序，但製造次序無需限於該製造次序。
圖3A及圖3B為用於例示根據示範性實施例的圖1A及圖1B之熱電元件之操作的圖解。
參考圖3A及圖3B，根據示範性實施例之熱電元件100可執行水平熱分佈操作及能量產生操作之一。在水平熱分佈操作中，在安置第一電極E11的第一區域處產生的熱可朝向安置第二電極E12及第三電極E13的第二區域水平分 佈。在能量產生操作中，可基於自第一區域產生的熱產生功率。
如圖3A中所例示，為執行水平熱分佈操作，可將第一電壓V1施加至熱電元件100。例如，可將電位提供至第二電極E12及第三電極E13。在水平熱分佈操作之執行期間，第一電壓V1可對應於第二電極E12與第三電極E13之間的位差。第一電流I1可由第一電壓V1感應。例如，在第一半導體奈米線N11中，電子-電洞對之電子可由於第一電壓V1而沿自第一電極E11至第二電極E12的方向移動。在第二半導體奈米線P11中，電子-電洞對之電洞可由於第一電壓V1而沿自第一電極E11至第三電極E13的方向移動。第一電流I1可由於電子及電洞之移動而流過熱電元件100。可由第一電流I1引起熱電效應，且可藉由將電能轉換成熱能來水平地分佈熱。例如，自第一電極E11附近的區域(例如，第一區域)產生的熱可由熱電元件100吸收，且熱可在第二電極E12及第三電極E13附近的區域(例如，第二區域)處消散。自第一區域產生的熱與第一電壓V1之量級成比例。
如圖3B中所例示，為執行能量產生操作，可將第一負荷LD1連接至熱電元件100。例如，第一負荷LD1可連接在第二電極E12與第三電極E13之間。在第一電極E11附近的區域(例如，第一區域)中產生的熱可引起第二電極E12與第三電極E13之間的電壓差分。熱能可轉換成電能。例如，在第一半導體奈米線N11中，電子可基於第一電極E11附近的區域與第二電極E2附近的區域(例如，第二區域) 之間的溫度差自第一電極E11移動至第二電極E12。在第二半導體奈米線P11中，電洞可基於第一電極E11附近的區域與第三電極E13附近的區域(例如，第二區域)之間的溫度差自第一電極E11移動至第三電極E13。因此，第二電流I2可由於電子及電洞之移動而流過熱電元件100。第二電壓V2可由第二電流I2感應。在能量產生操作中，第二電壓V2可對應於第二電極E12與第三電極E13之間的位差。可自第一電極E11與第二電極E12/第三電極E13之間的熱差分收集功率。所收集功率可基於第二電壓V2決定。如稍後將描述，所收集功率可用來操作主動元件及/或被動元件，或對外部電池重新充電。
在一些示範性實施例中，在水平熱分佈操作或能量產生操作中可將反向偏壓(例如，負電壓)施加至第一井區105。可基於第一井區105及反向偏壓形成半導體基板101與第二半導體奈米線140之間的電氣絕緣，而無額外絕緣層。
圖4為例示根據示範性實施例之熱電元件的平面圖。
參考圖1B及圖4，熱電元件100a包括半導體基板101(SSUB1)、多個第一半導體鰭結構110、多個第二半導體鰭結構120、多個第一半導體奈米線130a(N12)、多個第二半導體奈米線140a(P12)、第一電極150(E11)、第二電極160(E12)及第三電極170(E13)。熱電元件100a可進一步包括第一井區105(WELL1)、第一絕緣層180(IL1)及第二絕緣層190(IL2)。
除圖4之半導體鰭結構及半導體奈米線之形狀不同於圖1A之半導體鰭結構及半導體奈米線之外，圖4之熱電元件100a實質上與圖1A之熱電元件100相同。沿圖4之線I-I’取得的熱電元件100a之橫截面圖可實質上與圖1B相同。
該等多個第一半導體鰭結構110及第二半導體鰭結構120中每一者經形成以自半導體基板101突出，且沿第一方向D1延伸。該等多個第一半導體奈米線130a形成於該等多個第一半導體鰭結構110上，且包括第一雜質。該等多個第二半導體奈米線140a形成於該等多個第二半導體鰭結構120上，且包括不同於第一雜質的第二雜質。
在一些示範性實施例中，第一半導體鰭結構110及第二半導體鰭結構120中每一者可以鋸齒形形狀沿第一方向D1延伸，且因此第一半導體奈米線130a及第二半導體奈米線140a中每一者亦可以鋸齒形形狀沿第一方向D1延伸。在此狀況下，半導體鰭結構110及120之鋸齒形形狀可給予其自身機械支撐，且因此防止第一半導體鰭結構110及第二半導體鰭結構120朝向半導體基板101傾斜。例如，半導體鰭結構之高度與寬度之比率可使得半導體鰭結構在製造製程中朝向半導體基板101傾斜。在此狀況下，半導體鰭結構之鋸齒形形狀可防止半導體鰭結構朝向半導體基板101傾斜。
第一電極150連接至第一半導體奈米線130a之第一末端及第二半導體奈米線140a之第一末端。第二電極160連接至第一半導體奈米線130a之第二末端。第三電極170連 接至第二半導體奈米線140a之第二末端。
第一井區105可在半導體基板101內形成於第二半導體鰭結構120下方。第一絕緣層180可在半導體基板101上形成於第一半導體鰭結構110與第二半導體鰭結構120之間。第二絕緣層190可在第一絕緣層180上形成於第一半導體奈米線130a與第二半導體奈米線140a之間。
圖5A及圖5B為例示根據示範性實施例之熱電元件的圖解。圖5A為熱電元件之平面圖。圖5B為沿圖5A之線II-II’取得的熱電元件之橫截面圖。
參考圖5A及圖5B，熱電元件200包括半導體基板201(SSUB2)，多個第一半導體奈米線230(N21)、多個第二半導體奈米線240(P21)、第一電極250(E21)、第二電極260(E22)及第三電極270(E23)。熱電元件200可進一步包括第一井區205(WELL2)及第一絕緣層280(ILA)。
該等多個第一半導體奈米線230形成於半導體基板201內。第一半導體奈米線230中每一者沿第一方向D1延伸。該等多個第一半導體奈米線230可沿與第一方向D1交叉(例如，實質上垂直於第一方向D1)的第二方向D2佈置。第一半導體奈米線230包括第一雜質。例如，第一雜質可為N型雜質。
該等多個第二半導體奈米線240形成於半導體基板201內，且與該等多個第一半導體奈米線230間隔開。第二半導體奈米線240中每一者沿第一方向D1延伸。該等多個第二半導體奈米線240可沿第二方向D2佈置。第二半導體奈 米線240包括不同於第一雜質的第二雜質。例如，第二雜質可為P型雜質。
在一些示範性實施例中，第一半導體奈米線230及第二半導體奈米線240中每一者以直線形狀沿第一方向D1延伸。
如圖5A中所例示，第一半導體奈米線230之第一末端可彼此連接，且第一半導體奈米線230之第二末端可彼此連接。類似地，第二半導體奈米線240之第一末端可彼此連接，且第二半導體奈米線240之第二末端可彼此連接。
第一電極250連接至第一半導體奈米線230之第一末端及第二半導體奈米線240之第一末端。第二電極260連接至第一半導體奈米線230之第二末端。第三電極270連接至第二半導體奈米線240之第二末端。第一電極250、第二電極260及第三電極270可形成於第一絕緣層280上。
在一些示範性實施例中，半導體基板201可包括第一區域及與第一區域間隔開的第二區域。第一電極250可安置於半導體基板201之第一區域中，且第二電極260及第三電極270可安置於半導體基板201之第二區域中。例如，第二區域可在半導體基板201內距第一區域最遠。
第一井區205可形成於半導體基板201內，且可圍繞第二半導體奈米線240。
在一些示範性實施例中，第一井區205可包括第一雜質。半導體基板201可包括第二雜質。例如，第一井區205及第一半導體奈米線230可包括相同類型的(例如，N型) 雜質。半導體基板201及第二半導體奈米線240可包括相同類型的(例如，P型)雜質。
在一些示範性實施例中，第一半導體奈米線230之摻雜密度可高於第一井區205之摻雜密度。第二半導體奈米線240之摻雜密度可高於半導體基板201之摻雜密度。例如，第一井區205可為N型區，且第一半導體奈米線230可為(N+)型區。半導體基板201可為P型區，且第二半導體奈米線240可為(P+)型區。
第一絕緣層280可形成於半導體基板201上。
根據示範性實施例之熱電元件200可執行參考圖3A及圖3B所描述之水平熱分佈操作及能量產生操作之一。
例如，為執行水平熱分佈操作，可經由第二電極260及第三電極270將第一電壓施加至熱電元件200。第一電流可由第一電壓感應且可流過熱電元件200。可由第一電流引起熱電效應。例如，熱可在第一電極250附近的區域(例如，第一區域)處產生，且熱可藉由熱電元件200朝向第二電極260及第三電極270附近的區域(例如，第二區域)水平地分佈。
為執行能量產生操作，可將第一負荷連接在熱電元件200之第二電極260與第三電極270之間。可由在第一電極E11附近的區域(例如，第一區域)中產生的熱引起熱電效應，熱能可經轉換成電能，且因此第二電流可流過熱電元件200。可由第二電流感應第二電壓，且可自熱收集功率。所收集功率之量級可基於第二電壓決定。
在一些示範性實施例中，可在水平熱分佈操作或能量產生操作之執行期間將反向偏壓(例如，負電壓)施加至第一井區205。可基於第一井區205及反向偏壓形成半導體基板201與第二半導體奈米線240之間的電氣絕緣，而無額外絕緣層。
圖6A及圖6B為例示根據示範性實施例之製造熱電元件之方法的橫截面圖。
參考圖6A，包括第一雜質的第一井區205形成於包括第二雜質的半導體基板201內。例如，可使用離子植入製程在半導體基板201中形成傳導性類型與半導體基板201(例如，P型半導體基板)之傳導性類型相反的區(例如，N型區)，以形成第一井區205。如以下將參考圖6B所描述，第一井區205可經形成以圍繞第二半導體奈米線240。
參考圖6B，包括第一雜質(例如，N型雜質)的第一半導體奈米線230形成於半導體基板201內，且包括第二雜質(例如，P型雜質)的第二半導體奈米線240形成於半導體基板201內(例如，形成於第一井區205內)。第一半導體奈米線230及第二半導體奈米線240中每一者沿第一方向D1延伸。該等多個第一半導體奈米線230及該等多個第二半導體奈米線240可沿第二方向D2佈置。例如，可在半導體基板201內形成傳導性類型與半導體基板201(例如，P型半導體基板)之傳導性類型相反的區(例如，(N+)型區)，以形成第一半導體奈米線230。可在第一井區205內形成傳導性類型與第一井區205(例如，N型區)之傳導性類型相反的區(例如，(P+) 型區)，以形成第二半導體奈米線240。
在一些示範性實施例中，第一半導體奈米線230及第二半導體奈米線240中每一者之寬度可實質上等於或小於約100nm。例如，第一半導體奈米線230及第二半導體奈米線240中每一者可具有約50nm至約100nm之寬度。
在一些示範性實施例中，可實質上同時地或並行地形成第一半導體奈米線230及第二半導體奈米線240。在其他示範性實施例中，可順序地形成第一半導體奈米線230及第二半導體奈米線240。
返回參考圖5B，第一絕緣層280形成於半導體基板201上(例如，形成於第一半導體奈米線230及第二半導體奈米線240上)。例如，第一絕緣層280可由以下各者中至少一者形成：氧化矽(SiOx)、氮氧化矽(SiOxNy)、氮化矽(SiNx)、氮氧化鍺(GeOxNy)、氧化矽鍺(GeSixOy)及高k介電材料，該等高k介電材料包括氧化鉿(HfOx)、氧化鋯(ZrOx)、氧化鋁(AlOx)、氧化鉭(TaOx)、矽酸鉿(HfSix)或矽酸鋯(ZrSix)。
返回參考圖5A，第一電極250、第二電極260及第三電極270形成於第一絕緣層280上。第一電極250連接至第一半導體奈米線230之第一末端及第二半導體奈米線240之第一末端。第二電極260連接至第一半導體奈米線230之第二末端。第三電極270連接至第二半導體奈米線240之第二末端。例如，第一電極250、第二電極260及第三電極270可包括銅、鎢、鈦及鋁中至少一者。
圖7為例示根據示例性實施例之熱電元件的平面圖。
參考圖5B及圖7，熱電元件200a包括半導體基板201(SSUB2)、多個第一半導體奈米線230a(N22)、多個第二半導體奈米線240a(P22)、第一電極250(E21)、第二電極260(E22)及第三電極270(E23)。熱電元件200a可進一步包括第一井區205(WELL2)及第一絕緣層280(ILA)。
除圖7中的半導體奈米線之形狀不同於圖5A中的半導體奈米線之形狀之外，圖7之熱電元件200a可實質上與圖5A之熱電元件200相同。沿圖7之線II-II’取得的熱電元件200a之橫截面圖可實質上與圖5B相同。
該等多個第一半導體奈米線230a形成於半導體基板201內，且包括第一雜質。第一半導體奈米線230中每一者沿第一方向D1延伸。該等多個第二半導體奈米線240a形成於半導體基板201內，與該等多個第一半導體奈米線230a間隔開，且包括不同於第一雜質的第二雜質。第二半導體奈米線240a中每一者沿第一方向D1延伸。
在一些示範性實施例中，第一半導體奈米線230a及第二半導體奈米線240a中每一者可以鋸齒形形狀沿第一方向D1延伸。
第一電極250連接至第一半導體奈米線230a之第一末端及第二半導體奈米線240a之第一末端。第二電極260連接至第一半導體奈米線230a之第二末端。第三電極270連接至第二半導體奈米線240a之第二末端。
第一井區205可形成於半導體基板201內，且可圍繞第二半導體奈米線240a。第一絕緣層280可形成於半導體基板201上。
根據示範性實施例之熱電元件可包括半導體奈米線。例如，可在三維(3D)半導體結構(例如，半導體鰭結構)上形成半導體奈米線，如在圖1A、圖1B及圖4之實例中，或可使用二維(2D)半導體結構之主動層形成半導體奈米線，如在圖5A、圖5B及圖7之實例中。因此，可以各種結構製造可整合於半導體裝置內的晶粒上(on-die)熱電元件。
圖8A及圖8B為例示根據示範性實施例之半導體裝置的圖解。圖8A為半導體裝置之平面圖。圖8B為沿圖8A之線III-III’取得的半導體裝置的橫截面圖。
參考圖8A及圖8B，半導體裝置300包括第一半導體晶粒310及第二半導體晶粒320。
第一半導體晶粒310包括第一熱電元件TE11，該第一熱電元件形成於第一半導體基板311上。第一半導體晶粒310可進一步包括多個熱電元件，該等多個熱電元件包括第二熱電元件TE12。
第一熱電元件TE11可為圖1A及圖1B之熱電元件100、圖4之熱電元件100a、圖5A及圖5B之熱電元件200及圖7之熱電元件200a之一。例如，如將參考圖12至圖14所描述，第一熱電元件TE11包括多個第一半導體奈米線NA、多個第二半導體奈米線PA、第一電極EA、第二電極EB及第三電極EC。該等多個第一半導體奈米線NA形成於第一半導體 基板311內或形成於第一半導體基板311上。第一半導體奈米線NA中每一者沿第一方向D1延伸，且包括第一雜質。該等多個第二半導體奈米線PA形成於第一半導體基板311內或形成於第一半導體基板311上，且與該等多個第一半導體奈米線NA間隔開。第二半導體奈米線PA中每一者沿第一方向D1延伸，且包括不同於第一雜質的第二雜質。第一電極EA連接至第一半導體奈米線NA之第一末端及第二半導體奈米線PA之第一末端。第二電極EB連接至第一半導體奈米線NA之第二末端。第三電極EC連接至第二半導體奈米線PA之第二末端。
在一些示範性實施例中，當第一半導體奈米線NA及第二半導體奈米線PA形成於第一半導體基板311上時，第一熱電元件TE11可進一步包括多個第一半導體鰭結構、多個第二半導體鰭結構及第一井區。如以上參考圖1A、圖1B及圖4所描述，該等多個第一半導體鰭結構及第二半導體鰭結構中每一者可經形成以自第一半導體基板311突出，且可沿第一方向D1延伸。第一井區可在第一半導體基板311內形成於第二半導體鰭結構下方。第一半導體奈米線NA可形成於第一半導體鰭結構上，且第二半導體奈米線PA可形成於第二半導體鰭結構上。
在其他示範性實施例中，當第一半導體奈米線NA及第二半導體奈米線PA形成於第一半導體基板311內時，第一熱電元件TE11可進一步包括第一井區。如以上參考圖5A、圖5B及圖7所描述，第一井區可形成於第一半導 體基板311內，且可圍繞第二半導體奈米線PA。
包括第二熱電元件TE12的該等多個熱電元件中每一者可具有實質上與第一熱電元件TE11之結構相同的結構。例如，如將參考圖12至圖14所描述，第二熱電元件TE12可包括多個第三半導體奈米線ND、多個第四半導體奈米線PD、第四電極ED、第五電極EE及第六電極EF。該等多個第三半導體奈米線ND可形成於第一半導體基板311內或形成於第一半導體基板311上。第三半導體奈米線ND中每一者可沿第一方向D1延伸，且可包括第一雜質。該等多個第四半導體奈米線PD可形成於第一半導體基板311內或形成於第一半導體基板311上，且可與該等多個第三半導體奈米線ND間隔開。第四半導體奈米線PD中每一者可沿第一方向D1延伸，且可包括第二雜質。第四電極ED可連接至第三半導體奈米線ND之第一末端及第四半導體奈米線PD之第一末端。第五電極EE可連接至第三半導體奈米線ND之第二末端。第六電極EF可連接至第四半導體奈米線PD之第二末端。
如以上參考圖3A及圖3B所描述，包括第一熱電元件TE11及第二熱電元件TE12的該等多個熱電元件中每一者可執行水平熱分佈操作及能量產生操作之一。在一些示範性實施例中，該等多個熱電元件可彼此電氣連接或可彼此並不電氣連接。將參考圖12、圖13及圖14描述該等多個熱電元件之詳細電氣連接。
第二半導體晶粒320形成於第一半導體晶粒310 上，且包括第一區域A1及第二區域A2。例如，第二區域A2可在第二半導體晶粒320內距第一區域A1最遠。
第二半導體晶粒320可包括第一電路CKT1及第二電路CKT2。第一電路CKT1可安置於第二半導體基板321中，且可安置於第一區域A1中。第二電路CKT2可安置於第二半導體基板321中，且可安置於第二區域A2中。第一電路CKT1及第二電路CKT2中每一者可包括多個主動元件及/或多個被動元件。
第一區域A1可包括熱斑，該熱斑為在半導體裝置300內局部地產生最大量之熱的區域。第一區域A1之溫度可在半導體裝置300操作時的時段期間高於第二區域A2之溫度。例如，第一區域A1中的第一電路CKT1可包括中央處理單元(CPU)、應用處理器(AP)等，且第二區域A2中的第二電路CKT2可包括周邊電路等。對於另一實例，第一電路CKT1中的主動元件及/或被動元件之數目可大於第二電路CKT2中的主動元件及/或被動元件之數目。
該等多個熱電元件可形成於第一區域A1與第二區域A2之間，且可部分重疊第一區域A1及第二區域A2。
在一些示範性實施例中，半導體裝置300可進一步包括至少一矽通孔(TSV)315。第一半導體晶粒310及第二半導體晶粒320可使用至少一TSV 315彼此電氣連接。例如，電壓可經由至少一TSV 315自第二半導體晶粒320施加至該等多個熱電元件。由該等多個熱電元件獲得的功率可經由至少一TSV 315提供至第二半導體晶粒320。
在一些示範性實施例中，半導體裝置300可進一步包括將參考圖10描述的控制器350。
圖9A及圖9B為用於例示圖8A及圖8B之半導體裝置之操作的圖解。圖9A及圖9B為歸因於水平熱分佈操作的半導體裝置之溫度變化的平面圖。在圖9A及圖9B中，「DR」表示深紅色，「R」表示紅色，「O」表示橙色，「Y」表示黃色，「G」表示綠色，「B」表示藍色，且「DB」表示深藍色。紅色區域可具有相對高的溫度，且藍區域可具有相對低的溫度。具有較接近於紅色的色彩的區域可具有高於具有較接近於藍色的色彩的區域之溫度的溫度。
參考圖8A、圖8B及圖9A，在執行水平熱分佈操作之前，半導體裝置300之第一區域A1(例如，左側區域)可具有相對高的溫度，且半導體裝置300之第二區域A2(例如，右側區域)可具有相對低的溫度。例如，第一區域A1可包括熱斑，且在第一區域A1與第二區域A2之間可存在相對大的溫度差。在水平熱分佈操作中，由第一區域A1產生的熱可沿第一方向D1自第一區域A1傳遞至第二區域A2。
參考圖8A、圖8B及圖9B，在執行水平熱分佈操作之後，在第一區域A1與第二區域A2之間可存在相對小的溫度差。例如，圖9B中的第一區域A1之溫度可低於圖9A中的第一區域A1之溫度，且圖9B中的第二區域A2之溫度可高於圖9A中的第二區域A2之溫度。因為熱藉由水平熱分佈操作在半導體裝置300內自第一區域A1傳遞至第二區域A2，所以圖9B中的半導體裝置300(亦即，在已執行水平熱分佈 操作之後)之總平均溫度可實質上與圖9A中的半導體裝置300(亦即，在執行水平熱分佈操作之前)之總平均溫度相同。
圖10為例示根據示範性實施例之包括於半導體裝置中的控制器的方塊圖。
參考圖8A及圖10，控制器350可包括熱管理單元352、冷卻單元354及充電單元356。
熱管理單元352可產生第一控制信號CS1及第二控制信號CS2。在一些示範性實施例中，熱管理單元352可基於第一溫度及第二溫度來產生第一控制信號CS1第二控制信號CS2。第一溫度可指示藉由第一溫度感測器(未例示)量測的半導體裝置300中的第一區域A1之溫度。第二溫度可指示藉由第二溫度感測器(未例示)量測的半導體裝置300中的第二區域A2之溫度。在其他示範性實施例中，熱管理單元352可基於觸發信號來產生第一控制信號CS1第二控制信號CS2。當預計半導體裝置300將變得過熱時，可激活觸發信號。例如，當半導體裝置300之工作負荷大於參考工作負荷時，可激活觸發信號。
冷卻單元354可基於第一控制信號CS1將第一電壓V1提供至半導體裝置300中的熱電元件。例如，第一電壓V1可係自外部電池358接收，且可經由第一節點NO1及第二節點NO2以及第一熱電元件TE11之第二電極E12及第三電極E13施加至第一熱電元件TE11。
充電單元356可基於第二控制信號CS2收集藉由能量產生操作產生的功率。例如，充電單元356可經由第一 節點NO1及第二節點NO2接收對應於該功率的第二電壓V2。外部電池358可基於第二電壓V2重新充電。雖然在圖10中未例示，但充電單元356可將第二電壓V2直接提供至包括於第二半導體晶粒320中的第一電路CKT1及第二電路CKT2。
圖11A及圖11B為用於例示根據示範性實施例的圖10之控制器之操作的流程圖。
參考圖10及圖11A，熱管理單元352可將第一區域A1處的第一溫度與參考溫度進行比較(步驟S110a)。若第一溫度大於參考溫度(步驟S110a：是)，則熱管理單元352可激活第一控制信號CS1。冷卻單元354可回應於激活的第一控制信號CS1而經啟用，且半導體裝置300可在第一操作模式中操作。半導體裝置300中的該等多個熱電元件可執行水平熱分佈操作，以將在第一區域A1處產生的熱水平地分佈至第二區域A2(步驟S130)。水平熱分佈操作可實質上類似於以上參考圖3A、圖9A及圖9B所描述之操作。
不第一溫度等於或小於參考溫度(步驟S110a：否)時，熱管理單元352可激活第二控制信號CS2。充電單元356可回應於激活的第二控制信號CS2而經啟用，且半導體裝置300可在第二操作模式中操作。半導體裝置300中的該等多個熱電元件可執行能量產生操作，以自在第一區域A1處產生的熱產生功率(步驟S150)。能量產生操作可實質上類似於以上參考圖3B所描述之操作。
參考圖10及圖11B，熱管理單元352可將半導體 裝置300之工作負荷與參考工作負荷進行比較(步驟S110b)。若半導體裝置300之工作負荷大於參考工作負荷，例如，若觸發信號經激活(步驟S110b：是)，則熱管理單元352可激活第一控制信號CS1。冷卻單元354可回應於激活的第一控制信號CS1而經啟用，且半導體裝置300中的該等多個熱電元件可執行水平熱分佈操作，以將在第一區域A1處產生的熱水平地分佈至第二區域A2(步驟S130)。
若半導體裝置300之工作負荷等於或小於參考工作負荷，例如，若觸發信號經撤消(步驟S110b：否)，則熱管理單元352可激活第二控制信號CS2。充電單元356回應於激活的第二控制信號CS2而經啟用，且半導體裝置300中的該等多個熱電元件可執行能量產生操作，以自自第一區域A1產生的熱產生功率(步驟S150)。
根據示範性實施例，半導體裝置300之操作模式可基於以上參考圖11A及圖11B所描述之實例之組合而改變。例如，當第一區域A1處的第一溫度高於參考溫度時，如在圖11A之實例中，或當半導體裝置300之工作負荷大於參考工作負荷時，如在圖11B之實例中，可啟用第一操作模式。當禁用第一操作模式時，可啟用第二操作模式。根據示例性實施例，可存在用於改變半導體裝置300之操作模式的各準則。
圖12、圖13及圖14為用於例示根據示範性實施例的包括於圖8A及圖8B之半導體裝置中的熱電元件之電氣連接的圖解。
參考圖12，多個熱電元件可包括第一熱電元件TE11及第二熱電元件TE12。第一熱電元件TE11可包括多個第一半導體奈米線NA、多個第二半導體奈米線PA、第一電極EA、第二電極EB及第三電極EC，且可進一步包括第一井區WA。第二熱電元件TE12可包括多個第三半導體奈米線ND、多個第四半導體奈米線PD、第四電極ED、第五電極EE及第六電極EF，且可進一步包括第二井區WD。
熱電元件彼此串聯連接(例如，為串聯)。例如，第一熱電元件TE11之第二電極EB可連接至第一節點NO1，第一熱電元件TE11之第三電極EC可電氣連接至第二熱電元件TE12之第五電極EE，且第二熱電元件TE12之第六電極EF可連接至第二節點NO2。用於執行水平熱分佈操作的電壓可經由第一節點NO1及第二節點NO2施加至該等多個熱電元件，且可經由第一節點NO1及第二節點NO2自該等多個熱電元件接收藉由能量產生操作獲得的功率。
參考圖13，多個熱電元件可包括第一熱電元件TE11及第二熱電元件TE12。第一熱電元件TE11可包括多個第一半導體奈米線NA、多個第二半導體奈米線PA、第一電極EA、第二電極EB及第三電極EC。第二熱電元件TE12可包括多個第三半導體奈米線ND、多個第四半導體奈米線PD、第四電極ED、第五電極EE及第六電極EF。第一井區WA可由第一熱電元件TE11及第二熱電元件TE12共用。
在圖13中，熱電元件彼此並聯連接(例如，為並聯)。例如，第一熱電元件TE11之第二電極EB可電氣連接 至第二熱電元件TE12之第五電極EE。第一熱電元件TE11之第三電極EC可電氣連接至第二熱電元件TE12之第六電極EF。第一熱電元件TE11之第二電極EB可連接至第一節點NO1，且第一熱電元件TE11之第三電極EC可連接至第二節點NO2。用於執行水平熱分佈操作的電壓可經由第一節點NO1及第二節點NO2施加至該等多個熱電元件，且可經由第一節點NO1及第二節點NO2自該等多個熱電元件接收藉由能量產生操作獲得的功率。
參考圖14，多個熱電元件可包括第一熱電元件TE11、第二熱電元件TE12、第三熱電元件TE13及第四熱電元件TE14。第一熱電元件TE11可包括多個第一半導體奈米線NA、多個第二半導體奈米線PA、第一電極EA、第二電極EB及第三電極EC。第二熱電元件TE12可包括多個第三半導體奈米線ND、多個第四半導體奈米線PD、第四電極ED、第五電極EE及第六電極EF。第三熱電元件TE13可包括多個第五半導體奈米線NG、多個第六半導體奈米線PG、第七電極EG、第八電極EH及第九電極EI。第四熱電元件TE14可包括多個第七半導體奈米線NJ、多個第八半導體奈米線PJ、第十電極EJ、第十一電極EK及第十二電極EL。第一井區WA可由第一熱電元件TE11及第三熱電元件TE13共用。第二井區WD可由第二熱電元件TE12及第四熱電元件TE14共用。
在圖14中，該等多個熱電元件以並聯及串聯之混合連接方式連接。例如，第一熱電元件TE11可基於平行結 構而連接至第二熱電元件TE12，如在圖12之實例中。第一熱電元件TE11可並聯連接至第三熱電元件TE13，如圖13之並聯。類似地，第二熱電元件TE12可並聯連接至第四熱電元件TE14。兩個並聯連接熱電元件TE11及TE13可串聯連接至另外兩個並聯連接熱電元件TE12及TE14。
圖15A及圖15B為例示根據示範性實施例之半導體裝置的圖解。圖15A為半導體裝置之平面圖。圖15B為沿圖15A之線III-III’取得的半導體裝置的橫截面圖。
參考圖15A及圖15B，半導體裝置400包括第一半導體晶粒410。
第一半導體晶粒410包括半導體基板411、第一熱電元件TE21及第一電路CKT1，該第一電路包括多個主動元件及多個被動元件。第一半導體晶粒410可進一步包括第二電路CKT2及多個熱電元件，該等多個熱電元件包括第二熱電元件TE22。
半導體基板411包括第一區域A1、鄰接第一區域A1的第二區域ATE及與第一區域A1間隔開的第三區域A2。例如，第三區域A2可在第二半導體基板411內距第一區域A1最遠。第二區域ATE可安置於第一區域A1與第三區域A2之間。
第一電路CKT1可安置於半導體基板411中，且可安置於第一區域A1中。第二電路CKT2可安置於半導體基板411中，且可安置於第三區域A2中。第二電路CKT2可亦包括多個主動元件及多個被動元件。
第一區域A1可包括熱斑，該熱斑為在半導體裝置400內局部地產生最大量之熱的區域。第一區域A1之溫度可在半導體裝置400之操作中高於第三區域A2之溫度。
第一熱電元件TE21形成於半導體基板411之第二區域ATE中。第一熱電元件TE21可為圖1A及圖1B之熱電元件100、圖4之熱電元件100a、圖5A及圖5B之熱電元件200及圖7之熱電元件200a之一。例如，第一熱電元件TE21包括多個第一半導體奈米線NX、多個第二半導體奈米線、第一電極EX、第二電極EY及第三電極。該等多個第一半導體奈米線NX形成於第一半導體基板411內或形成於第一半導體基板411上。第一半導體奈米線NX中每一者沿第一方向D1延伸，且包括第一雜質。該等多個第二半導體奈米線形成於第一半導體基板411內或形成於第一半導體基板411上，且與該等多個第一半導體奈米線NX間隔開。第二半導體奈米線中每一者沿第一方向D1延伸，且包括不同於第一雜質的第二雜質。第一電極EX連接至第一半導體奈米線NX之第一末端及第二半導體奈米線之第一末端。第二電極EY連接至第一半導體奈米線NX之第二末端。第三電極連接至第二半導體奈米線之第二末端。
在一些示範性實施例中，當第一半導體奈米線及第二半導體奈米線形成於半導體基板411上時，第一熱電元件TE21可進一步包括多個第一半導體鰭結構、多個第二半導體鰭結構及第一井區，如參考圖1A、圖1B及圖4所描述之示範性實施例。在其他示範性實施例中，當第一半導體 奈米線及第二半導體奈米線形成於半導體基板411內時，第一熱電元件TE21可進一步包括第一井區，如參考圖5A、圖5B及圖7所描述之示範性實施例。
包括第二熱電元件TE22的該等多個熱電元件中每一者可具有實質上與第一熱電元件TE21之結構相同的結構。例如，第二熱電元件TE22可包括多個第三半導體奈米線、多個第四半導體奈米線、第四電極、第五電極及第六電極。
如以上參考圖3A及圖3B所描述，包括第一熱電元件TE21及第二熱電元件TE22的該等多個熱電元件中每一者可執行水平熱分佈操作及能量產生操作之一。在一些示範性實施例中，該等多個熱電元件可彼此電氣連接或可無需彼此電氣連接。
在一些示範性實施例中，半導體裝置400可進一步包括圖10之控制器350。
圖16為例示根據示例性實施例之半導體裝置的平面圖。
參考圖15B及圖16，半導體裝置400a包括第一半導體晶粒410。第一半導體晶粒410包括半導體基板411、多個熱電元件TE31、TE32、TE33及TE34及第一電路CKT1。第一半導體晶粒410可進一步包括第二電路CKT2。
除該等多個熱電元件TE31、TE32、TE33及TE34經安置成圍繞第一電路CKT1之外，圖16之半導體裝置400a可實質上與圖15A之半導體裝置400相同。圖16之半導體裝 置400a之橫截面圖可類似於圖15B。
半導體基板411包括第一區域A1及第二區域，該第二區域鄰接第一區域A1且圍繞第一區域A1。第一電路CKT1可包括多個主動元件及多個被動元件，可安置於半導體基板411中，且可安置於第一區域A1中。熱電元件TE31、TE32、TE33及TE34形成於半導體基板411之第二區域中。熱電元件TE31、TE32、TE33及TE34中每一者可為圖1A及圖1B之熱電元件100、圖4之熱電元件100a、圖5A及圖5B之熱電元件200及圖7之熱電元件200a之一。熱電元件TE31、TE32、TE33及TE34可執行水平熱分佈操作及能量產生操作之一。
根據示範性實施例之半導體裝置可包括至少一晶粒上熱電元件，該至少一晶粒上熱電元件整合於半導體裝置內且執行水平熱分佈操作及能量產生操作。例如，積體電路及至少一晶粒上熱電元件可實行於分開的半導體晶粒內，如在圖8A及圖8B之實例中，或積體電路及至少一晶粒上熱電元件可實行於一個半導體晶粒內，如在圖15A、圖15B及圖16之實例中。因此，雖然不改變半導體裝置之總平均溫度，但可降低對應於熱斑的第一區域A1之溫度。半導體裝置中的局部溫度，諸如第一區域A1之溫度，將不超過半導體裝置之臨界溫度，該臨界溫度為超過該溫度半導體裝置之效能可降級的溫度。因為可在設計及/或檢驗半導體裝置中識別熱斑，所以可藉由製造具有至少一晶粒上熱電元件的半導體裝置來針對半導體裝置執行熱管理。
圖17為根據示範性實施例之記憶體系統的方塊圖。
參考圖17，記憶體系統1300包括處理器1310、系統控制器1320及記憶體裝置1330。記憶體系統1300可進一步包括輸入裝置1350、輸出裝置1360及儲存裝置1370。
記憶體裝置1330可包括多個記憶體模組1334及用於控制記憶體模組1334的記憶體控制器1332。記憶體模組1334可包括：至少一依電性記憶體，諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)；及/或至少一非依電性記憶體，諸如電氣可抹除可規劃唯讀記憶體(EEPROM)、快閃記憶體、相變隨機存取記憶體(PRAM)、電阻性隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)、鐵電隨機存取記憶體(FRAM)、奈米浮閘記憶體(NFGM)或聚合物隨機存取記憶體(PoRAM)。記憶體控制器1332可包括於系統控制器1320中。
處理器1310可進行各種計算功能，諸如執行用於進行特定計算或任務的特定軟體。處理器1310可經由處理器匯流排連接至系統控制器1320。系統控制器1320可經由擴展匯流排連接至輸入裝置1350、輸出裝置1360及儲存裝置1370。如此，處理器1310可使用系統控制器1320來控制輸入裝置1350、輸出裝置1360及儲存裝置1370。
處理器1310可實行為根據示範性實施例之半導體裝置。例如，處理器1310可包括晶粒上熱電元件1312，該晶粒上熱電元件可使用以上參考圖1A、圖1B、圖2A、圖 2B、圖2C、圖2D、圖3A、圖3B、圖4、圖5A、圖5B、圖6A、圖6B及圖7所描述之示範性實施例加以實行。處理器1310可使用以上參考圖8A、圖8B、圖9A、圖9B、圖10、圖11A、圖11B、圖12、圖13、圖14、圖15A、圖15B及圖16所描述之示範性實施例加以實行。晶粒上熱電元件1312可使用半導體奈米線整合於處理器1310內。整合於處理器晶片內的晶粒上熱電元件1312可選擇性地執行水平熱分佈操作及能量產生操作。因此，可消除處理器晶片中的熱斑，而不增加處理器晶片之厚度，且處理器晶片可具有提高的能量效率。
圖18為根據示範性實施例之顯示系統的方塊圖。
參考圖18，顯示系統1400包括顯示面板1410及顯示驅動器積體電路(DDI)1420。
顯示面板1410可包括多個閘線及多個資料線。顯示面板1410可包括具有佈置於矩陣中的多個像素的像素陣列。每一像素可對應於閘線之一與資料線之一相交的區。顯示面板1410可為以下各者之一：液晶顯示器(LCD)面板、發光二極體(LED)顯示面板、有機LED(OLED)顯示面板、場發射顯示器(FED)面板等。
DDI 1420可控制顯示面板1410之操作。DDI 1420可包括定時控制器1430、閘驅動器1440及資料驅動器1450。
定時控制器1430可自諸如圖形處理單元(GPU)的外部裝置接收影像資料信號及系統控制信號，且可基於影像資料信號及系統控制信號產生閘驅動器控制信號、資 料驅動器控制信號及資料。閘驅動器1440可回應於閘驅動器控制信號而選擇性地啟用顯示面板1410之閘線，以選擇一列像素陣列。資料驅動器1450可基於資料驅動器控制信號及資料將多個驅動電壓施加至顯示面板1410之資料線。顯示面板1410可藉由閘驅動器1440及資料驅動器1450驅動。對應於影像資料信號的影像可顯示在顯示面板1410上。
定時控制器1430可實行為根據示例性實施例之半導體裝置。例如，定時控制器1430可包括晶粒上熱電元件1432，該晶粒上熱電元件可使用以上參考圖1A、圖1B、圖2A、圖2B、圖2C、圖2D、圖3A、圖3B、圖4、圖5A、圖5B、圖6A、圖6B及圖7所描述之示範性實施例加以實行。定時控制器1430可使用以上參考圖8A、圖8B、圖9A、圖9B、圖10、圖11A、圖11B、圖12、圖13、圖14、圖15A、圖15B及圖16所描述之示範性實施例加以實行。晶粒上熱電元件1432可使用半導體奈米線整合於定時控制器1430內。整合於定時控制器晶片內的晶粒上熱電元件1432可選擇性地執行水平熱分佈操作及能量產生操作。因此，可消除定時控制器晶片中的熱斑，而不增加定時控制器晶片之厚度，且定時控制器晶片可具有提高的能量效率。
圖19為根據示範性實施例之影像感測器系統的方塊圖。
參考圖19，影像感測器系統1500包括像素陣列1510及信號處理單元1520。
像素陣列1510可基於入射光產生電信號。像素陣 列1510可包括佈置於矩陣中的多個單位像素。例如，像素陣列1510可包括用以提供色彩影像資料的多個色彩像素及/或用以提供深度資訊的多個深度像素，該深度資訊為關於物件距影像感測器系統1500之距離或深度的資訊。若像素陣列1510包括多個深度像素，則影像感測器系統1500可進一步包括光源模組(未例示)，該光源模組發射聚焦於物件上的光。
信號處理單元1520可基於電信號產生影像資料。信號處理單元1520可包括列驅動單元1530、類比至數位轉換(ADC)單元1540、數位信號處理(DSP)單元1550及定時控制器1560。
列驅動單元1530可與像素陣列1510中之每一列連接。列驅動單元1530可產生驅動信號以驅動每一列。ADC單元1540可與像素陣列1510中之每一行連接。ADC單元1540可將自像素陣列1510接收的類比信號轉換成數位信號。根據示範性實施例，ADC單元1540可包括用於擷取有效信號分量的相關雙重抽樣(CDS)單元。在一些示範性實施例中，CDS單元可執行類比雙重抽樣，該類比雙重抽樣基於包括重置分量的類比重置信號與包括信號分量的類比資料信號之間的差來擷取有效信號分量。在其他示範性實施例中，CDS單元可執行數位雙重抽樣，該數位雙重抽樣將類比重置信號及類比資料信號轉換成兩個數位信號，且基於該兩個數位信號之間的差來擷取有效信號分量。在示範性實施例中，CDS單元可執行雙相關雙重抽樣，該雙相關 雙重抽樣執行類比雙重抽樣及數位雙重抽樣兩者。DSP單元1550可自ADC單元1540接收數位信號，且可對該等數位信號執行影像資料處理。例如，DSP單元1550可執行影像內插、色彩校正、白平衡、灰階校正、色彩轉換等中之一或多個。定時控制器1560可藉由提供諸如時鐘信號、定時控制信號等的控制信號來控制列驅動單元1530、ADC單元1540及DSP單元1550。
DSP單元1550及定時控制器1560中每一者可實行為根據示範性實施例之半導體裝置。例如，DSP單元1550及定時控制器1560可包括晶粒上熱電元件1552及1562，該等晶粒上熱電元件可根據參考圖1A、圖1B、圖2A、圖2B、圖2C、圖2D、圖3A、圖3B、圖4、圖5A、圖5B、圖6A、圖6B及圖7所描述之示範性實施例加以實行。DSP單元1550及定時控制器1560可根據參考圖8A、圖8B、圖9A、圖9B、圖10、圖11A、圖11B、圖12、圖13、圖14、圖15A、圖15B及圖16所描述之示範性實施例加以實行。晶粒上熱電元件1552及1562可使用半導體奈米線整合於DSP單元1550及定時控制器1560內。整合於DSP晶片及定時控制器晶片內的晶粒上熱電元件1552及1562可選擇性地執行水平熱分佈操作及能量產生操作。因此，可消除DSP晶片及定時控制器晶片中的熱斑，而不增加DSP晶片及定時控制器晶片之厚度，且DSP晶片及定時控制器晶片可具有提高的能量效率。
圖20為根據示範性實施例之行動系統的方塊圖。
參考圖20，行動系統2100包括AP 2110、連接性 單元2120、依電性記憶體裝置2130、非依電性記憶體裝置2140、使用者介面2150及電力供應2160。根據示範性實施例，行動系統2100可為任何行動系統，諸如，行動電話、智慧型電話、平板電腦、膝上型電腦、個人數位助理(PDA)、可攜式多媒體播放機(PMP)、數位攝影機、可攜式遊戲控制台、音樂播放機、攝錄影機、視訊播放機、導航系統等。
AP 2110可執行應用程式，諸如網際網路瀏覽器、遊戲應用程式、視訊播放機應用程式等。根據示範性實施例，AP 2110可包括單個處理器核心或多個處理器核心例如，AP 2110可為多核心處理器，諸如雙核心處理器、四核心處理器、六核心處理器等。在一些示範性實施例中，AP 2110可進一步包括位於AP 2110內部或外部的快取記憶體。
連接性單元2120可執行與外部裝置的有線通訊或無線通訊。例如，連接性單元2120可執行USB通訊、乙太網路通訊、近場通訊(NFC)、射頻識別(RFID)通訊、行動電信、記憶卡通訊、無線網際網路、無線保真度(Wi-Fi)、全球定位系統(GPS)、藍牙(BT)、全球行動通訊系統(GSM)、通用封包無線電系統(GPRS)、寬頻碼分多重存取(WCDMA)、高速上行鏈路/下行鏈路封包存取(HSxPA)等。連接性單元2120可包括基帶晶片組。
依電性記憶體裝置2130可儲存由AP 2110處理的指令/資料，或可充當工作記憶體。例如，依電性記憶體裝置2130可藉由動態隨機存取記憶體(DRAM)、靜態隨機存取 記憶體(SRAM)、行動DRAM、雙資料速率(DDR)同步DRAM(SDRAM)、低功率DDR(LPDDR)SDRAM、圖形DDR(GDDR)SDRAM、Rambus DRAM(RDRAM)等實行。
非依電性記憶體裝置2140可儲存用於啟動行動系統2100的啟動影像。例如，非依電性記憶體裝置2140可藉由EEPROM、快閃記憶體、PRAM、RRAM、MRAM、FRAM、NFGM、PoRAM等實行。
使用者介面2150可包括諸如小鍵盤、觸控螢幕等的至少一輸入裝置，諸如顯示裝置、揚聲器等的及至少一輸出裝置。電力供應2160可為行動系統2100供應功率。在一些示範性實施例中，行動系統2100可進一步包括攝影機影像處理器(CIS)儲存裝置，諸如記憶卡、固態驅動機(SSD)、CD-ROM等。
AP 2110可實行為根據示範性實施例之半導體裝置。例如，AP 2110可包括晶粒上熱電元件2112，該晶粒上熱電元件可由諸如以上參考圖1A、圖1B、圖2A、圖2B、圖2C、圖2D、圖3A、圖3B、圖4、圖5A、圖5B、圖6A、圖6B及圖7所描述之實例的實例加以實行。AP 2110可使用以上參考圖8A、圖8B、圖9A、圖9B、圖10、圖11A、圖11B、圖12、圖13、圖14、圖15A、圖15B及圖16所描述之示範性實施例加以實行。晶粒上熱電元件2112可使用半導體奈米線整合於AP 2110內。整合於AP晶片內的晶粒上熱電元件2112可選擇性地執行水平熱分佈操作及能量產生操作。因此，可消除AP晶片中的熱斑，而不增加AP晶片之厚度，且 AP晶片可具有提高的能量效率。
根據示範性實施例，行動系統2100及/或行動系統2100之組件可以各種形式封裝，諸如堆疊式封裝(PoP)、球形陣列(BGA)、晶片尺寸封裝(CSP)、塑膠引腳晶片載體(PLCC)、塑膠雙列直插封裝(PDIP)、窩伏爾組件中的晶粒(die in waffle pack)、晶圓形式的晶粒、晶片直接組裝(COB)、陶瓷雙列直插封裝(CERDIP)、塑膠度量四側引腳扁平封裝(MQFP)、薄型四側引腳扁平封裝(TQFP)、小輪廓IC(SOIC)、收縮小輪廓封裝(SSOP)、薄型小輪廓封裝(TSOP)、系統級封裝(SIP)、多晶片封裝(MCP)、晶圓級製造包裝(WFP)或晶圓級處理堆疊封裝(WSP)。
圖21為根據示範性實施例之計算系統的方塊圖。
參考圖21，計算系統2200包括處理器2210、輸入/輸出(I/O)集線器2220、I/O控制器集線器2230、至少一記憶體模組2240及圖形卡2250。根據示範性實施例，計算系統2200可為任何計算系統，諸如個人電腦(PC)、伺服器電腦、工作站、平板電腦、膝上型電腦、行動電話、智慧型電話、PDA、PMP、數位攝影機、數位電視、機上盒(set-top box)、音樂播放機、可攜式遊戲控制台、導航裝置等。
處理器2210可執行特定計算或任務。例如，處理器2210可為微處理器、CPU、數位信號處理器等。根據示範性實施例，處理器2210可包括單個處理器核心或多個處理器核心例如，處理器2210可為多核心處理器，諸如雙核心處理器、四核心處理器、六核心處理器等。雖然圖21例 示包括一處理器2210的計算系統2200，但根據示範性實施例，計算系統2200可包括兩個或兩個以上處理器。在一些示例性實施例中，處理器2210可進一步包括位於處理器2210內部或外部的快取記憶體。
處理器2210可包括記憶體控制器2211，該記憶體控制器控制記憶體模組2240之操作。包括於處理器2210中的記憶體控制器2211可被稱為整合型記憶體控制器(IMC)。記憶體控制器2211與記憶體模組2240之間的記憶體介面可藉由包括多個信號線的一通道或藉由多個通道來實行。每一通道可耦接至至少一記憶體模組2240。在一些示範性實施例中，記憶體控制器2211可包括於I/O集線器2220中。具有記憶體控制器2211的I/O集線器2220可被稱為記憶體控制器集線器(MCH)。記憶體模組2240可包括儲存自記憶體控制器2211接收的資料的多個非依電性記憶體裝置及/或多個依電性記憶體裝置。
I/O集線器2220可管理在處理器2210與諸如圖形卡2250的裝置之間傳遞的資料。I/O集線器2220可經由諸如前側匯流排(FSB)、系統匯流排、超傳送(HyperTransport)、閃電資料傳送(LDT)、QuickPath互連(QPI)、共用系統介面(CSI)等的各種介面中至少一者耦接至處理器2210。雖然圖21例示包括一I/O集線器2220的計算系統2200，但根據示範性實施例，計算系統2200可包括多個I/O集線器。
I/O集線器2220可提供與裝置的各種介面。例如，I/O集線器2220可提供加速圖形埠(AGP)介面、快速周 邊組件介面(PCIe)、通訊串流架構(CSA)介面等。
圖形卡2250可經由AGP或PCIe耦接至I/O集線器2220。圖形卡2250可控制顯示影像的顯示裝置。圖形卡2250可包括內部處理器及內部記憶體以處理影像。在一些示例性實施例中，輸入/輸出集線器2220可連同圖形卡2250一起或代替圖形卡2250而包括內部圖形裝置。內部圖形裝置可被稱為整合型圖形元件，且包括記憶體控制器及內部圖形裝置的I/O集線器可被稱為及記憶體控制器集線器(GMCH)。
I/O控制器集線器2230可執行資料緩衝及介面仲裁以有效地操作各種系統介面。I/O控制器集線器2230可經由內部匯流排耦接至I/O集線器2220。例如，I/O控制器集線器2230可經由諸如直接媒體介面(DMI)、集線器介面、企業北橋介面(ESI)、PCIe等的各種介面中至少一者耦接至I/O集線器2220。
I/O控制器集線器2230可提供與周邊裝置的各種介面。例如，I/O控制器集線器2230可提供通用串列匯流排(USB)埠、序列先進技術附接(SATA)埠、通用輸入/輸出(GPIO)、低接腳計數(LPC)匯流排、串列週邊介面(SPI)、PCI、PCIe等。
處理器2210可包括晶粒上熱電元件2212，該晶粒上熱電元件可使用以上參考圖1A、圖1B、圖2A、圖2B、圖2C、圖2D、圖3A、圖3B、圖4、圖5A、圖5B、圖6A、圖6B及圖7所描述之示範性實施例加以實行。處理器2210可使 用以上參考圖8A、圖8B、圖9A、圖9B、圖10、圖11A、圖11B、圖12、圖13、圖14、圖15A、圖15B及圖16所描述之示範性實施例加以實行。晶粒上熱電元件2212可使用半導體奈米線整合於處理器2210內。整合於處理器晶片內的晶粒上熱電元件2212可選擇性地執行水平熱分佈操作及能量產生操作。因此，可消除處理器晶片中的熱斑，而不增加處理器晶片之厚度，且處理器晶片可具有提高的能量效率。
在一些示範性實施例中，處理器2210、I/O集線器2220及I/O控制器集線器2230可實行為分開的晶片組或分開的積體電路。在其他示範性實施例中，處理器2210、I/O集線器2220及I/O控制器集線器2230中至少兩者可實行為一晶片組。
本揭示案可用於包括熱電元件及半導體裝置的任何裝置或系統中，該裝置或系統諸如行動電話、智慧型電話、PDA、PMP、數位攝影機、數位電視、機上盒、音樂播放機、可攜式遊戲控制台、導航裝置、PC、伺服器電腦、工作站、平板電腦、膝上型電腦、智慧卡、印表機等。
前述內容例示示例性實施例，且將不被視為對示例性實施例之限制。雖然已描述少量示例性實施例，但熟習此項技術者將容易暸解，在實質上不脫離本揭示案之新穎教示及優點的情況下，許多修改在示例性實施例中係可能的。因此，所有此類修改意欲包括於如在申請專利範圍中所定義的本揭示案之範疇內。因此，將理解，前述內容例示各種示例性實施例且將不被視為限於所揭示的特定示 例性實施例，且對所揭示示例性實施例以及其他示例性實施例的修改意欲包括在隨附申請專利範圍之範疇內。
D1‧‧‧第一方向
D2‧‧‧第二方向
I-I’‧‧‧線
101、SSUB1‧‧‧半導體基板
105‧‧‧第一井區
130、N11‧‧‧第一半導體奈米線
140、P11‧‧‧第二半導體奈米線
150、E11‧‧‧第一電極
160、E12‧‧‧第二電極
170、E13‧‧‧第三電極

Claims (20)

  1. 一種熱電元件，其包含：一半導體基板；多個第一半導體鰭結構及多個第二半導體鰭結構，該等多個第一半導體鰭結構及該等多個第二半導體鰭結構安置於該半導體基板上，該等第一半導體鰭結構及該等第二半導體鰭結構中每一者沿一第一方向延伸且自該半導體基板突出；多個第一半導體奈米線，其安置於該等第一半導體鰭結構上，該等第一半導體奈米線包括第一雜質；多個第二半導體奈米線，其安置於該等第二半導體鰭結構上，該等第二半導體奈米線包括不同於該等第一雜質的第二雜質；一第一電極，其連接至該等第一半導體奈米線之第一末端及該等第二半導體奈米線之第一末端；一第二電極，其連接至該等第一半導體奈米線之第二末端；以及一第三電極，其連接至該等第二半導體奈米線之第二末端。
  2. 如請求項1之熱電元件，其進一步包含：一第一井區，其安置於該等第二半導體鰭結構下方且安置於該半導體基板中。
  3. 如請求項2之熱電元件，其中該第一井區及該等第二半 導體鰭結構中每一者包括該等第一雜質，其中該半導體基板及該等第一半導體鰭結構中每一者包括該等第二雜質。
  4. 如請求項3之熱電元件，其中該等第一半導體奈米線之一摻雜密度高於該第一井區之一摻雜密度及該等第二半導體鰭結構之一摻雜密度，其中該等第二半導體奈米線之一摻雜密度高於該半導體基板之一摻雜密度及該等第一半導體鰭結構之一摻雜密度。
  5. 如請求項1之熱電元件，其進一步包含：一第一絕緣層，其在該半導體基板上安置於該等半導體鰭結構與該等第二半導體鰭結構之間；以及一第二絕緣層，其在該第一絕緣層上安置於該等第一半導體奈米線與該等第二半導體奈米線之間。
  6. 如請求項1之熱電元件，其中該等第一半導體鰭結構及該等第二半導體鰭結構中每一者以一直線形狀沿該第一方向延伸。
  7. 如請求項1之熱電元件，其中該等第一半導體鰭結構及該等第二半導體鰭結構中每一者以一鋸齒形形狀沿該第一方向延伸。
  8. 如請求項1之熱電元件，其中該第一電極安置於該半導體基板之一第一區域中，且該第二電極及該第三電極安置於該半導體基板之一第二區域中，其中一水平熱分佈操作及一能量產生操作之一由 該熱電元件執行，其中在該水平熱分佈操作中，自該第一區域產生的熱係朝向該第二區域分佈，且其中在該能量產生操作中，功率係自在該第一區域處產生的熱產生。
  9. 如請求項8之熱電元件，其中在該水平熱分佈操作中，將一第一電壓施加於該第二電極與該第三電極之間，其中在該能量產生操作中，在該第二電極與該第三電極之間產生一第二電壓。
  10. 一種熱電元件，其包含：一半導體基板；多個第一半導體奈米線，其安置於該半導體基板中，該等第一半導體奈米線沿一第一方向延伸且包括第一雜質；多個第二半導體奈米線，其安置於該半導體基板中，該等第二半導體奈米線沿該第一方向延伸且包括不同於該等第一雜質的第二雜質；一第一電極，其連接至該等第一半導體奈米線之第一末端及該等第二半導體奈米線之第一末端；一第二電極，其連接至該等第一半導體奈米線之第二末端；以及一第三電極，其連接至該等第二半導體奈米線之第二末端。
  11. 如請求項10之熱電元件，進一步包含：一第一井區，其安置於該半導體基板中，該第一井 區圍繞該等第二半導體奈米線。
  12. 如請求項11之熱電元件，其中該第一井區包括該等第一雜質，且該半導體基板包括該等第二雜質。
  13. 如請求項12之熱電元件，其中該等第一半導體奈米線之一摻雜密度高於該第一井區之一摻雜密度，且該等第二半導體奈米線之一摻雜密度高於該半導體基板之一摻雜密度。
  14. 如請求項10之熱電元件裝置，其中該等第一半導體奈米線及該等第二半導體奈米線中每一者以一直線形狀沿該第一方向延伸。
  15. 如請求項10之熱電元件裝置，其中該等第一半導體奈米線及該等第二半導體奈米線中每一者以一鋸齒形形狀沿該第一方向延伸。
  16. 一種半導體裝置，其包含：一第一半導體晶粒，其包括一第一熱電元件；以及一第二半導體晶粒，其安置於該第一半導體晶粒上，該第二半導體晶粒包括一第一區域及一第二區域，該第一熱電元件包含：多個第一半導體奈米線，其沿一第一方向延伸且包括第一雜質；多個第二半導體奈米線，其沿該第一方向延伸且包括不同於該等第一雜質的第二雜質；一第一電極，其連接至該等第一半導體奈米線之第一末端及該等第二半導體奈米線之第一末 端，其中該第一電極安置於該第二半導體晶粒之該第一區域上；一第二電極，其連接至該等第一半導體奈米線之第二末端；以及一第三電極，其連接至該等第二半導體奈米線之第二末端，其中該第二電極及該第三電極安置於該第二半導體晶粒之該第二區域上。
  17. 如請求項16之半導體裝置，其中該第一半導體晶粒進一步包括：一第二熱電元件，其包含：多個第三半導體奈米線，該等第三半導體奈米線沿該第一方向延伸且包括該等第一雜質；多個第四半導體奈米線，該等第四半導體奈米線沿該第一方向延伸且包括該等第二雜質；一第四電極，其連接至該等第三半導體奈米線之第一末端及該等第四半導體奈米線之第一末端，其中該第四電極安置於該第二半導體晶粒之該第一區域上；一第五電極，其連接至該等第三半導體奈米線之第二末端；以及一第六電極，其連接至該等第四半導體奈米線之第二末端，其中該第五電極及該第六電極安置於該第二半導體晶粒之該第二區域上。
  18. 如請求項17之半導體裝置，其進一步包含一第一節點及 一第二節點，其中該第一節點電氣連接至該第二電極及該第五電極，且該第二節點電氣連接至該第三電極及該第六電極。
  19. 如請求項17之半導體裝置，其進一步包含一第一節點及一第二節點，其中該第一節點電氣連接至該第二電極，且該第二節點電氣連接至該第六節點，且其中該第三電極及該第五電極彼此電氣連接。
  20. 如請求項16之半導體裝置，其中該第一半導體晶粒及該第二半導體晶粒使用至少一矽通孔(TSV)彼此電氣連接。
TW104117200A 2014-07-24 2015-05-28 熱電元件、製造其之方法以及包括其之半導體裝置 TWI657605B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462028522P 2014-07-24 2014-07-24
US62/028,522 2014-07-24
KR1020140166117A KR102334301B1 (ko) 2014-07-24 2014-11-26 열전 소자, 이의 제조 방법 및 이를 포함하는 반도체 장치
??10-2014-0166117 2014-11-26

Publications (2)

Publication Number Publication Date
TW201605083A true TW201605083A (zh) 2016-02-01
TWI657605B TWI657605B (zh) 2019-04-21

Family

ID=55355815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117200A TWI657605B (zh) 2014-07-24 2015-05-28 熱電元件、製造其之方法以及包括其之半導體裝置

Country Status (3)

Country Link
KR (1) KR102334301B1 (zh)
CN (1) CN105428515B (zh)
TW (1) TWI657605B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578597B (zh) * 2016-06-24 2017-04-11 Thermoelectric components
US10648708B2 (en) 2016-12-15 2020-05-12 Industrial Technology Research Institute Thermoelectric module

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268369A (zh) * 2016-10-31 2019-09-20 泰格韦有限公司 柔性热电模块和包含柔性热电模块的热电装置
US20180342661A1 (en) * 2017-05-25 2018-11-29 Globalfoundries Inc. Fin-based devices based on the thermoelectric effect

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212442A (ja) * 1990-09-07 1992-08-04 Japan Computer Aid:Kk 性能増強ｉｃパッケージング構造体
CN101388396B (zh) * 2001-11-21 2012-07-04 夏普株式会社 半导体存储器件及其制造和操作方法及便携式电子装置
US20070261730A1 (en) * 2006-05-12 2007-11-15 General Electric Company Low dimensional thermoelectrics fabricated by semiconductor wafer etching
US8598700B2 (en) * 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
JP2011171716A (ja) * 2010-02-16 2011-09-01 Korea Electronics Telecommun 熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサ
US9240328B2 (en) * 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
US8377779B1 (en) * 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
CN103904209B (zh) * 2014-04-18 2016-08-24 中国科学院半导体研究所 基于纳米线的平面热电器件的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578597B (zh) * 2016-06-24 2017-04-11 Thermoelectric components
US10648708B2 (en) 2016-12-15 2020-05-12 Industrial Technology Research Institute Thermoelectric module
US10955174B2 (en) 2016-12-15 2021-03-23 Industrial Technology Research Institute Thermoelectric module

Also Published As

Publication number Publication date
KR102334301B1 (ko) 2021-12-02
TWI657605B (zh) 2019-04-21
CN105428515A (zh) 2016-03-23
CN105428515B (zh) 2019-05-31
KR20160012871A (ko) 2016-02-03

Similar Documents

Publication Publication Date Title
TWI732019B (zh) 用於對３ｄ堆疊裝置之密度改善的倒反階梯接觸
CN107636822B (zh) 电阻随机存取存储器器件及其形成方法
TWI657605B (zh) 熱電元件、製造其之方法以及包括其之半導體裝置
TW202013646A (zh) 裝置層互連
TW201724270A (zh) 形成背側自對準通孔的方法及所形成的結構
TWI565005B (zh) 積體電路及形成積體電路的方法
KR102166237B1 (ko) 반도체 디바이스상에 랩-어라운드 콘택트를 형성하는 방법
US9917240B2 (en) Thermoelectric element, method of manufacturing the same and semiconductor device including the same
TW202139192A (zh) 利用具有背側接點的存取電晶體之密集記憶體陣列
TW202247391A (zh) 具有正面訊號線及背面供電之積體電路結構
TW201403796A (zh) 具有垂直通道電晶體之半導體裝置及其製造方法
TW201721870A (zh) 背側接觸結構及製造用於裝置兩側上的金屬
US20170162545A1 (en) Stacked semiconductor device and a method of manufacturing the same
CN108369948A (zh) 用于改进的静电学的非平面igzo器件的制造
TW201635548A (zh) 具有不對稱外形之鰭部結構的裝置及形成方法
TW201606892A (zh) 具有時脈閘控功率及路由於下方的信號之兩側上的金屬
WO2018057021A1 (en) Metal filament memory cells
TW201826567A (zh) 具有用於改善功率效率之斜角或曲面幾何之微型發光二極體
TWI748950B (zh) 多高度半導體裝置及其製造方法
US20150340463A1 (en) Three dimensional semiconductor device having lateral channel and method of manufacturing the same
US10468330B2 (en) Semiconductor chip and electronic system including the same
US9406714B2 (en) Unit pixel with photodiode under gate of sensing transistor and image pixel array including the same
TWI713573B (zh) 微電子結構、微電子結構的形成方法、及摻雜獨立式鰭部的方法
TWI578492B (zh) 鰭式半導體裝置及方法
US20170110511A1 (en) Semiconductor integrated circuit device capable of reducing a leakage current