TW201605040A - 半導體元件和形成垂直結構的方法 - Google Patents

半導體元件和形成垂直結構的方法 Download PDF

Info

Publication number
TW201605040A
TW201605040A TW104112171A TW104112171A TW201605040A TW 201605040 A TW201605040 A TW 201605040A TW 104112171 A TW104112171 A TW 104112171A TW 104112171 A TW104112171 A TW 104112171A TW 201605040 A TW201605040 A TW 201605040A
Authority
TW
Taiwan
Prior art keywords
vertical structure
barrier layer
drain
gate
interlayer dielectric
Prior art date
Application number
TW104112171A
Other languages
English (en)
Other versions
TWI573265B (zh
Inventor
彭治棠
黃泰鈞
蔡騰群
林正堂
陳德芳
王立廷
王建勛
林煥哲
盧永誠
李資良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201605040A publication Critical patent/TW201605040A/zh
Application granted granted Critical
Publication of TWI573265B publication Critical patent/TWI573265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

根據一示範實施例，本發明提供一種形成一具有至少二阻障層之垂直結構的方法。該方法包括以下步驟：提供一基板；提供一基板上之垂直結構；提供一位於垂直結構之一源極、一通道、與一汲極上之第一阻障層；和提供一位於垂直結構之一閘極與一汲極上之第二阻障層。

Description

半導體元件和形成垂直結構的方法
本發明係有關於半導體元件的製造方法，且特別是有關於形成垂直結構的製造方法。
垂直半導體元件，例如垂直環繞式閘極電晶體(vertical gate-all-around transistor)，是半導體產業中的一個新興研究領域。然而由於元件的關鍵部分極易受到氧化影響，元件的製程整合始終是一大挑戰，因此尋找一個能改善上述問題的新方法實屬必要。
本發明提供一種形成一具有至少二阻障層之垂直結構的方法，該方法包括以下步驟：提供一基板；提供一基板上之垂直結構；提供一位於垂直結構之一源極、一通道、與一汲極上之第一阻障層；和提供一位於垂直結構之一閘極與一汲極上之第二阻障層。
本發明亦提供一種形成垂直結構之方法，該方法包括以下步驟：提供一基板；提供一基板上之垂直結構；和提供一垂直結構上之阻障層以保護該垂直結構使其避免受到氧化。
本發明更提供一半導體元件，該元件包括：一基板；一基 板上之垂直結構，該垂直結構具有一源極、一閘極、與一汲極；和一位於垂直結構之閘極與汲極上之阻障層。
100‧‧‧半導體元件
101‧‧‧基板
102‧‧‧淺溝槽隔離層(STI)
110‧‧‧第一垂直結構
111‧‧‧N型井
112、122‧‧‧源極
113、123‧‧‧通道
114、124‧‧‧汲極
116、126、1102、1102a、2102‧‧‧矽化物
120‧‧‧第二垂直結構
121‧‧‧P型井
202‧‧‧第一阻障層
204‧‧‧第一層間介電質
302‧‧‧底部隔離層
502、1502‧‧‧高k介電層
504、506、1504‧‧‧功函數金屬層
508、1508‧‧‧金屬閘極
702‧‧‧閘極
802、1702‧‧‧第二阻障層
902、1704‧‧‧第二層間介電質
1202、2202‧‧‧接墊
1204‧‧‧第三層間介電質
1302、2302‧‧‧開口
1402、2402‧‧‧接觸金屬
1802‧‧‧中間隔離層
2002‧‧‧第三阻障層
2204‧‧‧頂部隔離層
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。
圖1至14及圖4a、4b、11a 為本發明一實施例的半導體元件剖面示意圖。
圖15至24 為本發明另一實施例的半導體元件剖面示意圖。
圖25 為本發明一實施例的流程圖，說明如何形成一垂直結構的一種方法。
圖26 為本發明一實施例的流程圖，說明如何形成一垂直結構的一種方法。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵之上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於 第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。
另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。
本揭露係有關一具有多個阻障層的新型垂直結構，其可以適用於垂直環繞式閘極(vertical gate-all-around VGAA)元件。構成阻障層的材料可以是氮化矽(SiN)、氮碳化矽(SiCN)、或氮氧碳化矽(SiCON)。前述之阻障層能隔離源極、汲極、及包括高K介電層與金屬閘的閘極，使其不受其他製程的氧化作用影響。因此，一具有上述阻障層之垂直結構可改善以下幾種情形：因改變奈米線臨界尺寸而導致的氧化；源極/汲極之氧化；因改變等效氧化物厚度(equivalent oxide thickness)而導致的高K介電質氧化；以及退火製程所導致的金屬閘極氧化。此外，前述阻障層可以作為接點蝕刻時的硬遮罩，以形成自我對準的接點。
垂直結構的可能組成如下：基板材料為矽(Si)、矽鍺(SiGe)、鍺(Ge)或三五族磊晶(III/V Epi)如磷化銦(InP)、砷化鎵(GaAs)、砷化鋁(AlAs)、砷化銦(InAs)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、銻化銦(InSb)、銻化鎵(GaSb)、銻化鋁銦(InAlSb)、和銻化鎵銦(InGaSb)等；奈米線材料為矽(Si)、矽鍺(SiGe)、鍺(Ge)或三五族磊晶(III/V Epi)如磷化銦(InP)、砷化鎵(GaAs)、砷化鋁(AlAs)、砷化銦(InAs)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、銻化銦(InSb)、銻化鎵(GaSb)、銻化鋁銦(InAlSb)、和銻化鎵銦(InGaSb)等；基板可使用與奈米線相同或不同的材料；高K介電質可以是二氧化鉿(HfO2)、二氧化鋯(ZrO2)、氧化鉿鋯(HfZrO2)、氧化鎵(Ga2O3)、氧化釓(Gd2O3)、氧化矽鉭(TaSiO2)、氧化鋁(Al2O3)、或氧化鈦(TiO2)等組成的單層或多層結構；構成P型金氧半導體(PMOS)垂直結構的功函數金屬(Work Function Metal,WFM)可以是氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、鉬(Mo)、或氮化鉬(MoN)；構成N型金氧半導體(NMOS)垂直結構的功函數金屬可以是鋁化鈦(TiAl)，碳化鋁鈦(TiAlC)，或碳化鋁鉭(TaAlC)等；構成金屬閘極(Metal Gate)的材料可以是鋁(Al)，鎢(W)，鈷(Co)，或銅(Cu)等；構成阻障層的材料可以是氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、一氧化碳矽(SiCO)、或氮氧碳化矽(SiCON)等；自我對準接點(SAC)的金屬材料可以是鋁(Al)、鎢(W)、鈷(Co)、或銅(Cu)；後段製程(BEOL)的金屬材料可以是鋁(Al)、鎢(W)、鈷(Co)、或銅(Cu)等。
此外，本揭露中之汲極可能是已經處理完畢的汲極區域，或是即將進行處理作為汲極的區域。源極可能是已經處理完畢的源極區域，或是即將進行處理作為源極的區域。通道可能是已經處理完畢的通道區域，或是即將進行處理作為通道的區域。
圖1是本發明一實施例的半導體元件剖面示意圖。如圖1所示，本揭露提供一半導體元件100。在半導體元件100中，一第一垂直結構110和一第二垂直結構120形成於基板101之上。前述之第一垂直結構110和第二垂直結構120可以是被淺溝槽隔離層(shallow trench isolation)102所絕緣的垂直圍繞式閘極元件(vertical-gate-all-around device)。第一垂直結構110可以是一包括N型井(N well)111、第一源極112、第一通道113、和第一汲極114的P型金氧半場效電晶體(PMOS)。第二垂直結構120可以是一包括P型井(P well)121、第二源極122、第二通道123、和第二汲極124的N型金氧半場效電晶體(NMOS)。矽化物116和126有助於降低接面電阻。
第一源極112是沈積在N型井111之上，第一通道113是沈積在第一源極112之上，第一汲極114是沈積在第一通道113之上。第二源極122是沈積在P型井121之上，第二通道123是沈積在第二源極122之上，第二汲極124是沈積在第二通道123之上。有鑑於本揭露以下實施方式中所述之方法均可適用於第一垂直結構110和第二垂直結構120二者，下文將只針對第一垂直結構110加以討論說明。
在本發明一實施例中，基板101包括一多晶矽基板。在其他的實施例中，構成基板101的材料可能是半導體元素如鑽石或鍺；或半導體化合物如砷化鎵(Gallium Arsenide)、碳化矽(Silicon Carbide)、砷化銦(Indium Arsenide)、磷化銦(Indium Phosphide)等；或半導體合金如矽鍺碳(Silicon Germanium Carbide)、磷砷化鎵(Gallium Arsenic Phosphide)、磷化銦鎵(Gallium Indium Phosphide)等。此外，基板101也可能包括一磊晶層(epitaxial layer)，或為了提升性能而加以應變(strained)，且/或包括一個絕緣層上矽(SOI)結構。
圖2是本發明一實施例的半導體元件剖面示意圖。如圖2所示，一第一阻障層202形成於第一垂直結構110的源極112、通道113、與汲極114之上，以保護上述區域避免受到氧化。構成第一阻障層202的材料可以是氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、一氧化碳矽(SiCO)、或氮氧碳化矽(SiCON)等。第一阻障層202的厚度約在30到60埃左右。在本實施例中，第一阻障層202會與源極112、通道113、與汲極114相接觸；在其他實施例中可能會存在某些中間層，使得第一阻障層202與上述區域相鄰而不會直接接觸。
一第一層間介電質204(例如一氧化物層)會形成於第一阻障層202上方，為加強第一層間介電質204的品質，可對該第一層間介電質204進行氧化製程。在某些實施例中，在形成第一層間介電質204的同時會進行上述加強品質的氧化步驟。第 一垂直結構110的源極112、通道113、與汲極114會被第一阻障層202所覆蓋，以避免第一垂直結構110被過程中的氧化步驟破壞或氧化。在第一層間介電質204上進行化學機械拋光，並在第一阻障層202停止。第一阻障層202所能提供的保護作用並不受限於上述之氧化製程，還包括其他可能導致第一垂直結構110被氧化的製程步驟。
圖3是本發明一實施例的半導體元件剖面示意圖。如圖3所示，可藉由濕式蝕刻或電漿蝕刻對第一層間介電質204進行回蝕，以形成一對應於第一垂直結構110之源極112的底部隔離層302。在本實施例中，該底部隔離層302會與源極112的頂部表面對齊，並與通道113相鄰。
圖4是本發明一實施例的半導體元件剖面示意圖。如圖4所示，可藉由濕式蝕刻或電漿蝕刻對第一阻障層202進行回蝕，以形成一對應之源極112。一般而言，該第一阻障層202會與源極112的頂部表面對齊，並與通道113相鄰。
圖4a是本發明一實施例的半導體元件之左半部剖面示意圖。如圖4a所示，第一層間介電質204會受到良好控制以便藉由濕式蝕刻或電漿蝕刻進行回蝕。在本實施例中，第一層間介電質204會比源極112的頂部表面高約0到10奈米。上述方法可讓元件在累積模式(accumulation mode)下工作。
圖4b是本發明另一實施例的半導體元件之左半部剖面示意圖。如圖4b所示，第一層間介電質204與第一阻障層 202會受到良好控制以便藉由濕式蝕刻或電漿蝕刻進行回蝕。在本實施例中，第一層間介電質204會比源極112的頂部表面低約0到10奈米。上述方法可讓元件在反轉模式(inversion mode)下工作。
圖5是本發明一實施例的半導體元件剖面示意圖。如圖4和圖5所示，一高k介電層502，功函數金屬(work function metal,WFM)層504、506，和一金屬閘極508形成於第一垂直結構110上。高K介電質可以是二氧化鉿(HfO2)、二氧化鋯(ZrO2)、氧化鉿鋯(HfZrO2)、氧化鎵(Ga2O3)、氧化釓(Gd2O3)、氧化矽鉭(TaSiO2)、氧化鋁(Al2O3)、或氧化鈦(TiO2)等組成的單層或多層結構。功函數金屬可以是氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、鉬(Mo)、氮化鉬(MoN)、鋁化鈦(TiAl)，碳化鋁鈦(TiAlC)，或碳化鋁鉭(TaAlC)等。金屬閘極(Metal Gate)的材料可以是鋁(Al)，鎢(W)，鈷(Co)，或銅(Cu)等。
圖6是本發明一實施例的半導體元件剖面示意圖。如圖6所示，高k介電層502，功函數金屬層504、506，和金屬閘極508會被回蝕以便暴露汲極114。
圖7是本發明一實施例的半導體元件剖面示意圖。如圖7所示，一部份的高k介電層502，功函數金屬層504、506，和介於第一垂直結構110與第二垂直結構120間，且在淺溝槽隔離層(STI)102之上的金屬閘極508會被回蝕，該回蝕會在底部隔離層302停止。一包含高k介電層502，功函數金屬(work function metal WFM)層504、506，和一金屬閘極508之閘極702會被形成。
圖8是本發明一實施例的半導體元件剖面示意圖。如圖8所示，一第二阻障層802形成於第一垂直結構110的閘極702與汲極114、以及底部隔離層302之上，以保護閘極702與汲極114避免受到氧化。一般而言，該第二阻障層802會與閘極702的頂部表面及側壁互相接觸，並同時與汲極114的頂部表面及側壁相接觸。
構成該第二阻障層802的材料可以是氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、一氧化碳矽(SiCO)、或氮氧碳化矽(SiCON)等。第二阻障層802的厚度約在30到60埃左右。在本實施例中，第二阻障層802會與閘極702和汲極114相接觸；在其他實施例中可能會存在某些中間層，使得第二阻障層802與上述區域相鄰而不會直接接觸。
圖9是本發明一實施例的半導體元件剖面示意圖。如圖9所示，一第二層間介電質902(例如一氧化物層)會形成於第二阻障層802上方。在某些實施例中，在形成第二層間介電質902的同時會進行上述加強品質的氧化步驟。為加強第二層間介電質902的品質，可對該第二層間介電質902進行氧化製程。第一垂直結構110的閘極702和汲極114會被第二阻障層802所覆蓋，以避免第一垂直結構110被過程中的氧化步驟破壞或氧化。同時，在第二層間介電質902上進行化學機械拋光，並在第二阻 障層802停止。第二阻障層802所能提供的保護作用並不受限於上述之氧化製程，還包括其他可能導致第一垂直結構110被氧化的製程步驟。
圖10是本發明一實施例的半導體元件剖面示意圖。如圖10所示，可藉由濕式蝕刻或電漿蝕刻對第二層間介電質902與第二阻障層802進行回蝕，以暴露第一垂直結構110之汲極114的一頂部。
圖11是本發明一實施例的半導體元件剖面示意圖。如圖11所示，一金屬會沈積於汲極114上方，同時對該金屬進行退火(annealing)以形成一矽化物(silicide)1102。
圖11a是本發明一實施例的半導體元件剖面示意圖。如圖9與圖11a所示，可藉由濕式蝕刻或電漿蝕刻對第二層間介電質902與第二阻障層802進行回蝕，以暴露汲極114之一頂部與汲極114的側壁之一部分。此外，一金屬會沈積於汲極114的頂部與側壁，同時對該金屬進行退火以形成一矽化物1102a，該矽化物1102a的寬度大於圖11中之矽化物1102。
圖12是本發明一實施例的半導體元件剖面示意圖。如圖11和圖12所示，一接墊1202會形成於矽化物1102之上。一第三層間介電質1204(例如一氧化物層)會形成於第二層間介電質902與接墊1202之上方。
圖13是本發明一實施例的半導體元件剖面示意圖。如圖13所示，一開口1302會形成並貫穿第一阻障層202、第 一層間介電質204、第二阻障層802、第二層間介電質902、與第三層間介電質1204。開口1302的形成包括以下步驟：蝕刻第三層間介電質1204與第二層間介電質902；蝕刻第二阻障層802；蝕刻第一層間介電質204；蝕刻第一阻障層202。第二阻障層802可作為前述開口1302形成時之硬遮罩，以保護閘極702避免受到破壞。
圖14是本發明一實施例的半導體元件剖面示意圖。如圖14所示，一接觸金屬1402形成於開口1302中。在前述接觸金屬1402上進行化學機械拋光，並在第三層間介電質1204停止。
在前述製程中，第一阻障層202可保護第一垂直結構110之源極112、通道113、與汲極114，使其避免受到底部隔離層302形成時對第一垂直結構110可能造成的破壞或氧化。第二阻障層802可保護閘極702與汲極114，使其避免受到第二層間介電質902形成時對第一垂直結構110可能造成的破壞或氧化。
本揭露前述之揭露部分係有關一特定實施例，以下之揭露部分將介紹說明另一種具有不同形式阻障層的實施例。
圖15是本發明一實施例的半導體元件剖面示意圖。如圖4和圖15所示，一高k介電層1502、功函數金屬(work function metal WFM)層1504、和一金屬閘極1508形成於第一垂直結構110上。在圖15中之前述形成方式是在介於垂直結構110與垂直結構120中間的凹槽充填金屬閘極1508並形成一薄層，注意該方式與圖5中所示之凹槽被完全填滿方式並不相同。
圖16是本發明一實施例的半導體元件剖面示意圖。如圖16所示，一部份的高k介電層1502，功函數金屬層1504，和介於第一垂直結構110與第二垂直結構120間，且在淺溝槽隔離層(STI)102之上的金屬閘極1508會被回蝕，該回蝕會在底部隔離層302停止。
圖17是本發明一實施例的半導體元件剖面示意圖。如圖17所示，一第二阻障層1702形成於高k介電層1502、功函數金屬層1504、和金屬閘極1508之上，以保護上述區域避免受到氧化。構成該第二阻障層1702的材料可以是氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、一氧化碳矽(SiCO)、或氮氧碳化矽(SiCON)等。第二阻障層1702的厚度約在30到60埃左右。在本實施例中，第二阻障層1702會與高k介電層1502、功函數金屬層1504、和金屬閘極1508相接觸；在其他實施例中可能會存在某些中間層，使得第二阻障層1702與上述區域相鄰而不會直接接觸。
一第二層間介電質1704(例如一氧化物層)會形成於第二阻障層1702上方。為加強第二層間介電質1704的品質，可對該第二層間介電質1704進行氧化製程。在某些實施例中，在形成第二層間介電質1704的同時會進行上述加強品質的氧化步驟。高k介電層1502、功函數金屬層1504、和金屬閘極1508會被第二阻障層1702所覆蓋，以避免第一垂直結構110被上述過程中的氧化步驟破壞或氧化。第二阻障層1702所能提供的保護作用並 不受限於上述之氧化製程，還包括其他可能導致第一垂直結構110被氧化的製程步驟。
圖18是本發明一實施例的半導體元件剖面示意圖。如圖18所示，在第二層間介電質1704上進行化學機械拋光，並在第二阻障層1702停止。此外，該第二層間介電質1704會被回蝕成為一底部隔離層1802，同時與通道113的頂部表面對齊，並與汲極114相鄰。
圖19是本發明一實施例的半導體元件剖面示意圖。如圖19所示，第二阻障層1702、高k介電層1502、功函數金屬層1504、和金屬閘極1508會被回蝕以中斷與汲極114的連接。
圖20是本發明一實施例的半導體元件剖面示意圖。如圖20所示，一第三阻障層2002形成於高k介電層1502、功函數金屬層1504、金屬閘極1508、和汲極114的一側壁之上，以保護上述區域避免受到氧化。構成第三阻障層2002的材料可以是氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、一氧化碳矽(SiCO)、或氮氧碳化矽(SiCON)等。第三阻障層2002的形成包括以下步驟：均勻形成第三阻障層2002；並在該第三阻障層2002進行乾蝕刻以暴露汲極114。在本實施例中，第三阻障層2002會與高k介電層1502、功函數金屬層1504、金屬閘極1508、和汲極114的一側壁相接觸；在其他實施例中可能會存在某些中間層，使得第三阻障層2002與上述區域相鄰而不會直接接觸。
圖21是本發明一實施例的半導體元件剖面示意圖。 如圖21所示，一金屬會沈積於汲極114上方，同時對該金屬進行退火以形成一矽化物2102。
圖22是本發明一實施例的半導體元件剖面示意圖。如圖22所示，一接墊2202會形成於矽化物2102之上。一第三層間介電質2204(例如一氧化物層)會形成於中間隔離層1802與接墊2202之上方，並作為一頂部隔離層。
圖23是本發明一實施例的半導體元件剖面示意圖。如圖23所示，一開口2302會形成並貫穿第一阻障層202、第一層間介電質204、第二阻障層1702、第二層間介電質1802、與第三層間介電質2204。開口2302的形成包括以下步驟：蝕刻第三層間介電質2204與第二層間介電質1802；蝕刻第二阻障層1702；蝕刻第一層間介電質204；蝕刻第一阻障層202。在某些實施例中，當金屬閘極1508接近開口2302時，第二阻障層1702可作為前述開口2302形成時之硬遮罩，以保護金屬閘極1508避免受到破壞。
圖24是本發明一實施例的半導體元件剖面示意圖。如圖24所示，一接觸金屬2402形成於開口2302中。在前述接觸金屬2402上進行化學機械拋光，並在第三層間介電質2204停止。
在前述製程中，第一阻障層202可保護第一垂直結構110之源極112、通道113、與汲極114，使其避免受到底部隔離層302形成時對第一垂直結構110可能造成的破壞或氧化。第二阻障層1702可保護高k介電層1502、功函數金屬層1504、和金屬 閘極1508，使其避免受到中間隔離層1802形成時對第一垂直結構110可能造成的破壞或氧化。第三阻障層2002可保護高k介電層1502、功函數金屬層1504、金屬閘極1508、與汲極114，使其避免受到頂部隔離層2204形成時對第一垂直結構110可能造成的破壞或氧化。上述成形之底部隔離層302、中間隔離層1802、與頂部隔離層2204分別對應於源極112、和通道113相接觸的閘極、與汲極114等。
圖25是形成一具有至少二阻障層之垂直結構之一方法的流程示意圖。如圖25所示，本揭露提供一方法(2500)。上述之方法2500包括以下步驟：提供一基板(2502)；提供基板上之一垂直結構(2504)；提供一位於垂直結構之一源極、一通道、與一汲極之上之第一阻障層；和提供一位於垂直結構之一閘極與一汲極之上之第二阻障層。
方法2500更包括在第一阻障層上形成一對應於垂直結構之源極的第一層間介電質。方法2500更包括在垂直結構之通道上形成一閘極。方法2500更包括在第二阻障層上形成一對應於垂直結構之汲極的第二層間介電質。方法2500更包括下列步驟：在第二層間介電質上進行化學機械拋光，並在第二阻障層停止；回蝕第二層間介電質與第二阻障層以暴露汲極之一頂部；並在汲極形成矽化物。
方法2500更包括下列步驟：形成一貫穿第一阻障層、第一層間介電質、第二阻障層、與第二層間介電質之開口； 並在該開口中形成接觸金屬。方法2500更包括回蝕第二阻障層以暴露汲極及閘極之一頂部；並形成一第三阻障層，作為在閘極頂部與汲極之一側壁之上的間隔物(spacer)。步驟2508也包括提供與垂直結構汲極之一側壁相接觸的第二阻障層。步驟2508更包括提供第二阻障層，該阻障層與垂直結構之汲極之一側壁、閘極之一頂部、與閘極之一側壁等相接觸。
圖26是一形成垂直結構之方法的流程示意圖。如圖26所示，本揭露提供一方法(2600)。方法2600包括以下步驟：提供一基板(2602)；提供一在基板上之垂直結構(2604)；和提供一垂直結構上之阻障層以保護該垂直結構避免受到氧化(2606)。
步驟2606也包括提供一垂直結構上之阻障層，以保護該垂直結構使其於氧化層成形時避免受到氧化。步驟2606更包括提供一垂直結構之一源極上之阻障層，以在對應於該源極之氧化層成形時保護該源極。步驟2606更包括提供一垂直結構之一閘極上之阻障層，以在對應於該閘極之氧化層成形時保護該閘極。步驟2606更包括提供一垂直結構之一汲極上之阻障層，以在對應於該汲極之氧化層成形時保護該汲極。
根據一示範實施例，本揭露提供一形成具有至少二阻障層之垂直結構的方法。上述方法包括以下步驟：提供一基板；提供一基板上之垂直結構；提供一位於垂直結構之一源極、一通道、與一汲極上之第一阻障層；和提供一位於垂直結構之一閘極與一汲極上之第二阻障層。
根據一示範實施例，本揭露提供一形成垂直結構之方法。上述方法包括以下步驟：提供一基板；提供一基板上之垂直結構；和提供一垂直結構上之阻障層以保護該垂直結構避免受到氧化。
根據一示範實施例，本揭露提供一半導體元件。上述元件包括：一基板；一基板上之垂直結構；該垂直結構具有一源極、一閘極、與一汲極；以及位於垂直結構之閘極與汲極上之一阻障層。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本揭露之各方面。熟知此技藝之人士應理解可輕易使用本揭露作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施例具有相同目的與/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本揭露揭示內容的精神與範圍，並且熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本揭露之精神與範圍。
112‧‧‧源極
113‧‧‧通道
114‧‧‧汲極
202‧‧‧第一阻障層
702‧‧‧閘極
802‧‧‧第二阻障層
1204‧‧‧第三層間介電質
1402‧‧‧接觸金屬

Claims (10)

  1. 一種形成一具有至少二阻障層之垂直結構的方法，包括：提供一基板；提供一位於該基板上方之垂直結構；提供一位於該垂直結構之一源極、一通道、與一汲極上方之第一阻障層；和提供一位於該垂直結構之一閘極與該汲極上方之第二阻障層。
  2. 如申請專利範圍第1項中所述之方法，更包括在該垂直結構之該通道上方形成該閘極。
  3. 如申請專利範圍第2項中所述之方法，更包括在該第二阻障層上方形成一第二層間介電質對應該垂直結構之該閘極與該汲極。
  4. 如申請專利範圍第3項中所述之方法，更包括：在該第二層間介電質上進行化學機械拋光，並在該第二阻障層停止；回蝕該第二層間介電質與該第二阻障層以暴露該汲極之一頂部；以及在該汲極形成矽化物。
  5. 如申請專利範圍第4項中所述之方法，更包括：形成一開口貫穿該第一阻障層、該第一層間介電質、該第二阻障層與該第二層間介電質；以及在該開口中形成接觸金屬。
  6. 如申請專利範圍第5項中所述之方法，更包括：回蝕該第二阻障層以暴露該汲極並且暴露該閘極之一頂部；以及形成一第三阻障層，該第三阻障層係在該閘極之該頂部與該汲極之一側壁上方的一間隔物。
  7. 如申請專利範圍第1項中所述之方法，其中提供一位於該垂直結構之一閘極與該汲極上方之第二阻障層，包含：該第二阻障層係與該垂直結構之該汲極之一側壁相接觸；或該第二阻障層係與該垂直結構之該汲極之一側壁、該閘極之一頂部以及該閘極之一側壁相接觸。
  8. 一種形成垂直結構之方法，包括：提供一基板；提供一位於該基板上之垂直結構；以及提供一位於該垂直結構上之阻障層以保護該垂直結構避免受到氧化。
  9. 一半導體元件，該元件包括：一基板；一位於該基板上方之垂直結構，該垂直結構具有一源極、一閘極、與一汲極；以及一位於該垂直結構之該閘極與該汲極上方之阻障層。
  10. 如申請專利範圍第18項中所述之半導體元件，其中該阻障層位於該垂直結構之該汲極之一頂部與一側壁上方，並且該阻障層位於該垂直結構之該閘極之一頂部上方。
TW104112171A 2014-07-18 2015-04-16 半導體元件和形成垂直結構的方法 TWI573265B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/334,724 US9318447B2 (en) 2014-07-18 2014-07-18 Semiconductor device and method of forming vertical structure

Publications (2)

Publication Number Publication Date
TW201605040A true TW201605040A (zh) 2016-02-01
TWI573265B TWI573265B (zh) 2017-03-01

Family

ID=55021585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112171A TWI573265B (zh) 2014-07-18 2015-04-16 半導體元件和形成垂直結構的方法

Country Status (5)

Country Link
US (3) US9318447B2 (zh)
KR (1) KR101655618B1 (zh)
CN (1) CN105280702B (zh)
DE (1) DE102014111009B4 (zh)
TW (1) TWI573265B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587403B (zh) * 2016-03-18 2017-06-11 國立交通大學 一種用於超高電壓操作之半導體裝置及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024376B2 (en) 2013-01-25 2015-05-05 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with dielectrically-isolated work-function metal electrodes surrounding the semiconductor pillar
US9318447B2 (en) 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
US9343372B1 (en) * 2014-12-29 2016-05-17 GlobalFoundries, Inc. Metal stack for reduced gate resistance
TWI662625B (zh) * 2015-01-19 2019-06-11 聯華電子股份有限公司 半導體元件及其製作方法
US10964419B2 (en) * 2015-10-19 2021-03-30 International Business Machines Corporation Intelligent container and method for medicine dispensing control
US9870957B2 (en) * 2016-06-16 2018-01-16 Samsung Electronics Co., Ltd. Vertical fin field effect transistor (V-FinFET), semiconductor device having V-FinFET and method of fabricating V-FinFET
US10103147B1 (en) 2017-05-01 2018-10-16 International Business Machines Corporation Vertical transport transistors with equal gate stack thicknesses
CN109962105B (zh) * 2017-12-14 2022-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10468491B1 (en) 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294814A (en) * 1992-06-09 1994-03-15 Kobe Steel Usa Vertical diamond field effect transistor
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
JP3376302B2 (ja) * 1998-12-04 2003-02-10 株式会社東芝 半導体装置及びその製造方法
US6080683A (en) * 1999-03-22 2000-06-27 Special Materials Research And Technology, Inc. Room temperature wet chemical growth process of SiO based oxides on silicon
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
TWI294670B (en) 2003-06-17 2008-03-11 Ibm Ultra scalable high speed heterojunction vertical n-channel misfets and methods thereof
JP4717014B2 (ja) * 2004-01-22 2011-07-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス
TWI246184B (en) * 2004-10-14 2005-12-21 Promos Technologies Inc Dynamic random access memory and fabrication thereof
WO2007086009A1 (en) * 2006-01-25 2007-08-02 Nxp B.V. Nanowire tunneling transistor
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
JP5072392B2 (ja) * 2007-03-08 2012-11-14 株式会社東芝 縦型スピントランジスタ及びその製造方法
JP2009081163A (ja) * 2007-09-25 2009-04-16 Elpida Memory Inc 半導体装置およびその製造方法
DE102007057682A1 (de) * 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
KR100905789B1 (ko) * 2008-01-02 2009-07-02 주식회사 하이닉스반도체 수직형 트랜지스터를 구비한 반도체 소자의 제조방법
US8053842B2 (en) * 2008-01-29 2011-11-08 Unisantis Electronics (Japan) Ltd. Semiconductor storage device
JP5323610B2 (ja) * 2009-08-18 2013-10-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP2011054629A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置及びその製造方法
JP5087655B2 (ja) * 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8435891B2 (en) 2011-06-02 2013-05-07 International Business Machines Corporation Converting metal mask to metal-oxide etch stop layer and related semiconductor structure
KR101893848B1 (ko) 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
CN102832221B (zh) * 2011-06-16 2016-10-26 三星电子株式会社 具有竖直装置和非竖直装置的半导体装置及其形成方法
CN102956459B (zh) * 2011-08-26 2016-04-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US8866214B2 (en) * 2011-10-12 2014-10-21 International Business Machines Corporation Vertical transistor having an asymmetric gate
TW201322255A (zh) * 2011-11-21 2013-06-01 Inotera Memories Inc 動態隨機存取記憶體結構及其製作方法
US8829601B2 (en) * 2012-05-17 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9012981B2 (en) * 2012-05-17 2015-04-21 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8742492B2 (en) * 2012-08-07 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with a vertical gate structure
US9257347B2 (en) * 2012-08-30 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for a field-effect transistor with a raised drain structure
US8829619B2 (en) * 2012-10-09 2014-09-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
KR20140046698A (ko) * 2012-10-10 2014-04-21 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
US8766363B2 (en) * 2012-11-07 2014-07-01 International Business Machines Corporation Method and structure for forming a localized SOI finFET
US9054215B2 (en) * 2012-12-18 2015-06-09 Intel Corporation Patterning of vertical nanowire transistor channel and gate with directed self assembly
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
US10483132B2 (en) * 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US8754470B1 (en) 2013-01-18 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US8802551B1 (en) * 2013-02-21 2014-08-12 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using voids in a sacrificial layer
US20140252619A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure that avoids insulating layer damage and methods of making the same
JP5680801B1 (ja) * 2013-06-10 2015-03-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5759077B1 (ja) * 2013-08-07 2015-08-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5639318B1 (ja) * 2013-08-15 2014-12-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置の製造方法
US9166001B2 (en) * 2014-02-11 2015-10-20 Taiwan Semiconductor Manufacturing Company Limited Vertical structure and method of forming semiconductor device
JP5779739B1 (ja) * 2014-02-18 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9966448B2 (en) * 2014-05-16 2018-05-08 Taiwan Semiconductor Manufacturing Company Limited Method of making a silicide beneath a vertical structure
US9466614B2 (en) * 2014-05-29 2016-10-11 International Business Machines Corporation Vertically integrated memory cell
US9478631B2 (en) * 2014-06-04 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Vertical-gate-all-around devices and method of fabrication thereof
US9520296B2 (en) * 2014-06-12 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having a low divot of alignment between a substrate and an isolation thereof and method of forming the same
US10418271B2 (en) * 2014-06-13 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming isolation layer
JP5902868B1 (ja) * 2014-06-16 2016-04-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5798276B1 (ja) * 2014-06-16 2015-10-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9614091B2 (en) * 2014-06-20 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure and method for fabricating the same
US9711596B2 (en) * 2014-06-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
US9337263B2 (en) * 2014-06-24 2016-05-10 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet unit interconnecting a source and a drain
US9570612B2 (en) * 2014-06-27 2017-02-14 Taiwan Semiconductor Manufacturing Company Limited Method and structure for straining carrier channel in vertical gate all-around device
US9698261B2 (en) * 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
WO2016013087A1 (ja) * 2014-07-24 2016-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9911848B2 (en) * 2014-08-29 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transistor and method of manufacturing the same
US9698238B2 (en) * 2015-09-25 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-thin nanowires
WO2017077578A1 (ja) * 2015-11-02 2017-05-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US9728466B1 (en) * 2016-04-28 2017-08-08 International Business Machines Corporation Vertical field effect transistors with metallic source/drain regions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587403B (zh) * 2016-03-18 2017-06-11 國立交通大學 一種用於超高電壓操作之半導體裝置及其形成方法

Also Published As

Publication number Publication date
US20160020180A1 (en) 2016-01-21
US20180240882A1 (en) 2018-08-23
KR101655618B1 (ko) 2016-09-07
DE102014111009A1 (de) 2016-01-21
US10325994B2 (en) 2019-06-18
KR20160010271A (ko) 2016-01-27
US20160211370A1 (en) 2016-07-21
TWI573265B (zh) 2017-03-01
US9318447B2 (en) 2016-04-19
CN105280702B (zh) 2020-06-05
US9954069B2 (en) 2018-04-24
CN105280702A (zh) 2016-01-27
DE102014111009B4 (de) 2019-02-14

Similar Documents

Publication Publication Date Title
TWI573265B (zh) 半導體元件和形成垂直結構的方法
US11824088B2 (en) Method for forming multi-gate semiconductor device
US10832974B2 (en) FinFET gate structure and method for fabricating the same
US9917050B2 (en) Semiconductor device including source/drain contact having height below gate stack
US10340192B2 (en) FinFET gate structure and method for fabricating the same
US9818841B2 (en) Semiconductor structure with unleveled gate structure and method for forming the same
US10707072B2 (en) Semiconductor structure with etched fin structure
US9786757B2 (en) Method of forming horizontal gate all around structure
US9159802B2 (en) MOS devices with mask layers and methods for forming the same
US20170053916A1 (en) Semiconductor structure with recessed source/drain structure and method for forming the same
US11152477B2 (en) Transistors with different threshold voltages
US10153369B2 (en) Semiconductor structure with inverted U-shaped cap layer
TWI656603B (zh) 半導體元件及其製程
US9831341B2 (en) Structure and method for integrated circuit
US9679984B2 (en) Metal gate structure with multi-layer composition
CN106910739B (zh) 半导体器件
US20120286373A1 (en) Gate structure and method for manufacturing the same
US11916105B2 (en) Semiconductor device with corner isolation protection and methods of forming the same