TW201603270A - 於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置 - Google Patents

於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置 Download PDF

Info

Publication number
TW201603270A
TW201603270A TW104108924A TW104108924A TW201603270A TW 201603270 A TW201603270 A TW 201603270A TW 104108924 A TW104108924 A TW 104108924A TW 104108924 A TW104108924 A TW 104108924A TW 201603270 A TW201603270 A TW 201603270A
Authority
TW
Taiwan
Prior art keywords
gate
fin structure
fin
etch stop
field effect
Prior art date
Application number
TW104108924A
Other languages
English (en)
Other versions
TWI557903B (zh
Inventor
謝瑞龍
蔡秀雨
慷果 程
艾利 哈奇佛羅斯
Original Assignee
格羅方德半導體公司
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司, 萬國商業機器公司 filed Critical 格羅方德半導體公司
Publication of TW201603270A publication Critical patent/TW201603270A/zh
Application granted granted Critical
Publication of TWI557903B publication Critical patent/TWI557903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明隔離材料公開一種方法包括，除其他之外，形成初始鰭片結構，用蝕刻停止材料覆蓋該初始鰭片結構的頂部表面及部分側壁，形成犧牲閘極結構於該初始鰭片結構之上及周圍，形成側壁間隔件相鄰於該犧牲閘極結構，進行至少一道製程運作以去除該犧牲閘極結構從而定義替代閘極孔，進行至少一道蝕刻製程通過該替代閘極孔以去除部分該初始鰭片結構，從而定義最終鰭片結構及位於該最終鰭片結構下方的通道孔，以及用隔離材料實質填充該通道孔。

Description

於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置
本發明一般是涉及積體電路的製造，更詳而言之，是有關於在鰭式場效電晶體(FinFET)半導體裝置上形成隔離材料的不同方法及其所得到的半導體裝置。
現今的積體電路，像是微處理器、儲存裝置等，大量的電路裝置，特別是電晶體被提供且在受限的芯片區域中運作。用金屬氧化物半導體(MOS)技術製造出的積體電路，通常會提供場效電晶體(FET)(包括N型金氧半和P型金氧半電晶體)於開關模式中運作。也就是說，這些電晶體裝置存在高導電的狀態(導通狀態)與高阻抗狀態(斷開狀態)。場效電晶體可以作為各種形式及結構。例如，除了其他配置之外，場效電晶體可以是所謂的平面場效電晶體裝置或是立體(3D)裝置，如鰭式場效電晶體裝置。
場效電晶體(FET)無論是否認為NMOS電晶體或是PMMOS電晶體，也無論是否平面或立體的鰭式場 效電晶體，通常包括形成在半導體基板中被通道區所隔開的摻雜的源極/汲極區。閘極絕緣層位在該通道區上方且導電閘極電極位在該閘極絕緣層上方。該閘極絕緣層和該閘極電極有時可被稱為該裝置的閘極結構。藉由施加適當的電壓至該閘極電極，該通道區變成導通且允許電流從源極區流通到汲極區。在平面場效電晶體裝置中，該閘極結構是在該基板的實質平坦上表面上方形成。在一些情況下，進行一或多道磊晶生長製程以在平面場效電晶體裝置的源極/汲極區中所形成的凹槽中形成磊晶半導體材料。在一些情況下，該磊晶材料可以形成在平面場效電晶體裝置的基板中沒有任何凹槽形成的源極/汲極區中。這樣的平面場效電晶體裝置的閘極結構可用所謂的“前閘極”或“替代閘極”(後閘極)的製造技術來製造。
為改善場效電晶體的運作速度，以及為了增加積體電路裝置上的場效電晶體的密度，裝置設計者這些年來已經大大減少場效電晶體的物理尺寸。更具體來說，場效電晶體的通道長度已經明顯減少，導致改善了場效電晶體的開關速度。然而，減少場效電晶體的通道長度也減少源極區和汲極區之間的距離。在一些情況下，源極和汲極之間的間隔的減少會難以有效抑制源極區與通道的電位能不受汲極的電位的不利影響。有時這會被稱作所謂的短通道效應，其中該場效電晶體作為主動開關的特徵會劣化。
相對於具有平面結構的場效電晶體，一個 所謂的鰭式場效電晶體裝置具有立體(3D)結構。第1A圖是示例性的先前技術的鰭式場效電晶體半導體裝置A的透視圖，其中鰭式場效電晶體半導體裝置A是形成在半導體基板B(引用以便說明)之上，在一非常高水準，鰭式場效電晶體裝置的一些基本特徵。在這個例子中，鰭式場效電晶體裝置A包括三個示例性的鰭片C、一個閘極結構D、側壁間隔件E以及一閘極蓋F。該閘極結構D通常包括一層隔離材料(未單獨示出)，例如，一層高k值隔離材料或二氧化矽，以及作為裝置A的閘極電極的一或多層導電材料層(例如，金屬和/或多晶矽)。鰭片C具有立體結構：高度H、寬度W和軸向長度L。軸向長度L對應於當裝置A運作時的電流行進方向。鰭片C被閘極結構D覆蓋到的部分是鰭式場效電晶體裝置A的通道區。在傳統的製程中，鰭片C位於間隔件E外側，即在裝置A的源極/汲極區中的部分，可藉由進行一或多道的磊晶生長製程而增加尺寸甚至合併在一起(未示於第1A圖中的情況)。進行在裝置A的源極/汲極區中鰭片C尺寸的增加或合併的過程是用以減少源極/汲極區的阻抗和/或更容易建立源極/汲極區的電接觸。即使沒有進行磊晶“合併”過程，通常將會在鰭片C上進行磊晶生長製程以增加它們的物理尺寸。在鰭式場效電晶體裝置A中，閘極結構D可包圍鰭片C的全部或部分的側邊或頂部表面以形成三閘極結構以便使用具有立體結構而非平面結構的通道。在一些情況下，絕緣蓋層(未示出)，例如，二氧化矽，是位於鰭片C的頂部而該鰭式場效 電晶體裝置僅具有雙閘極結構(僅具側壁)。這樣的鰭式場效電晶體裝置的閘極結構D可用所謂的“前閘極”或“替代閘極”(後閘極)製造技術製造出。
不同於平面場效電晶體，在鰭式場效電晶體裝置中，通道是垂直於該半導體基板的表面形成以便減少該半導體裝置的物理尺寸。此外，在鰭式場效電晶體裝置中，在裝置的汲極區的接合電容大大減少，使得短通道效應有明顯的減少趨勢。當施加適當的電壓給鰭式場效電晶體裝置的閘極電極，鰭片C的表面(與該表面附近的內部部分)，即該鰭片的垂直向的側壁與頂部上表面，形成了有助於電流傳導的表面反型(inversion)層或體積反型層。在鰭式場效電晶體裝置中，通道寬度”預估是兩倍(2×)鰭片的垂直高度加上鰭片頂部的表面寬度，即鰭片寬度(對三閘極裝置而言)。可在與平面型電晶體裝置的占板面積(foot-print)相同的占板面積中形成多重鰭部。因此，對於一個給定的繪圖空間(plot space)(或占板面積)，鰭式場效電晶體相較於平面電晶體裝置往往能夠產生明顯較高的驅動電流密度。另外，由於在鰭式場效電晶體裝置上的“鰭片”通道的良好閘極靜電控制，鰭式場效電晶體裝置於裝置轉“關閉”之後的漏電流相較於平面場效電晶體的漏電流明顯減少。簡言之，鰭式場效電晶體裝置的立體結構相較於平面場效電晶體是一良好的金氧半場效電晶體結構，特別是在20奈米及以下的CMOS技術節點。
對於早期的裝置技術世代，大部分電晶體 組件(平面或鰭式場效電晶體裝置)的閘極結構是包括多個矽基材料，像是二氧化矽和/或氮氧化矽閘極絕緣層，結合多晶矽閘極電極。然而，隨著積極縮小電晶體組件的通道長度變得越來越小，很多新世代的裝置採用包含替代材料的閘極結構以努力避免可能與電晶體使用傳統矽基材料來減少通道長度時有關的短通道效應。例如，在一些可能具有約10至32奈米等級甚至更小的通道長度的積極縮小的電晶體組件中，包括所謂的高k介電閘極絕緣層和功能像是閘極電極(HK/MG)的一或多層金屬層的閘極結構已被實現。這樣的替代閘極結構已被證明比在此之前的更傳統的二氧化矽/多晶矽閘極結構配置能提供明顯增強的運作特性。
根據具體的整體裝置需求，幾個不同的高k材料，例如，具有約10或更高的高介電常數，或k值的材料，已經被不同程度地成功用在HK/MG閘極電極結構中的閘極絕緣層。例如，在一些電晶體元件設計中，高k閘極絕緣層可包括氧化鉭(Ta2O5)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鈦(TiO2)、氧化鋁(Al2O3)、鉿矽酸鹽(HfSiOx)等。此外，一或多個非多晶矽金屬閘極電極材料，例如，金屬閘極堆疊，可被用在HK/MG配置中以便控制電晶體的功函數。這些金屬閘極電極材料可包括，例如，一或多層鈦(Ti)、氮化鈦(TiN)、鈦-鋁(TiAl金屬)、鈦-鋁-碳(TiALC)，鋁(Al)、氮化鋁(AlN)、鉭(Ta)、氮化鉭(TaN)、碳化鉭(TaC)、鉭的碳氮化物(TaCN)、鉭矽氮化物(TaSiN膜)、矽化鉭(TaSi) 等。
一種已知的製程方法用於形成具有高k/金屬閘極結構的電晶體是所謂的“前閘極”或“替代閘極”技術。該替代閘極製程可被用於當平面裝置或立體裝置形成時。第1B圖至第1F圖簡化示出一示例性先前技術方法，用於在平面電晶體裝置上使用替代閘極技術以形成HK/MG替代閘極結構。如第1B圖所示，該製程包括形成基礎電晶體結構於半導體基板12上、在由淺溝槽隔離結構13所限定的主動區中。在第1B圖中所示的製造點，裝置10包括犧牲閘極絕緣層14、偽閘極或犧牲閘極電極15、側壁間隔件16、隔離材料層17和形成在基板12中的源極/汲極區18。裝置10的各種部和結構可用各種不同材料及藉由進行各種已知技術來形成。例如，犧牲閘極絕緣層14可包括二氧化矽，犧牲閘極電極15可包括多晶矽，側壁間隔件16可包括氮化矽而隔離材料層17可包括二氧化矽。源極/汲極區18可包括植入的摻雜材料(用於NMOS裝置的N型摻雜和用於P型MOS裝置的P型摻雜)，其利用已知的遮罩和離子植入技術植入基板12中。當然，本領域技術人士應當理解的是，為清楚起見，電晶體10有其他的特徵未被示於圖中。例如，所謂的暈圈植入區(未示於圖中)，以及那些通常會在高性能的PMOS電晶體中找到的各種矽/鍺層區。在第1B圖示出的製造點，裝置10的各種結構已形成且已進行化學機械研磨(CMP)以去除在犧牲閘極電極15之上任何材料(像是包括氮化矽的保護蓋層(未示出))， 使得至少犧牲閘極電極15可被去除。
如第1C圖所示，進行一或多道的蝕刻製程以去除犧牲閘極電極15和犧牲閘極絕緣層14從而定義出閘極孔20，在閘極孔20中將實質形成替代閘極結構。通常，犧牲閘極絕緣層14是作為替代閘極技術的一部分被去除，如本文所述。然而，犧牲閘極絕緣層14可不用在所有的應用中被去除。即使是在犧牲閘極絕緣層14被故意去除的情況下，通常將有非常薄的天然氧化層(未示出)形成在閘極孔20之中的基板12上。
接下來，如第1D圖所示，組成替代閘極結構30的各種材料層是形成在閘極孔20中。用於形成替代閘極結構30的材料對於NMOS和PMOS裝置通常是不同的。例如，NMOS裝置的替代閘極結構30可包括高k閘極絕緣層30A，像是氧化鉿，具有約2奈米的厚度、第一金屬層30B(例如，一層具有約1至2奈米厚的氮化鈦)、第二金屬層30C-所謂的功函數調整金屬層，用於N型MOS裝置中(例如，一層的鈦-鋁或鈦-鋁-碳，厚度為約5奈米)、第三金屬層30D(例如，一層氮化鈦，厚度為約1至2奈米)、以及塊狀金屬層30E，像是鋁或鎢。
最終，如第1E圖所示，進行一或多道的化學機械研磨製程以去除閘極絕緣層30A、第一金屬層30B、第二金屬層30C、第三金屬層30D和塊狀金屬層30E位於閘極孔20外邊的多餘部分，從而定義示例性NMOS裝置的替代閘極結構30。通常，PMOS裝置的替代金屬閘極結 構30不包括像NMOS裝置一樣的眾多金屬層。例如，PMOS裝置的閘極結構30可以僅包括高k閘極絕緣層30A，單層氮化鈦(用於PMOS裝置的功函數調整，具有約3至4奈米的厚度)、以及塊狀金屬層30E。
第1F圖繪示了在進行幾道製程運作之後的裝置10。首先，進行一或多道的凹槽蝕刻製程以去除閘極孔20之中的各種材料的上部部分以便形成閘極孔20中的凹槽。然後，閘極蓋層31形成在凹入的閘極材料之上凹槽中。閘極蓋層31通常包含氮化矽且它可藉由沉積一層閘極蓋材料來形成以便過度充填形成于閘極孔中的凹槽，然後進行化學機械研磨製程以去除該閘極蓋材料層位於隔離材料層17的表面之上的多餘部分。閘極蓋層31被形成從而在隨後的製程運作中保護下面的閘極材料。
形成鰭式場效電晶體裝置時會遇到一個問題是涉及到防止在鰭片結構下方的漏電流。這有時被稱為“穿通(punch through)”漏電流。一先前技術努力消除或減少這類不被希望的穿通漏電流涉及到在接近位於該鰭片和該基板的剩餘部分的交叉處形成反摻雜區。然而，適當地在主動鰭片下方獲得精確的摻雜分佈是非常難以達到，特別是考慮到涉及在隨後的製程步驟中的額外熱加熱製程將進一步驅使摻雜物擴散，並使其更難控制反穿透摻雜的位置。如果在隨後的退火製程中摻雜擴散到鰭片，因為摻雜到不同裝置的鰭片的不規則量，這將會造成閾電壓的波動，其嚴重拖累電路性能。此外，製造鰭式場效電晶體裝 置可能會涉及到隔離材料應力層的形成，以為了誘發出一所期望的應力在該鰭式場效電晶體裝置的通道區，例如，在N型鰭式場效電晶體裝置的拉伸應力及在P型鰭式場效電晶體裝置的壓縮應力。形成這樣的應力通道區以為了改善N型和P型鰭式場效電晶體裝置的電子性能特徵。因此，努力減少不期望的穿通漏電流便不能不適當地減損形成應力材料誘發出希望的應力於該鰭式場效電晶體裝置的通道區中的優點所帶來的好處。
本發明涉及到在鰭式場效電晶體半導體裝置上形成隔離材料的各種方法及所得到的半導體裝置，其可以避免、或至少減少上述提到的一或多項問題帶來的影響。
下文表示本發明的簡略概要，為了對本發明的一些方面提供基本的理解。該概要並非本發明的詳盡敍述。它並不旨在標識本發明的關鍵或要素、或是描繪本發明的範圍。其唯一目的是在於以簡化形式呈現一些概念，作為前奏以對稍後論述作更詳細描述。
一般來說，本發明涉及到在鰭式場效電晶體半導體裝置上形成隔離材料的各種方法及所得到的半導體裝置。一種公開的示例性方法包括但不限於，由半導體基板材料中形成初始鰭片結構，用蝕刻停止材料覆蓋該初始鰭片結構的頂部表面及部分側壁，該蝕刻停止材料成形後，形成犧牲閘極結構於該初始鰭片結構之上及周圍，形 成側壁間隔件相鄰於該犧牲閘極結構，進行至少一道製程運作以去除該犧牲閘極結構從而定義替代閘極孔，其中當該犧牲閘極結構被去除時，該初始鰭片結構上的該蝕刻停止材料依然位於該初始鰭片結構上，進行至少一道蝕刻製程通過該替代閘極孔以去除位於該該替代閘極孔下方的該初始鰭片結構未被該蝕刻停止材料覆蓋的部分，從而定義出最終鰭片結構及位於該最終鰭片結構下方的通道孔，以及用隔離材料實質填充該通道孔。
本文所公開的另一種示例性方法包括但不限於，由半導體基板材料形成初始鰭片結構，用蝕刻停止材料覆蓋該初始鰭片結構的頂部表面及部分側壁，該蝕刻停止材料成形後，形成犧牲閘極結構於該初始鰭片結構之上及周圍，形成側壁間隔件相鄰於該犧牲閘極結構，該側壁間隔件成形後，進行磊晶沉積製程以形成磊晶半導體材料於該初始鰭片結構上，而該初始鰭片結構位於該側壁間隔件的橫向外側，該磊晶半導體材料成形後，進行至少一道製程運作以去除該犧牲閘極結構從而定義替代閘極孔，其中當該犧牲閘極結構被去除時，該初始鰭片結構上的該蝕刻停止材料依然位於該初始鰭片結構上，進行至少一道蝕刻製程通過該替代閘極孔以去除位於該替代閘極下方的該初始鰭片結構未被該蝕刻停止材料覆蓋的部分，從而定義出最終鰭片結構及位於該最終鰭片結構下方的通道孔，其中當進行該至少一道蝕刻製程以定義該最終鰭片結構及該通道孔時，該蝕刻停止材料依然位於該最終鰭片結構 上，以及用隔離材料實質填充該通道孔。
本文所公開的一種示例性的鰭式場效電晶體裝置包括，除其它事項外，含有半導體材料的基板，位於該基板之上的閘極結構，相鄰於該閘極結構的側壁間隔件，位在處於該側壁間隔件的橫向外側的該鰭式場效電晶體裝置的源極/汲極區中的磊晶半導體材料，於該鰭式場效電晶體裝置的閘極長度方向上橫向延伸於該閘極結構和該側壁間隔件之下的鰭片，其中該鰭片的端面抵接且接合該磊晶半導體材料，以及位於該鰭片下方、該基板上方以及該磊晶半導體材料橫向之間的隔離材料，其中該隔離材料的頂部表面抵接且接合該鰭片的底部表面，該隔離材料的底部表面抵接且接合該基板，且該隔離材料的側表面抵接且接合該磊晶半導體材料的至少一部份。
10‧‧‧裝置
12‧‧‧基板
13‧‧‧淺溝槽隔離結構
14‧‧‧犧牲閘極絕緣層
15‧‧‧犧牲閘極電極
16‧‧‧側壁間隔件
17‧‧‧隔離材料層
18‧‧‧源極/汲極區
20‧‧‧閘極孔
30‧‧‧替代閘極結構
30A‧‧‧高k閘極絕緣層
30B‧‧‧第一金屬層
30C‧‧‧第二金屬層
30D‧‧‧第三金屬層
30E‧‧‧塊狀金屬層
100‧‧‧裝置
102‧‧‧基板
102S‧‧‧上表面
104‧‧‧蝕刻停止層
106‧‧‧硬遮罩層
108‧‧‧溝槽
110‧‧‧鰭片
110S‧‧‧側壁
110U‧‧‧最終鰭片結構
112‧‧‧墊層
112R‧‧‧氮化矽墊層的部分
112U‧‧‧上表面
114‧‧‧隔離材料
114U‧‧‧凹陷表面
116‧‧‧蝕刻停止層
116S‧‧‧側壁間隔件
118‧‧‧閘極結構
118A‧‧‧偽閘極絕緣層
118B‧‧‧犧牲閘極結構
118U‧‧‧上表面
120‧‧‧閘極蓋層
122‧‧‧側壁間隔件
124‧‧‧磊晶半導體材料
125‧‧‧虛線
126‧‧‧隔離材料層
128‧‧‧閘極孔
130‧‧‧通道孔
132‧‧‧隔離材料
132B‧‧‧底部表面
132S‧‧‧側表面
132T‧‧‧頂部表面
140‧‧‧替代閘極結構
142‧‧‧閘極蓋
A‧‧‧半導體裝置
B‧‧‧半導體基板
C‧‧‧鰭片
D‧‧‧閘極結構
E‧‧‧側壁間隔件
F‧‧‧閘極蓋
H‧‧‧高度
L‧‧‧軸向長度
W‧‧‧寬度
本發明可以通過參考下文併合附圖來理解，其中相同的元件符號標識相似的元件，其中：第1A圖是先前技術的鰭式場效電晶體裝置的一示例性實施例的透視圖；第1B圖至第1F圖是描述用所謂的“替代閘極”技術形成電晶體的閘極結構的一示例性的先前技術方法；以及第2A圖至第2U圖是描述本文中於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置的一公開示例性方法。
而本文所公開的主題可以允許各種修改和替代形式，其具體實施例已經通過實施例在附圖的方式示出並在本文中詳細說明。然而，應當理解的是，本文描述的具體實施例並非意圖限制在特定形式，而是相反，其意圖在涵蓋所有落入由所附申請專利範圍限定的本發明的精神與範圍中的修改、等同語、替代例。
本發明的各種示例性實施例描述如下。為了清楚起見，不是實際實現的所有特徵在本說明書進行描述。當然應該要理解的是，在任何這樣的實際實施例的發展，許多實施方式的特定決定必須做出實現開發者的特定目標，例如符合與系統相關和商業相關的限制，這從一個實施例到另一個實施例將會有所變化。此外，應當理解的是這樣的開發努力可能是複雜且費時的，但對於那些受益于本發明的本領域技術人士仍然是例行任務。
本文主題將會參照附圖進行描述。各種結構、系統與裝置在附圖中的示例性描繪僅為了解釋的目的之用，以便不致模糊在本發明中對那些本領域的技術人士而言已熟知的細節。儘管如此，這些附圖是被包括以描述和解釋本發明的示例。本文所使用的字詞和短語應當被理解及翻譯成與那些相關領域的人士所用的字詞和短語有一致的含義。術語或短語沒有特別的含義，即不同於由那些本領域中的技術人士所理解的普通與正常意思的定義，是意在被本文的術語和短語的一致使用來暗示。在該範圍內 的術語和短語意圖具有特殊的含義，即由本領域的技術人士理解的其他意義，這樣的特殊定義將被明確規定，在說明書中直接且明確地提供該術語與短語的特殊定義。
本發明一般涉及到在鰭式場效電晶體半導體裝置上形成隔離材料的各種方法及所得到的半導體裝置。此外，對那些完整閱讀過本說明書的本領域技術人士將會是顯而易見，本公開方法適用於各種裝置，包括但不限於，邏輯裝置、存儲裝置等，且本文公開的方法可被用於形成N型或P型半導體裝置。本文公開的方法和裝置可被用於使用各種技術製造出的產品，例如，NMOS、PMOS、CMOS等，且它們可被用於製造各種不同的裝置，例如存儲裝置、邏輯裝置、特定積體電路(ASIC)等。參照附圖，本文公開的方法和裝置的各種示例性實施例現在將做更詳細的描述。
本領域的技術人士在完整閱讀過本說明書之後應當理解的是，本公開發明可用于利用所謂的立體裝置的變化形成積體電路產品，像是鰭式場效電晶體。為了公開的目的，將參照示例性的單一鰭式場效電晶體裝置100形成的製造流程。此外，該發明將在以利用替代閘極(“後閘極”)製造技術形成閘極結構的前後文中被公開。當然，本文中公開的發明不應被認為是限制在本文所示出和描述的示例。參照附圖，本文所公開的方法和裝置的各種示例性實施例現在將更加詳細的描述。
在一實施例中，示例性裝置100將形成在半 導體基板102之中與之上，並具有塊體配置(bulk configuration)。裝置100可為NMOS或PMOS電晶體。另外，各種摻雜區域，例如，源極/汲極區、暈植入區、井區等，都未在附圖中示出。基板102可由矽或其他材料製成。在其他實施例中，裝置100可形成在所謂的矽絕緣體(SOI)基板，在下文中將有更多描述。因此，該詞語“基板”或“半導體基板”應被理解為涵蓋所有半導體材料及這些材料的所有形式。
該附圖表示出可用本文的公開方法形成的鰭式場效電晶體裝置100的示例性實施例的各種視圖。第2A圖包含裝置100(在右上角)的簡單平面圖，顯示出以下附圖中各剖面圖被截取的位置。更具體來說，視角“X-X”是截取裝置的閘極結構於閘極寬度方向的剖面圖，而視角“Y-Y”是截取裝置的一鰭片的長軸方向的剖面圖(即，在裝置的電流傳輸或閘極長度方向)。本文公開的示例性鰭式場效電晶體裝置100將被描述為包括兩個示例性鰭片110。然而，如同那些本領域的技術人士完整閱讀本說明書之後所認同的，本文所公開的方法和裝置可用於製造出具有任何數目的鰭片的鰭式場效電晶體裝置的時候。以下附圖中所描繪出的各材料層可由任何各種不同的已知技術形成，例如，化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、熱生長製程、旋轉塗布技術等。此外，如本文和所附申請專利範圍中使用的，詞語“相鄰(adjacent)”被給予一個廣泛的解釋並應解釋為涵蓋，一個特徵實際上接觸另一 個特徵或非常靠近另一個特徵的情況。
第2A圖繪示出起始基板102具有上表面102S。
第2B圖繪示裝置100於製造上的一個點，其中已有若干製程運作被執行。首先，蝕刻停止層104沉積在基板102上。接著，硬遮罩層106沉積在蝕刻停止層104上。在一個例子中，硬遮罩層106可為氮化矽層。在一實施例中，蝕刻停止層104可包括高k材料(10或更大的k值)，像是氧化鉿。蝕刻停止層104與硬遮罩層106的厚度可依據特定應用而變化。
第2C圖繪示出進行了幾道附加的製程運作之後的裝置100。首先，硬遮罩層106和蝕刻停止層104用傳統的光微影和蝕刻製程進行圖案化。第2C圖繪示出圖案化的光阻遮罩被去除之後的裝置。然後，一或多道的蝕刻製程，例如，進行非等向性的蝕刻製程，通過圖案化層106/104定義出在基板102中的多個溝槽108。溝槽108的形成導致多個初始鰭片結構110的形成。鰭片結構110的寬度與高度以及溝槽108的深度可依據特定應用而變化。此外，溝槽108和鰭片110的完整尺寸、形狀和配置可依據特定應用而變化。在大部分附圖中顯示出的示例性例子，鰭片形成的溝槽108和鰭片110皆被顯示出具有一致的尺寸和形狀。然而，鰭片形成的溝槽108和鰭片110這樣在尺寸與形狀中的一致性並不需要在本公開發明的至少一些方面中被實踐出來。在附圖中，鰭片形成的溝槽108 被顯示出已經由進行非等向性的蝕刻製程來被形成，導致鰭片形成的溝槽108具有一示意性描繪，通常為矩形的構造。在實際的真實世界裝置中，鰭片形成的溝槽108的側壁可以為稍微向內漸縮，儘管該構造沒有在附圖中示出。在一些情況下，鰭片形成的溝槽108於靠近底部之處可具有一凹曲輪廓(未示出)。在一定程度上，鰭片形成的溝槽108經由進行濕蝕刻製程來形成，鰭片形成的溝槽108對比其經由非等向性蝕刻製程形成的一般矩形構造可傾向具有更圓形的構造或非線性構造。因此，鰭片形成的溝槽108的尺寸和構造與它們被形成的方式，以及鰭片110的一般性構造不應該被認為是本發明的限制。為了便於公開的目的，僅有基本上為矩形的鰭片形成的溝槽108和鰭片110將被顯示在後續的附圖中。
第2D圖繪示出從裝置中選擇性地相對蝕刻停止層104的硬遮罩層106被去除之後的裝置100。
第2E圖繪示進行幾道製程運作之後的裝置100。首先，在裝置上經由進行共形沉積(conformal deposition)製程來形成墊層112。在一示例性的實施例中，墊層112可以是厚度約5至10奈米的氮化矽層。接著，在裝置100上覆蓋沉積一層隔離材料114。在一示例性的實施例中，隔離材料層114可以為二氧化矽層、富含氧的二氧化矽層等，且它可經由進行化學氣相沉積(CVD)製程來形成。
第2F圖繪示了使用墊層112作為拋光停止 層進行化學氣相沉積製程(CVD)之後的裝置100。
第2G圖繪示進行凹陷蝕刻製程以相對周圍材料使墊層112凹陷之後的裝置100。該凹陷製程暴露出鰭片110所希望的最後高度。
第2H圖繪示出進行凹陷蝕刻製程以相對周圍材料使隔離材料114凹陷之後的裝置100。該凹陷製程應該被進行，使得隔離材料層114的凹陷表面114U位在凹陷墊層112的上表面112U的下方。表面114U和112U在高度差可依據特定用途而改變，例如，0至5奈米。
第2I圖繪示藉由進行共形沉積製程，像是ALD製程，沉積另一蝕刻停止層116之後的裝置100。蝕刻停止層116可由與蝕刻停止層104相同的材料製成，雖然這樣的情況可不必要求在所有的應用中。蝕刻停止層116可以是相對薄的，例如，2至3奈米。
第2J圖繪示進行定時、非等向性的蝕刻製程以去除蝕刻停止層116的水平定位部分之後的裝置100。該蝕刻製程導致保護性的側壁間隔件116S於鰭片110上的形成。
第2K圖繪示進行幾道製程運作之後的裝置100。首先，示例性的犧牲閘極結構118、閘極蓋層120和側壁間隔件122被形成在裝置100上。在這個例子中，犧牲閘極結構118包括偽閘極絕緣層118A(例如，二氧化矽)和偽閘極或犧牲閘極結構118B，其包括，例如，多晶矽或非晶矽。閘極蓋層120和側壁間隔件122可包括像是氮化 矽的材料。閘極結構118和閘極蓋層120可經由沉積適當的材料層於裝置上並進一步用傳統光微影和蝕刻技術圖案化那些材料來形成。蝕刻停止層104可用作在閘極圖案化技術實施期間的蝕刻停止。完成閘極圖案化之後，蝕刻停止層104暴露出來的部分可被去除。然後，側壁間隔件122可相鄰於閘極結構118形成。間隔件122可經由沉積一層間隔物材料並進一步進行非等向性蝕刻製程來形成。在製造過程的這一點上，材料104和106已經從裝置100的源極/汲極區的鰭片110中去除，即，在間隔件122的橫向外側區域中。
第2L圖繪示在裝置100的源極/汲極區中的鰭片110上形成磊晶半導體材料124之後的裝置100。磊晶半導體材料124可經由進行傳統的磊晶沉積製程來被形成。在一示例性實施例中，磊晶半導體材料124可由矽或矽/鍺(SxGe1-x)構成，其中鍺濃度也可依據特定應用而變化。當然，磊晶材料124可不用形成在所有的應用中。例如，一層隔離材料(僅用第2L圖中的虛線125指示)可被形成在裝置的源極/汲極區中(下文中由隔離材料製成的源極/汲極層)而不去除鰭片位在間隔件外側的部分。
第2M圖繪示出隔離材料層126覆蓋沉積在裝置100上之後、和進行一或多道化學氣相沉積(CVD)製程從而去除閘極蓋層120以及暴露出犧牲閘極電極118的上表面118U使得它可被去除之後的裝置100。在一示例性實施例中，隔離材料層126可以是二氧化矽層、富含氧的 二氧化矽層等，且它可經由進行化學氣相沉積(CVD)來被形成。
第2N圖繪示進行一或多道的蝕刻製程以去除犧牲閘極結構118且從而定義一替代閘極孔128之後的裝置100，其中一替代閘極結構最終將被成用於裝置100。在蝕刻製程製程進行的期間，在閘極孔128之中的蝕刻停止層104可作為蝕刻停止層。
第2O圖繪示進行非等向性蝕刻製程以去除氮化矽墊層112的部分112R之後的裝置100。此外，雖然在附圖中未示出，間隔件122的上部轉角部分也可被去除作為該製程的結果。藉由去除該間隔件的上部轉角部分，替代閘極孔128的開口被有效擴大，而使得充填閘極孔128更加容易。
第2P圖繪示進行等向性蝕刻製程以去除氮化矽墊層112的任何殘餘部分之後的裝置100。該蝕刻製程暴露出初始鰭片結構110的側壁110S的部分以便進行進一步處理。
第2Q圖繪示進行等向性蝕刻製程通過替代閘極孔128以去除初始鰭片結構110未被蝕刻停止層104、116S和墊層112保護的部份之後的裝置100。這導致形成每個鰭片110的通道孔130並定義裝置100的最終鰭片110U。該蝕刻製程相對磊晶半導體材料124也是選擇性的。最終鰭片110U經由磊晶半導體材料124被錨定到基板102。
第2R圖繪示通道孔130被隔離材料132，例如二氧化矽，實質充填之後的裝置100。隔離材料132可經由進行ALD製程來形成。
第2S圖繪示進行凹槽回蝕蝕刻製程通過閘極孔128以使閘極孔128之中的隔離材料132的上表面凹陷至一期望高度水平之後的裝置100。進行該蝕刻製程之後，通道孔130基本上仍然保持填充有隔離材料132。
第2T圖繪示進行一或多道蝕刻製程通過閘極孔128以去除蝕刻停止層104、116S的任何殘餘部份以便從而清除最終鰭片結構110U中的任何不要的材料之後的裝置100。
第2U圖繪示進行了若干製程運作的裝置100。首先，進行若干已知的製程運作以形成示例性描繪出的替代閘極結構140在閘極孔128中。本文顯示的替代閘極結構140旨在代表任何形式的閘極結構性質，其可用所謂的後閘極(替代閘極)製造技術來製造出積體電路產品。替代閘極結構140通常包含高K(K值大於10)閘極絕緣層(未單獨示出)，像是氧化鉿、一或多道金屬層(未單獨示出)(例如，氮化鈦層或TiAlC取決於電晶體裝置被製造出的類型)以及一塊狀導電材料層(未單獨示出)，像是鎢或鋁。在將存在於替代閘極結構140中的各層材料依序沉積在閘極孔128中之後，進行一或多道CMP製程以去除該閘極材料位在閘極孔128外邊及隔離材料層126之上的多餘部分，如同本說明書中的背景技術部分所述。然後，進行一或多 道蝕刻製程以去除各種材料于閘極孔128之中的上部以便形成替代閘極結構140及形成在替代閘極結構140之上的凹槽。然後，在凹陷閘極材料之上的凹槽中形成閘極蓋142。閘極蓋142通常包括氮化矽且它可經由沉積一層閘極蓋材料來形成以便過度填充形成在替代閘極材料140之上的閘極孔128，接著進行CMP製程以去除閘極蓋材料位在隔離材料層126的表面之上的多餘部分。閘極蓋142被形成以便在後續的製程運作期間保護底層的閘極材料。在這點上，可進行傳統製程運作來完成示例性鰭式場效電晶體裝置100的製造，例如接觸形成、金屬化層的形成等。
繼續參照第2U圖，根據本文公開的各種發明中的一示例性方面，在通道孔130之中的隔離材料132具有鄰接及接合在最終鰭片結構110U的底部表面的頂部表面132T，以及鄰接及接合在基板102的部分的底部表面132B。在鰭片孔130之中的隔離材料的側表面132S可以僅抵接磊晶材料124或它們可抵接磊晶材料124和基板102的部分兩個，如第2U圖所示。在磊晶材料124沒有被形成的情況下，在鰭片孔130之中的隔離材料的側表面可抵接在形成於裝置的源極/汲極區中的隔離材料125(見第2L圖)。
上述公開的特定實施例僅是說明性的，因為本發明可用對那些受益于本文所教示內容的本領域技術人士顯而易見的不同但等效的方式被修改和實踐。例如，可用不同順序來進行上述的製程步驟。此外，沒有任何限 制被施加于本文所示的構造和設計，除了在下文所述的申請專利範圍之外。因此，很明顯，上述公開的特定實施例可被改變或修改且所有變化都在本發明的範圍和精神之中。注意，術語的使用，像是“第一”、“第二”、“第三”或“第四”來描述本說明書及所附申請專利範圍中的各種製程或結構僅是用於作為這些步驟/結構的速記參考而並不一定意味這些步驟/結構是被以排定的次序來進行/形成。當然，這取決於確切的申請專利範圍語言，可需要或可不被需要要求這樣的製程要有次序排列。因此，本文所尋求的保護是如申請專利範圍所述。
100‧‧‧裝置
102‧‧‧基板
104‧‧‧蝕刻停止層
108‧‧‧溝槽
110U‧‧‧最終鰭片結構
112‧‧‧墊層
122‧‧‧側壁間隔件
124‧‧‧磊晶半導體材料
126‧‧‧隔離材料層
128‧‧‧閘極孔
132‧‧‧隔離材料
132B‧‧‧底部表面
132S‧‧‧側表面
132T‧‧‧頂部表面
140‧‧‧替代閘極結構
142‧‧‧閘極蓋

Claims (18)

  1. 一種形成鰭式場效電晶體裝置的方法，該方法包括：由半導體基板材料形成初始鰭片結構，該初始鰭片結構具有側壁；用蝕刻停止材料覆蓋該初始鰭片結構的頂部表面及部分該側壁；該蝕刻停止材料成形後，形成犧牲閘極結構於該初始鰭片結構之上及周圍；形成側壁間隔件相鄰於該犧牲閘極結構；進行至少一道製程運作以去除該犧牲閘極結構從而定義替代閘極孔，其中當該犧牲閘極結構被去除時，該初始鰭片結構上的該蝕刻停止材料依然位於該初始鰭片結構上；進行至少一道蝕刻製程通過該替代閘極孔以去除位於該替代閘極孔之下的該初始鰭片結構未被該蝕刻停止材料覆蓋的部分，以從而定義最終鰭片結構及位於該最終鰭片結構下方的通道孔；以及用隔離材料實質填充該通道孔。
  2. 如申請專利範圍第1項所述之方法，其中，該隔離材料為二氧化矽。
  3. 如申請專利範圍第1項所述之方法，其中，用該隔離材料實質填充該通道孔包括形成該隔離材料以過度填充該通道孔，且接著進行回蝕蝕刻製程。
  4. 如申請專利範圍第1項所述之方法，其中，用蝕刻停 止材料覆蓋該初始鰭片結構的該頂部表面及部分該側壁之步驟包括沉積兩層獨立的材料層。
  5. 如申請專利範圍第1項所述之方法，進一步包括：進行至少一道製程運作通過該替代閘極孔以實質去除所有的該蝕刻停止材料；以及在該替代閘極孔中形成替代閘極結構。
  6. 如申請專利範圍第5項所述之方法，其中，該替代閘極結構包括具有高k值隔離材料的閘極絕緣層以及具有至少一層金屬的閘極電極。
  7. 如申請專利範圍第1項所述之方法，其中，進行該至少一道製程運作以去除該犧牲閘極結構之前，該方法進一步包括進行磊晶沉積製程以形成磊晶半導體材料於該初始鰭片結構上，而該初始鰭片結構位於該側壁間隔件的橫向外側。
  8. 如申請專利範圍第1項所述之方法，其中，當進行該至少一道蝕刻製程以定義該最終鰭片結構與該通道孔時，該蝕刻停止材料依然位於該最終鰭片結構上。
  9. 一種形成鰭式場效電晶體裝置的方法，該方法包括：由半導體基板材料形成初始鰭片結構，該初始鰭片結構具有側壁；用蝕刻停止材料覆蓋該初始鰭片結構的頂部表面及部分該側壁；該蝕刻停止材料成形後，形成犧牲閘極結構於該初始鰭片結構之上及周圍； 形成側壁間隔件相鄰於該犧牲閘極結構；該側壁間隔件成形後，進行磊晶沉積製程以形成磊晶半導體材料於該初始鰭片結構上，而該初始鰭片結構位於該側壁間隔件的橫向外側；該磊晶半導體材料成形後，進行至少一道製程運作以去除該犧牲閘極結構從而定義替代閘極孔，其中當該犧牲閘極結構被去除時，該初始鰭片結構上的該蝕刻停止材料依然位於該初始鰭片結構上；進行至少一道蝕刻製程通過該替代閘極孔以去除位於該替代閘極孔之下的該初始鰭片結構未被該蝕刻停止材料覆蓋的部分，以從而定義最終鰭片結構及位於該最終鰭片結構下方的通道孔，其中當進行該至少一道蝕刻製程以定義該最終鰭片結構及該通道孔時，該蝕刻停止材料依然位於該最終鰭片結構上；以及用隔離材料實質填充該通道孔。
  10. 如申請專利範圍第9項所述之方法，其中，該隔離材料為二氧化矽。
  11. 如申請專利範圍第9項所述之方法，其中，用該隔離材料實質填充該通道孔包括形成該隔離材料以過度填充該通道孔，且接著進行回蝕蝕刻製程。
  12. 如申請專利範圍第9項所述之方法，其中，用蝕刻停止材料覆蓋該初始鰭片結構的該頂部表面及部分該側壁包括沉積兩層獨立的材料層。
  13. 如申請專利範圍第9項所述的方法，進一步包括： 進行至少一道製程運作通過該替代閘極孔以實質去除所有的該蝕刻停止材料；以及在該替代閘極孔中形成替代閘極結構。
  14. 如申請專利範圍第9項所述之方法，其中，當進行該至少一道蝕刻製程以定義該最終鰭片結構與該通道孔時，該蝕刻停止材料依然位於該最終鰭片結構上。
  15. 一種包括源極/汲極區的鰭式場效電晶體裝置，包括：含有半導體材料的基板；位於該基板之上的閘極結構；相鄰於該閘極結構的側壁間隔件；磊晶半導體材料，位在處於該側壁間隔件的橫向外側的該鰭式場效電晶體裝置的該源極/汲極區中；鰭片，在該鰭式場效電晶體裝置的閘極長度方向上橫向延伸於該閘極結構和該側壁間隔件之下，其中該鰭片的端面抵接且接合該磊晶半導體材料；以及隔離材料，位於該鰭片下方、該基板上方以及該磊晶半導體材料橫向之間，其中該隔離材料的頂部表面抵接且接合該鰭片的底部表面，該隔離材料的底部表面抵接且接合該基板，且該隔離材料的側表面抵接且接合該磊晶半導體材料的至少一部份。
  16. 如申請專利範圍第15項所述之裝置，其中，該隔離材料為二氧化矽。
  17. 如申請專利範圍第16項所述之裝置，其中，該基板為矽而該磊晶半導體材料為矽或矽/鍺。
  18. 一種包括源極/汲極區的鰭式場效電晶體裝置，包括：含有半導體材料的基板；位於該基板之上的閘極結構；相鄰於該閘極結構的側壁間隔件；源極/汲極隔離材料層，位在處於該側壁間隔件的橫向外側的該鰭式場效電晶體裝置的該源極/汲極區上方；鰭片，在該鰭式場效電晶體裝置的閘極長度方向上橫向延伸於該閘極結構和該側壁間隔件之下，其中該鰭片的端面抵接且接合該源極/汲極隔離材料層；以及隔離材料，位於該鰭片下方、該基板上方以及該源極/汲極隔離材料層橫向之間，其中該隔離材料的頂部表面抵接且接合該鰭片的底部表面，該隔離材料的底部表面抵接且接合該基板，且該隔離材料的側表面抵接且接合該源極/汲極隔離材料層的至少一部份。
TW104108924A 2014-03-24 2015-03-20 於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置 TWI557903B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/223,545 US9064890B1 (en) 2014-03-24 2014-03-24 Methods of forming isolation material on FinFET semiconductor devices and the resulting devices

Publications (2)

Publication Number Publication Date
TW201603270A true TW201603270A (zh) 2016-01-16
TWI557903B TWI557903B (zh) 2016-11-11

Family

ID=53397225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108924A TWI557903B (zh) 2014-03-24 2015-03-20 於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置

Country Status (3)

Country Link
US (1) US9064890B1 (zh)
CN (1) CN104952733B (zh)
TW (1) TWI557903B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453936B2 (en) 2017-10-30 2019-10-22 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10483369B2 (en) 2017-10-30 2019-11-19 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9245883B1 (en) 2014-09-30 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9735256B2 (en) * 2014-10-17 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US9397200B2 (en) * 2014-10-24 2016-07-19 Globalfoundries Inc. Methods of forming 3D devices with dielectric isolation and a strained channel region
US9741622B2 (en) * 2015-01-29 2017-08-22 Globalfoundries Inc. Methods of forming NMOS and PMOS FinFET devices and the resulting product
CN106505039B (zh) * 2015-09-08 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9536981B1 (en) * 2015-09-29 2017-01-03 International Business Machines Corporation Field effect transistor device spacers
US10573749B2 (en) * 2016-02-25 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
KR102486477B1 (ko) * 2016-05-31 2023-01-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN108091651B (zh) * 2016-11-23 2021-03-30 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN111162043B (zh) * 2018-11-07 2022-12-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11164795B2 (en) * 2020-03-24 2021-11-02 Globalfoundries U.S. Inc. Transistors with source/drain regions having sections of epitaxial semiconductor material
US11502200B2 (en) * 2020-06-19 2022-11-15 Globalfoundries U.S. Inc. Transistor device having sidewall spacers contacting lower surfaces of an epitaxial semiconductor material

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335945B2 (en) * 2003-12-26 2008-02-26 Electronics And Telecommunications Research Institute Multi-gate MOS transistor and method of manufacturing the same
KR100574971B1 (ko) * 2004-02-17 2006-05-02 삼성전자주식회사 멀티-게이트 구조의 반도체 소자 및 그 제조 방법
KR100532353B1 (ko) * 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
US7456471B2 (en) * 2006-09-15 2008-11-25 International Business Machines Corporation Field effect transistor with raised source/drain fin straps
US8022487B2 (en) * 2008-04-29 2011-09-20 Intel Corporation Increasing body dopant uniformity in multi-gate transistor devices
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8043920B2 (en) * 2009-09-17 2011-10-25 International Business Machines Corporation finFETS and methods of making same
US8377759B2 (en) * 2010-08-17 2013-02-19 International Business Machines Corporation Controlled fin-merging for fin type FET devices
KR101964262B1 (ko) * 2011-11-25 2019-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8941187B2 (en) * 2012-01-13 2015-01-27 Globalfoundries Inc. Strain engineering in three-dimensional transistors based on strained isolation material
US20130187236A1 (en) * 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
CN103325833B (zh) * 2012-03-21 2018-08-07 三星电子株式会社 场效应晶体管以及包括其的半导体器件和集成电路器件
US8946033B2 (en) * 2012-07-30 2015-02-03 International Business Machines Corporation Merged fin finFET with (100) sidewall surfaces and method of making same
CN103594513B (zh) * 2012-08-16 2017-09-15 中国科学院微电子研究所 半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453936B2 (en) 2017-10-30 2019-10-22 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10483369B2 (en) 2017-10-30 2019-11-19 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US11349013B2 (en) 2017-10-30 2022-05-31 Globalfoundries U.S. Inc. IC product comprising a novel insulating gate separation structure for transistor devices
US11522068B2 (en) 2017-10-30 2022-12-06 Globalfoundries U.S. Inc. IC product comprising an insulating gate separation structure positioned between end surfaces of adjacent gate structures

Also Published As

Publication number Publication date
TWI557903B (zh) 2016-11-11
CN104952733B (zh) 2018-11-23
CN104952733A (zh) 2015-09-30
US9064890B1 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
TWI557903B (zh) 於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置
TWI708318B (zh) 具有獨立閘極控制之垂直堆疊互補ｆｅｔ裝置
TWI584384B (zh) 形成電晶體之取代閘極結構的方法及其成品設備
TWI559548B (zh) 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置
US9412822B2 (en) Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device
TWI593103B (zh) 於鰭式場效電晶體半導體元件上形成受應力層之方法及其所產生之元件
US9318388B2 (en) Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
TWI608547B (zh) 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置
US9142651B1 (en) Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
US9263580B2 (en) Methods of forming isolated channel regions for a FinFET semiconductor device and the resulting device
US20150279999A1 (en) Finfet devices with different fin heights in the channel and source/drain regions
US9171934B2 (en) Methods of forming semiconductor devices using a layer of material having a plurality of trenches formed therein
US9236258B2 (en) Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
US9299781B2 (en) Semiconductor devices with contact structures and a gate structure positioned in trenches formed in a layer of material
US20180261595A1 (en) Method for forming a protection device having an inner contact spacer and the resulting devices
TWI593019B (zh) 減少重疊遮罩所造成之閘極高度變異之方法
TW202129964A (zh) 先進邏輯操作的電荷捕捉tfet半導體元件製作方法
US9412740B2 (en) Integrated circuit product with a gate height registration structure
US20160013291A1 (en) Methods of forming isolated channel regions for a finfet semiconductor device and the resulting device
TW201937727A (zh) 在升高隔離結構上形成閘極結構之方法