TWI608547B - 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置 - Google Patents

形成三閘極鰭式場效電晶體裝置之方法及其結果裝置 Download PDF

Info

Publication number
TWI608547B
TWI608547B TW104129902A TW104129902A TWI608547B TW I608547 B TWI608547 B TW I608547B TW 104129902 A TW104129902 A TW 104129902A TW 104129902 A TW104129902 A TW 104129902A TW I608547 B TWI608547 B TW I608547B
Authority
TW
Taiwan
Prior art keywords
fin
gate
substrate
gate structure
field effect
Prior art date
Application number
TW104129902A
Other languages
English (en)
Other versions
TW201626463A (zh
Inventor
瑞龍 謝
安德魯 科諾爾
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201626463A publication Critical patent/TW201626463A/zh
Application granted granted Critical
Publication of TWI608547B publication Critical patent/TWI608547B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

形成三閘極鰭式場效電晶體裝置之方法及其結果裝置
一般而言，本發明揭露涉及半導體裝置的製造，並且尤其涉及形成三閘極鯺式場效電晶體裝置的各種新穎的方法及其結果裝置。
在現代的積體電路中，諸如微處理器、儲存裝置及類似裝置，非常大量的電路元件，尤其是電晶體，被提供於有限的晶片面積上。電晶體以各種形狀及形式而產生，例如平面電晶體、鯺式場效電晶體、奈米線裝置等等。該電晶體通常是N型金氧半場效電晶體(NMOS)或P型金氧半場效電晶體(PMOS)類型裝置，其中該"N型"及"P型"指定是依據經使用以產生該裝置的源極/汲極區域的摻雜的類型而定。所謂的互補型金氧半(互補式金屬氧化物半導體，Complementary Metal Oxide Semiconductor)技術或產品意指使用NMOS及PMOS電晶體裝置兩者所製造的積體電路產品。不論該電晶體裝置的實體的配置，每個裝置包括汲極及源極區域以及位在該源極/汲極區域的上方及該源極/汲極區域之間的閘極電極結構。一旦施加適當的控制 電壓於該閘極電極，傳導通道區域形成於該汲極區域及該源極區域之間。
第3A圖為說明先前技術之鰭式場效電晶體半導體裝置100的透視視圖，該鰭式場效電晶體半導體裝置100形成於將做為參考的半導體基板102的上方以便用於解釋，在非常高的水準上，傳統鰭式場效電晶體裝置的某些基本特徵。在這個例子中，該鰭式場效電晶體裝置100包含三個例示鰭狀物104、閘極結構106、側壁間隔物108及閘極覆蓋110。該閘極結構106通常包括一層絕緣材料(未個別顯示)，例如，一層高介電常數k的絕緣材料或二氧化矽，以及擔任作為用於該裝置100的閘極電極的一或多個傳導材料層(例如金屬及/或多晶矽)。該鰭狀物104具有三維的配置：高度104H、寬度104W及軸向長度104L。該軸向長度104L符合電流移動的方向，意即，當該裝置100運作時，該裝置100的該閘極長度(gate length，GL)。由該閘極結構106所覆蓋的該鰭狀物104的部分為該鰭式場效電晶體裝置100的該通道區域。在現有的製程流程中，位在該間隔物108外部的該鰭狀物104的部分，意即在該裝置100的該源極/汲極區域中，通過執行一或多道以上的磊晶成長製程在尺寸上可以增加或者甚至合併於一起(未顯示於第3A圖中的情況)。執行增加該裝置100的該鰭狀物104的該尺寸或合併該鰭狀物104於該源極/汲極區域中的製程以減少源極/汲極區域的電阻值及/或使得建立電性接觸至該源極/汲極區域變得較容易。即使磊晶“合併” 製程並未執行，磊晶成長製程通常將執行在該鰭狀物100上以增加本身的實體尺寸。
第3B圖描繪包括三個例示鰭狀物104的該傳統的鰭式場效電晶體裝置的簡化的平面視圖。採取描繪於第3C圖中穿越該閘極結構106的該裝置100的橫截面視圖。參考第3C圖，該裝置100包含位在該鰭狀物104之間的一層絕緣材料112、位在該閘極覆蓋層110上方的另一層絕緣材料114及傳導耦接至該閘極結構106的閘極接觸結構116。描繪於第3C圖中的該裝置100為三閘極(或三重閘極)鰭式場效電晶體裝置。意即，在操作期間，提供用於電流從該源極區域至該汲極區域流動的路徑或通道的非常淺的傳導區域118(在第3C圖中僅顯示在該中間鰭狀物上)將會建立。該傳導區域118形成於該鰭狀物104的該側端表面104S的內部及該上表面104T的下方。如同在第3B及3C圖中所描繪的，該鰭式場效電晶體裝置100的該整體的閘極長度(gate length，GL)及該鰭式場效電晶體裝置100的該整體的閘極寬度(gate width，GW)所有皆朝向實質上平行於該基板102的水準表面102A的方向。
雖然上文所描述的該傳統的鰭式場效電晶體裝置相較於傳統的平面式裝置具有顯著的優點，需要更進一步改良此類鰭式場效電晶體裝置。例如，傳統的鰭式場效電晶體裝置在半導體基板上仍然消耗顯著數量的高價值平面空間。減少此類裝置之該"覆蓋區(foot-print)"僅通過減少該裝置的各種特徵的特徵尺寸將變得越來越難以達 到，例如，該閘極結構106、該鰭狀物寬度104W等等。第4圖為通過形成複數個傳統的鰭式場效電晶體裝置所製成的先前技術之邏輯裝置的例示範例。尤其，該邏輯裝置由4個鰭狀物P型鰭式場效電晶體裝置75、2個鰭狀物P型鰭式場效電晶體裝置72、6個鰭狀物N型鰭式場效電晶體裝置76及3個鰭狀物N型鰭式場效電晶體裝置77組成。各種閘極結構、閘極接觸及溝槽矽化物源極/汲極接觸結構亦作描繪。通常，此類配置具有相對大的"覆蓋區"並且造成某些浪費的空間。留意在該2個鰭狀物P型鰭式場效電晶體裝置及該3個鰭狀物N型鰭式場效電晶體裝置之間的空間。其所需要的是基礎上的新架構，該架構將減少鰭式場效電晶體裝置的面積並且藉以減少使用此類鰭式場效電晶體裝置的積體電路的面積。
本發明揭露涉及可以解決或減少上文所確認之一或多個問題的形成三閘極鰭式場效電晶體裝置的方法及該生成的裝置。
該下文展現本發明的簡單的概述以提供本發明的某些目的的基本的瞭解。該概述並非本發明的詳盡的概觀。本概述並非意在確認本發明的主要或關鍵元件或描述本發明的範疇。本概述單純的目的在於以簡化的形式呈現某些概念而作為後續討論的更加詳細說明的序言。
一般而言，本發明涉及形成三閘極鰭式場效電晶體裝置的各種新穎的方法及該生成的裝置。在此所 揭露的其中一個例示方法包含(但不限於)形成位在半導體基板的上表面上方及由半導體基板的上表面而垂直間隔開的鰭狀物，該鰭狀物具有上表面、下表面及第一與第二側表面，其中該鰭狀物在該鰭狀物高度方向上的軸線為實質上朝向平行於該基板的上表面，並且其中該鰭狀物的第一側表面接觸第一絕緣材料、形成圍繞該鰭狀物的該上表面、該第二側表面及該下表面的閘極結構及形成傳導性耦接至該閘極結構的閘極接觸結構。
在此所揭露的新穎的三閘極鰭式場效電晶體裝置的其中一個例子包含(但不限於)垂直地位於半導體基板的上表面上方及由半導體基板的上表面而間隔開的鰭狀物，該鰭狀物具有上表面、下表面及第一與第二側表面，其中該鰭狀物在該鰭狀物的高度方向上的軸線是實質上朝向平行於該基板的該上表面，並且其中該鰭狀物的第一側表面接觸第一絕緣材料、位在圍繞該鰭狀物的該上表面、該第二側表面及該下表面的閘極結構及傳導性耦接至該閘極結構的閘極接觸結構。
再者，本發明在此所揭露為各種新穎的積體電路產品。在其中一項實施例中，該積體電路產品包含至少第一及第二三閘極鰭式場效電晶體裝置，其中在每一個該裝置內的該(多個)鰭狀物是垂直地位於半導體基板的上方及由半導體基板而間隔開並且該(多個)鰭狀物具有實質上朝向平行於該基板的上表面的高度方向，其中該(多個)鰭狀物在該第一及第二裝置內的該高度是不同的。在其他 實施例中，鰭狀物在該第一及第二裝置內的數量是不同的。
1‧‧‧裝置
9、11‧‧‧虛線區域
10‧‧‧三閘極鰭式場效電晶體裝置
12‧‧‧塊材層/基板
12A‧‧‧主動層
13‧‧‧虛線
14‧‧‧埋置絕緣層
15、36、112、114‧‧‧絕緣材料
16A、16B、16C、16D‧‧‧半導體材料層
18A、18B、18C‧‧‧鰭狀物
19A‧‧‧第一堆疊
19B‧‧‧第二堆疊
19L‧‧‧側向寬度
2‧‧‧裝置
20‧‧‧間隔物
20A、20B‧‧‧開孔
20L、44L‧‧‧側向寬度
22‧‧‧犠牲閘極結構
22X、42、53‧‧‧虛線區域
24、52‧‧‧閘極覆蓋層
26、28‧‧‧側壁間隔物
30‧‧‧材料堆疊
31A、31B、31C、31D、46‧‧‧凹穴
34‧‧‧凹處
40A、40B、40C、40D、44‧‧‧磊晶半導體材料
47‧‧‧替代閘極凹穴
50‧‧‧替代閘極結構
50L‧‧‧長軸
51‧‧‧遮罩材料
51A‧‧‧凹入的遮罩材料
55‧‧‧圖案化遮罩層
60‧‧‧底部表面
61‧‧‧第二側表面
62‧‧‧上表面
63‧‧‧下表面
64、65‧‧‧接觸結構
67‧‧‧埋置接觸結構
100‧‧‧先前技術之裝置
102‧‧‧基板
102A‧‧‧基板之水準表面
104‧‧‧鰭狀物
104H‧‧‧鰭狀物高度
104L‧‧‧鰭狀物軸向長度
104W‧‧‧鰭狀物寬度
104S‧‧‧鰭狀物側端表面
104T‧‧‧鰭狀物上表面
106‧‧‧閘極結構
108‧‧‧側壁間隔物
110‧‧‧閘極覆蓋
116‧‧‧閘極接觸結構
118‧‧‧傳導區域
本發明揭露通過參考該下文的說明並結合附加的圖式將可以瞭解，其中相同的元件符號定義類似的元件，並且其中：第1A至1X圖描繪形成三閘極鰭式場效電晶體裝置的各種例示新穎的方法及其結果裝置；第2A至2F圖描繪可以使用在此所揭露的該方法及裝置而形成的各種新穎的及例示產品及裝置；第3A至3C圖描繪例示先前技術之鰭式場效電晶體裝置；以及第4圖描繪包括複數個傳統的先前技術之鰭式場效電晶體裝置的例示先前技術之積體電路產品。
雖然在此所揭露的該主要內容容許做各種修正及替代的形式，但該內容的特定的實施例已經通過在該圖式中的例子而顯示並且在此做詳細描述。然而，應該要瞭解的是特定實施例的在此的描述並非意在限定本發明於所揭露的特定的形式，但是相反地，是意在涵括落在由該附加的申請專利範圍所界定的本發明的該精神及範疇內的所有的修正、等效及替代。
本發明的各種例示實施例於下文做描述。為了說明清楚之目的，並非實際實現的所有的特徵將於本說明書中做描述。當然將可以瞭解的是在任何此類實際實 施例的開發中，各種特定實現的決定必須做到以達到該開發者的特定目標，諸如符合系統相關的及商業相關的限制，該特定目標將依照其中一項實現至另一項實現而改變。再者，將可以瞭解的是此類開發的努力可能是複雜的及耗時的，但是儘管如此，對於本領域技術人員在具有本發明揭露的優勢之後將是一項例行性的工作。
本發明主要內容現在將參考該附加的圖式而做描述。各種結構、系統及裝置僅為了解釋的目的而示意地描繪於該圖式中並且以便不使本發明揭露與對於本領域技術人員已知的細節產生混淆。儘管如此，本文包含該附加的圖式及解釋本發明揭露的例示範例。在此所使用的該字詞及片語應該要瞭解及解讀以具有與由本領域技術人員所瞭解的該字詞及片語一致之意義。沒有術語或片語之特殊的定義，意即不同於通過本領域技術人員所瞭解之一般及慣常的意義的定義，是意在由該術語或片語在此的一致性使用所隱含。在某程度上，術語或片語是意在具有特殊的意義，意即，而非由本領域技術人員所瞭解的意義，此類特殊的定義將在該說明書中以定義的方式而明確地提出，該定義的方式對於該術語或片語直接地及明確地提供該特殊的定義。本領域技術人員在完全閱讀本發明申請後將立即感到顯而易見的是，在此所揭露的方法可以應用於製造各種不同的裝置，包含，但不限於，邏輯裝置、記憶體裝置等等，並且該裝置可以不論是N型金氧半場效電晶體(NMOS)或P型金氧半場效電晶體(PMOS)裝置。
由本領域技術人員在完整閱讀本發明申請後將可以瞭解，各種摻雜的區域，例如，源極/汲極區域、環狀佈植區域、井區域及類似區域，並未描繪於該附加的圖式中。當然，在此所揭露的本發明不應考量為限定於在此所描繪及描述的該例示範例。在此揭露的該積體電路裝置10的該各種的元件及結構可以使用各種不同的材料及通過執行各種已知的技術，例如，化學氣相沉積(chemical vapor deposition，CVD)製程、原子層沉積(atomic layer deposition，ALD)製程、熱成長製程、旋轉塗布技術等等，而形成。這些各種材料層的厚度亦可以視該特定的應用而改變。參考該附加的圖式，在此所揭露的該方法及裝置的各種例示實施例現在將以更詳細方式做說明。
第1圖含有可以使用在製造的早期階段處在此所揭露的該方法所形成的複數個例示三閘極鰭式場效電晶體裝置10("裝置1"及"裝置2")的橫截面圖式及簡化的平面視圖。該術語裝置1及裝置2的使用為單純地用於解釋的目的。由本領域技術人員在讀取本申請後將會瞭解，"裝置1"及"裝置2"可以實際上是具有較長的通道寬度的單一裝置。該三閘極鰭式場效電晶體裝置10將形成在描繪於該簡化的平面視圖中的虛線區域9內。絕緣區域或材料將形成在該虛線13之間以隔離該兩個裝置。閘極結構，由該虛線區域11所表示，將形成穿越該三閘極鰭式場效電晶體裝置10兩者。該"X-X"視圖為採取在裝置1的閘極長度方向上穿過裝置1的橫截面視圖，意即，當該裝置操作時 在裝置1的該電流傳輸方向上。橫截面"Y-Y"視圖(見第1C圖)為採取穿過其中該絕緣材料將形成在平行於該X-X方向上的該區域的橫截面。其中將會採取顯示於該圖式中的額外的橫截面視圖。
第1A圖描繪在製造的早期階段的該三閘極鰭式場效電晶體裝置10，其中數個製程操作已經執行。通常，該三閘極鰭式場效電晶體裝置10將形成於半導體基板內及半導體基板上方。該基板可以具有不同的配置，諸如包含塊材半導體層、埋置絕緣層及主動層的絕緣層上矽(silicon-on-insulator，SOI)或絕緣層上矽鍺(silicon-germanium-on-insulator，SGOI)。另外，該基板可以具有塊材配置，該基板可以是由矽所製成或者該基板可以是由非矽的其他材料所製成。因此，該術語"基板"或"半導體基板"應該瞭解為涵括所有半導體材料及此類材料的所有形式。於在此所描繪的例子中，該基板是描繪成為具有塊材層12、埋置絕緣層14及包括矽鍺，具有大約25%或更多的成份的主動層12A的絕緣層上矽鍺基板。該主動層12A的厚度可以視該特定的應用而改變。
持續參考第1A圖，該三閘極鰭式場效電晶體裝置10為描繪在複數個交替的半導體材料層16A-16C(通常稱為該圖式標號16)及18A-C(通常稱為該圖式標號18)為依序地沉積在該主動層12A上方之後。通常，該交替的半導體材料層16及18應該由可以選擇性地相對彼此蝕刻的半導體材料所組成。例如，在其中一項例示實 施例中，該材炓層16可以包括矽鍺並且該材料層18可以是包括包括矽。所形成的材料層16及18的數量可以視用於該三閘極鰭式場效電晶體裝置10之鰭狀物的數量而定。該材料層14、16及18的厚度可以視該特定的應用而定。在其中一項例示實施例中，該層絕緣材料14可以具有大約10-1000奈米的厚度、該主動層12A可以具有大約5-30奈米的厚度、該層矽鍺16可以具有大約5-30奈米的厚度及該層矽18可以具有大約5-15奈米的厚度。當然，所有該材料層16不需要具有相同的厚度，並且所有該材料層18不需要具有相同的厚度，雖然在某些應用中總是相同的。該材料層16及18可以通過執行化學氣相沉積或磊晶沉積製程而形成。通常，該材料層18的數量符合用於每個該裝置10的堆疊的鰭狀物的數量。在某些應用中，可能需要形成具有不同數量的鰭狀物的鰭式場效電晶體裝置，例如，在該基板的其中一個區域為3鰭狀物裝置並且在另一個區域為4鰭狀物裝置。由本領域技術人員在完整閱讀本申請之後將會瞭解，鰭狀物在不同的區域中的不同的數量的形成可以通過對應於在該基板的所有區域上方的任何一個區域中的鰭狀物的該最大數量的材料層數量的形成，並且因此使用遮罩及蝕刻技術、移除在其中較少數量的鰭狀物欲形成之區域中的該另外的區域而達成。
第1B圖描繪在其中一道或一道以上的蝕刻製程通過圖案化遮罩層(未顯示)而執行以圖案化該材料層16、18及該主動層12A以便藉以定義交替的半導體材料的 堆疊19之後的該三閘極鰭式場效電晶體10。該製程操作曝露出該埋置絕緣層14。於在此所描繪的該例子中，複數個非等向性蝕刻製程經由執行以定義該堆疊的材料19。該堆疊的材料19的實體的尺寸可以視該特定的應用及/或各種不同的考量及因素而改變。例如，該堆疊的材料19的實體的尺寸可以視該裝置10的該絕緣材料的該所需的寬度及鰭狀物的該所需的數量等等而定。如同下文更加完整的描述，該材料層18的部分將變成位在該裝置的該閘極結構下方的堆疊式鰭狀物配置。
第1C圖描繪在數個製程操作執行之後的該三閘極鰭式場效電晶體裝置10。首先，覆蓋沉積另一層絕緣材料15，例如，二氧化矽，在該堆疊的材料19的上方。接著，執行化學機械研磨製程在該層絕緣材料19之上以平坦化具有該堆疊的材料19的該上表面的本身的上表面。接著，該堆疊的材料19經圖案化以定義具有空間20在第一及第二堆疊19A、19B之間的交替的半導體材料的第一及第二堆疊19A、19B。該堆疊的材料19是藉由透過例如圖案化光阻層的圖案化遮罩層(未顯示)執行一道或一道以上的蝕刻製程而形成圖案。該圖案化堆疊19A、19B的該側向寬度19L(第1D圖)以及用於該絕緣材料的該空間20的該側向寬度20L(第1D圖)可以視該特定的應用而改變。第1C圖亦描繪在該圖案化遮罩層移除之後的該三閘極鰭式場效電晶體裝置10。第1D圖為採取其中顯示在第1C圖的平面圖式中的橫截面視圖，意即，在其中用於該三閘極鰭 式場效電晶體裝置10的該閘極結構將形成(在正向於在該裝置10中的電流傳輸方向上的方向)的區域中。
在此所揭露的本發明將揭露於通過執行替代閘極製程形成用於該三閘極鰭式場效電晶體裝置10的上下文中。因此，第1E圖描繪在用於犠牲閘極結構22的材料形成於該三閘極鰭式場效電晶體裝置10兩者的上方之後的該裝置10。該犠牲閘極結構22是意在以自然方式呈現可以使用於利用所謂的閘極最後(替代閘極)製造技術而製造積體電路產品的任何類型的犧牲閘極結構。通常，該犧牲閘極結構22包括犧牲閘極絕緣層(未個別地顯示)，諸如二氧化矽，以及犧牲閘極電極(未個別地顯示)，諸如多晶矽或非結晶矽。而且在此所描繪為例示閘極覆蓋層24(例如，氮化矽)。第1E圖描繪在形成/沉積用於該犧牲閘極結構22及該閘極覆蓋層24的該材料層在該圖案化的材料堆疊19A、19B的上方及在該開孔或空間20中之後的該裝置10。
第1F及1G圖描繪在數個製程操作執行之後的該三閘極鰭式場效電晶體裝置10。第1G圖為採取其中顯示於第1F圖中的該平面圖式中的橫截面視圖。首先，該犧牲閘極結構22及該閘極覆蓋層24的該材料是藉由透過圖案化的蝕刻遮罩(未顯示)，諸如光阻的圖案化層，而執行一道或一道以上的蝕刻製程而圖案化，以定義該犧牲閘極結構22及位在該犧牲閘極結構22上方的該閘極覆蓋層。見第1F圖(Y-Y視圖)及第1G圖。接著，該圖案化的 遮罩層將移除。接著，形成側壁間隔物26鄰接該圖案化犧牲閘極結構22並且形成側壁間隔物28鄰接該材料堆疊19A、19B的該曝露的部分及在由該開孔20所曝露的該絕緣材料15的該側壁上。該間隔物26、28是通過沉積一層間隔物材料並且之後執行非等向性蝕刻製程而形成。這些製程操作有效地分隔該開孔20成為兩個個別的開孔20A、20B。
該下一個製程操作將參考第1H及1I圖而做描述。第1I圖為採取其中顯示於意即穿過該裝置的該源極/汲極區域的第1H圖的該平面圖式中的橫截面視圖。如同在這些圖式中所描繪的，通過該閘極覆蓋層24及該側壁間隔物26未覆蓋該整體的閘極結構的交替的半導體材料的該第一及第二堆疊19A、19B的部分，通過使用該整體的閘極結構作為蝕刻遮罩而執行一道或一道以上的蝕刻製程而移除。該步驟造成用於該裝置10的位在該犧牲閘極結構下方的交替的半導體材料的另一個堆疊30的形成及在其中源極/汲極區域最終將形成的區域的複數個凹穴31A-31D(通常參考標號31)的形成。該凹穴31A-B是用於裝置1，而該凹穴31C-D是用於裝置2。
第1J圖描繪在主要凹處蝕刻製程執行於該堆疊材料30上以選擇性移除該半導體材料16的少量側向，例如在每一邊5-15奈米，及相對於該半導體材料18的該主動層12A之後的該三閘極鰭式場效電晶體10。該製程造成在該堆疊的材料30中的小的凹處或區塊34的形成。
第1K圖描繪在該堆疊的材料30內的該凹處34為填覆絕緣材料36，例如氮化矽，之後的該三閘極鰭式場效電晶體裝置10。該絕緣材料36可以通過執行非常短暫的沉積製程以便填滿該凹處34，並且接著執行短暫的非等向性或等向性蝕刻製程以便留下該材料36僅位於該凹處34之內而形成。
該下一個製程操作將參考第1L及1M圖而做描述。第1M圖為採取其中顯示在第1L圖之該平面圖式中之橫截面視圖。如同在這些圖式中所描繪的，一道或一道以上之磊晶沉積製程經由執行以形成磊晶半導體材料區域40A-D(通常參考標號40)分別於該凹穴31A-D中。在該磊晶沉積製程期間，該半導體材料18的該曝露的側壁18Y作為"樣板(template)"材料而用於該磊晶半導體材料40的形成。該磊晶半導體材料40在該磊晶形成製程期間可以在原位摻雜具有該適當的摻雜物或該該磊晶半導體材料40可以在之後經由離子佈植而摻雜。該磊晶半導體材料40可以由任何所需的半導體材料或複數個材料所組成。如同描繪於第1L圖中的該平面圖式中的該虛線區域42中，在該磊晶半導體材料40的形成期間，磊晶材料的成長是完全由鄰接該開孔20A、20B所形成的該側壁間隔物28、鄰接該閘極結構所形成的該側壁間隔物26及該絕緣材料15所容納，藉以避免磊晶半導體材料40在不需要的位置處的形成。
該下一個製程操作將參考第1N圖而做描 述。如同在該圖式中所顯示，形成另一層絕緣層材料44，諸如二氧化矽，以便填滿該間隙20A、20B。之後，一道或一道以上的化學機械研磨(chemical mechanical polishing，CMP)製程經由執行以平坦化具有該犧牲閘極結構22的上表面的該絕緣材料44的上表面以便移除該閘極覆蓋層24及曝露該犧牲閘極結構22而用於移除。
第1O圖描繪在執行一道或一道以上的蝕刻製程以移除該犧牲閘極結構22之後的該裝置10，該製程造成凹穴的形成。該凹穴46為通過該間隔物26所側向定義。該製程操作曝露該材料堆疊30，並且尤其是該材料層16C。
第1P圖描繪在執行一道或一道以上的蝕刻製程通過在該堆疊的材料30上的該凹穴46以選擇性地移除該半導體材料16的剩餘部分及相對於該半導體材料18及該絕緣材料36之後的該三閘極鰭式場效電晶體裝置10。該製程造成替代閘極凹穴47的形成。該替代閘極凹穴47是通過該間隔物26及該絕緣材料36所側向地定義。用於該裝置10的最終的替代閘極結構將形成於該替代閘極凹穴47內。
該下一個製程操作將參考第1Q及1R圖而做描述。第1R圖包含採取其中顯示於第1Q圖的平面圖式中的橫截面視圖(Z-Z及A-A)。如同在這些圖式中所顯示，該下一個主要的操作包含在替代閘極凹穴47內的替代閘極結構50及閘極覆蓋層52(例如氮化矽)的形成。在此所 描繪的該替代閘極結構50是意在以可以使用於製造積體電路產品的任何類型的替代閘極結構的自然的方式而表示。通常，預先清潔製程將執行於嘗試中以在形成將會成為部分該替代閘極結構50的各種材料層之前將所有外來材料從該替代閘極凹穴47之內移除。之後，該最終閘極結構50可以通過依序沉積該閘極結構的材料進入該替代閘極凹穴47及在該絕緣材料層14的上方並且接著執行化學機械研磨製程以移除在該絕緣材料層44上方的過多的材料而形成。之後，一道或一道以上的凹處蝕刻製程可以執行以凹入用於該最終閘極結構50的該閘極材料。該閘極材料的此類凹入的程度可以視該特定應用而改變。接著，該閘極覆蓋層52形成於該凹處閘極材料上方的該替代閘極凹穴47內。該閘極覆蓋層52可以包括各種材料，例如，氮化矽，並且該閘極覆蓋層52可以通過以該閘極覆蓋材料填滿該替代閘極凹穴47的該剩餘部分並且之後執行化學機械研磨製程以移除過多的材料而形成。該裝置的該整體的閘極長度方向(GL)及該整體的閘極寬度方向(GW)為顯示於這些圖式中。在此所描繪的例子中，每一個該三閘極鰭式場效電晶體裝置10包括由該半導體材料層18所製成的三個例示鰭狀物。當然，也可以具有任何所需數量的鰭狀物，意即，一個或一個以上。如同顯示於第1R圖的Z-Z視圖，該三閘極鰭式場效電晶體裝置10的該整體的閘極寬度(GW)正向於該基板12的水準表面12S。該裝置10的該閘極長度方向(GL)為描繪於該平面圖式及第1Q圖的 X-X視圖中。該裝置的閘極長度方向延伸進入在第1R圖的Z-Z視圖中的圖式頁面內及經由在第1R圖的Z-Z視圖中的圖式頁面出來。亦應該要注意的是雖然該閘極結構50是描繪為終止於該虛線區域22X內，在實施上，該閘極結構50將側向延伸於該絕緣材料15的上方持續足夠的距離使得閘極接觸結構(未顯示)可以形成在位在該絕緣材料15上方的該閘極結構50的部分的上方。此外，雖然未描繪於該圖式中，在該流程圖的這個步驟處，若有需要，該閘極結構50可以通過執行傳統的遮罩及蝕刻製程在虛線區域53(見第1Q圖平面視圖)所顯示的區域內而切除。之後該覆蓋層52的形成將有效地密封該閘極結構的切除端。在這個方式中，每一個具有預設的閘極結構的個別的鰭式場效電晶體裝置可以形成。
第1S圖為採取其中顯示於第1Q圖中的橫截面平面式圖，Y-Y視圖，意即，在通過該最終閘極結構50所切下的水準高度。該裝置10的該整體的閘極長度方向(GL)是描繪於第1S圖中。該裝置10的該整體的閘極寬度方向(GW)延伸進入在第1S圖中的該圖式頁面內及由第1S圖中的該圖式頁面出來。如同在第1S圖中所顯示，該磊晶半導體材料40A及40B為用於該第一裝置(D1)的該源極/汲極區域，同時該磊晶半導體材料40C及40D為用於該第二裝置(D2)的該源極/汲極區域。於該開孔20A、20B中的該絕緣材料44電性上隔離該兩個裝置的該源極/汲極區域。在此所揭露的本發明已經揭露於形成兩個例示三閘極 鰭式場效電晶體裝置10的上下文中。然而，本領域技術人員在完整閱讀本發明申請後將會瞭解，任何此類裝置的數量可以使用在此所揭露的方法而形成。
該上一個圖式描繪其中該裝置10兩者在該閘極結構下具有相同數量的鰭狀物的實施例，意即，三個鰭狀物18A-18C，如同在第1R圖的Z-Z視圖中所顯示。然而，在此所揭露的該方法提供極大的彈性以便使得裝置設計者形成每一個具有不同的所需數量的鰭狀物於該閘極結構下方的不同的三閘極鰭式場效電晶體裝置10。用於如此製造的其中一個例示技術將參考第1T-1X圖而做描述。
第1T圖描繪在顯示於第1P圖中之後在製程中的這個步驟處的該裝置10，意即，在該半導體材料16及該主動層12A為選擇性地移除以定義該上文描述的替代閘極凹穴47之後。在該替代閘極凹穴形成之後，遮罩材料51，例如OPL，形成於該替代閘極凹穴47之內及上方。第1U圖為採取其中顯示於第1T圖中的橫截面視圖，意即，穿過該閘極結構。
該下一個製程操作將參考第1V及1W圖而做描述。第1W圖為採取其中顯示於第1V圖之該平面圖式中的橫截面視圖。需注意的是該"Y-Y"橫截面之位置已經移除使得具有採取僅穿越裝置2之的橫截面"Y1-Y1"。如同在這些圖式中所描繪的，形成例如圖案化光阻遮罩的圖案化遮罩層55以便覆蓋裝置1同時曝露裝置2。之後，定時的凹入蝕刻製程經由執行以從裝置2上方及從在該裝置2區 域內的該閘極凹穴47的該曝露的部分內移除某些該曝露的遮罩材料51(見第1V圖之Y1-Y1視圖及第1W圖)。該製程造成位在用於裝置2的該替代閘極凹穴47內的凹入的遮罩材料51A。如同所描繪的，在該替代閘極凹穴47內的該遮罩材料51的該凹入造成用於裝置2的該鰭狀物18B及18C的該曝露，同時用於裝置2的鰭狀物18A仍然由該凹入的遮罩材料51A所覆蓋。如同所顯示，所有的該鰭狀物18A-C仍然受覆蓋於裝置1的該閘極凹穴47內。
第1X圖為採取穿越該閘極結構50的該裝置10的橫截面視圖。在這個例子中，第1X圖描繪在數個製程操作執行之後的該三閘極鰭式場效電晶體裝置10。首先，通過該凹入的遮罩材料51執行蝕刻製程以從裝置2上方的該替代閘極凹穴47內移除該曝露的鰭狀物18B及18C。之後，該圖案化的遮罩層55經移除並且接著所有剩餘的遮罩材料51由該整個閘極凹穴47所移除。接著，該上文描述的最終閘極結構50及閘極覆蓋層52形成於該閘極凹穴內。留意的是，在這個例子中，該閘極結構50描繪成為於該絕緣材料15上方延伸充分的側向距離以便允許閘極接觸結構(未顯示)至該閘極結構50的形成。如同所描繪的，使用這種新穎的製造流程，裝置1為形成具有三個鰭狀物，同時裝置2為形成具有一個鰭狀物。當然，該製程可以延伸以允許用於每一個該裝置10的任何所需的數量的鰭狀物之形成。
如同通過本領域技術人員在完整讀取本發 明申請之後將會瞭解，在此所揭露的該三閘極鰭式場效電晶體裝置就本身的結構及其中該裝置可以製造的方法而言是非常不同於傳統的鰭式場效電晶體裝置100(如同在本申請的該背景章節中所描述的)。例如，在此所描述的該鰭式場效電體晶裝置包括垂直定位在該基板的上方及由該基板間隔配置的一個或一個以上的水準朝向的鰭狀物。參考第1R圖，Z-Z視圖，在該閘極結構50下方的該鰭狀物18具有高度FH及寬度FW。在此所揭露的該裝置中，該鰭狀物18的該長軸64在該鰭狀物18的該高度方向上為實質上水準及平行於該基板12的水準表面12S。相反地，該鰭狀物104的該高度方向104H至少在第3A圖中所揭露之用於該先前技藝裝置100的該閘極結構106下方為實質上正向於該基板102的水準表面。此外，在此所揭露之該裝置中，在該閘極結構50下方的該鰭狀物18的該寬度方向FW為實質上正向於該基板12的該水準表面12S。相反地，在第3A圖中所揭露的用於該先前技藝裝置100的該鰭狀物104的該寬度方向104W為實質上水準及平行於該基板102的水準表面。在此所揭露的該裝置中，每一個該鰭狀物18為由該基板12垂直地間隔配置的水準朝向的結構。每一個該鰭狀物18具有第一側表面或底部表面60、第二側表面61、上表面62及下表面63。該鰭狀物18的該第一側表面60接觸該絕緣材料15而該閘極結構50位在圍繞該鰭狀物18的該其他表面61、62及63。如同所描繪的，該閘極結構50(意即，該閘極絕緣層(未個別地顯示))同樣也接觸該 絕緣材料15。最後，該閘極結構50的該長軸50L(第1Q圖，X-X視圖)是實質上朝向正向於該基板12的該水準表面12S。相反地，在第3A圖中所揭露的用於該先前技藝裝置100的該閘極結構106的該長軸為實質上水準及平行於該基板102的水準的表面。
第2A-2F圖描繪可以使用在此所揭露的方法而形成的數個例示產品。
第2A圖描繪包括在該閘極結構50下方的水準朝向的鰭狀物的單一堆疊之單一三閘極鰭式場效電晶體裝置(由於該鰭狀物位在該閘極結構下方而未顯示)。再者所描繪的為例示閘極接觸60及以溝槽矽化物區域的形成的複數個例示源極/汲極接觸結構62。在其中顯示於第2A圖中的該裝置是在上文描述的裝置1內的例子中，該源極/汲極接觸結構62將形成接觸於該下面的源極/汲極區域40A-40B。當然，其中該接觸結構62及該閘極接觸60所形成的各種絕緣材料未描繪於第2A圖中。
第2B圖描繪包括由該絕緣材料44所隔離的多重堆疊的水準朝向的鰭狀物(由於該鰭狀物位在該閘極結構下方而未顯示)的單一三閘極鰭式場效電晶體裝置的另一個實施例。在這個例子中，單一閘極結構為傳導耦接至在該絕緣材料44的相對側上的該堆疊的鰭狀物兩者。並且所描繪的為以溝槽矽化物區域的形式的複數個例示源極/汲極接觸結構63。
第2C圖描繪可以使用在此所揭露的該方法 及裝置的例示性反相器積體電路。在這個例子中。埋置接觸結構67是形成於絕緣材料層中。該埋置接觸結構67為電性耦接至該裝置1的源極/汲極區域(S/D D1)及該裝置2的源極/汲極區域(S/D D2)。接觸結構64(CA)為傳導耦接至該埋置接觸結構67。另一個接觸結構65(CA)為傳導耦接至裝置1的另一個源極/汲極區域(S/D D1)及耦接至汲極電壓(Vdd)。又另一個接觸結構66(CA)為傳導耦接至裝置2的另一個源極/汲極區域(S/D D2)及耦接至接地。如同所描繪的，該絕緣區域的側向寬度44L可以設定成任何所需的值以匹配任何所需的接觸配置。
第2D圖描繪其中意在用於不同的應用，例如，邏輯及靜態隨機存取記憶體，之三閘極鰭式場效電晶體裝置10可以形成的例子，使得該高尺寸H1及H2對於使用於該不同的應用的裝置是不同的。尤其，對於在第2D圖中的該左側上的該兩個裝置，在該閘極結構50下方的該鰭狀物(用於該邏輯應用)具有高度H1大於對於用在靜態隨機存取記憶體應用所形成的在第2D圖中的該右側上的該兩個裝置之該鰭狀物H2的高度。該高度不同可以設定材料19經圖案化(第1D圖)的該堆疊的時間處。意即，該開孔20的該側向尺寸20L愈大，該生成的鰭狀物的該高度將愈小。
第2D圖描繪其中在該兩個例子(邏輯及靜態隨機存取記憶體)的每一個中於該閘極結構下方的水準朝向的鰭狀物的堆疊皆具有相同的高度的情況，意即，對 於該靜態隨機存取記憶體應用的用於兩者裝置的所有的鰭狀物皆具有相同的高度H2。然而，在此所揭露的方法亦可以經由使用以形成該裝置使得該裝置每一個具有不同高度的鰭狀物的堆疊。如同在第2E圖中所描繪的，用於裝置1的該閘極結構50下方的該鰭狀物具有高度H1大於用於裝置2的該閘極結構下方的該鰭狀物的該高度H2。當圖案化該材料堆疊19(見第1D圖)時該方法亦可以完成。意即，並不是執行該堆疊的材料19的該圖案化使得該生成的堆疊19A、19B具有相同的側向寬度19L，該方法造成具有該兩個裝置10具有具相同高度的鰭狀物，可以執行該圖案化操作使得該第一圖案化堆疊19A的該圖案化側向寬度19L(例如等於H1)為大於(例如，等於H1)該第二圖案化堆疊19B的該圖案化側向寬度19L(例如，等於H2)。
第2F圖為在此所揭露的由形成複數個該新穎的鰭式場效電晶體裝置10所達成的第4圖的該先前技藝邏輯裝置之描繪。尤其，該邏輯裝置包括4鰭狀物P型鰭式場效電晶體裝置75、2鰭狀物P型鰭式場效電晶體裝置72、4鰭狀物N型鰭式場效電晶體74裝置及2鰭狀物N型鰭式場效電晶體裝置73。各種閘極結構、閘極接觸及溝槽矽化物源極/汲極接觸71結構亦做描繪。因為在該閘極結構50下方的該堆疊的、水準朝向的鰭狀物結構的形成，在此所揭露的該鰭式場效電晶體相比於使用傳統的先前技藝鰭式場效電晶體半導體裝置所形成的該先前技術之積體電路具有非常小的面積，如同在第4圖中所顯示。因此，封 裝密度可以增加，以造成包含此類裝置之該整體的積體電路產品之實體的尺寸中的縮減。由於其中該裝置在此所形成的方式，該裝置之覆蓋區可以做調整而不論在每個裝置中的鰭狀物18的數量。例如，在其中一項實施例中，當由上文可以看出，對於在此所揭露的該裝置的該鯺狀物的"高度"對於形成於該基板12的不同的區域中的不同的裝置可以經選擇為FH1及H2。在其中一項特殊的例子中，FH1及FH2可以經選擇使得FH2對於FH1(FH2：FH1)的該比例等於3：2。這種彈性提供相對於類似在本發明申請中所描述的裝置的該傳統的先前技術之鰭式場效電晶體裝置具顯著的優勢。由於在此所揭露的該裝置的架構，以及尤其該鰭狀物的"高度"方向的朝向為實質上平行於該基板12的該上表面，在此所揭露的該鰭狀物的高度可以設定在任何需要的數值。例如，使用在此所揭露的該結構及方法所製造的可以形成具有相對較長的"高度"尺寸(或"較高的"鰭狀物)的鰭狀物的4鰭狀物裝置相比於具有相對短的鰭狀物(其中該"高度"方向為實質上正交於該基板)的傳統的6鰭狀物裝置，其中在此所揭露的該4鰭狀物裝置為實質上等同於先前技藝6鰭狀物裝置(用於3：2的FH2：FH1比例)。重要的是，使用在此所揭露的方法，該鰭狀物的該“高度”可以調整在N型場效電晶體及P型場效電晶體之間而不需要任何額外的遮罩的使用。遮罩僅形成當具有不同數量的鰭狀物的裝置時而有需要。最後，由於形成在先前技術之鰭式場效電晶體裝置上的該鰭狀物是通過蝕刻溝槽進入基 板內部而形成，該生成的鰭狀物具有楔形的橫截面輪廓，該方法產生包含在移除一個或一些鰭狀物以產生用於絕緣結構空間的困難度的數個問題。於在此所揭露的該裝置中，該鰭狀物為在形成之後不需要移除的實質上平面的材料層以允許用於絕緣區域的形成的空間。
此外，如同上文所應留意的，鰭狀物的數量，尤其是鰭狀物的堆疊，可以通過使用傳統的遮罩及磊晶形成製程而在基板的各處表面而改變。例如，若裝置A、B及C是分別地具有1、3及6鰭狀物，形成6鰭狀物的材料可以在該整個基板12的各處而形成。之後，其中裝置A及B將會形成以硬式遮罩層，例如，氮化矽，所遮罩之區域，並且用於該鰭狀物4-6的材料可以在其中裝置A及B將會形成的區域中而選擇性地移除。接著，另一個硬式遮罩層可以形成以便覆蓋其中裝置B及C將會形成的區域同時曝露其中該裝置A將會形成的區域。之後，用於鰭狀物2-3的材料可以由其中裝置A將會形成的該區域而移除。類似的遮罩及選擇的磊晶形成製程可以執行以製造用於N型場效電晶體及P型場效電晶體裝置的不同的材料的鰭狀物18。因此，在此所揭露的該方法提供裝置設計者在設計鰭式場效電晶體裝置具有高度的彈性，該裝置可以經由特殊修改以符合待設計的該特殊的積體電路產品的需求。
上文所揭露的該特殊的實施例僅為例示性質，如同本發明對於本領域技術人員在具有於此所教示的優點後，顯而易見地，可以以不同但等效的方式做修正及 實施。例如，上文所提出的該製程步驟可以以不同的順序而執行。再者，本文並非意在限定在此所顯示的架構或設計的細節，除非是在該下文的申請專利範圍中的描述。因此，顯然地，上文所揭露的該特定的實施例可以做改變或修正並且所有此類的變動為考量於本發明之該範疇及精神內。應留意的是該術語之使用，諸如"第一"、"第二"、"第三"或"第四"以描述在本說明書中及在該附加的申請專利範圍中的各種的製程或結構是使用作為針對此類步驟/結構的簡略的參考並且非必要地意指此類的步驟/結構是以固定的順序而執行/形成。當然，視該確切的申請專利範圍用語而定，此類製程的固定的順序可能是或可能不是需要的。因此，在此所請求的保護為如同在下文的該申請權利要求範圍中所提出。
12‧‧‧塊材層/基板
14‧‧‧埋置絕緣層
15‧‧‧絕緣材料
18A‧‧‧鰭狀物
26‧‧‧側壁間隔物
44‧‧‧磊晶半導體材料
50‧‧‧替代閘極結構
52‧‧‧閘極覆蓋層

Claims (31)

  1. 一種形成三閘極鰭式場效電晶體裝置的方法，包括：形成位在半導體基板的上表面上方及從該半導體基板的上表面垂直間隔開的鰭狀物，該鰭狀物具有上表面、相對於該上表面的下表面、第一側表面與相對於該第一側表面的第二側表面，其中該鰭狀物的軸線於該鰭狀物的高度方向上是朝向實質上平行於該基板的該上表面，並且其中該鰭狀物的該第一側表面接觸第一絕緣材料；形成圍繞該鰭狀物的該上表面、該第二側表面及該下表面的閘極結構；以及形成傳導耦接至該閘極結構的閘極接觸結構。
  2. 如申請專利範圍第1項所述的方法，其中，該閘極結構接觸該第一絕緣材料。
  3. 如申請專利範圍第1項所述的方法，其中，形成位在該半導體基板的該上表面上方及從該半導體基板的該上表面垂直間隔開的該鰭狀物包括：執行多個磊晶沉積製程以形成在第二絕緣材料上方的第一與第二半導體材料的交替層所組成的半導體材料的堆疊；圖案化半導體材料的該堆疊；形成犧牲的閘極結構於半導體材料的圖案化的該堆疊的上方；形成鄰接該犧牲的閘極結構的側壁間隔物； 移除該犧牲的閘極結構以便定義凹穴，該凹穴曝露在該凹穴內的半導體材料的該圖案化的該堆疊；以及透過該凹穴執行選擇性蝕刻製程以選擇性移除相對於該第二半導體材料的該第一半導體材料以便藉以定義由該第二半導體材料及替代閘極凹穴組成的該鰭狀物。
  4. 如申請專利範圍第3項所述的方法，其中，形成該閘極結構包括沉積閘極絕緣層及至少一層金屬於該替代閘極凹穴內。
  5. 如申請專利範圍第1項所述的方法，更包括執行至少一道磊晶沉積製程以形成由磊晶半導體材料組成的源極/汲極區域，其中該鰭狀物作為用於該磊晶半導體材料的形成的樣板材料。
  6. 如申請專利範圍第1項所述的方法，其中，該閘極結構的長軸為朝向實質上正交於該基板的該上表面。
  7. 如申請專利範圍第1項所述的方法，其中，該裝置的整體的閘極寬度方向為朝向實質上正交於該基板的該上表面並且該裝置的整體的閘極長度方向為實質上平行於該基板的該上表面。
  8. 如申請專利範圍第1項所述的方法，其中，該鰭狀物的寬度是由在該鰭狀物的該上表面及該下表面之間的距離所定義並且鰭狀物寬度方向為實質上正交於該基板的該上表面。
  9. 一種形成三閘極鰭式場效電晶體裝置的方法，包括： 執行複數個磊晶沉積製程以形成第一絕緣材料上方的第一與第二半導體材料的交替層所組成的半導體材料的堆疊；圖案化半導體材料的該堆疊；形成犧牲閘極結構於半導體材料的該圖案化堆疊的上方；形成鄰接該犧牲閘極結構的側壁間隔物；移除該犧牲閘極結構以便定義凹穴，該凹穴曝露在該凹穴內的半導體材料的該圖案化堆疊；透過該凹穴執行選擇性蝕刻製程以選擇性移除相對於該第二半導體材料的該第一半導體材料以便藉以定義從半導體基板的上表面垂直地間隔開的該第二半導體材料及替代閘極凹穴組成的鰭狀物，該鰭狀物具有上表面、相對於該上表面的下表面及第一側表面與相對於該第一側表面的第二側表面，其中該鰭狀物的軸線於該鰭狀物的高度方向上是朝向實質上平行於該基板的該上表面，並且其中該鰭狀物的該第一側表面接觸第二絕緣材料；形成閘極結構於圍繞該鰭狀物的該上表面、該第二側表面及該下表面的該替代閘極凹穴內；以及形成傳導連接至該閘極結構的閘極接觸結構。
  10. 如申請專利範圍第9項所述的方法，其中，該閘極結構接觸該第二絕緣材料。
  11. 如申請專利範圍第9項所述的方法，其中，形成該閘極 結構包括沉積閘極絕緣層及至少一層金屬於該替代閘極凹穴內。
  12. 如申請專利範圍第9項所述的方法，更包括執行至少一道磊晶沉積製程以形成由磊晶半導體材料組成的源極/汲極區域，其中該鰭狀物當作為用於該磊晶半導體材料的形成的樣板材料。
  13. 如申請專利範圍第9項所述的方法，其中，該閘極結構的長軸為朝向實質上正交於該基板的該上表面。
  14. 如申請專利範圍第9項所述的方法，其中，該裝置的整體的閘極寬度方向為朝向實質上正交於該基板的該上表面並且該裝置的整體的閘極長度方向為實質上平行於該基板的該上表面。
  15. 如申請專利範圍第9項所述的方法，其中，該鰭狀物的寬度是由在該鰭狀物的該上表面及該下表面之間的距離所定義並且鰭狀物寬度方向為實質上正交於該基板的該上表面。
  16. 一種三閘極鰭式場效電晶體裝置，包括：位在半導體基板的垂直上方及從該半導體基板的上表面間隔開的鰭狀物，該鰭狀物具有上表面、相對於該上表面的下表面及第一側表面與相對於該第一側表面的第二側表面，其中該鰭狀物的軸線於該鰭狀物的高度方向上是朝向實質上平行於該基板的該上表面，並且其中該鰭狀物的該第一側表面接觸第一絕緣材料；位在圍繞該鰭狀物的該上表面、該第二側表面及該 下表面的閘極結構；以及傳導耦接至該閘極結構的閘極接觸結構。
  17. 如申請專利範圍第16項所述的裝置，其中，該閘極結構接觸該第一絕緣材料。
  18. 如申請專利範圍第16項所述的裝置，其中，該閘極結構包括高介電閘極絕緣層及至少一層金屬。
  19. 如申請專利範圍第16項所述的裝置，更包括與該鰭狀物形成接觸的磊晶半導體材料組成的源極/汲極區域。
  20. 如申請專利範圍第16項所述的裝置，其中，該閘極結構的長軸為朝向實質上正交於該基板的該上表面。
  21. 如申請專利範圍第16項所述的裝置，其中，該裝置的整體的閘極寬度方向為朝向實質上正交於該基板的該上表面並且該裝置的整體的閘極長度方向為實質上平行於該基板的該上表面。
  22. 如申請專利範圍第16項所述的裝置，其中，該鰭狀物的寬度是由在該鰭狀物的該上表面及該下表面之間的距離所定義，並且其中鰭狀物寬度方向為實質上正交於該基板的該上表面。
  23. 一種積體電路產品，包括：具有位在半導體基板的垂直上方及從該半導體基板的上表面間隔開的第一鰭狀物的第一三閘極鰭式場效電晶體裝置，該第一鰭狀物具有上表面、相對於該上表面的下表面、第一側表面與相對於該第一側表面的第二側表面，及第一鰭狀物高度，其中該第一鰭狀物的軸 線於該第一鰭狀物高度方向上是朝向實質上平行於該基板的該上表面，並且其中該第一鰭狀物的該第一側表面接觸絕緣材料；位在圍繞該第一鰭狀物的該上表面、該第二側表面及該下表面的第一閘極結構；傳導耦接至該第一閘極結構的第一閘極接觸結構；具有位在該基板的垂直上方及由基板的上表面而間隔開的第二鰭狀物的第二三閘極鰭式場效電晶體裝置，該第二鰭狀物具有上表面、相對於該上表面的下表面、第一側表面與相對於該第一側表面的第二側表面，及第二鰭狀物高度，其中該第二鰭狀物的軸線於該第二鰭狀物高度方向上是朝向實質上平行於該基板的該上表面，並且其中該第二鰭狀物的該第一側表面接觸絕緣材料，其中該第一鰭狀物高度及該第二鰭狀物高度是不同的；位在圍繞該第二鰭狀物的該上表面、該第二側表面及該下表面的第二閘極結構；以及傳導耦接至該第二閘極結構的第二閘極接觸結構。
  24. 如申請專利範圍第23項所述的產品，其中該第一閘極結構接觸該絕緣材料，其接觸該第一鰭狀物的該第一側表面並且該第二閘極結構接觸該絕緣材料，其接觸該第二鰭狀物的該第一側表面。
  25. 如申請專利範圍第23項所述的產品，更包括與該第一鰭狀物形成接觸的磊晶半導體材料組成的第一源極/汲 極區域及與該第二鰭狀物形成接觸的磊晶半導體材料組成的第二源極/汲極區域。
  26. 如申請專利範圍第23項所述的產品，其中該第一閘極結構的長軸及該第二閘極結構的長軸各為朝向實質上正交於該基板的該上表面。
  27. 如申請專利範圍第23項所述的產品，其中該第一三閘極鰭式場效電晶體裝置及該第二三閘極鰭式場效電晶體裝置的整體的閘極寬度方向為朝向實質上正交於該基板的該上表面並且該第一三閘極鰭式場效電晶體裝置及該第二三閘極鰭式場效電晶體裝置的整體的閘極長度方向為實質上平行於該基板的該上表面。
  28. 一種積體電路產品，包括：具有位在半導體基板的垂直上方及從該半導體基板的上表面間隔開的至少一個第一鰭狀物的第一三閘極鰭式場效電晶體裝置，各該至少一個第一鰭狀物具有上表面、相對於該上表面的下表面、第一側表面與相對於該第一側表面的第二側表面，及第一鰭狀物高度，其中各該至少一個第一鰭狀物的軸線於該第一鰭狀物高度方向上是朝向實質上平行於該基板的該上表面，並且其中各該至少一個第一鰭狀物的第一側表面接觸絕緣材料；位在圍繞各該至少一個第一鰭狀物的該上表面、該第二側表面及該下表面的第一閘極結構；傳導耦接至該第一閘極結構的第一閘極接觸結構； 具有位在該基板的垂直上方及從該基板的該上表面間隔開的至少一個第二鰭狀物的第二三閘極鰭式場效電晶體裝置，各該至少一個第二鰭狀物具有上表面、相對於該上表面的下表面、第一側表面與相對於該第一側表面的第二側表面，及第二鰭狀物高度，其中各該至少一個第二鰭狀物的軸線於該第二鰭狀物高度方向上是朝向實質上平行於該基板的該上表面，並且其中各該至少一個第二鰭狀物的該第一側表面接觸絕緣材料，其中該至少一個第一鰭狀物的數量為不同於該至少一個第二鰭狀物的數量；位在圍繞各該至少一個第二鰭狀物的該上表面、該第二側表面及該下表面的第二閘極結構；以及傳導耦接至該第二閘極結構的第二閘極接觸結構。
  29. 如申請專利範圍第28項所述的產品，其中各該至少一個第一鰭狀物具有第一鰭狀物高度、各該至少一個第二鰭狀物具有第二鰭狀物高度及其中該第一鰭狀物高度及該第二鰭狀物高度是不同的。
  30. 如申請專利範圍第28項所述的產品，其中該第一閘極結構的長軸及該第二閘極結構的長軸為各朝向實質上正交於該基板的該上表面。
  31. 如申請專利範圍第28項所述的產品，其中，該第一三閘極鰭式場效電晶體裝置及該第二三閘極鰭式場效電晶體裝置的整體的閘極寬度方向為朝向實質上正交於該基板的該上表面並且該第一三閘極鰭式場效電晶體 裝置及該第二三閘極鰭式場效電晶體裝置的整體的閘極長度方向為實質上平行於該基板的該上表面。
TW104129902A 2014-10-28 2015-09-10 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置 TWI608547B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/525,288 US9614056B2 (en) 2014-10-28 2014-10-28 Methods of forming a tri-gate FinFET device

Publications (2)

Publication Number Publication Date
TW201626463A TW201626463A (zh) 2016-07-16
TWI608547B true TWI608547B (zh) 2017-12-11

Family

ID=55792635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129902A TWI608547B (zh) 2014-10-28 2015-09-10 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置

Country Status (3)

Country Link
US (2) US9614056B2 (zh)
CN (1) CN105551960B (zh)
TW (1) TWI608547B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758655B (zh) * 2018-11-30 2022-03-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11362199B2 (en) 2018-11-30 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI773938B (zh) * 2018-11-29 2022-08-11 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559181B2 (en) * 2013-11-26 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device with buried sige oxide
US9853101B2 (en) 2015-10-07 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained nanowire CMOS device and method of forming
US9899387B2 (en) 2015-11-16 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US9515073B1 (en) * 2016-02-08 2016-12-06 International Business Machines Corporation III-V semiconductor CMOS FinFET device
US10014389B2 (en) * 2016-07-26 2018-07-03 Globalfoundries Inc. Methods of forming IC products comprising a nano-sheet device and a transistor device having first and second replacement gate structures
US9805988B1 (en) * 2016-12-01 2017-10-31 Globalfoundries Inc. Method of forming semiconductor structure including suspended semiconductor layer and resulting structure
US10103241B2 (en) * 2017-03-07 2018-10-16 Nxp Usa, Inc. Multigate transistor
US10297663B2 (en) * 2017-04-19 2019-05-21 International Business Machines Corporation Gate fill utilizing replacement spacer
US10297510B1 (en) * 2018-04-25 2019-05-21 Internationel Business Machines Corporation Sidewall image transfer process for multiple gate width patterning
US11038036B2 (en) 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Separate epitaxy layers for nanowire stack GAA device
CN111755333B (zh) * 2019-03-27 2024-02-27 芯恩（青岛）集成电路有限公司 一种纳米片场效应晶体管及其制备方法
US11282935B2 (en) * 2019-09-26 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around device with protective dielectric layer and method of forming the same
US11251288B2 (en) 2020-05-18 2022-02-15 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
US11164942B1 (en) 2020-05-27 2021-11-02 Imec Vzw Method for forming nanosheet transistor structures
KR20220016332A (ko) 2020-07-30 2022-02-09 삼성전자주식회사 반도체 장치
US11527535B2 (en) 2021-01-21 2022-12-13 International Business Machines Corporation Variable sheet forkFET device
US12002808B2 (en) 2021-08-09 2024-06-04 International Business Machines Corporation Dual dielectric pillar fork sheet device
US12002850B2 (en) 2021-08-31 2024-06-04 International Business Machines Corporation Nanosheet-based semiconductor structure with dielectric pillar

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084239A1 (en) * 2012-09-27 2014-03-27 Marko Radosavljevic Non-planar semiconductor device having channel region with low band-gap cladding layer
US20140264280A1 (en) * 2013-03-15 2014-09-18 Seiyon Kim Nanowire transistor with underlayer etch stops

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966153B2 (ja) * 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
US8183104B2 (en) * 2010-07-07 2012-05-22 Hobbs Christopher C Method for dual-channel nanowire FET device
DE112011106049B4 (de) * 2011-12-30 2018-02-15 Intel Corporation Halbleiterbauelement und verfahren zur herstellung desselben
US9691998B2 (en) 2012-04-23 2017-06-27 University Of Georgia Research Foundation, Inc. Single-walled carbon nanotubes/quantum dot hybrid structures and methods of making and use of the hybrid structures
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology
US20140151639A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Nanomesh complementary metal-oxide-semiconductor field effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084239A1 (en) * 2012-09-27 2014-03-27 Marko Radosavljevic Non-planar semiconductor device having channel region with low band-gap cladding layer
US20140264280A1 (en) * 2013-03-15 2014-09-18 Seiyon Kim Nanowire transistor with underlayer etch stops

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773938B (zh) * 2018-11-29 2022-08-11 台灣積體電路製造股份有限公司 積體電路裝置及其製造方法
US11948971B2 (en) 2018-11-29 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Confined source/drain epitaxy regions and method forming same
TWI758655B (zh) * 2018-11-30 2022-03-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11362199B2 (en) 2018-11-30 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11949002B2 (en) 2018-11-30 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20160118480A1 (en) 2016-04-28
US9614056B2 (en) 2017-04-04
TW201626463A (zh) 2016-07-16
CN105551960A (zh) 2016-05-04
CN105551960B (zh) 2019-05-21
US10424657B2 (en) 2019-09-24
US20170154977A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI608547B (zh) 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置
TWI752640B (zh) 具有獨立閘極控制之垂直堆疊互補ｆｅｔ裝置
TWI657492B (zh) 形成具有較厚閘極堆疊之奈米片狀電晶體裝置之方法及產生裝置
TWI593103B (zh) 於鰭式場效電晶體半導體元件上形成受應力層之方法及其所產生之元件
CN107564860B (zh) 在包括finfet装置的ic产品的隔离区上形成保护层的方法
TWI557903B (zh) 於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置
US9780178B2 (en) Methods of forming a gate contact above an active region of a semiconductor device
KR101435712B1 (ko) 커패시터가 집적된 ＦｉｎＦＥＴ를 위한 구조 및 방법
US9779960B2 (en) Hybrid fin cutting processes for FinFET semiconductor devices
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
US20140315371A1 (en) Methods of forming isolation regions for bulk finfet semiconductor devices
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
TW201839860A (zh) 鄰近垂直電晶體裝置的底部源／汲區的氣隙
US20180019161A1 (en) Semiconductor structure and manufacturing method thereof
TW201639099A (zh) 半導體裝置
TW201511283A (zh) 於鰭式場效電晶體半導體設備上形成接觸結構的方法及其所產生的設備
JP2017536703A (ja) 同時に形成された低及び高電圧論理デバイスを有する不揮発性メモリアレイ
CN104517859A (zh) 利用替代栅极技术形成鳍式场效晶体管的方法和器件
TW201919233A (zh) 積體晶片及其形成方法
US9461171B2 (en) Methods of increasing silicide to epi contact areas and the resulting devices
TWI677015B (zh) 形成具有內接觸間隔件之保護裝置的方法及所產生的裝置
TW201909282A (zh) 半導體裝置及其製程
TW201709425A (zh) 記憶胞、半導體積體電路裝置、及半導體積體電路裝置之製造方法
TWI593019B (zh) 減少重疊遮罩所造成之閘極高度變異之方法
US10879243B2 (en) Semiconductor device and method for manufacturing the same