TWI559548B - 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置 - Google Patents

在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置 Download PDF

Info

Publication number
TWI559548B
TWI559548B TW103138672A TW103138672A TWI559548B TW I559548 B TWI559548 B TW I559548B TW 103138672 A TW103138672 A TW 103138672A TW 103138672 A TW103138672 A TW 103138672A TW I559548 B TWI559548 B TW I559548B
Authority
TW
Taiwan
Prior art keywords
layer
gate
insulating material
opening
forming
Prior art date
Application number
TW103138672A
Other languages
English (en)
Other versions
TW201535744A (zh
Inventor
謝瑞龍
阿喬伊 布凡努姆帝 雅各布
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201535744A publication Critical patent/TW201535744A/zh
Application granted granted Critical
Publication of TWI559548B publication Critical patent/TWI559548B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置
本揭露通常涉及積體電路的製造，尤其涉及形成FinFET(鰭式場效應電晶體)半導體裝置上的替代閘極結構及鰭部的各種方法以及由此形成的裝置。
目前，在例如微處理器、存儲裝置等積體電路中，在有限的晶片面積上設置並運行有大量的電路元件，尤其是電晶體。在使用金屬氧化物半導體(metal-oxide-semiconductor；MOS)技術製造的積體電路中設置場效應電晶體(field effect transistor；FET)(NOMS及PMOS電晶體)，這些電晶體通常以開關模式工作。也就是說，這些電晶體裝置呈現高導通狀態(開狀態；on-state)和高阻抗狀態(關狀態；off-state)。FET可採取各種形式及配置。例如，除其他配置以外，FET可為平面FET裝置或三維(3D)裝置，例如FinFET。
場效應電晶體(FET)，無論是NMOS電晶體 還是PMOS電晶體，且無論它是平面還是三維FET裝置，通常包括形成於半導體基板中由通道區隔離的摻雜源極/汲極區。閘極絕緣層位於該通道區上方，導電閘極電極位於該閘極絕緣層上方。有時可將該閘極絕緣層及該閘極電極稱為該裝置的閘極結構。通過向該閘極電極施加適當的電壓，該通道區變得導電，從而使電流自該源極區向該汲極區流動。在平面FET裝置中，閘極結構形成於基板的基本平坦的上表面上方。在一些情況下，執行一個或多個磊晶生長製程，以在該平面FET裝置的源極/汲極區中所形成的凹槽中形成磊晶半導體材料。在一些情況下，該磊晶材料可形成於源極/汲極區中，而不在平面FET裝置的基板中形成任何凹槽。此類平面FET裝置的閘極結構可使用“先閘極”或“替代閘極”(後閘極)製造技術來製造。
為提升FET的操作速度並增加積體電路裝置上的FET的密度，多年來，裝置設計人員已大幅降低了FET的物理尺寸。更具體地說，FET的通道長度已被顯著縮小，從而提升了FET的開關速度。不過，縮小FET的通道長度也降低了源極區與汲極區之間的距離。在一些情況下，這樣縮小源極區與汲極區之間的隔離使有效抑制源極區與通道的電位不受汲極區的電位的不利影響變得困難。這有時被稱作短通道效應。其中，作為主動開關的FET的特性劣化。
與具有平面結構的FET相比，FinFET裝置具有三維(3D)結構。第1A圖顯示形成於半導體基板B上 方的示例現有技術FinFET半導體裝置“A”的立體圖。參考該半導體裝置以在很高層面解釋FinFET裝置的一些基本特徵。在這個例子中，FinFET裝置A包括三個示例鰭部C、閘極結構D、側壁間隔物E以及閘極覆蓋層F。閘極結構D通常包括例如高k絕緣材料或二氧化矽層的絕緣材料層(未單獨顯示)以及充當裝置A的閘極電極的一個或多個導電材料層(例如金屬和/或多晶矽)。鰭部C具有三維配置：高度H、寬度W以及軸向長度L。軸向長度L與裝置A操作時在裝置A中的電流行進的方向對應。由閘極結構D覆蓋的鰭部C的部分是FinFET裝置A的通道區。在傳統的流程中，通過執行一個或多個磊晶生長製程可使位於間隔物E的外部(也就是裝置A的源極/汲極區中)的鰭部C的部分的尺寸增加甚至使其合併在一起(第1A圖中未圖示的情形)。使裝置A的源極/汲極區中的鰭部C的尺寸增加或使其合併的製程經執行以降低源極/汲極區的電阻和/或更易於建立與源極/汲極區的電性接觸。即使不執行磊晶“合併”製程，也通常會在鰭部C上執行磊晶生長製程，以增加它們的物理尺寸。在FinFET裝置A中，閘極結構D可包圍全部或部分的鰭部C的兩側及上表面以形成三閘極結構，從而使用具有三維結構而非平面結構的通道。在一些情況下，在鰭部C的頂部設置絕緣覆蓋層(未圖示)，例如氮化矽，因此該FinFET裝置僅有雙閘極結構(僅側壁)。此類FinFET裝置的閘極結構D可使用“先閘極”或“替代閘極”(後閘極)製造技術來製造。
與平面FET不同，在FinFET裝置中，通道垂直於半導體基板的表面形成，以縮小該半導體裝置的物理尺寸。另外，在FinFET中，裝置的汲極區的接面電容(junction capcitance)大大降低，這往往顯著降低短通道效應。當在FinFET裝置的閘極電極上施加適當的電壓時，鰭部C的表面(以及接近該表面的內部)，也就是鰭部的垂直定向側壁以及頂部上表面，形成有助於電流傳導的表面反型層或體反型(volume inversion)層。在FinFET裝置中，“通道-寬度”(對於三閘極裝置)經估計約為兩倍的垂直的鰭部-高度加上鰭部的頂部表面的寬度(也就是鰭部寬度)。在與平面電晶體裝置的佔用面積(footprint)相同的佔用面積中可形成多個鰭部。因此，對於給定的製圖空間(或佔用面積)，與平面電晶體裝置相比，FinFET裝置往往能夠產生顯著更高的驅動電流密度。另外，由於FinFET裝置上的“鰭形”通道的優越閘極靜電控制，因此與平面FET的漏電流相比，在裝置“關閉”以後，FinFET裝置的漏電流顯著降低。總之，與平面FET的結構相比，FinFET裝置的三維結構是優越的MOSFET結構，尤其是在20奈米及20奈米以下的CMOS技術節點中。
對於許多早期的裝置技術，大多數電晶體元件(平面或FinFET裝置)的閘極電極結構包括多種矽基材料，例如二氧化矽和/或氮氧化矽閘極絕緣層結合多晶矽閘極電極。不過，隨著尺寸不斷縮小的電晶體元件的通道長度日益縮小，許多較新一代的裝置使用包含替代材料的閘 極電極，以避免可能與通道長度縮小的電晶體中傳統矽基材料的使用相關聯的短通道效應。例如，在一些尺寸不斷縮小的電晶體元件中(其可具有約10至32奈米或更小的通道長度)，實施的閘極結構包括高k介電閘極絕緣層以及作為閘極電極的一個或多個金屬層(HK/MG)。與此前較傳統的二氧化矽/多晶矽閘極結構相比，此類替代閘極結構能夠提供顯著增強的操作特性。
依據特定的總體裝置要求，使用數種不同的高k材料(也就是介電常數或k值約為10或更高的材料)作為HK/MG閘極電極結構中的閘極絕緣層具有不同程度的效果。例如，在一些電晶體元件設計中，高k閘極絕緣層可包括氧化鉭(Ta2O5)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鈦(TiO2)、氧化鋁(Al2O3)、矽酸鉿(HfSiOx)等。另外，一種或多種非多晶矽金屬閘極電極材料(也就是金屬閘極堆疊)可用於HK/MG配置中，以控制電晶體的功函數。例如，這些閘極電極材料可包括一層或多層鈦(Ti)、氮化鈦(TiN)、鈦-鋁(TiAl)、鈦-鋁-碳(TiALC)、鋁(Al)、氮化鋁(AlN)、鉭(Ta)、氮化鉭(TaN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮化矽鉭(TaSiN)、矽化鉭(TaSi)等。
用以形成具有高k/金屬閘極結構的電晶體的一種已知製程方法是“後閘極”(gate last)或“替代閘極”技術。在形成平面裝置或三維裝置時可使用替代閘極製程。第1B至1F圖簡單顯示在平面電晶體裝置上使用替代閘極技術形成HK/MG替代閘極結構的一種示例現有技 術方法。如第1B圖所示，製程包括在由淺溝槽隔離結構13定義的主動區中的半導體基板12上方形成基本的電晶體結構。在第1B圖中所示的製造點，裝置10包括犧牲閘極絕緣層14、虛假或犧牲閘極電極15、側壁間隔物16、絕緣材料層17以及形成於基板12中的源極/汲極區18。裝置10的各種元件及結構可使用各種不同的材料以及通過執行各種已知的技術來形成。例如，犧牲閘極絕緣層14可包括二氧化矽，犧牲閘極電極15可包括多晶矽，側壁間隔物16可包括氮化矽，以及絕緣材料層17可包括二氧化矽。源極/汲極區18可包括注入的摻雜材料(針對NMOS裝置的N型摻雜物以及針對PMOS裝置的P型摻雜物)，通過使用已知的遮罩及離子注入技術將該些摻雜材料注入基板12中。當然，本領域的技術人員將意識到，出於清楚目的，附圖中未顯示電晶體10的其他特徵。例如，附圖中未顯示環狀(halo)注入區以及高性能PMOS電晶體中通常具有的各種矽/鍺層或區。在第1B圖中所示的製造點，形成裝置10的各種結構，並執行化學機械拋光(CMP)製程，以移除犧牲閘極電極15上方的任意材料(例如包括氮化矽的保護覆蓋層(未圖示))，從而使得至少犧牲閘極電極15可被移除。
如第1C圖所示，執行一個或多個蝕刻製程，以移除犧牲閘極電極15以及犧牲閘極絕緣層14，從而定義閘極開口20，後續將在該閘極開口中形成替代閘極結構。通常，如這裏所示，作為替代閘極技術的部分，犧 牲閘極絕緣層14被移除。不過，可能不會在所有應用中都移除犧牲閘極絕緣層14。即使是在意圖移除犧牲閘極絕緣層14的情況下，也通常會有極薄的原生氧化層(未圖示)形成於閘極開口20內的基板12上。
接著，如第1D圖所示，在閘極開口20中形成各種材料層，這些材料層將構成替代閘極結構30。NMOS和PMOS裝置的替代閘極結構30所使用的材料通常不同。例如，NMOS裝置的替代閘極結構30可包括高k閘極絕緣層30A(例如氧化鉿，具有約2奈米的厚度)，第一金屬層30B(例如厚度約1至2奈米的氮化鈦層)，第二金屬層30C(即該NMOS裝置的功函數調整層，例如厚度約5奈米的鈦-鋁或鈦-鋁-碳層)，第三金屬層30D(例如厚度約1至2奈米的氮化鈦層)，以及塊體金屬層30E(例如鋁或鎢)。
最後，如第1E圖所示，執行一個或多個CMP製程以移除位於閘極開口20外部的閘極介緣層30A、第一金屬層30B、第二金屬層30C，第三金屬層30D以及塊體金屬層30E的多餘部分，從而定義示例NMOS裝置的替代閘極結構30。通常，PMOS裝置的替代金屬閘極結構30不包括像NMOS裝置那麼多的金屬層。例如，PMOS裝置的閘極結構30可僅包括高k閘極絕緣層30A，單個氮化鈦層(即該PMOS裝置的功函數調整金屬，具有約3至4奈米的厚度)，以及塊體金屬層30E。
第1F圖顯示執行數個製程操作以後的裝置10。首先，執行一個或多個凹槽蝕刻製程，以移除開口20 內的各種材料的上部，從而在閘極開口20內形成凹槽。接著，在該凹入的閘極材料上方的凹槽中形成閘極覆蓋層31。該閘極覆蓋層31通常由氮化矽組成，且可通過沉積閘極覆蓋材料層以過填充該閘極開口中所形成的該凹槽，接著執行CMP製程以移除位於絕緣材料層17的表面上方的該閘極覆蓋材料層的多餘部分來形成閘極覆蓋層31。閘極覆蓋層31用以在後續製程操作中保護下方的閘極材料。
在形成FinFET裝置時遇到的一個問題涉及防止鰭部結構下面的漏電流。有時將這稱為“穿通(punch through)”漏電流。一種現有技術嘗試消除或降低此類不想要的穿通漏電流，其牽涉形成大致位於鰭部與基板其餘部分之間的相交處的反向摻雜區。設計人員繼續尋求製造FinFET裝置的各種方法以解決這個問題以及其他問題。
形成FinFET裝置時牽涉的另一個問題涉及間隔物及源極/汲極區的形成。源極/汲極區中鰭部的存在增加了蝕刻間隔物的難度，也使形成與鰭部的接觸變得具有挑戰性。因此，通常在源極/汲極區中的鰭部上形成磊晶半導體材料，以方便接觸形成。相反，通過執行簡單的注入製程即可形成傳統平面裝置中的源極/汲極區，且很容易形成與基本平坦的源極/汲極區的接觸。一般來說，希望僅在FinFET裝置的通道區中形成鰭部結構，而這樣一FinFET裝置的源極/汲極區基本平坦。
本揭露涉及形成FinFET半導體裝置上的替代閘極結構及鰭部的各種方法以及由此形成的半導體裝 置，以避免或至少減輕上述一個或多個問題的影響。
下面提供本發明的簡要總結，以提供本發明的一些實施態樣的基本理解。本發明內容並非詳盡概述本發明。其並非意圖識別本發明的關鍵或重要元件或劃定本發明的範圍。其唯一目的在於提供一些簡化的概念，作為後面所討論的更詳細說明的前序。
一般來說，本發明涉及形成FinFET半導體裝置上的替代閘極結構及鰭部的各種方法以及由此形成的半導體裝置。這裏揭露的一種方法包括：除其他以外，在半導體材料層上方形成圖案化硬遮罩；在該圖案化硬遮罩及該半導體材料層上方形成犧牲閘極結構；鄰近該犧牲閘極結構形成第一側壁間隔物；鄰近該第一側壁間隔物形成絕緣材料層；執行至少一第一蝕刻製程以移除該第一側壁間隔物，從而在該絕緣材料層與該犧牲閘極結構之間定義間隔物開口；使用絕緣材料實質填充至少該間隔物開口，以在該間隔物開口中定義至少第二側壁間隔物；執行至少一第二蝕刻製程以移除該犧牲閘極結構，從而定義位於該第二側壁間隔物之間的替代閘極開口；通過該替代閘極開口執行至少一蝕刻製程，以使用將該替代閘極開口內暴露的該圖案化硬遮罩作為蝕刻遮罩而在該半導體材料層中定義該鰭部結構；以及圍繞該鰭部結構的至少部分在該替代閘極開口中形成替代閘極結構。
這裏揭露的一種示例裝置包括：除其他以 外，包括半導體材料的鰭部結構；包括一個或多個絕緣材料層的實質呈U形的絕緣材料結構，其中，該實質呈U形的絕緣材料結構定義凹槽於該實質呈U形的絕緣材料結構的相互隔開的垂直定向的腿之間；替代閘極結構，位於該實質呈U形的絕緣材料結構的該凹槽中並圍繞該鰭部結構的部分；以及閘極覆蓋層，位於該替代閘極結構上方以及該實質呈U形的絕緣材料結構的該凹槽中。
10‧‧‧電晶體
12‧‧‧基板
16‧‧‧側壁間隔物
17‧‧‧絕緣材料層
18‧‧‧源極/汲極區
20‧‧‧閘極開口
30‧‧‧閘極結構
30A‧‧‧閘極介緣層
30B‧‧‧第一金屬層
30C‧‧‧第二金屬層
30D‧‧‧第三金屬層
30E‧‧‧塊體金屬層
31‧‧‧閘極覆蓋層
100‧‧‧裝置
102‧‧‧基板
102S‧‧‧上表面
103A‧‧‧主動層
103B‧‧‧絕緣埋層
103C‧‧‧塊體半導體層
104‧‧‧磊晶半導體材料層
106‧‧‧磊晶半導體材料
106S‧‧‧上表面
106X‧‧‧鰭部結構
108‧‧‧圖案化硬遮罩
108E‧‧‧108的剩餘部分
110‧‧‧犧牲閘極絕緣層
112‧‧‧犧牲閘極電極
114‧‧‧蝕刻停止層
116‧‧‧閘極覆蓋層
118‧‧‧犧牲閘極結構
120‧‧‧側壁間隔物
122‧‧‧源極/汲極區
124‧‧‧磊晶半導體材料
126‧‧‧絕緣材料層
126S‧‧‧上表面
130‧‧‧間隔物開口
132‧‧‧開口區域或空間
134‧‧‧絕緣材料
135‧‧‧凹槽
137‧‧‧開口
140‧‧‧閘極開口
142‧‧‧閘極結構
144‧‧‧閘極覆蓋層
A‧‧‧裝置
B‧‧‧半導體基板
C‧‧‧鰭部
D‧‧‧閘極結構
E‧‧‧側壁間隔物
F‧‧‧閘極覆蓋層
結合附圖參照下面的說明可理解本揭露，這些附圖中相同的元件符號代表類似的元件，其中：第1A圖顯示先前技術FinFET裝置的一個示例實施例的立體圖；第1B至1F圖顯示通過使用“替代閘極”技術形成電晶體的閘極結構的一種示例先前技術方法；以及第2A至2U圖顯示這裏所揭露的形成FinFET半導體裝置上的替代閘極結構及鰭部的各種示例方法以及由此形成的半導體裝置，其中，第2I、2I’、2J、2J’、2K、2K’、2M、2M’、2T、2T’圖分別為不同的視角。
儘管這裏揭露的發明主題容許各種修改及替代形式，但附圖中以示例形式顯示本發明主題的特定實施例，並在此進行詳細說明。不過，應當理解，這裏對特定實施例的說明並非意圖將本發明限於所揭露的特定形式，相反，意圖涵蓋落入由申請專利範圍定義的本發明的精神及範圍內的所有修改、等同及替代。
下面說明本發明的各種示例實施例。出於清楚目的，不是實際實施中的全部特徵都在本說明書中進行說明。當然，應當瞭解，在任意此類實際實施例的開發中，必須作大量的特定實施決定以滿足開發者的特定目標，例如符合與系統相關及與商業相關的約束條件，該些約束條件因不同實施而異。而且，應當瞭解，此類開發努力可能複雜而耗時，但其仍然是本領域技術人員借助本說明書所執行的常規程式。
下面參照附圖說明本發明。附圖中示意各種結構、系統及裝置僅是出於解釋目的以及避免使本發明與本領域技術人員已知的細節混淆。然而，本發明仍包括該些附圖以說明並解釋本發明的示例。這裏所使用的詞語和片語的意思應當被理解並解釋為與相關領域技術人員對這些詞語及片語的理解一致。這裏的術語或片語的連貫使用並不意圖暗含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或片語意圖具有特定意思，亦即不同于本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或片語的特定定義的定義方式明確表示於說明書中。
一般來說，本揭露涉及形成FinFET半導體裝置上的替代閘極機構及鰭部的各種方法以及由此形成的半導體裝置。而且，在完整閱讀本申請以後，本領域的技術人員很容易瞭解，本方法適用於各種裝置，包括但不限 於邏輯裝置、記憶體裝置等，且這裏所揭露的方法可用于形成N型或P型半導體裝置。這裏所揭露的方法及裝置可用於製造使用各種技術例如NMOS、PMOS、CMOS等的產品，且它們可用於製造各種不同的裝置，例如記憶體裝置、邏輯裝置、ASIC(專用積體電路)等。在完整閱讀本申請以後，本領域的技術人員將瞭解，這裏所揭露的發明可用于形成使用各種三維裝置(例如FinFET)的積體電路產品。出於揭露目的，將參照一個示例流程，在該示例流程中形成單個FinFET裝置100。而且，將在使用替代閘極(“後閘極”)製程技術形成閘極結構的背景下揭露本發明。當然，不應當認為這裏所揭露的發明被限於這裏所示及所述的示例。現在參照附圖詳細說明這些方法及裝置的各種示例實施例。
在一實施例中，示例裝置100形成於具有塊體配置的半導體基板102中及上方。裝置100可為NMOS或PMOS電晶體。另外，附圖中未圖示各種摻雜區，例如源極/汲極區、環狀注入區、阱區等。基板102可由矽製成或者由矽以外的其他材料製成。在其他實施例中，裝置100可形成於絕緣體上矽(silicon-on-insulator；SOI)基板上，後面將作詳細說明。因此，術語“基板”或“半導體基板”應當被理解為涵蓋所有半導體材料以及此類材料的所有形式。
附圖呈現FinFET裝置100的一個示例實施例的各種視圖，FinFET裝置100可使用這裏所揭露的方法 形成。附圖還包括裝置100的簡化平面視圖(位於右上角),以顯示後面的附圖中所示的各種剖視圖的剖切位置。更具體地說，視圖“X-X”是穿過該裝置的源極/汲極(S/D)區(也就是沿裝置100的閘極寬度方向)所作的剖視圖。視圖“Y-Y”是沿閘極寬度方向穿過該裝置的閘極結構所作的剖視圖。視圖Z-Z是穿過該裝置的鰭部的長軸所作的剖視圖(也就是沿該裝置的電流傳輸或閘極長度方向)。附圖還包括裝置100的縮小尺寸平面視圖。附圖中的一些包括額外的視圖，後面會在需要時對這些視圖作說明。
第2A圖顯示處於一製造點的裝置100，在該製造點執行數個製程操作。首先，在塊體半導體基板102的表面上沉積第一層磊晶半導體材料層104。在一例子中，磊晶半導體材料層104可為矽/鍺層(SixGe1-x)。磊晶半導體材料104的厚度可依據特定的應用而變化。在一示例實施例中，磊晶半導體材料層104可具有約5至15奈米的厚度。磊晶半導體材料104可通過使用任意各種不同的傳統磊晶沉積製程形成。接著，在磊晶半導體材料104的表面上沉積第二層的磊晶半導體材料106。在一例子中，磊晶半導體材料106的層可為矽層。磊晶半導體材料106的厚度可依據特定的應用而變化。在一示例實施例中，磊晶半導體材料106的層可具有約20至45奈米的厚度。磊晶半導體材料106可通過使用任意各種不同的傳統磊晶沉積製程形成。
第2B圖顯示在裝置100上方形成圖案化硬 遮罩108(也就是二氧化矽圖案化層)以後的裝置100。在完整閱讀本申請以後，本領域的技術人員將清楚，圖案化硬遮罩108將用於形成具有兩個示例鰭部的示例裝置100。不過，在完整閱讀本申請以後，本領域的技術人員將意識到，這裏所揭露的方法及裝置可用於製造具有任意數目鰭部的FinFET裝置。在該裝置上方沉積硬遮罩材料並通過圖案化光阻遮罩(未圖示)執行一個或多個蝕刻製程來形成圖案化硬遮罩層108，以使圖案化硬遮罩層108獲得想要的圖案。
第2C圖顯示執行數個製程操作從而形成犧牲閘極結構118以後的裝置。犧牲閘極結構118包括犧牲閘極絕緣層110以及虛假或犧牲閘極電極112。圖中還顯示蝕刻停止層114，例如高k(k值為10或更大)，例如氧化鉿，以及示例閘極覆蓋層116。裝置100的各種元件及結構可使用各種不同的材料以及通過執行各種已知的技術形成。例如，犧牲閘極絕緣層110可由二氧化矽組成，犧牲閘極電極112可包括多晶矽或非晶矽。第2C圖中顯示的各種材料層以及下面說明的材料層可通過任意各種不同的已知技術形成，例如化學氣相沉積(chemical vapor deposition；CVD)製程、原子層沉積(atomic layer deposition；ALD)、熱生長製程、旋塗技術等。而且，這裏及權利要求中所用的詞語“鄰近”具有廣義的解釋，應當被解釋為涵蓋一個特徵實際接觸另一個特徵或者與另一個特徵緊密靠近的情形。為形成第2C圖中所示的結構，在 該裝置上沉積各種材料層，隨後通過圖案化蝕刻遮罩(未圖示)執行一個或多個蝕刻製程來移除該些材料層的暴露部分。接著，可移除該圖案化蝕刻遮罩。
第2D圖顯示鄰近犧牲閘極結構118形成示意側壁間隔物120以後的裝置100。可沉積間隔物材料層例如氮化矽來為形成側壁間隔物120，接著在該間隔物材料層上執行非等向性蝕刻製程以形成第2D圖中所示的間隔物120。間隔物120的基本厚度或寬度可依據特定的應用而變化。在形成間隔物120期間，犧牲閘極絕緣層110充當蝕刻遮罩，以保護第二層的磊晶半導體材料106的表面。
第2E圖顯示執行蝕刻製程以移除犧牲閘極絕緣層110的暴露部分以後的裝置100。對該蝕刻製程執行足夠的持續時間，以確保在間隔物120的橫向外側區域中(也就是源極/汲極區122)，第二層的磊晶半導體材料106的上表面106S沒有氧化材料。作為該製程的結果，位於該裝置的源極/汲極區122上方的圖案化硬遮罩層108的部分被移除。不過，如第2E圖的平面視圖中的虛線所示，圖案化硬遮罩層108的部分108E保持位於側壁間隔物120及犧牲閘極結構118下方。
在完整閱讀本申請後，本領域的技術人員將瞭解，在形成源極/汲極區122方面，這裏所揭露的新穎方法為裝置製造商提供數個選擇。例如，在第2F圖所示的製程點，可執行傳統的離子注入製程，以在第二層的磊晶 半導體材料106的暴露部分中定義源極/汲極區。另外，使用這裏所揭露的各種方法的一個實施例，可避免傳統上在源極/汲極區中定義的鰭部上試圖形成磊晶半導體材料時遇到的問題。
不過，如果需要，可執行額外的製程操作以在源極/汲極區122中形成額外的磊晶半導體材料124，這將參照第2F至2G圖進行說明。更具體地說，第2F圖顯示執行一個或多個蝕刻製程以移除位於間隔物120的橫向外側的磊晶半導體材料104及磊晶半導體材料106的暴露部分以後的裝置100。執行該蝕刻製程系列以確保在間隔物120的橫向外側的區域中(也就是源極/汲極區122)，基板102的上表面102S沒有磊晶半導體材料104以及所有外來材料，例如氧化材料。接著，在裝置100的源極/汲極區122中的基板102上可形成磊晶半導體材料124。
第2H圖顯示在裝置100上方沉積絕緣材料層126以後以及接著執行CMP製程以使絕緣材料層126的上表面與閘極覆蓋層116的上表面齊平以後的裝置100。絕緣材料層126可包括例如二氧化矽，且它可通過執行CVD製程形成。
第2I、2I’圖顯示執行數個製程操作以後的裝置100。更具體地說，執行一個或多個蝕刻製程，以移除閘極覆蓋層116以及側壁間隔物120。該蝕刻系列導致形成間隔物開口130，間隔物開口130暴露蝕刻停止層114的上表面以及圖案化硬遮罩層108的剩餘部分108E的部 分。不過，圖案化硬遮罩層108的部分108E保持位於側壁間隔物120及犧牲閘極結構118下方。另外，如第2I、2I’圖的平面視圖中所示，間隔物開口130的形成也暴露未被圖案化硬遮罩層108的部分108E覆蓋的磊晶半導體材料106的上表面的部分。第2I、2I’圖還包括沿裝置100的閘極寬度方向穿過間隔物開口130所作的新的剖視圖“S-S”。
第2J、2J’圖顯示通過間隔物開口130執行一個或多個蝕刻製程以相對材料114及108E選擇性移除間隔物開口130下方的區域中的磊晶半導體材料104及106的暴露部分以後的裝置100。該蝕刻製程可為傳統的乾式等離子蝕刻製程。在一示例流程中，如視圖“S-S”所示，這導致在間隔物開口130所定義的空間內的剩餘部分108E下方的區域中定義鰭部結構。如該例子所示，該鰭部結構包括堆疊於磊晶材料104頂部的磊晶材料106。
作為可選擇的流程，第2K、2K’圖顯示通過間隔物開口130執行蝕刻製程以相對磊晶半導體材料106及間隔物開口130下方及磊晶材料106下方的區域中的基板102選擇性移除磊晶半導體材料104的暴露部分以後的裝置100。該蝕刻製程為等向性蝕刻製程。在一示例流程中，如視圖“Y-Y”、“Z-Z”以及“S-S”所示，這導致定義先前由磊晶材料104佔據的開口區域或空間132。在完整閱讀本申請以後，本領域的技術人員將瞭解，在一實施例中，磊晶半導體材料104的材料經選擇以使其相對磊晶 半導體材料106及基板102可選擇性蝕刻。
第2L圖顯示執行蝕刻製程以移除蝕刻停止層114以後的裝置100。該製程暴露犧牲閘極電極112的上表面。
第2M、2M’圖顯示執行數個製程操作以後的裝置100。首先，使用例如氮化矽、低k(k值小於3.8)絕緣材料等絕緣材料134實質填充空間132及間隔物開口130，如視圖“Y-Y”、“Z-Z”以及“S-S”所示。絕緣材料134可通過執行ALD沉積製程形成。接著，執行等向性回蝕刻製程，以在犧牲閘極結構118上方形成凹槽135。第2M、2M’圖還包括在不具有圖案化硬遮罩108的剩餘部分108E的位置處沿裝置100的閘極長度方向穿過閘極結構所作的新的剖視圖“T-T”。從視圖“T-T”中可看到，在一實施例中，絕緣材料134具有實質呈“U”形的配置，該配置定義開口137，犧牲閘極結構118(也就是犧牲閘極絕緣層110以及犧牲閘極電極112)位於開口137中。
第2N圖顯示在絕緣材料層126上執行CMP製程以後的裝置，該CMP製程停止於犧牲閘極電極112的上表面112S上。也就是說，絕緣材料層126的上表面126S與犧牲閘極電極112的上表面112S基本齊平。
下一主要的製程操作涉及移除犧牲閘極結構118。因此，第2O圖顯示執行一個或多個濕式或乾式蝕刻製程以移除犧牲閘極電極112以及犧牲閘極絕緣層110從而定義閘極開口140以後的裝置100。後續將在在閘極 開口140中形成裝置100的替代閘極結構。通常，作為替代閘極技術的部分，犧牲閘極絕緣層110被移除，如這裏所示。不過，可能不是在所有的應用中都移除犧牲閘極絕緣層110。即使是在意圖移除犧牲閘極絕緣層110的情況下，也通常會有極薄的原生氧化層(未圖示)形成於在閘極開口140內暴露的磊晶半導體材料106的表面上。
如第2P圖所示，下一主要製程操作涉及通過閘極開口140執行蝕刻製程，以使用將圖案化蝕刻遮罩108的剩餘部分108E作為蝕刻遮罩而在裝置的通道區內形成裝置100的兩個示例鰭部結構106X。在該蝕刻製程期間，絕緣材料134充當蝕刻停止層。在一些應用中，可執行另一蝕刻製程，以縮小寬度或“薄化”鰭部，不過附圖中未顯示此類薄化製程。出於揭露及權利要求目的，術語“鰭部”應當被理解為涉及未被薄化的鰭部以及已經經歷此類薄化蝕刻製程的鰭部。鰭部106X的總體尺寸、形狀及配置可依據特定的應用而變化。在這裏所示的例子中，鰭部106X通過執行非等向性蝕刻製程形成，該非等向性蝕刻製程導致形成具有示意顯示的通常為矩形配置的鰭部106X。在實際的現實世界裝置中，鰭部106X的側壁可略呈錐形，不過附圖中未顯示此配置。因此，不應當認為鰭部106X的尺寸及配置及其製作方式限制本發明。為揭露方便，後面的附圖中僅顯示實質呈矩形的鰭部106X。
作為可選擇的流程，第2Q圖顯示通過閘極開口140執行蝕刻製程以移除圖案化硬遮罩108的剩餘部 分108E的暴露部分以後的裝置100。如果想要形成三閘極FinFET裝置100，則可執行該蝕刻製程。如果不移除圖案化硬遮罩108的剩餘部分108E，則該裝置為雙閘極FinFET裝置。該蝕刻製程可為等向性或非等向性蝕刻製程。
第2R圖顯示執行數個製程操作以後的裝置。首先，執行數個已知的製程操作，以在閘極開口140中形成示意顯示的替代閘極結構142。這裏所示的替代閘極結構142本質上意圖代表任意類型的閘極結構，其可在通過後閘極(替代閘極)製造技術製造積體電路產品中使用。替代閘極結構142通常包括高k(k值大於10)閘極絕緣層(未單獨顯示)例如氧化鉿，一個或多個金屬層(未單獨顯示)(例如氮化鈦或TiAlC層，取決於正在生產的電晶體裝置的類型)以及塊體導電材料層(未單獨顯示)例如鎢或鋁。通常，在閘極開口140中順序沉積替代閘極結構142中將具有的各種材料層，並執行一個或多個CMP製程以移除位於閘極開口140外部的閘極材料的多餘部分，如本申請的背景部分所述。接著，執行一個或多個蝕刻製程，以移除開口140內各種材料的上部，從而形成替代閘極結構142以及在替代閘極結構142上方形成凹槽。接著，在該凹入的閘極材料上方的該凹槽中形成閘極覆蓋層144。閘極覆蓋層144通常包括氮化矽，且可通過沉積閘極覆蓋材料以過填充替代閘極結構142上方的閘極開口140中所形成的該凹槽，接著執行CMP製程以移除位於絕緣材料層126的表面上方的該閘極覆蓋材料層的多餘部分來形成閘 極覆蓋層144。閘極覆蓋層144用以在後續製程操作期間保護下方的閘極材料。
第2S至2U圖表示一個替代實施例，其中，可在絕緣體上矽(SOI)基板103上製造這裏所揭露的裝置。如第2S圖所示，SOI基板103通常包括主動層103A(裝置形成於該主動層上)、絕緣埋層103B(有時被稱為“box”層)以及塊體半導體層103C。第2T、2T’圖對應第2I、2I’圖中所示的流程製造點，也就是通過移除間隔物120形成間隔物開口130。第2U圖對應第2R圖中所示的流程製造點。在該替代流程中，鰭部結構106X定義於SOI基板103的主動層103A中。由於具有絕緣埋層103B，因此可省略上述移除磊晶半導體材料104以在磊晶材料106下形成空間132並接著形成絕緣材料層134以填充該空間的步驟。仍形成絕緣材料134來填充鄰近閘極結構的間隔物開口130。
在完整閱讀本申請以後，本領域的技術人員將瞭解，相對先前技術FinFET裝置，這裏所示的FinFET裝置100具有獨特的結構並提供獨特的優點。更具體地說，將該絕緣材料層134定位為在裝置100的通道區的全部或相當部分下方的局部的、基本自對準的通道隔離材料可使裝置100具有較好的電性性能，例如減少或消除不想要的穿通電流。如上所述，在一個實施例中，定位為基本自對準的通道隔離材料的該絕緣材料層134的橫向寬度(沿電流傳輸方向)大於替代閘極結構142以及裝置100的通道區的寬度。而且，通過使用這裏所示的新穎流程，磊晶半導體材料104仍可保持位於基板 102與裝置的通道區中的磊晶半導體材料106之間(如第2N圖中的Z-Z視圖所示)。當然，如果需要，所採取的流程中可基本消耗或替代位於間隔物120外部的磊晶半導體材料104，例如通過使用已知技術形成裝置100的反型或嵌入源極/汲極區。
由於本領域的技術人員借助這裏的教導可以很容易地以不同但等同的方式修改並實施本發明，因此上述特定的實施例僅為示例性質。例如，可以不同的順序執行上述製程步驟。而且，本發明並不限於這裏所示架構或設計的細節，而是如權利要求所述。因此，顯然，可對上面揭露的特定實施例進行修改或變更，所有此類變更落入本發明的範圍及精神內。要注意的是，用於說明說明書以及申請專利範圍中的各種製程或結構的“第一”、“第二”、“第三”或者“第四”等術語的使用僅用作此類步驟/結構的快捷參考，並不一定意味著按排列順序執行/形成此類步驟/結構。當然，依據準確的申請專利範圍語言，可能要求或者不要求此類製程的排列順序。因此，申請專利範圍規定本發明的保護範圍。
100‧‧‧裝置
102‧‧‧基板
102S‧‧‧上表面
106X‧‧‧鰭部結構
108E‧‧‧108的剩餘部分
122‧‧‧源極/汲極區
124‧‧‧磊晶半導體材料
126‧‧‧絕緣材料層
126S‧‧‧上表面
130‧‧‧間隔物開口
132‧‧‧開口區域或空間
134‧‧‧絕緣材料
140‧‧‧閘極開口
142‧‧‧閘極結構
144‧‧‧閘極覆蓋層

Claims (21)

  1. 一種形成鰭式場效電晶體裝置的方法，包括：在半導體材料層上方形成圖案化硬遮罩，該圖案化硬遮罩具有與將要在該半導體材料層中形成的鰭部結構對應的圖案；在該圖案化硬遮罩及該半導體材料層上方形成犧牲閘極結構；在形成該犧牲閘極結構以後，鄰近該犧牲閘極結構形成第一側壁間隔物；鄰近該第一側壁間隔物形成絕緣材料層；執行至少一第一蝕刻製程以移除該第一側壁間隔物，以及藉此在該絕緣材料層與該犧牲閘極結構之間定義間隔物開口；以絕緣材料實質填充至少該間隔物開口，以在該間隔物開口中定義至少第二側壁間隔物；執行至少一第二蝕刻製程以移除該犧牲閘極結構，以及藉此定義位於該第二側壁間隔物之間的替代閘極開口；通過該替代閘極開口執行至少一蝕刻製程，以使用將該替代閘極開口內暴露的該圖案化硬遮罩作為蝕刻遮罩而在該半導體材料層中定義該鰭部結構；以及圍繞該鰭部結構的至少部分在該替代閘極開口中形成替代閘極結構。
  2. 如申請專利範圍第1項所述之方法，其中，該半導體 材料係絕緣體上矽基板的主動層。
  3. 如申請專利範圍第1項所述之方法，其中，該半導體材料係形成於矽/鍺SixGe1-x層上的矽層。
  4. 如申請專利範圍第1項所述之方法，其中，該替代閘極結構包括包含高k絕緣材料的閘極絕緣層以及包含至少一金屬層的閘極電極。
  5. 如申請專利範圍第1項所述之方法，其中，以絕緣材料實質填充至少該間隔物開口包括執行原子層沉積製程，以氮化矽或低k絕緣材料的絕緣材料實質填充至少該間隔物開口，接著在該絕緣材料上執行等向性回蝕刻製程。
  6. 一種形成鰭式場效電晶體裝置的方法，包括：在半導體基板上形成第一磊晶半導體材料層；在該第一磊晶半導體材料層上形成第二磊晶半導體材料層，相對該基板及該第二磊晶半導體材料層，該第一磊晶半導體材料層可選擇性蝕刻；在該第二磊晶半導體材料層上方形成圖案化硬遮罩，該圖案化硬遮罩具有與將要在該第二磊晶半導體材料層中形成的鰭部結構對應的圖案；在該圖案化硬遮罩及該第二磊晶半導體材料層上方形成犧牲閘極結構；在形成該犧牲閘極結構以後，鄰近該犧牲閘極結構形成第一側壁間隔物；鄰近該第一側壁間隔物形成絕緣材料層； 執行至少一第一蝕刻製程以移除該第一側壁間隔物，以及藉此在該絕緣材料層與該犧牲閘極結構之間定義間隔物開口，以暴露該第二磊晶半導體材料層的上表面；通過該間隔物開口執行至少一第二蝕刻製程，以移除於該間隔物開口下方的區域中該第一磊晶半導體材料層的至少部分，以及垂直位於該基板與該第二磊晶半導體材料層之間的空間；實質填充至少該間隔物開口及該空間，以在該間隔物開口中定義至少第二側壁間隔物；執行至少一第三蝕刻製程以移除該犧牲閘極結構，以及藉此定義位於該第二側壁間隔物之間的替代閘極開口；通過該替代閘極開口執行至少一第四蝕刻製程，以使用將該替代閘極開口內暴露的該圖案化硬遮罩作為蝕刻遮罩而在該第二磊晶半導體材料層中定義該鰭部結構；以及圍繞該鰭部結構的至少部分在該替代閘極開口中形成替代閘極結構。
  7. 如申請專利範圍第6項所述之方法，其中，該基板為矽，該第一磊晶半導體材料層為矽/鍺SixGe1-x，以及該第二磊晶半導體材料層為矽。
  8. 如申請專利範圍第6項所述之方法，其中，該替代閘極結構包括包含高k絕緣材料的閘極絕緣層以及包含 至少一金屬層的閘極電極。
  9. 如申請專利範圍第6項所述之方法，其中，實質填充至少該間隔物開口以及該第二磊晶半導體材料層與該基板之間的該空間包括執行原子層沉積製程，以由氮化矽或低k絕緣材料製成的絕緣材料實質填充至少該間隔物開口以及該第二磊晶半導體材料層與該基板之間的該空間，接著在該絕緣材料上執行等向性回蝕刻製程。
  10. 一種在絕緣體上矽基板上方形成鰭式場效電晶體裝置的方法，該絕緣體上矽基板包括塊體半導體基板、位於該塊體基板上方的絕緣埋層以及位於該絕緣埋層上方由半導體材料組成的主動層，其中，該方法包括：在該絕緣體上矽基板的該主動層上方形成圖案化硬遮罩，該圖案化硬遮罩具有與將要在該主動層中形成的鰭部結構對應的圖案；在該圖案化硬遮罩及該主動層上方形成犧牲閘極結構；在形成該犧牲閘極結構以後，鄰近該犧牲閘極結構形成第一側壁間隔物；鄰近該第一側壁間隔物形成絕緣材料層；執行至少一第一蝕刻製程以移除該第一側壁間隔物，以及藉由在該絕緣材料層與該犧牲閘極結構之間定義間隔物開口，以暴露該主動層的上表面；通過該間隔物開口執行至少一第二蝕刻製程，以 移除於該間隔物開口下方的區域中的該主動層的至少部分，同時使用該絕緣埋層作為蝕刻停止層；實質填充至少該間隔物開口，以在該間隔物開口中定義至少第二側壁間隔物；執行至少一第三蝕刻製程以移除該犧牲閘極結構，以及藉由定義位於該第二側壁間隔物之間的替代閘極開口；通過該替代閘極開口執行至少一第四蝕刻製程，以使用將該閘極開口內暴露的該圖案化硬遮罩作為蝕刻遮罩而在該主動層中定義該鰭部結構，使用將該絕緣埋層作為蝕刻停止層來執行該至少一第四蝕刻製程；以及圍繞該鰭部結構的至少部分在該替代閘極開口中形成替代閘極結構。
  11. 如申請專利範圍第10項所述之方法，其中，該主動層包括矽，該絕緣埋層包括二氧化矽，以及該塊體基板包括矽。
  12. 如申請專利範圍第10項所述之方法，其中，實質填充至少該間隔物開口以在該間隔物開口中定義至少第二側壁間隔物包括以由氮化矽或低k絕緣材料製成的絕緣材料執行原子層沉積製程。
  13. 一種鰭式場效電晶體裝置，包括通道區以及複數個源極/汲極區，該裝置包括：鰭部結構，包括半導體材料； 實質呈U形的絕緣材料結構，包括一個或多個絕緣材料層，該實質呈U形的絕緣材料結構定義凹槽於該實質呈U形的絕緣材料結構的相互隔開的垂直定向腳之間，其中，在沿電流傳輸方向穿過該鰭部結構所作的該裝置的剖視圖中，該裝置還包括位於該鰭部結構的上表面與該實質呈U形的絕緣材料結構所包含的絕緣材料的相互隔開部分之間的分隔材料層的相互隔開部分；替代閘極結構，位於該實質呈U形的絕緣材料結構的該凹槽中以及圍繞該鰭部結構的部分；以及閘極覆蓋層，位於該替代閘極結構上方以及該實質呈U形的絕緣材料結構的該凹槽內。
  14. 如申請專利範圍第13項所述之裝置，其中，該實質呈U形的絕緣材料結構係包括單一材料的一體成型的結構。
  15. 如申請專利範圍第13項所述之裝置，其中，該實質呈U形的絕緣材料結構的底部係絕緣體上矽基板的絕緣埋層的部分，以及該實質呈U形的絕緣材料結構的直立腳包括位於該絕緣埋層的該部分上方的絕緣材料。
  16. 如申請專利範圍第13項所述之裝置，其中，該替代閘極結構包括包含高k絕緣材料的閘極絕緣層以及包含至少一金屬層的閘極電極。
  17. 如申請專利範圍第13項所述之裝置，其中，該分隔材料層的該相互隔開部分係定義該鰭部結構的硬遮罩層 的相互隔開部分。
  18. 一種鰭式場效電晶體裝置，包括通道區以及複數個源極/汲極區，該裝置包括：鰭部結構，其包括半導體材料；實質呈U形的絕緣材料結構，其定義凹槽於該實質呈U形的絕緣材料結構的相互隔開的垂直定向腳之間，其中，該實質呈U形的絕緣材料結構係包括單一材料的一體成型的結構，且其中，在沿電流傳輸方向穿過該鰭部結構所作的該裝置的剖視圖中，該裝置還包括分隔材料層的相互隔開部分，其位於該鰭部結構的上表面與該實質呈U形的絕緣材料結構所包含的絕緣材料的相互隔開部分之間；替代閘極結構，其位於該實質呈U形的絕緣材料結構的該凹槽中以及圍繞該鰭部結構的部分，其中，該替代閘極結構包括包含高k絕緣材料的閘極絕緣層以及包含至少一層金屬的閘極電極；以及閘極覆蓋層，其位於該替代閘極結構上方以及該實質呈U形的絕緣材料結構的該凹槽內。
  19. 如申請專利範圍第18項所述之裝置，其中，該分隔材料層的該相互隔開部分係使用在圖案化該鰭部結構的硬遮罩層的相互隔開部分。
  20. 一種包括通道區以及複數個源極/汲極區之鰭式場效電晶體裝置，該裝置包括：鰭部結構，其包括半導體材料； 實質呈U形的絕緣材料結構，其定義凹槽於該實質呈U形的絕緣材料結構的相互隔開的垂直定向腳之間，其中，該實質呈U形的絕緣材料結構係包括單一材料的一體成型的結構；在穿過該裝置的該鰭部結構之閘極長度方向所作的該裝置的剖視圖中，該裝置還包括分隔材料層的相互隔開部分，其位於該鰭部結構的上表面與該實質呈U形的絕緣材料結構所包含的絕緣材料的相互隔開部分之間；替代閘極結構，其位於該實質呈U形的絕緣材料結構的該凹槽中以及圍繞該鰭部結構的部分，其中，在該裝置之閘極寬度方向穿過該替代閘極結構所作的剖視圖中，該替代閘極結構之閘極絕緣層係位於該實質呈U形的絕緣材料結構之底部上且圍繞該鰭部結構；以及閘極覆蓋層，其位於該替代閘極結構上方以及該實質呈U形的絕緣材料結構中的該凹槽內。
  21. 如申請專利範圍第20項所述之裝置，其中，該分隔材料層的該相互隔開部分係使用在圖案化該鰭部結構的硬遮罩層的相互隔開部分。
TW103138672A 2013-11-13 2014-11-07 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置 TWI559548B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/078,979 US9059042B2 (en) 2013-11-13 2013-11-13 Methods of forming replacement gate structures and fins on FinFET devices and the resulting devices

Publications (2)

Publication Number Publication Date
TW201535744A TW201535744A (zh) 2015-09-16
TWI559548B true TWI559548B (zh) 2016-11-21

Family

ID=52991109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138672A TWI559548B (zh) 2013-11-13 2014-11-07 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置

Country Status (6)

Country Link
US (2) US9059042B2 (zh)
KR (1) KR20150055539A (zh)
CN (1) CN104637819B (zh)
DE (1) DE102014222562B4 (zh)
SG (1) SG10201405538XA (zh)
TW (1) TWI559548B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735958B (zh) * 2018-09-28 2021-08-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9209095B2 (en) * 2014-04-04 2015-12-08 International Business Machines Corporation III-V, Ge, or SiGe fin base lateral bipolar transistor structure and method
US9312360B2 (en) * 2014-05-01 2016-04-12 International Business Machines Corporation FinFET with epitaxial source and drain regions and dielectric isolated channel region
US9318574B2 (en) 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9397200B2 (en) * 2014-10-24 2016-07-19 Globalfoundries Inc. Methods of forming 3D devices with dielectric isolation and a strained channel region
US9660084B2 (en) 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
US9761720B2 (en) 2015-11-30 2017-09-12 Globalfoundries Inc. Replacement body FinFET for improved junction profile with gate self-aligned junctions
US9837538B2 (en) * 2016-03-25 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9953883B2 (en) * 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
US10002937B2 (en) 2016-06-08 2018-06-19 International Business Machines Corporation Shared metal gate stack with tunable work function
US9761452B1 (en) * 2016-07-08 2017-09-12 Globalfoundries Inc. Devices and methods of forming SADP on SRAM and SAQP on logic
CN107799593B (zh) * 2016-09-07 2020-06-05 中芯国际集成电路制造(上海)有限公司 一种垂直FinFET器件及其制备方法、电子装置
US9985134B1 (en) 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
DE102017118364B4 (de) 2016-11-29 2021-10-14 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren mit Herstellung von Source/Drain- und Gate-Kontakten und Struktur mit solchen
US10840354B2 (en) * 2017-02-06 2020-11-17 International Business Machines Corporation Approach to bottom dielectric isolation for vertical transport fin field effect transistors
US10164041B1 (en) * 2017-10-23 2018-12-25 Globalfoundries Inc. Method of forming gate-all-around (GAA) FinFET and GAA FinFET formed thereby
US10483369B2 (en) * 2017-10-30 2019-11-19 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10453936B2 (en) 2017-10-30 2019-10-22 Globalfoundries Inc. Methods of forming replacement gate structures on transistor devices
US10636890B2 (en) * 2018-05-08 2020-04-28 Globalfoundries Inc. Chamfered replacement gate structures
US10510622B1 (en) * 2018-07-27 2019-12-17 Globalfoundries Inc. Vertically stacked complementary-FET device with independent gate control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580634B1 (en) * 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157378B2 (en) * 2004-07-06 2007-01-02 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US7488650B2 (en) * 2005-02-18 2009-02-10 Infineon Technologies Ag Method of forming trench-gate electrode for FinFET device
US8637359B2 (en) * 2011-06-10 2014-01-28 International Business Machines Corporation Fin-last replacement metal gate FinFET process
US9059217B2 (en) * 2013-03-28 2015-06-16 International Business Machines Corporation FET semiconductor device with low resistance and enhanced metal fill
US8900934B2 (en) * 2013-04-18 2014-12-02 International Business Machines Corporation FinFET devices containing merged epitaxial Fin-containing contact regions
US8957478B2 (en) * 2013-06-24 2015-02-17 International Business Machines Corporation Semiconductor device including source/drain formed on bulk and gate channel formed on oxide layer
US9070770B2 (en) * 2013-08-27 2015-06-30 International Business Machines Corporation Low interfacial defect field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580634B1 (en) * 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735958B (zh) * 2018-09-28 2021-08-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11094597B2 (en) 2018-09-28 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with fin structures
US11942375B2 (en) 2018-09-28 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with fin structures

Also Published As

Publication number Publication date
CN104637819A (zh) 2015-05-20
US9059042B2 (en) 2015-06-16
DE102014222562A1 (de) 2015-05-13
CN104637819B (zh) 2017-12-08
SG10201405538XA (en) 2015-06-29
US20150129962A1 (en) 2015-05-14
DE102014222562B4 (de) 2016-10-27
US20150249152A1 (en) 2015-09-03
TW201535744A (zh) 2015-09-16
US9236479B2 (en) 2016-01-12
KR20150055539A (ko) 2015-05-21

Similar Documents

Publication Publication Date Title
TWI559548B (zh) 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置
TWI584384B (zh) 形成電晶體之取代閘極結構的方法及其成品設備
TWI657492B (zh) 形成具有較厚閘極堆疊之奈米片狀電晶體裝置之方法及產生裝置
US9412822B2 (en) Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device
US9773867B2 (en) FinFET semiconductor devices with replacement gate structures
US9431507B2 (en) Replacement gate structure with low-K sidewall spacer for semiconductor devices
TWI557903B (zh) 於鰭式場效電晶體半導體裝置上形成隔離材料之方法及其所產生之裝置
US9722043B2 (en) Self-aligned trench silicide process for preventing gate contact to silicide shorts
US9070711B2 (en) Methods of forming cap layers for semiconductor devices with self-aligned contact elements and the resulting devices
US8772101B2 (en) Methods of forming replacement gate structures on semiconductor devices and the resulting device
US9437711B2 (en) Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
US9263580B2 (en) Methods of forming isolated channel regions for a FinFET semiconductor device and the resulting device
US9142651B1 (en) Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device
TW201511283A (zh) 於鰭式場效電晶體半導體設備上形成接觸結構的方法及其所產生的設備
US10290549B2 (en) Integrated circuit structure, gate all-around integrated circuit structure and methods of forming same
US9236258B2 (en) Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
TW201611270A (zh) 於半導體裝置上形成取代閘極結構的方法
TW201541611A (zh) 具有接觸結構及閘極結構形成在材料層之溝槽中的半導體裝置
US20160013291A1 (en) Methods of forming isolated channel regions for a finfet semiconductor device and the resulting device