TW201537777A - 覆晶式發光二極體及其製造方法以及其覆晶式封裝結構 - Google Patents

覆晶式發光二極體及其製造方法以及其覆晶式封裝結構 Download PDF

Info

Publication number
TW201537777A
TW201537777A TW103110748A TW103110748A TW201537777A TW 201537777 A TW201537777 A TW 201537777A TW 103110748 A TW103110748 A TW 103110748A TW 103110748 A TW103110748 A TW 103110748A TW 201537777 A TW201537777 A TW 201537777A
Authority
TW
Taiwan
Prior art keywords
layer
reflective layer
light
emitting diode
conductive
Prior art date
Application number
TW103110748A
Other languages
English (en)
Other versions
TWI550909B (zh
Inventor
ze-zhong Qu
Da-Lun Song
dong-sheng Lai
Original Assignee
Mao Bang Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mao Bang Electronic Co Ltd filed Critical Mao Bang Electronic Co Ltd
Priority to TW103110748A priority Critical patent/TWI550909B/zh
Priority to US14/664,037 priority patent/US9559265B2/en
Publication of TW201537777A publication Critical patent/TW201537777A/zh
Application granted granted Critical
Publication of TWI550909B publication Critical patent/TWI550909B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

一種覆晶式發光二極體及其製造方法以及其覆晶式封裝結構，該發光二極體由內向外包含：一藍寶石基板、一N型歐姆接觸層、一發光層、P型歐姆接觸層、一透明導電金屬氧化物層、至少二不同極之外露電極部及至少一覆蓋設在最外層之多層式反光層，其中該多層式反光層包含非導電性反光層或其與導電性反光層之組合，其係利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩且一次製作方式以形成在該發光二極體元件除該外露電極部以外之外表面上；其中該同一光罩且一次製作方式係指在進行PVD真空鍍膜工法時係使用同一光罩來設立該反光層圖案(pattern)以使該外露電極部之表面設立光阻層，並再利用一次抽真空及破真空之製程來依序完成該多層式反光層中各層之真空鍍膜製程，藉以避免先前技術須利用須多個不同光罩及多次PVD製作方式且容易產生材料高温劣化而造成光衰及電性等問題，達成製程簡化及成本效益。

Description

覆晶式發光二極體及其製造方法以及其覆晶式封裝結構
本發明係有關一種覆晶式發光二極體及其製造方法以及其覆晶式封裝結構，尤指一種覆晶式發光二極體包含至少一多層式反光層覆蓋設在該發光二極體晶粒之最外層，且該多層式反光層係利用PVD真空鍍膜工法並以同一光罩且一次製作方式以形成在該發光二極體晶粒除該外露電極部以外之外表面上。
在有關覆晶式發光二極體(flip-chip LED)如氮化鎵LED結構或發光二極體之反光層的製造方法或覆晶式封裝結構等技術領域中，目前已存在多種先前技術，如：中華民國專利公告第I423482號(案號098116606、公開號201042782)、第573330號、新型第M350824號；美國專利US8,211,722、US6,914,268、US8,049,230、US7,985,979、US7,939,832、US7,713,353、US7,642,121、US7,462,861、US7,393,411、US7,335,519、US7,294,866、US7,087,526、US5,557,115、US6,514,782、US6,497,944、US6,791,119；及美國專利公開號US2011/0014734、US2002/0163302、US2004/0113156等。上述該些先前技術大都是針對一發光二極體(LED)晶粒結構或其封裝(package)結構，在發光效率、散熱功能、使用壽命、製造成本、組裝良率、製程簡化、光衰等方面所產生之問題與缺失，而提出 可解決該些問題與缺失之不同的技術手段。
以中華民國公告第I423482號(案號098116606、公開號201042782)、美國專利US8,211,722(US2011/0294242)及US2011/0014734(案號12/505,991)為例說明，US2011/0014734(已放棄)是中華民國公告第I423482號的美國專利申請案，US8,211,722是US2011/0014734(已放棄)之部分連續案(continuation-in-part)。中華民國公告第I423482及US8,211,722皆係揭示一種覆晶式氮化鎵發光二極體之製造方法(FLIP-CHIP GAN FABRICATION METHOD)，其中藉由其所揭示之製造方法所製成之覆晶式氮化鎵發光二極體晶粒的主要結構包含：一藍寶石基板、一N型(負極)氮化鎵歐姆接觸層、一發光層、一P型(正極)氮化鎵歐姆接觸層、一透明導電金屬氧化物層(如氧化銦錫)、二不同極(如正、負極)之外露電極部(或襯墊)及一覆蓋設在該發光二極體晶粒最外層之多層式反光層，其中該多層式反光層一般係利用PVD真空鍍膜工法形成；惟，其中該多層式(如三層)反光層係利用多個(如三個)不同光罩以先設立該多層式反光層之成形圖案(pattern)如確定光阻層之設立位置，並再利用製程分開成多次(如三次)之PVD製作方式以在該發光二極體晶粒除該外露電極部以外之外表面上依序形成一多層式反光層如由一氧化矽(SiO2)膜、一鋁膜及一氧化矽(SiO2)膜所構成之多層式反光層，也就是，該氧化矽(SiO2)膜、該鋁膜及該氧化矽(SiO2)膜係利用三次PVD製作方式即三次真空鍍膜工法來完成，即其中每一次PVD製作方式皆須使用一光罩並利用一次抽真空及破真空之製作流程才完成一次真空鍍膜工法，如此利用多個(如三個)不同光罩及多次(三次)PVD製作方式來製成一多層式反光層，相對會增加製作時間及成本，不利於量 產化及產業競爭。
由上可知，上述該些先前技術之結構及製程實難以符合實際使用時之需求，因此在覆晶式氮化鎵發光二極體結構、發光二極體之反光層的製造方法及其覆晶式封裝結構等相關領域，仍存在進一步改進之需要性。
本發明主要目的乃在於提供一種覆晶式發光二極體，其係包含：一藍寶石基板、一N型歐姆接觸層、一發光層、P型歐姆接觸層、一透明導電金屬氧化物層、至少二不同極之外露電極部及至少一覆蓋設在最外層之多層式反光層，其中該多層式反光層包含非導電性反光層或其與導電性反光層之組合；其中該多層式反光層係利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩且一次製作方式以形成在該發光二極體元件除該外露電極部以外之外表面上；其中該同一光罩且一次製作方式係指在進行PVD真空鍍膜工法時係使用同一光罩並利用一次抽真空及破真空之製作流程來完成該多層式反光層中各層之真空鍍膜製程，藉此達成製程簡化及成本效益，並避免先前技術利用多個不同光罩且多次PVD製作方式始能完成一多層式反光層之問題及缺點。
在本發明一實施例中，其中當所形成之多層式反光層係由一非導電性氧化矽(SiO2)膜、一導電性鋁膜及一非導電性氧化矽(SiO2)膜構成時，該多層式反光層上設有一電極分界區以使該多層式反光層能依二不同極之外露電極部而分成二分開且形成電性絕緣之半部反光層。
在本發明另一實施例中，其中當所形成之多層式反光層係 由非導電性之分散型布拉格反光膜DBR(distributed Bragg reflector)構成時，該多層式反光層係一一體式反光層而其上不設任何電極分界區。
本發明另一目的乃在於提供一種覆晶式發光二極體，其進一步再利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩且一次製作方式以在該多層式反光層之外表面上再形成另一導電性反光層，而該導電性反光層係由鋁膜、銀膜中之一種或其組合所構成之單層或雙層金屬反光層，藉以增進導熱或散熱功能，供適用於較高功率之發光二極體晶粒或其封裝。
本發明之另一目的在於提供一種覆晶式發光二極體製造方法，包含步驟如下：步驟1：提供一具有多個發光二極體晶粒之晶圓，其中各發光二極體晶粒已形成並具有：一藍寶石基板、一N型歐姆接觸層、一發光層、P型歐姆接觸層、一透明導電金屬氧化物層及二不同極之外露電極部；步驟2：利用同一光罩以設立該多層式反光層之成形圖案(pattern)以使該二不同極之外露電極部之表面上得各設一光阻層；步驟3：利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以一次製作方式以在各發光二極體晶粒之外表面上形成一多層式反光層，其中該一次製作方式係指在進行PVD真空鍍膜工法時係利用一次抽真空及破真空之製作流程來依序完成該多層式反光層中各層之真空鍍膜製程；步驟4：再除去各外露電極部之表面上所設之光阻層以製造完成多個發光二極體晶粒。
本發明之另一目的在於提供一種覆晶式發光二極體製造方法，其於步驟4之後進一步包含下列步驟：步驟5：其進一步再利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩 且一次製作方式以在該多層式反光層之外表面上再形成另一導電性反光層，其中該導電性反光層係由鋁膜、銀膜中之一種所構成之單層金屬反光層或其組合所構成之雙層金屬反光層，藉以增進導熱或散熱之面積及功能，供適用於較高功率之發光二極體晶粒或其封裝。
本發明之另一目的在於提供一種覆晶式發光二極體製造方法，其於步驟4或步驟5之後進一步包含下列步驟：步驟6：再於各外露電極部之表面上設置錫墊(solder bumping)；步驟7：藉由研磨、雷射切割、劈裂及晶粒分類(或晶粒光電特性篩選)以形成分離獨立之發光二極體晶粒；步驟8：藉由晶粒黏著(die bonding)及迴焊(reflow)作業以將該分離獨立之發光二極體晶粒對準對位以覆晶於一具導電膠體(如助焊劑flux或錫膏solder paste)之發光二極體導熱基板以完成該發光二極體之封裝。
本發明之另一目的在於提供一種覆晶式發光二極體製造方法，其於步驟4或步驟5之後進一步另可包含下列步驟：步驟6a：藉由研磨、雷射切割、劈裂及晶粒分類(或晶粒光電特性篩選)以形成分離獨立之發光二極體晶粒；步驟7a：藉由晶粒黏著(die bonding)及迴焊(reflow)作業以將該分離獨立之發光二極體晶粒對準對位以覆晶於一具導電膠體(如錫膏solder paste)之發光二極體導熱基板以完成該發光二極體之封裝。
本發明另一目的乃在於提供一種覆晶式發光二極體之覆晶式封裝結構，其包含一覆晶式發光二極體晶粒及一導熱基板，其中該覆晶式發光二極體晶粒包含一藍寶石基板、一N型歐姆接觸層、一發光層、P型歐姆接觸層、一透明導電金屬氧化物層、二不同極之外露電極部及一覆蓋設在最外層之多層式反光層；其中該多層式反光層係利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩且一次製作方式以形成在該發光二極體晶粒除該二外露電極部以外之外表面上；其中該同一光罩且一次製作方式係指在進行PVD真空鍍膜工法時係使用同一光罩並利用一次抽真空及破真空之製作流程來依序完成該多層式反光層中各層之真空鍍膜製程；其中該發光二極體晶粒係藉由晶粒黏著(die bonding)及迴焊(reflow)作業以對準對位覆晶於具導電膠體之該導熱基板上。
1‧‧‧覆晶式發光二極體
1a‧‧‧發光二極體晶粒
2‧‧‧晶圓
3‧‧‧發光二極體晶粒
4‧‧‧(發光二極體)封裝
4a‧‧‧(發光二極體)封裝
4b‧‧‧(發光二極體)封裝
10‧‧‧藍寶石基板
20‧‧‧N型歐姆接觸層
30‧‧‧發光層
40‧‧‧P型歐姆接觸層
50‧‧‧透明導電金屬氧化物層
60‧‧‧負極電極部
70‧‧‧正極電極部
80‧‧‧多層式反光層
81‧‧‧電極分界區
82‧‧‧半部反光層
83‧‧‧半部反光層
90‧‧‧光阻層
91‧‧‧光阻層
92‧‧‧光阻層
100‧‧‧錫墊
110‧‧‧導熱基板
111‧‧‧接點
120‧‧‧導電膠體
130‧‧‧導電性反光層
131‧‧‧電極分界區
第1A~1D圖係本發明覆晶式發光二極體之製造方法之流程示意圖及該發光二極體之結構示意圖。
第2A~2D圖係第1D圖所示本發明覆晶式發光二極體晶粒之封裝流程示意圖及該發光二極體之封裝結構示意圖。
第3A~3C圖係第1D圖所示本發明覆晶式發光二極體晶粒之另一封裝流程示意圖及該發光二極體之封裝結構示意圖。
第4A~4D圖係本發明覆晶式發光二極體另一實施例之製造方法之流程示意圖及該發光二極體之結構示意圖。
第5A~5D圖係第4D圖所示本發明覆晶式發光二極體晶粒之另一封裝流程示意圖及該發光二極體之封裝結構示意圖。
為使本發明更加明確詳實，茲列舉較佳實施例並配合下列圖示，將本發明之結構及其技術特徵詳述如後：請參考第1D圖所示，其係本發明覆晶式發光二極體之結構 示意圖。本發明之覆晶式發光二極體1，如覆晶式氮化鎵發光二極體但不限制，包含：一藍寶石基板10；一N型歐姆接觸層20，其形成且設置在該元件基板上；一發光層30；一P型歐姆接觸層40其形成且設置在該N型歐姆接觸層上，其中該P型歐姆接觸層與該N型歐姆接觸層之交界面形成該發光層30；一透明導電金屬氧化物層50；二不同極之外露電極部如負極電極部60及正極電極部70；及一覆蓋設在最外層之多層式反光層80，其中該多層式反光層係包含非導電性反光層或非導電性反光層與導電性反光層之組合；其中該多層式反光層80係利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩且一次製作方式以形成在該發光二極體元件除該外露電極部以外之外表面上。
上述該同一光罩且一次製作方式係指在進行PVD真空鍍膜工法時，先以同一光罩來設立該多層式反光層之成形圖案(pattern)，以使該二不同極之外露電極部60、70之表面各設有一光阻層90如第1D圖所示，並再利用一次抽真空及破真空之製作流程來依序完成該多層式反光層80中各層之真空鍍膜製程，藉此達成製程簡化及成本效益。
其實，以本領域現有技術而言，利用一光罩以設立一層反光層之成形圖案(pattern)的技術或利用一次抽真空及破真空之製作流程以完成一層反光層之真空鍍膜技術而言，在本領域中皆可視為習知技術，然而，本發明係利用同一光罩以設立一多層式反光層之成形圖案(pattern)，並再利用一次抽真空及破真空之製作流程以完成一多層式反光層中各層之真空鍍膜製程，在本領域中則可視為創新；又由於本發明能避免先前技術利用多個不同光罩且多次PVD製作方式始能完成一多層式反光層之問題及 缺點，至少能達成製程簡化及成本效益，故應具有進步性。
在本發明一實施例中如第1D圖所示，該多層式反光層80係一由一非導電性氧化矽(SiO2)膜、一導電性鋁膜及一非導電性氧化矽(SiO2)膜所構成之多層式反光層結構，也就是該導電性鋁膜係形成在位於內側之該非導電性氧化矽(SiO2)膜與位於外側之該非導電性氧化矽(SiO2)膜之間；其中該多層式反光層80上得進一步設有一電極分界區81如第1D圖所示，使該多層式反光層80能藉由該電極分界區81而分隔成二分開且形成電性絕緣之半部反光層82、83以分別電性連接於二不同極之外露電極部60、70；也就是，該電極分界區81係用以避免該多層式反光層80會因其中該導電性鋁膜而形成導通狀態。
在本發明另一實施例中(可參考第1D圖所示)，該多層式反光層80亦可由非導電性之分散型布拉格反光膜DBR(distributed Bragg reflector)以構成一多層式反光層結構，其中該DBR(分散型布拉格反光膜)本身為一多層式結構，其一般是由多層之氧化矽(SiO2)膜與氧化鈦(Ti3O5)膜(如共16層)所構成，而藉由DBR多層式反光層80可增加LED晶粒之發光亮度。因為該DBR多層式反光層80本身為一非導電性之多層式反光層，因此當該多層式反光層80是由DBR(distributed Bragg reflector)所構成時，該DBR多層式反光層80即能形成為一一體式反光層結構，也就是，該DBR多層式反光層80上可以不設任何電極分界區81(可參考)，因為該DBR多層式反光層80為一非導電性之多層式反光層，因此不必設立任何電極分界區(81)以分隔成二分開且電性絕緣之半部反光層(82、83)。
上述該同一光罩且一次製作方式係指在進行PVD真空鍍膜 工法時，係以同一光罩來設立該多層式反光層80之成形圖案(pattern)如設立光阻層90及/或光阻層91，並再利用一次抽真空及破真空之製作流程來依序完成該多層式反光層80中各層之真空鍍膜製程，其中該多層式反光層80中各層之真空鍍膜即是指由一非導電性氧化矽(SiO2)膜、一導電性鋁膜及一非導電性氧化矽(SiO2)膜所構成之多層式反光層結構，或是指由一DBR(本身為一非導電性之多層式反光層)所構成之多層式反光層結構，也就是該多層式反光層係包含非導電性反光層(如DBR之各層非導電性膜或氧化矽膜)或非導電性反光層(如氧化矽膜)與導電性反光層(如鋁膜)之組合。
請再參考第1A~1D圖所示，其係本發明覆晶式發光二極體之製造方法之流程示意圖。本發明覆晶式發光二極體之製造方法包含步驟如下：
步驟1：如第1A圖所示，提供一具有多個發光二極體(LED)晶粒1a(如氮化鎵系發光二極體但不限制)之晶圓2，其中各發光二極體晶粒1a已形成具有：一藍寶石基板10、一N型歐姆接觸層20、一發光層30、一P型歐姆接觸層40、一透明導電金屬氧化物層50及二不同極之外露電極部如負極電極部60及正極電極部70。
步驟2：如第1B圖所示，利用同一光罩來設立一多層式反光層(80)之成形圖案(pattern)，以使該二不同極之外露電極部60、70之表面各設有一光阻層90或光阻層91。
步驟3：如第1C圖所示，利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以一次製作方式以在各發光二極體晶粒 1a之外表面上形成一多層式反光層80，其中該一次製作方式係指在進行PVD真空鍍膜工法時係利用一次抽真空及破真空之製作流程來完成該多層式反光層80中各層之真空鍍膜製程。
步驟4：如第1D圖所示，再除去光阻層90或光阻層91，如各外露電極部，即負極電極部60及正極電極部70，之表面上所設之光阻層90，以製造完成多個具有一多層式反光層80之發光二極體晶粒1。
在上述步驟2中如第1B圖所示，當所形成之多層式反光層80係由一非導電性氧化矽(SiO2)膜、一導電性鋁膜及一非導電性氧化矽(SiO2)膜構成時，則在利用同一光罩來設立一多層式反光層(80)之成形圖案(pattern)時，除了使該二不同極之外露電極部60、70之表面各設一光阻層90之外，另外亦須在該多層式反光層(80)之成形圖案(pattern)中電極分界區(81)之預定位置設一光阻層91如第1B、1C圖所示；進而在步驟4除去各外露電極部部60、70之表面上所設之光阻層90也能同時除去該電極分界區(81)之預定位置上所設之光阻層91，藉以在該多層式反光層80上形成一電極分界區81如第1D圖所示，以使該多層式反光層80能藉由該電極分界區81而分隔成二分開且形成電性絕緣之半部反光層82、83以分別電性連接於二不同極之外露電極部60、70。
此外，在上述步驟2中如第1B圖所示，當所形成之多層式反光層80係由一DBR(本身為一非導電性之多層式反光層)構成時，則在利用同一光罩來設立一多層式反光層(80)之成形圖案(pattern)時，即不須在該多層式反光層(80)之成形圖案(pattern)中另設該光阻層91。
請參考第4D圖所示，其係本發明覆晶式發光二極體明另一 實施例之發光二極體。本發明之發光二極體1之該多層式反光層80上進一步可再利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並利用如同該多層式反光層80之製作方式以同一光罩且一次製作方式以在該多層式反光層80之外表面上再形成一導電性反光層130；其中該導電性反光層130係由鋁(Al)膜、銀(Ag)膜中之一種所構成之單層金屬反光層(130)或由其組合所構成之雙層金屬反光層(130)，藉以增進導熱或散熱之面積及功能，供適用於較高功率之發光二極體晶粒或其封裝。
請參考第4A~4D圖所示，其係本發明覆晶式發光二極體另一實施例之製造方法之流程示意圖及該發光二極體之結構示意圖。本實施例係一種之覆晶式發光二極體製造方法，其係於上述之步驟4之後進一步包含一步驟5，其進一步可分為下列步驟：
步驟5-1：針對上述步驟4所製造完成多個具有一多層式反光層80之發光二極體晶粒1如第4A圖所示，利用同一光罩來設立另一導電性反光層(130)之成形圖案(pattern)，由於欲增設之該導電性反光層(130)具導電性，故其中該二不同極之外露電極部60、70之表面可以不必再設光阻層(90)，只須在該導電性反光層(130)之成形圖案(pattern)中一電極分界區(131)之預定位置處，即在該已完成之多層式反光層80之表面上預定位置處設一光阻層92如第4B圖所示。
步驟5-2：如第4C圖所示，利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以一次製作方式以在該已完成之多層式反光層80之表面上再形成一導電性反光層130；其中該一次製作方式係指在進行PVD真空鍍膜工法時係利用一次抽真空及破真空之製作流 程來完成該導電性反光層130或其中各層之真空鍍膜製程；其中該導電性反光層130係由鋁膜、銀膜中之一種所構成之單層金屬反光層，或由鋁膜、銀膜之組合所構成之雙層金屬反光層。
步驟5-3：如第4D圖所示，再除去該光阻層92以在該導電性反光層130中形成一電極分界區131，即在晶圓2上製造完成多個具有一多層式反光層80及一導電性反光層130之發光二極體晶粒3。
請參考第2A~2D圖所示，其係第1D圖所示本發明覆晶式氮化鎵發光二極體晶粒覆晶於一發光二極體導熱基板上之流程示意圖及所完成之發光二極體封裝結構示意圖。針對上述本發明覆晶式氮化鎵發光二極體之製造方法的步驟1~4，其於步驟4之後進一步可包含下列步驟：
步驟6：參考第2A圖所示，於各外露電極部，即負極電極部60及正極電極部70，之表面上各設置一錫墊(solder bumping)100。
步驟7：參考第2B圖所示，藉由研磨、雷射切割、劈裂及晶粒分類(或晶粒光電特性篩選)以形成分離獨立之發光二極體晶粒1。
步驟8：參考第2C、2D圖所示，藉由晶粒黏著(die bonding)及迴焊(reflow)作業將該分離獨立之發光二極體晶粒1對準對位以覆晶於一具導電膠體(如助焊劑flux或錫膏solder paste)120之發光二極體導熱基板110之已設定之對應接點111上，藉以完成該發光二極體1之封裝4。
此外，請參考第3A~3C圖所示，其係第1D圖所示本發明覆晶式發光二極體晶粒之另一封裝流程示意圖及該發光二極體之封裝結構示意圖。針對前述步本發明覆晶式發光二極體之製造方法的步驟1~4，其於步驟4之後進一步可包含下列步驟：
步驟6a：參考第3A圖所示，藉由研磨、雷射切割、劈裂及晶粒分類(或晶粒光電特性篩選)，將如第1D圖所示之具有多個發光二極體晶粒1之晶圓分解成多個分離獨立之發光二極體晶粒1。
步驟7a：參考第3B、3C圖所示，藉由晶粒黏著(die bonding)及迴焊(reflow)作業將該分離獨立之發光二極體晶粒1對準對位以覆晶於一具導電膠體(如錫膏solder paste)120之發光二極體導熱基板110之已設定之對應接點111上，藉以完成該發光二極體之封裝4a。
第3A~3C圖所示流程與第2A~2D圖所示流程比較，第3A~3C圖所示流程省去了第2A~2D圖所示流程之步驟6如第2A圖所示。
此外，請參考第5A~5C圖所示，其係第4D圖所示本發明覆晶式發光二極體晶粒之另一封裝流程示意圖及該發光二極體之封裝結構示意圖。針對前述步本發明覆晶式發光二極體之製造方法的步驟5(包含步驟5-1~5-3)，其於步驟5之後進一步可包含下列步驟：
步驟6b：參考第5A、5B圖所示，藉由研磨、雷射切割、劈裂及晶粒分類(或晶粒光電特性篩選)，將如第4D圖所示之具有多個發光二極體晶粒3之晶圓2分解成多個分離獨立之發光二極體晶粒3。
步驟7b：參考第5B、5C圖所示，藉由晶粒黏著(die bonding)及迴焊(reflow)作業將該分離獨立之發光二極體晶粒63對準對位以覆晶於一具導電膠體(如錫膏solder paste)120之發光二極體導熱基板110之已設定之對應接點111上，藉以完成該發光二極體之封裝4b。
此外，在製作該多層式反光層80或該導電性反光層130時，本發明皆係利用同一光罩以設立該反光層(如多層式反光層80或導電性反 光層130)之成形圖案(pattern)並再利用一次抽真空及破真空之製作流程以完成該反光層中各層之真空鍍膜製程，其中，製作該多層式反光層80所用之光罩與製作該導電性反光層130所用之光罩可為相同之光罩或不同之光罩，其中以使用不同之光罩為佳，因為若使用不同之光罩，則二不同之光罩上可以設具不同之成形圖案(pattern)，即利用該光罩所設立之二光阻層91、92也可設在不同的位置，藉以使該電極分界區81在該多層式反光層80中之位置與該電極分界區131在該導電性反光層130中之位置形成上下錯位狀態，因為該電極分界區81、131主要是使二電極能電性絕隔緣，但所佔面積越小越好以避免影響該多層式反光層80及該導電性反光層130之反光效果，因此若能呈現上下錯位狀態，有利於該多層式反光層80與該導電性反光層130疊置組合後之反光效果。
以上所述僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。
1‧‧‧覆晶式發光二極體
10‧‧‧藍寶石基板
20‧‧‧N型歐姆接觸層
30‧‧‧發光層
40‧‧‧P型歐姆接觸層
50‧‧‧透明導電金屬氧化物層
60‧‧‧負極電極部
70‧‧‧正極電極部
80‧‧‧多層式反光層
81‧‧‧電極分界區
82‧‧‧半部反光層
83‧‧‧半部反光層

Claims (15)

  1. 一種覆晶式發光二極體，包含：一藍寶石基板；一N型歐姆接觸層，其形成且設置在該元件基板上；一P型歐姆接觸層，其形成且設置在該N型歐姆接觸層上，其中該P型歐姆接觸層與該N型歐姆接觸層之交界面形成一發光層；一透明導電金屬氧化物層，其形成且設置在該P型歐姆接觸層上；二不同極之外露電極部，包含一負極電極部及一正極電極部；及一覆蓋設在最外層之多層式反光層；其特徵在於：該多層式反光層係利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同一光罩且一次製作方式以在該發光二極體除該外露電極部以外之外表面上依序形成一多層式反光層之各層；其中該同一光罩且一次製作方式係以同一光罩來設立該多層式反光層之成形圖案(pattern)以使該二不同極之外露電極部之表面各設有一光阻層，並再利用一次抽真空及破真空之製作流程來完成該多層式反光層中各層之真空鍍膜製程。
  2. 如請求項1所述之覆晶式發光二極體，其中該多層式反光層係一由一非導電性氧化矽膜、一導電性鋁膜及一非導電性氧化矽膜所構成之多層式反光層結構，其中該導電性鋁膜係形成在二非導電性氧化矽膜之間。
  3. 如請求項2所述之覆晶式發光二極體，其中該多層式反光層上進一步設有一電極分界區，以使該多層式反光層藉由該電極分界區而分隔成二分 開且形成電性絕緣之半部反光層以分別電性連接於二不同極之外露電極部。
  4. 如請求項1所述之覆晶式發光二極體，其中該多層式反光層係一由非導電性之分散型布拉格反光膜DBR(distributed Bragg reflector)所構成之多層式反光層結構。
  5. 如請求項1所述之覆晶式發光二極體，其中該多層式反光層上進一步設有一導電性反光層，其中該導電性反光層係再利用PVD之真空鍍膜工法並以同一光罩且一次製作方式以在該多層式反光層之外表面上形成該導電性反光層。
  6. 如請求項5所述之覆晶式發光二極體，其中該導電性反光層係由鋁膜、銀膜中之一種或其組合所構成之金屬反光層。
  7. 一種覆晶式發光二極體製造方法，其係用以製造如請求項1至4任一項所述之覆晶式氮化鎵發光二極體，包含步驟如下：步驟1：提供一具有多個發光二極體晶粒之晶圓，其中各發光二極體晶粒已形成具有：一藍寶石基板、一N型歐姆接觸層、一發光層、P型歐姆接觸層、一透明導電金屬氧化物層及至少二不同極之外露電極部；步驟2：利用同一光罩來設立一多層式反光層之成形圖案(pattern)，以使該二不同極之外露電極部之表面各設有一光阻層；步驟3：利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以一次製作方式以在各發光二極體晶粒之外表面上形成一多層式反光層，其中該一次製作方式係指在進行PVD真空鍍膜工法時係利用一次抽真空及破真空之製作流程來完成該多層式反光層中各層之真 空鍍膜製程；及步驟4：再除去光阻層以製造完成多個具有一多層式反光層之發光二極體晶粒。
  8. 如請求項7所述之覆晶式發光二極體製造方法，其中該步驟4之後進一步包含一步驟5，其包含下列步驟：步驟5-1：針對上述步驟4所製造完成多個具有一多層式反光層之發光二極體晶粒，再利用同一光罩來設立另一導電性反光層之成形圖案(pattern)，其中在該已完成之多層式反光層表面上一電極分界區之預定位置處設一光阻層；步驟5-2：利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以一次製作方式以在該已完成之多層式反光層之表面上再形成一導電性反光層；其中該一次製作方式係指在進行PVD真空鍍膜工法時係利用一次抽真空及破真空之製作流程來完成該導電性反光層中各層之真空鍍膜製程；其中該導電性反光層係由鋁膜、銀膜中之一種或其組合所構成之金屬反光層；及步驟5-3：再除去該光阻層以在該導電性反光層中形成一電極分界區，即製造完成多個具有一多層式反光層及一導電性反光層之發光二極體晶粒。
  9. 如請求項7或8所述之覆晶式發光二極體製造方法，其中在該步驟4或步驟5之後進一步包含下列步驟：步驟6：再於各外露電極部之表面上設置錫墊；及步驟7：藉由研磨、雷射切割、劈裂及晶粒分類以形成分離獨立之 發光二極體晶粒；及步驟8：藉由晶粒黏著(die bonding)及迴焊(reflow)作業以將該分離獨立之發光二極體晶粒對準對位以覆晶於一具導電膠體之發光二極體導熱基板以完成該發光二極體之封裝。
  10. 如請求項7或8所述之覆晶式發光二極體製造方法，其中在該步驟4或步驟5之後進一步包含下列步驟：步驟6a：藉由研磨、雷射切割、劈裂及晶粒分類以形成分離獨立之發光二極體晶粒；及步驟7a：藉由晶粒黏著(die bonding)及迴焊(reflow)作業以後將該分離獨立之發光二極體晶粒對準對位以覆晶於一具導電膠體之發光二極體導熱基板以完成該發光二極體之封裝。
  11. 一種覆晶式發光二極體之覆晶式封裝結構，其包含一覆晶式發光二極體晶粒及一導熱基板；其中該覆晶式發光二極體晶粒包含一藍寶石基板、一N型歐姆接觸層、一發光層、P型歐姆接觸層、一透明導電金屬氧化物層、二不同極之外露電極部及一覆蓋設在最外層之多層式反光層；其中該多層式反光層係利用PVD(Physical Vapor Deposition，物理氣相沈積)之真空鍍膜工法並以同光罩且一次製作方式以在該發光二極體晶粒除該外露電極部以外之外表面上形成該多層式反射層；其中該同一光罩且一次製作方式係以同一光罩來設立該多層式反光層之成形圖案(pattern)以使該二不同極之外露電極部之表面各設有一光阻層，並再利用一次抽真空及破真空之製作流程來完成該多層式反光層中 各層之真空鍍膜製程；其中該發光二極體晶粒係藉由晶粒黏著(die bonding)及迴焊(reflow)作業以對準對位覆晶於該導熱基板上具導電膠體之接點上。
  12. 如請求項11所述之覆晶式發光二極體之覆晶式封裝結構，其中該多層式反光層係一由一非導電性氧化矽膜、一導電性鋁膜及一非導電性氧化矽膜所構成之多層式反光層結構，其中該導電性鋁膜係形成在二非導電性氧化矽膜之間。
  13. 如請求項11所述之覆晶式發光二極體之覆晶式封裝結構，其中該多層式反光層係一由非導電性之分散型布拉格反光膜DBR(distributed Bragg reflector)所構成之多層式反光層結構。
  14. 如請求項11所述之覆晶式發光二極體之覆晶式封裝結構，其中該多層式反光層上進一步設有一導電性反光層，其中該導電性反光層係再利用PVD之真空鍍膜工法並以同一光罩且一次製作方式以在該多層式反光層之外表面上形成該導電性反光層。
  15. 如請求項14所述之覆晶式發光二極體之覆晶式封裝結構，其中該導電性反光層係由鋁膜、銀膜中之一種或其組合所構成之金屬反光層。
TW103110748A 2014-03-21 2014-03-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof TWI550909B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103110748A TWI550909B (zh) 2014-03-21 2014-03-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof
US14/664,037 US9559265B2 (en) 2014-03-21 2015-03-20 Flip-chip LED, method for manufacturing the same and flip-chip package of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103110748A TWI550909B (zh) 2014-03-21 2014-03-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof

Publications (2)

Publication Number Publication Date
TW201537777A true TW201537777A (zh) 2015-10-01
TWI550909B TWI550909B (zh) 2016-09-21

Family

ID=54142917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110748A TWI550909B (zh) 2014-03-21 2014-03-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof

Country Status (2)

Country Link
US (1) US9559265B2 (zh)
TW (1) TWI550909B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607559B (zh) * 2017-01-10 2017-12-01 錼創科技股份有限公司 顯示面板
US11081028B2 (en) 2016-03-30 2021-08-03 Sony Corporation Light-emitting device assembly, method of producing the same, and display apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079929A (ja) * 2013-09-11 2015-04-23 株式会社東芝 半導体発光装置及びその製造方法
US10269776B2 (en) * 2014-12-16 2019-04-23 PlayNitride Inc. Light emitting device
CN106169531A (zh) * 2016-07-15 2016-11-30 厦门乾照光电股份有限公司 一种odr结构的倒装发光二极管及制备方法、倒装高压led
KR102598043B1 (ko) 2017-01-12 2023-11-06 삼성전자주식회사 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
JP2019149480A (ja) * 2018-02-27 2019-09-05 豊田合成株式会社 半導体素子、発光装置、および発光装置の製造方法
KR102607596B1 (ko) 2018-05-11 2023-11-29 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557115A (en) 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
JP3589000B2 (ja) 1997-12-26 2004-11-17 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP4101468B2 (ja) 2001-04-09 2008-06-18 豊田合成株式会社 発光装置の製造方法
TW573330B (en) 2002-03-21 2004-01-21 Highlink Technology Corp A light-emitting semiconductor device with a flip-chip package structure
JP3795007B2 (ja) 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
WO2004074556A2 (ja) 2003-02-24 2004-09-02 Waseda University β‐Ｇａ2Ｏ3系単結晶成長方法、薄膜単結晶の成長方法、Ｇａ2Ｏ3系発光素子およびその製造方法
TWI312582B (en) 2003-07-24 2009-07-21 Epistar Corporatio Led device, flip-chip led package and light reflecting structure
TWI244221B (en) 2004-03-01 2005-11-21 Epistar Corp Micro-reflector containing flip-chip light emitting device
US7462861B2 (en) 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
TWI250671B (en) 2005-03-01 2006-03-01 Epitech Technology Corp Method for manufacturing light-emitting diode
US7087526B1 (en) 2005-10-27 2006-08-08 Sharp Laboratories Of America, Inc. Method of fabricating a p-type CaO-doped SrCu2O2 thin film
CA2680194A1 (en) 2007-03-08 2008-09-18 Jason D. Colvin Light emitting diode for harsh environments
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
TWM350824U (en) 2008-01-08 2009-02-11 Super Nova Optoelectronics Corp LED structure of GaN family
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
TWI423482B (zh) 2009-05-19 2014-01-11 Lien Shine Lu Fabrication method of cladding gallium nitride light emitting diodes
US8211722B2 (en) 2009-07-20 2012-07-03 Lu Lien-Shine Flip-chip GaN LED fabrication method
US20110014734A1 (en) 2009-07-20 2011-01-20 Lu Lien-Shine Method for fabricating flip chip gallium nitride light emitting diode
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081028B2 (en) 2016-03-30 2021-08-03 Sony Corporation Light-emitting device assembly, method of producing the same, and display apparatus
TWI775740B (zh) * 2016-03-30 2022-09-01 日商新力股份有限公司 發光元件組裝體及其製造方法以及顯示裝置
TWI607559B (zh) * 2017-01-10 2017-12-01 錼創科技股份有限公司 顯示面板
US10410577B2 (en) 2017-01-10 2019-09-10 PlayNitride Inc. Display panel

Also Published As

Publication number Publication date
TWI550909B (zh) 2016-09-21
US20150270448A1 (en) 2015-09-24
US9559265B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
TWI550909B (zh) A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof
TWI695523B (zh) 發光二極體晶片
JP5820503B2 (ja) 発光素子
US8916890B2 (en) Light emitting diodes with light filters
JP5650446B2 (ja) 半導体発光素子
KR102038443B1 (ko) 발광 소자 및 발광 소자 패키지
US9006005B2 (en) Flip light emitting diode chip and method of fabricating the same
CN108885351B (zh) 光学模块
JP5185338B2 (ja) 発光装置
JP2012146926A (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
EP2228840B1 (en) Light emitting device, light emitting device package, and lighting system
KR20110042559A (ko) 반도체 발광소자 및 그 제조방법
JP6133076B2 (ja) 半導体発光素子及び発光装置
JP5462217B2 (ja) 発光装置の製造方法
US20160035939A1 (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
JP6985286B2 (ja) 発光素子およびこれを備えた発光モジュール
JP5462378B2 (ja) 半導体発光装置、発光装置、半導体発光装置の製造方法
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
TWM521810U (zh) 發光裝置
TWI506824B (zh) 發光二極體封裝結構及其製造方法
TWI488337B (zh) 發光元件及其製作方法
JP6034456B2 (ja) 半導体発光装置及び発光装置
JP5827700B2 (ja) 半導体発光装置及び発光装置
JP4756110B2 (ja) 発光装置の製造方法
KR102426840B1 (ko) 발광 소자 및 발광 모듈