TW201535583A - 製造靜電夾的方法、靜電夾及靜電夾系統 - Google Patents

製造靜電夾的方法、靜電夾及靜電夾系統 Download PDF

Info

Publication number
TW201535583A
TW201535583A TW104102026A TW104102026A TW201535583A TW 201535583 A TW201535583 A TW 201535583A TW 104102026 A TW104102026 A TW 104102026A TW 104102026 A TW104102026 A TW 104102026A TW 201535583 A TW201535583 A TW 201535583A
Authority
TW
Taiwan
Prior art keywords
layer
electrostatic chuck
electrode
insulator
microns
Prior art date
Application number
TW104102026A
Other languages
English (en)
Other versions
TWI697070B (zh
Inventor
Dale K Stone
Richard Cooke
I-Kuan Lin
Julian G Blake
Lyudmila Stone
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Publication of TW201535583A publication Critical patent/TW201535583A/zh
Application granted granted Critical
Publication of TWI697070B publication Critical patent/TWI697070B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/042—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material including a refractory ceramic layer, e.g. refractory metal oxides, ZrO2, rare earth oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/044—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material coatings specially adapted for cutting tools or wear applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在一個實施例中，一種製造靜電夾的方法包含：形成絕緣體主體；在所述絕緣體主體上形成電極；以及在所述電極上沉積層堆疊，所述層堆疊包括使用原子層沉積(ALD)而沉積的氧化鋁層。

Description

抗擴散靜電夾 【先前技術】
本申請案主張2014年1月30日申請的第61/933,659號美國臨時專利申請案的優先權。
本發明的實施例涉及基底處理，且更明確地說，涉及用於固持基底的靜電夾。
基底固持器例如靜電夾廣泛用於許多製程，包含半導體製造、太陽電池製造和其它元件的處理。許多基底固持器實現基底加熱和基底冷卻以便在所要溫度下處理基底。靜電夾在高溫(例如，400℃或高於400℃)下操作時展現多個不同故障機制。作為其中一個，當靜電夾的介質部分中所存在的金屬元素從介質部分濾出且進入鄰近基底(例如，半導體晶片)時，可出現不良金屬污染。
另一故障機制涉及靜電夾的夾持電極內的金屬材料變得可移動之時的電遷移。這可導致箝位電流的增大，且最終導致施 加到基底的夾持力減小。
相對於這些和其它考慮因素來說，需要本發明的改進。
提供此發明內容以按簡化形式介紹概念的選擇，下文在具體實施方式中進一步描述所述概念。此發明內容不希望確定所主張標的物的關鍵特徵或基本特徵，也不希望輔助確定所主張標的物的範圍。
在一個實施例中，一種製造靜電夾的方法包含：形成絕緣體主體；在所述絕緣體主體上形成電極；以及在所述電極上沉積層堆疊，所述層堆疊包括使用原子層沉積(ALD)而沉積的氧化鋁層。
在另一實施例中，一種靜電夾可包含：絕緣體主體；電極，設置在所述絕緣體主體上；以及層堆疊，包括厚度為10微米或小於10微米的非晶氧化鋁層和至少一個額外絕緣體層。
在又一實施例中，一種靜電夾系統可包含：絕緣體主體；電極，包括設置在所述絕緣體主體上的金屬材料；層堆疊，包括總厚度小於100微米的絕緣材料，且包含厚度為10微米或小於10微米的非晶氧化鋁層；以及加熱器，經配置以對所述絕緣體主體進行加熱，其中所述靜電夾經配置以在500℃或高於500℃的溫度下操作，而所述金屬材料未穿過所述層堆疊而擴散。
100‧‧‧靜電夾系統
102‧‧‧靜電夾
104‧‧‧基底
106‧‧‧電壓供應器
108‧‧‧電極
110‧‧‧基座
112‧‧‧加熱器
114‧‧‧絕緣體主體
116‧‧‧層堆疊
120、441、447‧‧‧部分
202、204、206、222‧‧‧層
208‧‧‧表面特徵
224‧‧‧覆層堆疊
402、404、406、408、409、412、414、416、418、419、422、 424、426、428、432、434、436、438、444、446、452、454、456、464、466、472、474、476、478、484、486‧‧‧曲線
442、482‧‧‧鋁曲線
443、445、483、487‧‧‧平穩部分
448、458、468、488‧‧‧矽曲線
449、459、469‧‧‧氮曲線
489‧‧‧鉭曲線
500‧‧‧過程
502、504、506、508‧‧‧框
E‧‧‧電場
圖1描繪根據本揭露的實施例的靜電夾系統。
圖2A描繪根據本揭露的各種實施例的所組裝的靜電夾的一部分的側視橫截面圖。
圖2B描繪根據本揭露的各種額外實施例的所組裝的靜電夾的一部分的側視橫截面圖。
圖3描繪說明根據各種實施例的擴散阻障層的操作的實驗的矩陣。
圖4A描繪層堆疊的二次離子質譜分析的結果。
圖4B描繪另一層堆疊的二次離子質譜分析的結果。
圖4C描繪再一層堆疊的二次離子質譜分析的結果。
圖4D描繪再一層堆疊的二次離子質譜分析的結果。
圖4E描繪又一層堆疊的二次離子質譜分析的結果。
圖4F描繪又一層堆疊的二次離子質譜分析的結果。
圖4G描繪額外層堆疊的二次離子質譜分析的結果。
圖4H描繪對比樣本的二次離子質譜分析的結果。
圖4I描繪另一層堆疊的二次離子質譜分析的結果。
圖5為示範性製程流程。
本發明的實施例提供一種抗擴散靜電夾，其解決當今靜 電夾中所發現的多個問題。在本發明的實施例中，抗擴散層堆疊設置在靜電夾的電極與將由靜電夾固持的基底之間。抗擴散層堆疊可在操作期間抑制金屬從靜電夾濾出，而這種濾出原本會污染基底。抗擴散層堆疊還可防止靜電夾的夾持力的減小，而這可由於操作期間夾持金屬電極中所誘發的電遷移而發生。
在各種實施例中，抗擴散的層堆疊可為至少一層，且在特定實施例中，層堆疊由多層製成。層堆疊可電絕緣以便支持在靜電夾與基底之間產生電場。在一些實施例中，層堆疊的每一層是電絕緣的。在一些實施例中，層堆疊的至少一層可通過原子層沉積(ALD)而形成。通過原子層沉積而形成的至少一層(「ALD層」)可對可存在於靜電夾中的金屬提供增強的抗擴散性。適用於根據本發明的實施例的抗擴散ALD層的材料包含氧化鋁(Al2O3)。
原子層沉積(ALD)為與化學氣相沉積(CVD)相關的沉積方法。在ALD中，依序進行使用獨立前驅物的多個獨立反應(例如，在兩個獨立反應的狀況下，為半循環)以完成沉積固定量的材料的單一完整沉積循環。在例如氧化鋁的二元化合物的沉積期間，通過重複兩個不同半循環來沉積將形成的層。在每一半循環之後，由第一前驅物供應的固定量的反應性物質保留在基底表面上。理想地(但未必)，可在第一半循環之後產生第一物質的單一單層。第一物質的單層的每一物質可與下一半循環中所供應的第二前驅物的物質反應。在每一半循環中，在供應反應性物質 之後，可執行淨化以移除沉積材料的任何未反應的物質。因此，在一循環中反應的材料的總量可均等於每一反應物的單層。以這種方式，每一循環可產生與任何其它循環相同的量的材料。因此，在寬製程窗口內，層的總厚度僅取決於所執行的循環的數量。此外，這種層的微結構的特徵可在於組份材料的交替單層(例如，層A、層B、層A、層B等)。
現參看附圖，在圖1中，展示了根據本揭露的實施例而佈置的靜電夾系統100。靜電夾系統100包含用於支撐並固持基底104以進行處理的靜電夾102。靜電夾系統100包含電壓供應器106，其經配置以將電壓施加到電極108。因此，產生了可夾持基底104的電場E。雖然將靜電夾102說明為具有單一電極，但在一些實施例中，靜電夾102可包含多個電極，且在不同實施例中，可如同在常規靜電夾中一樣以DC電壓或AC電壓來操作。
靜電夾102包含基座110，在一些實施例中，基座110可為金屬材料。在各種實施例中，基座110可包含加熱器112。加熱器112經設計以在處理期間對靜電夾102進行加熱，且因此對基底104進行加熱。在一些實施例中，加熱器可經設計以產生400℃或高於400℃、500℃或高於500℃(例如，600℃或800℃)的基底溫度。在其它實施例中，靜電夾102可由處於靜電夾外部或附著到靜電夾的加熱器加熱。
雖然圖1中未描繪，但如同在常規靜電夾中一樣，靜電夾系統100可包含氣體源，其將氣體遞送到靜電夾102內的氣體 分配系統(未繪示)，以在基底104與靜電夾之間提供熱傳導。
靜電夾102還包含鄰近於基座的絕緣體主體114。在一些實施例中，絕緣體主體由氧化鋁製成。絕緣體主體114的至少一部分上所設置的是層堆疊116，其可包含至少一個絕緣體層。層堆疊還可覆蓋電極108，以使得電極108如圖所示設置在絕緣體主體114與層堆疊116之間。在靜電夾系統100的操作期間，電極108所產生的電場E與加熱器112所產生的高溫的組合可施加力，而所述力迫使金屬物質從電極108擴散。為了防止或減少金屬物質的這種遷移，層堆疊116包含提供增強的抗擴散性的至少一層。在如下文所論述的特定實施例中，所述至少一層是通過原子層沉積而形成。
圖2A描繪根據一個實施例的靜電夾102的部分120的特寫視圖。在這個實施例中，層堆疊116包含多個層。如圖所說明，層202設置在電極108和絕緣體主體114的一部分上。額外層(即，層204)設置在層202上，而另一層(即，層206)設置在層206上，且鄰近於基底104。表面特徵208可形成在層206上，其中，表面特徵208可用於支撐基底104且還可界定背側氣體可設置在基底104與靜電夾102之間的區域。
在各種實施例中，層202、層204和層206為絕緣體。在一些實施例中，層202是通過ALD而形成，且與常規靜電夾相比，對材料從電極108的擴散提供增強的抗性。在特定實施例中，層202是通過ALD而形成，而層204和層206是通過其它製程(例 如，物理氣相沉積(PVD)、化學氣相沉積(CVD)或電漿增強化學氣相沉積(PECVD))而形成。然而，所述實施例在此上下文中不受限制。在一些實施例中，層堆疊116的總厚度可為40微米到200微米。
在一些實施例中，層202為通過ALD而形成的Al2O3層。明確地說，層202可為厚度處於0.5微米(500納米)到10微米範圍中的Al2O3層(本文中亦稱為「氧化鋁」)。在各種實施例中，通過ALD而形成的氧化鋁層可為所沉積的非晶層。如所注明，通過ALD而形成的非晶氧化鋁層的特性可包含無針孔的微結構，其對物質穿過層而擴散有抗性。此外，氧化鋁層可在通常用於靜電夾的使用溫度(例如，800℃或低於800℃)下保持為非晶的。所述實施例在此上下文中不受限制。在一些實施例中，通過ALD而形成的Al2O3層的另一特徵為在Al2O3層內不存在除鋁和氧以外的額外元素，其中額外元素可被發現於通過其它技術(例如，常規化學氣相沉積或物理氣相沉積)而生長的Al2O3層中。
在靜電夾102中，由通過ALD而形成的Al2O3材料構成的層202的實施例可用於多個用途。在第一實例中，層202可用作防止底層金屬從電極108擴散出的擴散阻障。第二，層202可用作高介電強度塗層，其提供介質在靜電夾應用中適當地發揮作用所需的電壓隔絕的實質部分。在一些實施方案中，例如電壓供應器106等電壓供應器可在電極108(以及未繪示的其它電極)上產生200伏到1000伏的電壓。如圖所說明，(介質)層堆疊116 介入在電極108(其可處於1000伏的電位下)與基底104之間。根據報告，經ALD沉積的Al2O3的介電強度為每微米1000伏。因此，在經ALD沉積的Al2O3層(即，層202)的厚度為1微米或大於1微米的實施例中，即使在不考慮層204和層206(其總厚度可高達150微米到200微米)的介電強度的情況下，層202也可提供對高達1000伏的電壓的介電擊穿的足夠抗性。
在額外實施例中，層202為通過ALD而形成的Al2O3層，而層204為通過PVD而形成的氮氧化鋁(ALON)層，且層206為通過PECVD而形成的氮化矽層。在其它實施例中，可重複地沉積可分別為通過PVD而形成的ALON層和通過PECVD而形成的氮化矽層的層204和層206以形成一系列層，即，層204、層206、層204、層206等。換句話說，可為氮氧化鋁層的層204和可為氮化矽層的層206可被視為形成在層202上的覆層堆疊。這種覆層堆疊可接著沉積至少兩次以使層堆疊的總厚度累積達所要量。這可用於使層堆疊116的總厚度累積到100微米到200微米，其中，每一個別層的厚度小得多，例如，為約1微米或10微米。所述實施例在此上下文中不受限制。PVD ALON的使用可添加介質厚度，以在維持高介電常數(例如，大於值9)的同時提高層堆疊116的總介電強度。此外，PVD ALON的使用可維持高純度(>99.95%)。氮化矽層的使用可提供可通過幹式蝕刻處理來圖案化的接觸表面，因此促進產生如表面特徵208和其它特徵(未繪示)所說明的壓紋(embossment)，所述其它特徵可在基底104被 吸引到靜電夾102時用作氣體密封件。此外，例如PECVD氮化矽等氮化矽層的使用提供面向基底104的超高純度表面(>99.995%)。
在額外實施例中，單一絕緣體層可佈置在層202的頂部上以代替多個層。舉例來說，在一個實施例中，具有小於100微米的厚度的單一絕緣體層可設置在層202上，而層202由通過ALD而形成的氧化鋁構成且具有1微米的厚度。在其它實施例中，層202可由通過ALD而形成的氧化鋁構成，具有1微米的厚度，且可作為鄰近於基底104的最外層而佈置，而至少一個絕緣體層設置在層202與電極108之間。舉例來說，至少一個絕緣體層可具有50微米到200微米的厚度，且可由用於靜電夾中的任何常規絕緣體材料構成。這種配置的優點在於層202可不僅能有效地防止不想要的物質從電極108擴散，而且能有效地防止從用於在電極上形成靜電夾的絕緣體層的大部分厚度的常規絕緣體材料擴散。
在一些實施例中，層堆疊116可促進靜電夾102在相比使用單塊介質材料的常規靜電夾較低的電壓條件和較低的介電強度條件下操作。舉例來說，在靜電夾102的特定實施例中，層堆疊116可具有75微米或小於75微米的厚度，例如，介於40微米與75微米之間的厚度，且靜電夾102可在從電壓供應器106施加的小於500伏AC的電壓下操作。圖2B展示靜電夾102的一個變化，其中層堆疊116由被展示為層222的非晶氧化鋁層構成。層222設置在覆層堆疊224的頂部上，而覆層堆疊224直接形成在電 極108上。層222可通過(例如)ALD而形成，且在一些情形下，可具有0.5微米到5微米的厚度。所述實施例在此上下文中不受限制。覆層堆疊224為可由除氧化鋁之外的絕緣體材料(例如，氮化矽或氮氧化鋁)的多於一個層構成的絕緣體。覆層堆疊224可通過化學氣相沉積、物理氣相沉積、電漿增強物理氣相沉積或其它技術而沉積。在一個特定實例中，層222的厚度可為1微米到2微米。給定這個厚度範圍且給定層222可由通過ALD而沉積的氧化鋁形成，層222可抗擊穿，直到跨越層222施加至少1000伏為止。在這個實例中，覆層堆疊224的存在可賦予對擊穿的進一步抗性，以使得直到跨越層堆疊116施加大於1000伏，層堆疊116才擊穿。使用ALD來提供1微米厚的氧化鋁層的優點在於，靜電夾102可在高達1000伏或高於1000伏的電壓下操作，而不需要形成過厚的層堆疊。舉例來說，如果覆層堆疊224由氮氧化鋁或氮化矽或兩者的組合構成，那麼層堆疊116可形成為具有小於100微米(例如，40微米到75微米)的總厚度。這種總厚度可足以產生基底的適當夾持所需的電容，而同時提供對高達1000伏或高於1000伏的電壓的介電擊穿的抗性。同時，可實現這些靜電夾性質而不需要使用ALD來沉積過厚的層，而原本沉積過厚的層的製程相比常規物理氣相沉積或化學氣相沉積製程可能需要相對較多時間和成本來沉積給定層厚度。
在其它實施例中，電極108可通過ALD而形成，且在特定實施例中，可為鉑電極(Pt)。這種電極可提供與高溫下的靜電 夾102的操作相容的電極層，且將通孔傳導提供到絕緣體主體114(在一些實施例中，其可為氧化鋁)的背側。
由圖2A和圖2B示範的實施例不同於常規靜電夾，其中常規靜電夾通常通過將固態絕緣體接合到電極或在電極上沉積電漿噴塗層而在電極上形成絕緣層來製造。然而，這些製造絕緣層的方法可導致一種靜電夾結構，其尤其在靜電夾在高溫下(例如，在400℃或高於400℃的溫度下)操作時提供對電極金屬材料的擴散的不充分的抗性。這可為這些材料中的缺陷或其它非理想特徵的結果，如此可導致穿過如常規靜電夾中所形成的這種絕緣層的擴散。
相比之下，本發明者已發現與照慣例沉積的層相比，將經ALD沉積的Al2O3層用作靜電夾中的電極的覆蓋層大幅改進擴散阻障性質。在不同實施例中，經ALD沉積的Al2O3層可直接沉積在夾電極上(如此，可抑制物質從電極擴散出)或可沉積在自身直接形成在夾電極上的絕緣體層的頂部上。在後者的狀況下，經ALD沉積的Al2O3可抑制存在於絕緣體層中的金屬或其它污染物擴散出，且抑制從電極物質擴散出。 明確地說，已觀察到這些經ALD沉積的Al2O3層無缺陷和變薄的區域，從而導致比照慣例沉積的層好數個量級的擴散阻障性質。舉例來說，本發明者已發現，在電極被使用ALD而製造的Al2O3層覆蓋的靜電夾中，與未製造有擴散阻障的靜電夾相比，包含Zn、Cu和Pb的金屬污染已減少約三個量級。此外，與電極 被例如Si3N4、SiO2等其它所沉積的擴散阻障層覆蓋的靜電夾相比，金屬污染減少兩個量級，其中這些層是通過如上文所論述的常規薄膜沉積技術而沉積。
因此，各種實施例可使用通過ALD而沉積的非晶氧化鋁層以促進靜電夾的高溫操作。明確地說，非晶氧化鋁層可設置在靜電夾的電極與夾持表面之間的層堆疊中，以使得靜電夾可在500℃或高於500℃的溫度下操作，而電極的金屬材料未穿過層堆疊而擴散。如上文所注明，這種擴散可導致由靜電夾固持的基底的污染，且可另外導致夾持性質(例如，可由靜電夾施加的夾持力)和層堆疊的介電強度的降低。
為了研究使用ALD而製造的Al2O3層對防止金屬污染物的擴散的效益，在玻璃絕緣體基底上沉積一系列不同候選擴散阻障層堆疊。玻璃絕緣體基底由常規靜電夾中可見的已知絕緣體材料製成。發現玻璃絕緣體基底具有濃度在1×1017/立方釐米到1×1018/立方釐米的範圍中的低含量的銅和鐵雜質。玻璃絕緣體基底上所沉積的擴散阻障層堆疊含有包含以下各者的不同組合的至少一層：使用ALD而製造的200納米到300納米厚的Al2O3層、使用ALD而製造的200納米厚的Ta2O5層以及使用PECVD而製造的200納米或2微米厚的氮化矽層。在具有Al2O3層的所有層堆疊中，Al2O3層鄰近於基底而形成，而在具有氮化矽層的所有層堆疊中，氮化矽層為形成與空氣的介面的最外層。
圖3呈現以這種方式形成的擴散阻障層堆疊的矩陣的概 述。在玻璃基底上製造層堆疊且通過加熱在550℃下處理層堆疊持續24小時後，執行成分分析。通過二次離子質譜法(SIMS)來執行成分分析，其中二次離子質譜法(SIMS)為根據相對於物體的表面的深度而執行物體內的不同元素的成分剖析的技術，其中物體可為基底、層或層群組。
SIMS分析的結果展示在圖4A到圖4I中，且可如下概述。值得注意的是，雖然氧化鉭和氧化鋁層的標稱厚度為200納米，但SIMS分析的結果暗示這些層中的每一者具有較接近於300納米的厚度。然而，這些層可仍如同在圖3中一樣被稱為「200納米厚」或在下文的論述中被稱為「標稱200納米厚」。當製造包含通過ALD而形成的Al2O3層的層堆疊(具有或不具有額外層)時，銅和鐵擴散受到抑制。換句話說，與底層基底中的銅或鐵信號量相比，層堆疊中的銅或鐵信號量大幅減少。當ALD Al2O3層不存在於層堆疊中時，2微米厚的氮化矽層能有效地抑制鐵擴散而不能有效地抑制銅擴散，以致於氮化矽層中的銅濃度與基底中的銅濃度相當。使用ALD而製造的單一標稱200納米厚的Ta2O5層的使用不能有效地抑制銅或鐵擴散。2微米厚的氮化矽層和200納米厚的Ta2O5層的雙層也不能有效地抑制銅擴散。
圖4H描繪對比(基底)樣本的二次離子質譜分析的結果，其指示基底中所存在的銅和鐵的含量。該圖指示在不具有任何擴散阻障層的情況下基底中的矽(曲線478)、鋁(曲線472)、鐵(曲線474)和銅(曲線476)的信號水平。
參看圖4A，展示由使用ALD而製造的單一200納米到300納米厚的Al2O3層構成的層堆疊的二次離子質譜分析的結果，其中大於300納米的深度處所存在的鋁和矽信號表示基底。如圖所說明，防止銅與鐵兩者從玻璃絕緣體基底擴散。對於不同元素來說，資料繪製為給定元素的原始信號計數或濃度。明確地說，曲線402表示鋁，其信號水平在約0.3微米的深度(其指示使用ALD而製造的Al2O3層與底層玻璃基底之間的介面)處降低。底層玻璃基底中的鋁信號可指示處理之前的玻璃基底中的鋁的濃度。如圖還展示，玻璃基底包含矽(曲線408)、銅(曲線406)、鐵(曲線404)和______(曲線409)。基底中的銅和鐵濃度在基底中處於1×1018的範圍中，這指示一濃度，該濃度指示基底中的這些金屬元素的百萬分之十的範圍中的相對原子濃度。在小於0.3微米的深度處的區域中測量的銅和鐵濃度表示其在使用ALD而製造的Al2O3層內的相應濃度。如圖所說明，銅與鐵兩者的濃度處於1×1016的範圍中，這可對應於這些元素的近似檢測極限，從而指示銅或鐵極少擴散或不擴散到使用ALD而製造的Al2O3層中。
圖4B描繪由使用ALD而製造的標稱200納米厚的Ta2O5層構成的另一層堆疊的二次離子質譜分析的結果。在這種狀況下，銅和鐵穿過標稱200納米厚的Ta2O5層而擴散。曲線419表示鉭，其信號水平在約0.3微米的深度(其指示使用ALD而製造的Ta2O5層與包含矽(曲線418)、銅(曲線416)、鐵(曲線414)和鋁(曲線412)的底層玻璃基底之間的介面)處降低。如圖所說明， 如深度小於0.3微米時的信號所指示的氧化鉭層內的銅和鐵的濃度與基底中的銅和鐵的相應濃度(如大於0.3微米的深度的信號所指示)大致上相同。這說明在550℃下處理持續24小時後，氧化鉭層不抑制銅和鐵從基底擴散。
圖4C描繪由通過PECVD而製造的單一200納米厚的氮化矽層構成的再一層堆疊的二次離子質譜分析的結果。在這個實例中，氮化矽層中所存在的矽由曲線428指示，其中曲線428在0.2微米的深度(其對應於氮化矽層與基底之間的介面)處降低。銅(曲線426)和鐵(曲線424)在較小程度上穿過矽層而擴散。鋁(曲線422)也看似擴散到氮化矽層中。
圖4D描繪由通過PECVD而製造的單一2微米厚的氮化矽層構成的再一層堆疊的二次離子質譜分析的結果，且由曲線438指示矽。在這個實例中，銅穿過阻障層而擴散，且鐵擴散受到抑制。銅(曲線436)貫穿矽層而擴散以使得銅濃度的水平在氮化矽層中與基底中大致上相同。在小於2微米的深度處的氮化矽膜中的鐵信號(曲線434)的低水平展示鐵擴散受到抑制。少量的鋁(曲線432)還看似至少擴散到較接近基底的氮化矽層的下方區域中。
圖4E描繪由使用ALD而製造的標稱200納米厚的Al2O3層構成的又一層堆疊的二次離子質譜分析的結果，所述Al2O3層由鋁曲線442的平穩部分443指示。這層鄰近於基底，其位置由鋁曲線442的部分441和矽曲線448的部分447指示。通過PECVD而製造的2微米厚的氮化矽層設置在標稱200納米厚的Al2O3層的 頂部上，如氮曲線449和矽曲線448的平穩部分445所指示。在這種狀況下，銅(曲線446)和鐵(曲線444)擴散有效地受到抑制。
圖4F描繪由使用ALD而製造的200納米厚的Ta2O5層構成的又一層堆疊的二次離子質譜分析的結果，所述Ta2O5層由曲線452指示。通過PECVD而製造的2微米厚的氮化矽層設置在標稱200納米厚的Ta2O5層的頂部上，如氮曲線459和矽曲線458所指示。未展示底層基底。在這種狀況下，鐵擴散(曲線454)受到抑制，且銅(曲線456)貫穿層堆疊而擴散。
圖4G描繪由使用ALD而製造的標稱200納米厚的Al2O3層、使用ALD而製造的200納米厚的Ta2O5層和通過PECVD而製造的2微米厚的氮化矽層(如矽曲線468和氮曲線469所指示)構成的額外層堆疊的二次離子質譜分析的結果。收集SIMS資料直到剛好1.7微米的深度，因此不反映較接近於基底的氧化鋁或氧化鉭層。然而，可見，銅(曲線466)和鐵(曲線464)擴散受到抑制，如氮化矽層中的低計數水平所證實。
圖4I描繪由使用ALD而製造的標稱納米厚的Al2O3層(由鋁曲線482的平穩部分483指示)和使用ALD而製造的標稱200納米厚的Ta2O5層(由鉭曲線489的平穩部分487指示)構成的另一層堆疊的二次離子質譜分析的結果。這些層設置在由矽曲線488指示的基底上。再一次，銅(曲線486)和鐵(曲線484)擴散受到抑制，以使得銅和鐵不擴散到層堆疊中。
圖5描繪根據本揭露的實施例的用於製造靜電夾的過程500中所涉及的示範性操作。在框502中，形成靜電夾的絕緣體主體。絕緣體主體可形成在基座(例如，金屬塊)上。基座可包含加熱器或可耦接到用於對靜電夾進行加熱的加熱器。在一些狀況下，絕緣體主體可由陶瓷(例如，氧化鋁)構成。在框504中，在絕緣體主體上形成電極。在一些實例中，電極可由金屬材料(例如，鎢、鉬或鉑)構成。所述實施例在此上下文中不受限制。在一些變化中，電極可為佈置在絕緣體主體上的多個電極。在框506中，通過原子層沉積而在電極上沉積非晶氧化鋁層。在一些實施例中，氧化鋁層可具有500納米到10微米的厚度。氧化鋁層可按照包封電極和未被電極覆蓋的絕緣體主體的暴露部分的保形方式沉積。
在框508中，在非晶氧化鋁層上沉積覆層堆疊。覆層堆疊可包含單一絕緣體層，例如，氮化矽或氮氧化鋁。覆層堆疊可包含相繼沉積的多個絕緣體層，其中每一絕緣體層與先前沉積的絕緣體層不同。在一些實例中，覆層堆疊可具有介於40微米與200微米之間的總厚度。覆層堆疊可通過僅一個沉積製程(例如，化學氣相沉積)來製備，或可使用多個不同沉積製程來製備。舉例來說，形成覆層堆疊的一部分的氮氧化鋁層可通過物理氣相沉積製程來沉積，而形成覆層堆疊的另一部分的氮化矽層是通過電漿增強化學氣相沉積來沉積。
在過程500的一個變化中，可在框506之前執行框508， 以使得覆層堆疊直接沉積在電極的頂部上，且氧化鋁層沉積在覆層堆疊的頂部上。
雖然可部署前述實施例以用於高溫(例如，100℃到700℃的溫度)下的靜電夾的操作，但預期本發明的實施例還可在未加熱的靜電夾的操作期間抑制不想要的物質擴散。
總的來說，本發明的實施例提供改進的靜電夾，其包含使用ALD而製造的Al2O3層，其中所述Al2O3層設置在夾電極與將夾持的基底之間。在各種實施例中，使用ALD而製造的Al2O3層可形成電絕緣材料的層堆疊的一部分，所述層堆疊具有50微米到200微米的總厚度。在各種實施例中，使用ALD而製造的Al2O3層可鄰近於夾電極而設置；可設置在另一絕緣體材料的頂部上，因此形成最外層；或可設置在絕緣體層的堆疊內，以使得絕緣體層設置在使用ALD而製造的Al2O3與夾電極之間，且另一絕緣體層設置在使用ALD而製造的Al2O3與將夾持的基底之間。除了提供擴散阻障以防止不想要的物質從夾電極、絕緣體層或其它靜電夾元件擴散外，使用ALD而製造的Al2O3還可促進實現絕緣體層的目標擊穿強度，以使得在靜電夾的操作期間將電壓施加到電極時，絕緣體堆疊不擊穿。
本揭露在範圍上不受本文所描述的具體實施例限制。實際上，除本文所描述的實施例之外，根據上述描述和隨附圖式，本揭露的其它各種實施例和修改對於所屬領域的技術人員來說將為明顯的。因此，希望這些其它實施例和修改落入本揭露的範圍 內。此外，儘管本文中已在特定實施方案的上下文中在特定環境中針對特定目的描述了本揭露，但所屬領域的技術人員應認識到，其用處不限於此且本揭露可有益地在任何數量的環境中針對任何數量的目的而實施。因此，本文闡述的申請專利範圍應鑒於如本文中描述的本揭露的全寬度和精神來解釋。
102‧‧‧靜電夾
104‧‧‧基底
108‧‧‧電極
114‧‧‧絕緣體主體
116‧‧‧層堆疊
120‧‧‧部分
202、204、206‧‧‧層
208‧‧‧表面特徵

Claims (15)

  1. 一種製造靜電夾的方法，包括：形成絕緣體主體；在所述絕緣體主體上形成電極；以及在所述電極上沉積層堆疊，所述層堆疊包括使用原子層沉積(ALD)而沉積的氧化鋁層。
  2. 如申請專利範圍第1項所述的製造靜電夾的方法，其中所述氧化鋁層的厚度介於500納米與10微米之間。
  3. 如申請專利範圍第1項所述的製造靜電夾的方法，其中沉積所述層堆疊包括：在所述電極上沉積所述氧化鋁層；以及在所述氧化鋁層上沉積至少一個絕緣體層，所述至少一個絕緣體層的厚度介於40微米與200微米之間。
  4. 如申請專利範圍第1項所述的製造靜電夾的方法，其中沉積所述層堆疊包括：在所述電極上形成至少一個絕緣體層，其中所述至少一個絕緣體層的厚度介於40微米與200微米之間；以及在所述至少一個絕緣體層上沉積所述氧化鋁層。
  5. 如申請專利範圍第3項所述的製造靜電夾的方法，其中沉積所述至少一個絕緣體層包括：在所述氧化鋁層上沉積氮氧化鋁層；以及在所述氮氧化鋁層上沉積氮化矽層。
  6. 如申請專利範圍第1項所述的製造靜電夾的方法，包括以75微米或小於75微米的厚度沉積所述層堆疊。
  7. 如申請專利範圍第1項所述的製造靜電夾的方法，包括將所述氧化鋁層沉積為非晶層。
  8. 如申請專利範圍第1項所述的製造靜電夾的方法，其中所述電極為通過原子層沉積而形成的鉑電極。
  9. 一種靜電夾，包括：絕緣體主體；電極，設置在所述絕緣體主體上；以及層堆疊，包括厚度為10微米或小於10微米的非晶氧化鋁層和至少一個額外絕緣體層。
  10. 如申請專利範圍第9項所述的靜電夾，其中所述非晶氧化鋁層的厚度介於500納米與10微米之間。
  11. 如申請專利範圍第9項所述的靜電夾，其中所述層堆疊的厚度介於40微米與200微米之間。
  12. 如申請專利範圍第11項所述的靜電夾，其中所述層堆疊包括：氧化鋁層，鄰近於所述電極而設置；以及所述至少一個額外絕緣體層，設置在所述氧化鋁層上。
  13. 如申請專利範圍第11項所述的靜電夾，其中所述層堆疊包括：所述至少一個額外絕緣體層，鄰近於所述電極而設置；以及 氧化鋁層，設置在所述至少一個額外絕緣體層上。
  14. 一種靜電夾系統，包括：絕緣體主體；電極，包括設置在所述絕緣體主體上的金屬材料；層堆疊，包括具有小於100微米的總厚度的絕緣材料，且包含厚度為10微米或小於10微米的非晶氧化鋁層；以及加熱器，經配置以對所述絕緣體主體進行加熱，其中靜電夾經配置以在500℃或高於500℃的溫度下操作，而所述金屬材料未穿過所述層堆疊而擴散。
  15. 如申請專利範圍第14項所述的靜電夾系統，其中所述層堆疊包括：氧化鋁層，鄰近於所述電極而設置，厚度小於5微米；以及至少一個額外絕緣體層，設置在所述氧化鋁層上，其中所述層堆疊的總厚度大於40微米。
TW104102026A 2014-01-30 2015-01-22 製造靜電夾的方法、靜電夾及靜電夾系統 TWI697070B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461933659P 2014-01-30 2014-01-30
US61/933,659 2014-01-30
US14/280,245 US9644269B2 (en) 2014-01-30 2014-05-16 Diffusion resistant electrostatic clamp
US14/280,245 2014-05-16

Publications (2)

Publication Number Publication Date
TW201535583A true TW201535583A (zh) 2015-09-16
TWI697070B TWI697070B (zh) 2020-06-21

Family

ID=53679703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102026A TWI697070B (zh) 2014-01-30 2015-01-22 製造靜電夾的方法、靜電夾及靜電夾系統

Country Status (6)

Country Link
US (2) US9644269B2 (zh)
JP (1) JP6607859B2 (zh)
KR (1) KR102258312B1 (zh)
CN (1) CN106233451B (zh)
TW (1) TWI697070B (zh)
WO (1) WO2015116930A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9644269B2 (en) * 2014-01-30 2017-05-09 Varian Semiconductor Equipment Associates, Inc Diffusion resistant electrostatic clamp
US11031272B2 (en) * 2018-11-06 2021-06-08 Mikro Mesa Technology Co., Ltd. Micro device electrostatic chuck with diffusion blocking layer
WO2020239400A1 (en) * 2019-05-29 2020-12-03 Asml Holding N.V. Split double sided wafer and reticle clamps
US11302536B2 (en) * 2019-10-18 2022-04-12 Applied Materials, Inc. Deflectable platens and associated methods
EP4423804A1 (en) * 2021-10-28 2024-09-04 Entegris, Inc. Electrostatic chuck that includes upper ceramic layer that includes a dielectric layer, and related methods and structures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297268A (ja) 1993-12-27 1995-11-10 Shin Etsu Chem Co Ltd 静電チャック付セラミックスヒーター
JPH08288376A (ja) 1995-04-12 1996-11-01 Kobe Steel Ltd 半導体製造装置用静電チャック
JP3767719B2 (ja) 1997-10-30 2006-04-19 信越化学工業株式会社 静電吸着装置
JP2000216232A (ja) 1999-01-27 2000-08-04 Taiheiyo Cement Corp 静電チャックおよびその製造方法
JP2002082130A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体素子検査装置及びその製造方法
JP4748927B2 (ja) 2003-03-25 2011-08-17 ローム株式会社 半導体装置
JP4307195B2 (ja) 2003-09-17 2009-08-05 京セラ株式会社 静電チャック
KR20070032050A (ko) * 2004-07-07 2007-03-20 제너럴 일렉트릭 캄파니 기판상의 보호 코팅 및 그의 제조 방법
US7446284B2 (en) * 2005-12-21 2008-11-04 Momentive Performance Materials Inc. Etch resistant wafer processing apparatus and method for producing the same
JP2007173596A (ja) 2005-12-22 2007-07-05 Ngk Insulators Ltd 静電チャック
JP5062507B2 (ja) 2006-02-08 2012-10-31 学校法人早稲田大学 アルミナ膜とその製造方法並びに光学装置
US20070181065A1 (en) * 2006-02-09 2007-08-09 General Electric Company Etch resistant heater and assembly thereof
JP4728306B2 (ja) 2007-09-18 2011-07-20 トーカロ株式会社 静電チャック部材およびその製造方法
TW200935555A (en) * 2007-12-20 2009-08-16 Saint Gobain Ceramics & Plastics Inc Electrostatic chuck and method of forming
TWI475594B (zh) * 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
JP5102393B2 (ja) * 2008-06-03 2012-12-19 エア プロダクツ アンド ケミカルズ インコーポレイテッド ケイ素含有フィルムの低温堆積
KR20100046909A (ko) * 2008-10-28 2010-05-07 주성엔지니어링(주) 정전 흡착 장치와 그의 제조방법
US8968537B2 (en) 2011-02-09 2015-03-03 Applied Materials, Inc. PVD sputtering target with a protected backing plate
US9644269B2 (en) * 2014-01-30 2017-05-09 Varian Semiconductor Equipment Associates, Inc Diffusion resistant electrostatic clamp

Also Published As

Publication number Publication date
US9644269B2 (en) 2017-05-09
TWI697070B (zh) 2020-06-21
US20170335460A1 (en) 2017-11-23
KR102258312B1 (ko) 2021-05-31
JP2017509147A (ja) 2017-03-30
JP6607859B2 (ja) 2019-11-20
KR20160117436A (ko) 2016-10-10
WO2015116930A1 (en) 2015-08-06
US20150214087A1 (en) 2015-07-30
CN106233451A (zh) 2016-12-14
CN106233451B (zh) 2020-06-30
US10385454B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
US10385454B2 (en) Diffusion resistant electrostatic clamp
JP6527524B2 (ja) 静電チャックおよびその作製方法
Kim et al. Effects of crystallization on the electrical properties of ultrathin HfO 2 dielectrics grown by atomic layer deposition
TW406348B (en) Cover layer for a substrate support chuck and method of fabricating same, and a support apparatus with the cover layer
TWI270126B (en) Electrode for p-type SiC
Ahadi et al. Ultra low density of interfacial traps with mixed thermal and plasma enhanced ALD of high-κ gate dielectrics
JP2017509147A5 (zh)
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
CN107302026B (zh) 用于处理载体的方法和电子部件
Ramanathan et al. Ultrathin zirconia/SiO2 dielectric stacks grown by ultraviolet–ozone oxidation
Zhao et al. Formation and elimination mechanism of thermal blistering in Al2O3/Si system
CN110622281B (zh) 具有晶体硅氧化物的绝缘体上硅
US11410869B1 (en) Electrostatic chuck with differentiated ceramics
US20160104640A1 (en) Method for processing a carrier
US20150062772A1 (en) Barrier Layer For Electrostatic Chucks
US10535526B2 (en) Thin film metal silicides and methods for formation
Kolkovsky et al. Point defects in stoichiometric and nonstoichiometric metal oxides for modern microelectronics
CN107419237B (zh) 半导体装置的制造方法和半导体装置
US20220415651A1 (en) Methods Of Forming Memory Device With Reduced Resistivity
TWI696235B (zh) 支撐基板的設備