CN107302026B - 用于处理载体的方法和电子部件 - Google Patents

用于处理载体的方法和电子部件 Download PDF

Info

Publication number
CN107302026B
CN107302026B CN201710711881.1A CN201710711881A CN107302026B CN 107302026 B CN107302026 B CN 107302026B CN 201710711881 A CN201710711881 A CN 201710711881A CN 107302026 B CN107302026 B CN 107302026B
Authority
CN
China
Prior art keywords
layer
various embodiments
graphene
catalytic metal
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710711881.1A
Other languages
English (en)
Other versions
CN107302026A (zh
Inventor
K.普吕格尔
G.鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107302026A publication Critical patent/CN107302026A/zh
Application granted granted Critical
Publication of CN107302026B publication Critical patent/CN107302026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Catalysts (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)

Abstract

公开了一种用于处理载体的方法和电子部件。在各个实施例中，提供一种处理载体的方法。所述用于处理载体的方法包括：在载体上形成第一催化金属层；在第一催化金属层上形成源层；在源层上形成第二催化金属层，其中第二催化金属层的厚度大于第一催化金属层的厚度；和随后进行退火，以使得能够进行源层的材料的扩散，以由源层的扩散材料形成与载体的表面邻接的界面层。

Description

用于处理载体的方法和电子部件
本申请是申请号为2014102748784、发明创造名称“用于处理载体的方法和电子部件”的专利申请的分案申请。
技术领域
各个实施例一般涉及用于处理载体的方法，以及电子部件。
背景技术
一般地，利用半导体行业的典型处理，形成很薄的材料层，例如，具有层厚在纳米级，或者甚至层厚小于1纳米的材料层非常有挑战性。然而，对电子器件和集成电路技术来说，所谓的二维材料非常有吸引力。例如，包括成六边形布置的一层碳原子的石墨烯具有优良的电子特性，使例如具有增加的响应和/或开关行为的晶体管的制造成为可能。此外，与对应的块体材料相比，超薄的材料层具有增强的特性。于是，二维材料对于微电子学，例如，对于开发各种类型的传感器、晶体管等而言可能很重要，其中富有挑战性的任务可能是把这些二维材料并入到微芯片中以用于模拟普通的硅技术。
发明内容
在各个实施例中，提供一种用于处理载体的方法。所述用于处理载体的方法可包括：在载体上形成第一催化金属层；在第一催化金属层上形成源层；在源层上形成第二催化金属层，其中第二催化金属层的厚度大于第一催化金属层的厚度；随后进行退火，以使得能够进行材料从源层的扩散，从而由源层的扩散材料形成与载体的表面邻接的界面层。
附图说明
附图中，相同的附图标记贯穿不同的视图一般提及相同的部分。附图不一定是按比例的，相反，一般地重点被放在图解本发明的原理上。在下面的描述中，参照下面的附图来描述本发明的各个实施例，附图中：
图1示出按照各个实施例的用于处理载体的方法的示例性流程图；
图2A-2F分别示出按照各个实施例，在用于处理载体的方法期间的各个处理阶段的载体；
图3A和3B分别示出按照各个实施例，在用于处理载体的方法期间的各个处理阶段的图案化载体；
图4A-4C分别示出按照各个实施例，在用于处理载体的方法期间的各个处理阶段的载体；
图5A和5B分别示出按照各个实施例，在用于处理载体的方法期间的各个处理阶段的图案化载体；以及
图6示出注入块体镍材中的碳的示例性离子注入分布图。
具体实施方式
下面的详细描述提及随附的附图，所述附图以图解方式示出其中可实践本发明的具体细节和实施例。
下面的详细描述提及随附的附图，所述附图以图解方式示出其中可实践本发明的具体细节和实施例。足够详细地描述了这些实施例，以使本领域的技术人员能够实践本发明。可以在不脱离本发明的范围的情况下利用其它的实施例，并且可以作出结构、逻辑和电气改变。各个实施例不一定相互排斥，因为一些实施例可以与一个或更多的其它实施例结合，从而形成新的实施例。关于各种方法描述了各个实施例，并且关于各种器件描述了各个实施例。然而，可以明白关于各种方法描述的各个实施例可类似地应用于各种器件，反之亦然。
这里，用语“示例性”被用于意味“充当例子、实例或图解”。这里描述成“示例性”的实施例或设计不一定被解释成优于或者比其它实施例或设计有利。
用语“至少一个”和“一个或更多个”可被理解成包括大于或等于1的任意整数，即1、2、3、4等。
用语“多个”可被理解成包括大于或等于2的任意整数，即2、3、4、5等。
这里用于描述在侧面或表面之上形成特征，例如层的词语“在…之上”可用于意味直接地在所暗指的侧面或表面上，例如，与所暗指的侧面或表面直接接触地形成所述特征，例如所述层。这里用于描述在侧面或表面之上形成特征，例如层的词语“在…之上”可用于意味着在暗指的侧面或表面和形成的层之间布置另外的一层或更多层的情况下，间接地在所暗指的侧面或表面上形成所述特征，例如所述层。
用语“耦接”或“连接”可包括间接“耦接”或“连接”和直接“耦接”或“连接”这两者。
一般地，材料的物理性质和化学性质并不排他地由其晶体结构和化学成分限定。由于材料的表面的物理性质，例如电性质(例如，能带结构)不同于块体材料的物理性质，因此有关某层或某个区域的物理性质可能存在巨大的差异，如果所述层或区域的至少一个空间扩展可被减少到纳米级或者甚至亚纳米级的话。在这种情况下，形成所述层或区域的相应材料的表面性质可支配所述层或区域的特性(例如，物理和化学性质)。在限制情况下，层或区域的至少一维可具有几埃的空间扩展，所述几埃的空间扩展可能是相应材料的正好一个单层的原子的空间扩展。所述单层可以是具有横向扩展，和垂直于所述横向扩展的层厚(或高度)的层，该层包括多个原子(或分子)，其中该层具有一个单原子(或分子)的厚度(或高度)。换句话说，材料的单层可以不具有(沿着厚度或高度方向)布置在彼此之上的相同原子(或分子)。
按照各个实施例，存在几种固有地形成单层(所谓的自组装单层)的不同材料，这些材料可被提及为二维材料，或者更准确地，被提及为结构二维材料。此外，这种结构二维材料的典型代表是由碳原子的六边形二维布置(所谓的蜂窝结构)组成的石墨烯。按照各个实施例，石墨烯可被提及为石墨烯片或石墨烯层。结构二维材料的另一个代表可以是氢化石墨烯(石墨烷)，或者部分氢化石墨烯。在纯石墨烯片中，可以利用杂化(杂化原子轨道)，描述碳原子的结构布置和键联，其中在这种情况下，碳原子是sp2-杂化，这意味碳原子的共价键合形成六边形二维层，六边形单层。在氢化石墨烯或石墨烷中，碳原子可以是sp3-杂化，或sp2-杂化和sp3-杂化的混合，其中为sp3-杂化的碳原子连接到氢原子，形成片状(二维)结构。
这里所提及的结构二维材料可以是沿着形成片状结构或二维结构的两个空间方向，具有共价键合（例如，自组装）的层，其中结构二维材料可不具有与在片状结构外的其它原子的共价键合。这里所提及的结构二维材料可以是由材料的单层组成的层。这里所提及的结构二维材料可以是由材料的双层组成的层。
典型的三维材料，例如金属块体材料可具有不同的物理和化学性质，取决于材料的横向扩展，例如，材料的单层或超薄层可具有和相同材料的块体不同的性质。因为体积与表面积之比改变，三维材料的单层或超薄层可具有和更厚层的该材料不同的性质。于是，薄层材料的性质可能因为增加的层厚度而近乎于材料的块体性质。
相反，包括结构二维材料（例如，石墨烯、石墨烷、硅烯、锗烯）的层可与层厚无关地保持其物理和化学性质，例如，结构二维材料的单层可具有和布置在彼此之上的多个单层相同的性质，因为各层可以基本上不相互耦接，例如，因为在结构二维材料的各层之间，可以不存在共价、离子和/或金属键合。按照各个实施例，多个石墨烯层或片可以彼此弱耦接(例如，借助范德瓦尔斯相互作用)。
如这里所描述那样的保形层沿着与另一个物体的界面，可仅仅表现出的小的厚度变化，例如，保形层沿着所述界面的形态的边缘、台阶或其它要素，仅仅表现出小的厚度变化。覆盖基体或基础结构的表面(例如，直接接触)的单层材料可被视为保形层。覆盖基体或基础结构(例如，直接接触)的表面的结构二维材料的单层或双层可被视为保形层。
如这里描述，结构二维材料可表现出独特的物理和/或化学性质。例如，石墨烯可以是半导体(例如，零带隙半导体)，或者具有很高的电荷载流子迁移率(例如，在电绝缘基板上，在约40000到约200000cm2/Vs的范围内)的半金属。此外，石墨烯可具有其它独特的性质(电、机械、磁、热、光等)，使石墨烯引起电子行业关注(例如，用在传感器(气体传感器、磁传感器)中，作为电极，用在晶体管中，以及作为量子点等)。然而，利用石墨烯以及其它有前景的结构二维材料可能包括设置在电绝缘基板上，例如，二氧化硅中的一个或更多个石墨烯层(例如，石墨烯单层，例如，石墨烯双层，例如，石墨烯多层)。
按照各个实施例，提供一种用于处理载体的方法，所述方法可用于在任意基板上形成结构二维层。按照各个实施例，用于处理载体的方法可用于形成材料的单层，例如石墨烯单层或石墨烯片。按照各个实施例，用于处理载体的方法可用于形成材料的双层，例如，石墨烯双层。按照各个实施例，用于处理载体的方法可用于形成包括多个石墨烯片的层叠。按照各个实施例，用于处理载体的方法可用于形成包括结构二维材料，例如石墨烯的层。按照各个实施例，这里描述的用于处理载体的方法可使得能够进行包括电绝缘基板上(或者在任意基板上，因为该处理不局限于特定种类的基板)的结构二维材料的层(例如，一个或更多个石墨烯层或石墨烯片)的简单、可控、可再现、稳定并且成本高效的制造。此外，按照各个实施例，这里描述的用于处理载体的方法可允许处理大的面积(例如，大于1mm2)和/或处理结构化(图案化)基板。换句话说，这里描述的用于处理载体的方法可允许制造包括具有大的横向扩展和/或覆盖载体的大的面积的结构二维材料的层。此外，这里描述的用于处理载体的方法可减少或者可防止在载体之上形成的结构二维材料中的折叠和/或皱折的形成。此外，这里描述的用于处理载体的方法可使得能够进行易于适合于或用于各种电绝缘基板和/或导电基板的快速制造处理。于是，这里描述的用于处理载体的方法可避开和/或解决制造石墨烯单层、石墨烯双层和/或石墨烯多层中的实际问题。此外，这里描述的用于处理载体的方法可适合于制造其它结构二维层，例如，硅烯层、锗烯层等。
用于电绝缘基板上的石墨烯的普通制造方法可包括碳从金属(例如，镍)的偏析，其中在高温下，碳可溶解在基板上的金属层中，以使得金属能够溶解碳，其中在金属层冷却下来的时候碳偏析。由于通过利用例如碳离子注入，或者在高温下分解含碳材料，可在普通处理中提供碳，因此可在金属的表面(远离金属与基板的界面)实质地引入碳，这可造成在金属层的表面，而不是在与基板的界面的石墨烯的优先形成(偏析)。这会引起例如可能难以利用普通处理，例如利用蚀刻去除金属，露出石墨烯层的问题，因为在金属层的表面的石墨烯形成会伴随有在石墨烯之下的一个或更多个碳化物相的形成。于是，例如利用普通处理蚀刻金属层以露出在对于基板的界面处的石墨烯层可能是困难的，并且可能包括利用附加的复杂蚀刻处理(例如，利用含氧气氛中的等离子体蚀刻，或者高温(大于500℃)下的含氧气氛中的热蚀刻)，去除在金属层表面的上部石墨烯层。此外，难以去除在金属层之上或之内发生一个或更多个碳化物相，并且均匀地去除发生一个或更多个碳化物相可能是困难和/或甚至不可能的，这会引起去除金属层和露出在基板的表面形成的石墨烯层方面的问题。
按照各个实施例，这里描述的用于处理载体的方法还可防止在金属层之上的碳化物相的形成和/或石墨烯偏析，造成石墨烯层(单层、双层或多层)的增强沉积处理。
各个实施例例示地提供一种用于在电绝缘基板上制造纯石墨烯层(或者石墨烯片)的方法，其中电绝缘基板也可以是具有电绝缘表面(或表面层)的图案化基板。换句话说，在电绝缘基板上，可形成石墨烯层(单层、双层、三层等)，以使得石墨烯层可不接触金属，或者不接触导电材料。于是，石墨烯层的电性质例如可不受邻接金属或者邻接导电材料影响。按照各个实施例，这里描述的用于处理载体的方法可允许借助碳从布置在基板上的金属层的偏析，受控地在介电基板的表面上形成石墨烯层，从而避免金属层表面上的碳化物相的形成和不想要的碳偏析。
此外，按照各个实施例，可提供一种用于在电绝缘基板上，制造纯石墨烯层(或石墨烯片)的方法，所述方法可允许通过控制碳的氢含量，催化金属的氢含量，和用于形成石墨烯层的退火气氛的氢含量至少之一，受控地形成单层石墨烯和/或多层石墨烯。
图1示意地示出按照各个实施例的用于处理载体的方法100的流程图。按照各个实施例，用于处理载体的方法100包括：在110，在载体上形成第一催化金属层；在120，在第一催化金属层上形成源层；在130，在源层上形成第二催化金属层，其中第二催化金属层的厚度可大于第一催化金属层的厚度；和在140，随后进行退火，以使得能够进行源层的材料的扩散，从而由源层的扩散材料形成与载体的表面邻接的界面层。
按照各个实施例，进行退火可包括使载体退火，其中在载体之上形成的一层或更多层也可被退火。按照各个实施例，进行退火可包括使在载体之上形成的一层或更多层退火。按照各个实施例，进行退火可包括进行退火处理，或者可包括退火处理。换句话说，退火可以是这里描述的退火处理。
按照各个实施例，在进行退火140期间形成的界面层可以是包括结构二维材料的层。此外，按照各个实施例，在进行退火140期间形成的界面层可以是具有二维晶体结构的材料的单层。此外，按照各个实施例，在进行退火140期间形成的界面层可以是具有二维晶体结构的材料的双层。此外，按照各个实施例，在进行退火140期间形成的界面层可以是具有二维晶体结构的材料的多层。换句话说，方法100可包括在140，随后进行退火，以使得能够进行源层的材料的扩散，从而由源层的扩散材料形成与载体的表面邻接的界面层，所述界面层是包括结构二维材料的层，具有二维晶体结构的材料的单层，具有二维晶体结构的材料的双层，和具有二维晶体结构的材料的多层中的至少一种。按照各个实施例，具有二维晶体结构的材料可包括以下一组材料中的至少一种材料：石墨烯、石墨烷、硅烯、硅烷、锗烯、锗烷，或者以六边形平面晶格结构结晶的其它材料，例如，六边形氮化硼片、分层的金属硫属化物和分层的过渡金属二硫属化物。
按照各个实施例，源层可包括用于形成界面层的源材料。按照各个实施例，催化金属层可包括用于溶解和偏析源层的源材料的催化材料或者金属。
按照各个实施例，形成层，例如金属层，比如包括催化金属的金属层，例如半导体层，比如包括碳、硅、锗等的层可包括在半导体行业中使用的分层处理，例如CVD处理或PVD处理。
按照各个实施例，化学气相沉积处理(CVD处理)可包括各种变形，例如常压CVD(APCVD)、低压CVD(LPCVD)、超高真空CVD(UHVCVD)、等离子体增强CVD(PECVD)、高密度等离子体CVD(HDPCVD)、远距离等离子体增强CVD(RPECVD)、原子层沉积(ALD)、原子层CVD(ALCVD)、气相外延(VPE)、金属有机CVD(MOCVD)、混合物理CVD(HPCVD)等。按照各个实施例，利用LPCVD、ALD或原子层CVD(或利用PVD处理)，可以沉积碳、硅、锗、镍、钴、铁、钌、铑、铂、铱、铜、金、银、钽、氮化钛、氮化硅等。按照各个实施例，物理气相沉积可包括各种变形，例如磁控溅射(AC-溅射，DC-溅射)、离子束溅射(IBS)、反应溅射、高功率脉冲磁控溅射(HIPIMS)、真空蒸发、分子束外延(MBE)等。
按照各个实施例，可利用例如光刻处理(包括涂覆光刻胶、使光刻胶曝光，和使光刻胶显影)，和蚀刻处理(例如，利用蚀刻化学物质的湿法蚀刻处理或利用例如等离子体蚀刻、反应等离子体蚀刻、离子束铣等的干法蚀刻处理)，使层或载体(基板)图案化。此外，使层或载体(基板)图案化可包括涂覆掩模层(例如，硬掩模层或软掩模层)，使掩模图案化，从而露出底层或载体，和有选择地蚀刻底层或载体。此外，图案化处理还可包括光刻胶剥离，例如，在进行了蚀刻处理之后。
按照各个实施例，进行退火(例如，使载体上的层叠退火)可包括载体或者载体上的层叠的热处理。按照各个实施例，可利用直接接触加热，例如借助加热板，或者利用辐射加热，例如借助激光或者借助一盏或多盏灯，进行载体(晶片、基板等)或者载体上的层叠的加热。按照各个实施例，可利用例如激光加热器或者灯加热器，在真空条件下进行退火处理(例如，进行退火)。退火处理的参数可以是加热速率、退火温度、退火持续时间、冷却速率，以及在可在气体气氛中进行退火处理的情况下的退火气体的化学成分和退火气体的气压。
按照各个实施例，如这里描述的催化金属可参与界面层的形成，例如，作为催化金属层的镍可允许在载体和催化金属层之间的界面，形成石墨烯层，其中催化金属可以根本不与碳化学反应。按照各个实施例，为了处理源材料(例如，硅、碳、锗)，对应的催化金属可以是在高温下可溶解源材料的任何材料，其中在室温下，可以不存在稳定相(包括源材料和催化金属)，以使得源材料可再次从催化金属偏析。按照各个实施例，方法100中使用的催化金属适合于要被处理的源材料。
图2A示出在用于处理载体的方法100的初始处理阶段的具有上表面202a的载体202。按照各个实施例，载体可以是晶片、基板、或者可以是适合于进行方法100的相应分层处理(110、120、130)和退火处理(140)的任何其它种类的载体，例如，载体可以是被覆金属带或者已处理过的晶片。按照各个实施例，载体可具有定义横向方向203的主处理表面202a，例如如图2A-2F中所示。按照各个实施例，载体可具有垂直于横向方向203，例如，垂直于载体202的主处理表面202a的厚度方向201。
载体202可以是可用各种半导体材料，包括硅、锗、III族到V族元素，或者其它种类(包括例如聚合物)的半导体材料制成的基板(例如，晶片基板)，不过在另一个实施例中，也可以使用其它适当的材料。在各个实施例中，基板可以用硅(掺杂或非掺杂)制成，在替换实施例中，基板可以是绝缘体上硅(SOI)晶片。作为一种替换方案，任何其它适当的半导体材料可以用于基板，例如，半导体化合物材料，诸如碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)，还有任何适当的三元半导体化合物材料或四元半导体化合物材料，比如铟镓砷化物(InGaAs)。此外，在各个实施例中，基板202可用介电材料制成，或者包括介电材料(电绝缘材料)，诸如二氧化硅(SiO2)、氮化硅(Si3N4)、碳化硅(SiC)、氧化铝(Al2O3)、氧化铪(HfO2)或者二氧化锆(ZrO2)。
图2B示例性地示出在进行了方法100的处理110之后，例如在载体202上形成了第一催化金属层204之后的载体202的示意横截面图或者侧视图。
按照各个实施例，载体202的表面202a(例如，载体202的主处理表面202a)可以至少部分地覆盖有第一催化金属层204。此外，第一催化金属层204可以直接接触载体，如图2B中所示。按照各个实施例，第一催化金属层204可以沉积在载体202的整个表面202a之上，例如，覆盖大于几平方毫米的载体202的表面积，例如，覆盖大于几平方厘米的载体202的表面积，例如，覆盖从约1mm2到2000cm2的范围的载体202的表面积，例如，覆盖从约1mm2到1000cm2的范围的载体202的表面积。按照各个实施例，应用如这里描述的方法100不局限于特定尺寸的载体，只要可实现分层处理和退火处理即可。
按照各个实施例，第一催化金属层204可具有从约5nm到约100nm的范围，例如，从约5nm到约50nm的范围的厚度(例如，沿着方向201的横向扩展)。此外，第一催化金属层204可包括下述一组材料中的至少一种材料：过渡金属，例如，镍、钴、铁、钌、铑、铂、铱，或者在这里描述的方法100的处理120期间，可以允许溶解和偏析在催化金属层204上形成的源层206的源材料的任何其它材料。
载体202可以是电绝缘载体，或者可以至少包括电绝缘表面层或表面区域。载体202可以是导电载体，如果特定应用期望这样的话。换句话说，这里描述的方法100可以不限于特定种类的基板。
图2C示例性地示出在进行了方法100的处理110和处理120之后，例如，在载体202上形成了第一催化金属层204之后，和在第一催化金属层204上形成了源层206之后的载体202的示意横截面图或侧视图。
按照各个实施例，第一催化金属层204的表面204a可以至少部分覆盖有源层206。此外，源层206可直接接触第一催化金属层204，如图2C中所示。按照各个实施例，可在第一催化金属层204的整个表面204a上，形成(或沉积)源层206。于是，第一催化金属层204的横向扩展(例如，沿着横向方向203，或者例如沿着与载体202的表面202a平行的方向的扩展)可以和源层206的横向扩展相同。
按照各个实施例，源层206可以具有从约0.2nm到约10nm，例如，从约0.34nm到约10nm的范围的厚度。此外，源层206可包括以下一组材料中的至少一种材料：硅、碳、锗、硼、镓、硒、或者如这里描述那样可与包括在催化金属层204中的催化金属结合而允许溶解和偏析的任何其它材料。
在第一催化金属层204上形成源层206可包括在第一催化金属层204上，形成碳层206，或者形成包括碳和/或氢的层206。此外，按照各个实施例，在第一催化金属层204上形成源层206可包括在第一催化金属层204上，形成硅层206，或者形成包括硅和/或氢的层206。此外，按照各个实施例，在第一催化金属层204上形成源层206可包括在第一催化金属层204上，形成锗层206，或者形成包括锗和氢中至少一个的层206。在第一催化金属层204上形成的源层206可包括要被处理的材料，例如，要被溶解在如这里描述的催化金属层204、208的催化金属中的材料。此外，在第一催化金属层204之上形成的源层206可包括如这里描述，用以在进行了退火处理140之后和/或在退火处理140期间形成界面层，例如，形成结构二维材料的材料。
图2D示例性地示出在进行了方法100的处理110、处理120和处理130之后，例如，在载体202上形成了第一催化金属层204之后，在第一催化金属层204上形成了源层206之后，和在源层206上形成了第二催化金属层208之后的载体202的示意横截面图或侧视图。
按照各个实施例，源层206的表面206a可至少部分覆盖有第二催化金属层208。此外，第二催化金属层208可以直接接触源层206，如图2D中所示。按照各个实施例，第二催化金属层208可沉积在源层206的整个表面206a之上。于是，第二催化金属层208的横向扩展(例如，沿着横向方向203，或者例如沿着与载体202的表面202a垂直的方向的扩展)可以和源层206的横向扩展相同。
第二催化金属层208具有在约2nm到约5μm范围内，例如在约10nm到1μm范围内的厚度。此外，第二催化金属层208可包括下述一组材料中的至少一种材料：过渡金属，例如镍、钴、铁、钌、铑、铂、铱，或者如这里描述那样可以允许溶解和偏析在催化金属层204、208之间形成的源层206的材料的任何其它材料。第二催化金属层208的厚度可大于第一催化金属层204的厚度，例如，第二催化金属层208和第一催化金属层204的层厚之比可以大于约1，例如，大于约1.5，例如，大于约2，例如，大于约4，例如，在约1.5到20的范围内。于是，按照各个实施例，源层206的材料的偏析可发生在载体的表面202a，因为源层206的源材料到第二催化金属层208的表面208a的扩散距离201a可大于源层206的源材料到载体202的表面202a的扩散距离201b，并且偏析可一般发生在表面208a或者载体202的表面202a。
如图2D中图解那样，方法100可包括形成包括要被处理的材料(源材料)的层叠207a，所述源材料被布置在例如介于包括催化金属的两层204、208之间的层206中。第一催化金属层204和第二催化金属层208可包括相同的催化材料或催化金属。催化金属还可包括适合于溶解和偏析层206的要被处理材料的任何催化材料，例如，包括以下材料至少之一：催化化合物、镍化合物、钴化合物、铱化合物、催化金属间化合物、催化合金、镍合金、钴合金、铱合金等。催化金属可允许源层206的源材料扩散通过催化金属层，例如，扩散通过第一催化金属层204。
图2E示例性地示出在进行了方法100的处理110、处理120、处理130和处理140之后，例如，在载体202上形成了第一催化金属层204之后，在第一催化金属层204上形成了源层206之后和在源层206上形成了第二催化金属层208之后，并且在进行了退火处理之后的载体202的示意横截面图或侧视图。按照各个实施例，进行退火(例如，退火处理)可至少包括：其中载体可被加热到想要的退火温度的加热处理；其中可以使载体经受想要的退火持续时间的受热的热处理；和其中载体可被冷却将至室温的冷却处理。
可进行退火，以使得能够进行源层206的材料的扩散，从而形成与载体202的表面202a邻接的界面层210，其中界面层210可包括源层206的扩散材料。如图2E中所示，在进行了退火处理之后，可在载体202的表面202a之上形成界面层210，其中界面层210可覆盖有至少包括第一催化金属层204和第二催化金属层208的剩余催化材料的催化材料层212(剩余催化金属层212)。
在退火期间，退火层叠207a可被变换成界面层210和催化材料层212。
在退火处理的加热处理和/或热处理期间，源层206的源材料可溶解在催化金属层204、208内。在退火处理的加热处理和/或热处理期间，源层206的源材料可能会不均匀地扩散到催化金属层204、208中。与在接近催化金属层的表面的第二区域中相比，在接近载体的第一区域中，在退火处理的加热处理和/或热处理期间的源材料的浓度可能更大。可溶解在催化金属层204、208内的源材料的量可以由源层206的相应层厚限定。可溶解在催化金属层204、208内的源材料的浓度，和源材料在催化金属层204、208内的分布可由源层206的厚度，及第一催化金属层204和第二催化金属层208的相应厚度来限定和/或影响。
此外，在退火的冷却处理器期间，溶解在催化金属层204、208内的源材料可以从催化金属层204、208偏析(化学偏析或分离)，从而形成与载体202的表面202a邻接的界面层210。由于从层叠207a的源层206到载体202的表面202a的距离201b可以小于从层叠207a的源层206到催化金属层208的表面208a的距离201a，因此在退火期间和/或在进行了退火之后，溶解在催化金属层204、208内的源层206的材料可以不在催化金属层212的表面212a偏析。于是，在随后进行的蚀刻处理中，可以去除剩余的催化金属层212。此外，由于源层206的源材料(例如，碳)可被布置在载体202的表面202a附近，因此可以阻止包括来自源层206的源材料(例如，碳)和来自催化金属层204、208的材料(例如，镍)的第二相(例如，碳化镍)的形成。
此外，通过利用布置在源层206上面，或者布置在源层206和第二催化金属层208之间的扩散阻挡层，可增强这种效果。由于可以显著减少或者可以阻止一种或更多种碳化物相的相形成，因此利用蚀刻处理，可容易地去除剩余的催化材料层212。替换地，第二催化金属层208可被配置成扩散阻挡层。
在进行方法100的时候，可以把氢引入源层206中，这可改变退火处理之后的界面层210的性质。在进行方法100的时候，可把氢至少引入一个催化金属层204、208中，这可改变退火处理之后的界面层210的性质。
图2F示出如参照图2E所描述那样，在进行了方法100的处理110、处理120、处理130和处理140之后的载体202的示意横截面图或侧视图，在附加的处理中，可以去除剩余的催化材料层212。
参照图2F，用于处理载体202的方法100还可包括在进行了退火之后，去除剩余的催化材料层212，以使得可以露出或者至少部分露出界面层210。界面层210可以排它地由在方法100的处理120中，沉积在第一催化金属层204上的源材料组成。
如这里描述那样，方法100可用于形成石墨烯片，例如，石墨烯单层，例如，石墨烯双层，例如，石墨烯多层。于是，可在载体202上形成第一催化金属层204，第一催化金属层204包括以下金属或者由以下金属中的至少一种组成：镍、钴、铁、钌、铑、铂、铱。第一催化金属层204可具有约20nm的厚度，并且可利用CVD处理或PVD处理来沉积。随后，可在第一催化金属层204上，例如在镍层204上形成碳层206。碳层206可具有约1nm的厚度，可利用CVD处理或PVD处理来沉积。碳层206还可包括受控量的氢，所述氢可在碳层206的沉积期间，或者在之后的氢化处理中被引入到碳层206中。碳层206可以是用于在退火处理期间，形成石墨烯片210的碳源。随后，可在碳层206上形成第二催化金属层208，第二催化金属层208包括以下金属或者由以下金属中的至少一种组成：镍、钴、铁、钌、铑、铂、铱。第一和第二催化金属层204、208可包括或者可由相同的材料，例如镍组成。第二催化金属层208可具有约100nm的厚度，并且可利用CVD处理或PVD处理来沉积。
在退火处理中，可以使例如包括设置在这两个催化镍层204、208之间的碳层206的层叠207a退火。可以利用从约0.1°K/s到约50°K/s的范围内的加热速率，把包括层叠207a的载体202加热到从约600℃到约1100℃的范围的退火温度。退火持续时间可以在从约为1分钟到约60分钟(或者甚至长于60分钟)的范围内。此外，按照各个实施例，冷却速率可以在从约为0.1°K/s到约50°K/s的范围内。
在退火处理(例如，处理140)期间，碳层206可以被分解，因为源层206的碳可以扩散到(或者可以溶解在)催化金属层204、208中。可以选择催化金属，以使得例如至少在某个成分和温度范围中，催化金属可不形成包括碳的稳定相。于是，在载体202的冷却期间，溶解在催化材料层中的碳可以从催化材料层偏析。由于可把碳引入到在载体202附近的催化材料层中，因此，碳可以排它地在载体202和催化材料层212之间的界面处，例如在载体202的表面202a处偏析。在冷却期间，从催化材料层212偏析的碳可形成石墨烯单层210，例如，石墨烯片210。此外，在冷却期间，从催化材料层212偏析的碳可形成石墨烯双层，例如，包括堆叠在彼此之上的两个石墨烯单层的石墨烯层210。此外，在冷却期间，从催化材料层212偏析的碳可形成石墨烯多层，例如，包括堆叠在彼此之上的多个石墨烯单层的石墨烯层210。此外，方法100可允许碳单层、碳双层或者碳多层的受控生长，这取决于在退火处理140之前引入碳层中的氢的量，或者在退火处理140期间，引入催化材料层212中的氢的量，或者在退火处理140期间，引入石墨烯层210中的氢的量。按照各个实施例，将氢引入碳层126可引起退火处理期间的石墨烯单层210的形成，其中在缺乏氢时可形成石墨烯双层210或者石墨烯多层210。
可在真空条件下，例如在高真空下，进行退火处理140。此外，在退火处理140期间，可以利用退火气体，例如，氩气(或者另一种惰性气体)、氮气、氢气、氨气等中的至少一种。利用处理气体(或者退火气体)可允许在退火处理期间，把氢引入碳层206中，或者引入石墨烯片(石墨烯层)210中。
按照各个实施例，加氢的催化金属预饱和可引起退火处理期间的石墨烯单层210的形成，其中在不加氢的催化金属预饱和的情况下可形成石墨烯多层210。
可利用无氢的碳PVD处理来沉积碳层206。可利用可允许把受控量的氢引入碳层206中的碳PVD、等离子体增强CVD(PECVD)或热CVD(LPCVD、APCVD)处理来沉积碳层206。
由于碳层206的碳(在退火期间)可在催化材料层212和载体之间的界面处，例如，在催化材料层212之下，例如，直接在载体202上，形成石墨烯片210，因此在随后进行的蚀刻处理中，可容易地去除剩余的催化材料层212。
此外，利用一种或更多种保形沉积处理，诸如LPCVD或ALD，也可在一个或更多个三维结构之上，例如，在布置在载体上的一个或更多个结构元件之上，例如在例如如图3A和3B中所示布置在载体中的一个或更多个凹槽之上，形成层叠207a。于是，方法100可允许在一个或更多个三维结构之上形成石墨烯单层、石墨烯双层和石墨烯多层中的一种。
此外，沉积在碳层206之上的扩散阻挡层可协助在载体202和催化材料层212之间的界面处的石墨烯210的形成，如例如图4A-4C中所示。扩散阻挡层可阻止碳从碳层206扩散到被退火的层叠207b的表面(或者催化材料层的表面)。
如这里所描述那样的方法100可允许直接在载体202之上形成石墨烯片210，例如如图2F中所示。如这里所描述那样的方法100可允许借助先前溶解在催化金属层中的碳从所述催化金属层的不均匀偏析形成石墨烯片210。如这里所描述那样的方法100可阻止或至少减少在石墨烯层210之上的催化材料层212内的石墨烯和一个或更多个金属碳化相的形成。于是，按照各个实施例，利用蚀刻处理，可容易地去除催化材料层212，从而露出直接布置在介电表面202a上的石墨烯片210，其中石墨烯片210可不接触导电材料，以使得石墨烯片210的物理(电子)性质不受把例如不想要的电荷载流子注入石墨烯片210中的邻接导电层影响。
此外，在退火处理期间，或者在碳层206的形成期间，控制氢含量可允许控制形成石墨烯单层、石墨烯双层或石墨烯多层的碳偏析。
按照各个实施例，用于处理载体的方法100还可以包括在形成第一催化金属层204之前，或者在形成层叠207a之前，使载体202图案化。此外，按照各个实施例，用于处理载体202的方法100可允许在包括结构二维材料的载体202上，形成保形界面层210。此外，按照各个实施例，用于处理载体202的方法100可允许在图案化的载体202上形成保形石墨烯片或石墨烯层210。
图3A以横截面图或侧视图图解按照各个实施例的图案化载体202。按照各个实施例，图案化载体202可包括一个凹槽或多个凹槽302a、302b、302c、302d。按照各个实施例，利用例如在半导体行业中通常进行的图案化处理，可在载体中形成所述一个凹槽或多个凹槽302a、302b、302c、302d。此外，在载体202中形成的所述一个凹槽或多个凹槽可具有任何想要的形状，例如，有角形状或者倒角形状。按照各个实施例，在载体202中形成的至少一个凹槽可具有以下形状之一：立方体形、棱柱形、圆柱形、球形、半球形、椭圆体形等。按照各个实施例，载体202可包括一个结构元件或多个结构元件304a、304b、304c、304d。按照各个实施例，利用例如在半导体行业中通常进行的分层处理和图案化处理中至少一种，可按着在载体之上和在载体之中的至少之一来形成所述一个结构元件或多个结构元件304a、304b、304c、304d。此外，按着在载体202之上和在载体202之中的至少之一来形成的所述一个结构元件或多个结构元件304a、304b、304c、304d可具有任何想要的形状，例如，有角形状或倒角形状。按照各个实施例，按着在载体202之上和在载体202之中的至少之一来形成的至少一个结构元件可具有以下形状之一：立方体形、棱柱形、圆柱形、球形、半球形、椭圆体形等。
图3B以横截面图或侧视图图解按照各个实施例，在如之前参照图2A-2F所描述那样，进行了方法100之后的包括结构二维材料的保形层210的图案化载体202。按照各个实施例，可在图案化载体202上形成包括结构二维材料，例如石墨烯、石墨烷、硅烯、硅烷、锗烯、锗烷的保形层210。按照各个实施例，保形层210可以是石墨烯单层或者石墨烯双层。此外，按照各个实施例，方法100可用于形成电子部件或者电子器件，例如，晶体管或传感器，或者集成电路部件。
电子部件或者电子部件的一部分(例如图3B中所示的)可包括提供三维表面结构的电绝缘图案化基层202；和设置在图案化基层202之上的保形层210，保形层210是具有二维晶格结构的材料的单层、双层或多层，其中保形层210可使得能够进行沿着图案化基层202的表面202a的空间上受限的电荷载流子输运。
图案化基层202可以是如这里所描述那样的图案化载体202。图案化基层202可包括电绝缘材料或者可由电绝缘材料，例如二氧化硅组成。如已描述那样，图案化基层202或图案化载体202可包括一个或更多个凹槽和/或一个或更多个结构元件。
保形层210可使空间上受限的电荷载流子输运成为可能。按照各个实施例，保形层210可包括在具有小于约1nm的厚度的层中可允许足够高的电荷载流子输运的石墨烯单层和石墨烯双层中至少一个。换句话说，电荷载流子输运可受限于可沿着至少一个空间方向具有小于1nm的扩展的区域。电荷载流子输运可受限于可沿着至少一个方向具有小于0.4nm的扩展的区域。于是，电流路径可被确定地限定在保形层210内，这可例如提高基于定向电流流动的传感器，例如霍尔传感器或磁传感器的精度。
保形层210和图案化基层202可被配置成在层210内引入内部应力，例如，由于保形层210要与图案化基层共形的原因，这可改变层210的材料的物理性质(电性质)，例如，可能在图案化基层202上保形形成的石墨烯单层中引入带隙，或者由于引入内部机械应力和/或应变的原因，可如想要地那样改变保形层210的电荷载流子输运行为。
具有二维晶格结构的材料可包括下述一组材料中的至少一种材料：石墨烯、氢化石墨烯(石墨烷)、硅烯、氢化硅烯(硅烷)、锗烯、氢化锗烯(锗烷)。
包括二维晶格结构的双层(例如，石墨烯双层)的电子部件可以是晶体管的一部分，例如，晶体管的沟道可包括石墨烯双层，其中通过施加与石墨烯片的平面垂直的电场，可在石墨烯双层中引入带隙。
各个实施例例示地提供与（例如基于石墨烯的）一层结构二维材料接触的介电结构，例如结构元件304a、304b、304c、304d或凹槽302a、302b、302c、302d。按照各个实施例，结构二维材料的保形层210可以是电子部件的一部分，其中由于介电结构生成的电场的原因，或者由于介电结构的形状的原因，可按照想要的方式修改电子部件的电特性(诸如例如晶体管的阈值电压或者二极管的通量电压)(例如，结构二维材料，比如石墨烯的电特性，例如，作为电特性的例子的结构二维材料的电阻)。
石墨烯片可具有达到108A/cm2的高载流容量(载流能力)，从而可在不破坏石墨烯片的情况下生成非常高的加热输出。石墨烯可以用作电极或者用作电荷携载结构，其中如这里所描述的方法100可用于在图案化基底结构上形成保形石墨烯层。
此外，包含结构二维材料的层210可被布置在(例如，物理接触)图案化介电结构202之上。按照各个实施例，包含结构二维材料的层210可包括石墨烯或者由石墨烯构成。按照各个实施例，石墨烯可以被提供为石墨烯层结构，其中石墨烯层结构可包括例如石墨烯单层或者石墨烯双层。在各个实施例中，结构二维材料210可以形成场效应晶体管(FET)的沟道的至少一部分。按照各个实施例，FET还可包括源极区域/漏极区域(包括源极电极/漏极电极)。按照各个实施例，结构二维材料210可被布置在源极区域/漏极区域之间，并且可以与源极区域/漏极区域电耦接。此外，按照各个实施例，可在结构二维材料210上沉积栅极绝缘层。此外，按照各个实施例，可在栅极绝缘层上沉积栅极区域(例如，包括栅电极)，以控制从FET的源极区域，经结构二维材料210到FET的漏极区域的电流流动。
电子部件可被配置成二极管或晶体管。在图案化基层202之上，或者在图案化载体202之上形成的结构二维材料可以形成晶体管的沟道区域。结构二维材料可包括多层从而在材料中可生成带隙。结构二维材料可以处在内部应力或应变下从而可以提供带隙。
为了形成电子部件，方法100还可包括附加的分层处理和附加的图案化处理。此外，按照各个实施例，层叠207a可在进行退火处理140之前被图案化，以便在进行了退火处理之后提供包括结构二维材料的想要的结构。
按照各个实施例，用于处理载体202的方法100还可包括在源层206和第二催化金属层208之间形成扩散阻挡层。
图4A图解按照各个实施例，和图2D中所示的载体202类似的在进行了方法100的处理110、120、130之后的载体202，其中图4A中示出的载体202可包括布置在源层206和第二催化金属层208之间的附加的扩散阻挡层414。按照各个实施例，扩散阻挡层414可被布置在碳层206和第二催化金属层208(例如，镍层208)之间。按照各个实施例，如已经描述那样，利用PVD和/或CVD，可在载体202上形成层叠407a。
图4B图解在进行了退火处理之后，例如，如已经描述那样，在进行了方法100的处理140之后的图4A中所示的载体202。退火的载体202可包括退火层叠407b，层叠407b包括催化材料层412a、412b和扩散阻挡层414。在退火处理期间，按照各个实施例，可以形成界面层210，所述界面层210布置在载体202和退火层叠407b之间。按照各个实施例，在形成了界面层210之后，可以去除退火层叠407b。扩散阻挡层414可阻止源层206的材料(例如来自碳层206的碳)扩散通过第二催化金属层208，于是，来自源层206的源材料(例如，来自碳层206的碳)可在与载体202的界面偏析。这可以允许进行用于去除退火层叠407b的简单蚀刻处理，以露出界面层210的表面210a，如例如已经在图4C中描述和示出那样。界面层210可包括或者可以是石墨烯单层或石墨烯双层。
图5A示出按照各个实施例，在用于处理载体的方法100的各个处理阶段的载体202。在进行了方法100的处理110、120、130之后，如已经描述那样，图案化载体202被覆盖有层叠207。与普通方法相反，按照各个实施例，用于形成界面层210(结构二维层，例如石墨烯层)的材料源206(例如，碳源206)可以位于载体202的表面附近，这可以引起材料源206的材料(例如，碳)在退火处理期间和/或在进行了退火处理140之后，可以优先沿着载体的方向扩散，并且优先或者排它地在载体的表面202a偏析。按照各个实施例，退火载体202可包括界面层210(结构二维层，例如，石墨烯层)和退火层叠207的剩余材料207b，其中剩余材料207b可包括催化金属层204、208的催化材料。按照各个实施例，与普通处理(例如，用于制造石墨烯层)相反，剩余材料207b可以没有(或者基本没有)碳化物相。按照各个实施例，与普通处理(例如，用于制造石墨烯层)相反，剩余材料207b可以没有(或者基本没有)来自源层206的材料。
源层206可包括碳，作为用于在退火处理140期间和/或之后，形成石墨烯的材料源，其中在进行了方法100之后，剩余材料207b可以没有(或者基本没有)石墨烯。换句话说，方法100可允许形成石墨烯界面层210，所述石墨烯界面层被包括催化金属层204、208的催化金属的催化材料层212覆盖。于是，可以在一个单个的蚀刻处理150中，容易地去除剩余材料207b(例如，包括镍)，其中可以使界面层210(例如，石墨烯层)露出。
图5B示出按照各个实施例，在用于处理载体的方法100的各个处理阶段的载体202。在进行了方法100的处理110、120、130之后，其中可在源层206和第二催化金属层208之间形成扩散阻挡层414，图案化载体202覆盖有层叠407a，如已经描述那样。
退火载体202可包括界面层210(例如，结构二维层，例如，石墨烯层)和退火层叠407a的剩余材料407b，其中剩余材料407b可包括催化金属层204、208的催化金属(412a、412b)，和扩散阻挡层414的扩散阻挡材料。按照剩余材料407b可没有(或者基本没有)碳化物相和/或来自源层206的材料这样的方式，方法100可增强方法100的特征，例如以使得例如利用单个的蚀刻处理150，可容易地去除覆盖界面层210(例如，结构二维层，例如石墨烯层)的剩余材料407b。
这里描述的用于处理载体的方法100可包括使层叠退火，所述层叠包括源层206(例如，包括源材料206)，和一个或更多个催化金属层(例如，包括关于源材料206的催化金属的一个或更多个催化金属层)，其中源层206可被布置在层叠内，以使得从源层206到载体202的表面202a的距离可以小于从源层206到层叠207a、407a的表面207s、407s的距离。于是，在退火处理期间，和/或在进行了退火处理之后，源材料206可不均匀地偏析，以使得可在载体202的表面202a，形成具有二维晶体结构的材料(例如，石墨烯、例如，硅烯、例如，锗烯)，从而形成载体202和剩余(退火)层叠207b、407b之间的界面层210。
层叠207a、407a可包括附加的层，例如，包括催化材料，或者影响源材料的偏析和/或扩散处理的其它材料的附加的层，例如，协助或控制源材料的扩散的附加阻挡层或扩散层(未示出)。
如这里描述的用于处理载体的方法100可包括使层叠207a、407a退火，层叠207a、407a包括源层206(例如，包括源材料206)和一个或更多个催化金属层(例如，包括关于源材料206的催化金属)，其中源层206可在想要的区域中，被布置在层叠内，其中与各种方法(例如，包括源材料的离子注入)相反，源层206可被很好地限定在层叠内。取决于注入离子的注入深度的统计行为，通常使用的用于在催化金属层中引入源材料的离子注入处理可能引起源材料的广泛统计分布，如图6中所示。此外，通常使用的用于在催化金属层中引入源材料的离子注入处理，或者把碳扩散到催化金属层中的扩散处理可能造成在催化金属层的表面提供源材料，这可能引起例如在催化金属层的表面上的石墨烯的形成和/或金属碳化物相的形成。
图6图解注入镍层中的碳离子的典型离子注入分布图。取决于对应注入深度602的注入碳离子的浓度604可以是统计分布的。于是，源材料可以位于镍层的表面602附近，以使得在进行了退火处理之后，源材料会在镍层的表面偏析。相反，利用这里描述的方法100，源材料可以位于催化金属层内的定义明确的位置，例如，在载体202的表面附近，以使得源材料可以在载体202的表面偏析，其中在退火处理之后，可以完全去除催化金属层。
按照各个实施例，用于处理载体的方法可包括：在载体上形成第一催化金属层；在第一催化金属层上形成源层(源层包括源材料)；在源层上形成第二催化金属层，其中第二催化金属层的厚度大于第一催化金属层的厚度；和随后进行退火，以使得能够进行源层的材料(源材料)的扩散，从而由源层的扩散材料形成与载体的表面邻接的界面层。
此外，按照各个实施例，形成源层可包括形成包括以下一组材料中的至少一种材料的层，该组由如下材料组成：碳、硅和锗。
此外，按照各个实施例，形成第一催化金属层可包括形成过渡金属层。此外，按照各个实施例，形成第一催化金属层可包括形成包括以下一组材料中的至少一种材料的层，该组由如下材料组成：镍、钴、铁、钌、铑、铂和铱。
此外，按照各个实施例，形成第二催化金属层可包括形成过渡金属层。此外，按照各个实施例，形成第二催化金属层可包括形成包括以下一组材料中的至少一种材料的层，该组由如下材料组成：镍、钴、铁、钌、铑、铂和铱。
此外，按照各个实施例，可以用和第二催化金属层相同的材料，形成第一催化金属层。
按照各个实施例，用于处理载体的方法还可包括在进行退火之后，去除剩余的催化金属层(例如，在进行了退火处理之后，去除剩余的层叠)，从而露出界面层。
按照各个实施例，用于处理载体的方法还可包括在源层和第二催化金属层之间，形成扩散阻挡层。此外，按照各个实施例，形成扩散阻挡层可包括形成包括下述一组材料中的至少一种材料的层，该组由如下材料组成：铜、金、银、钽、氮化钛和氮化硅。
按照各个实施例，用于处理载体的方法还可包括利用例如蚀刻处理，去除退火载体的扩散阻挡层，从而露出界面层。
按照各个实施例，用于处理载体的方法还可包括在形成第一催化金属层之前，使载体图案化。换句话说，可以利用图案化的或者已处理过的载体，进行这里描述的方法。
按照各个实施例，用于处理载体的方法还可包括调节催化金属层的厚度，源层的厚度和退火，以使得在进行退火期间，可形成保形单层，该单层具有二维晶格结构。按照各个实施例，具有二维晶格结构的单层的例子可以是石墨烯、硅烯、锗烯，和例如氢化石墨烯或者石墨烷。
按照各个实施例，用于处理载体202的方法100还可包括调节催化金属层的厚度，源层的厚度和退火，以使得在进行退火期间，可形成多个保形单层，所述多个保形单层中的每个单层具有二维晶格结构。
此外，按照各个实施例，进行退火可包括在氢气氛中进行退火。此外，按照各个实施例，进行退火可包括在含氢气氛中进行退火。
按照各个实施例，可在存在氢的情况下，进行退火。
按照各个实施例，可在气体气氛中进行退火，所述气体气氛可包括氢。
按照各个实施例，通过把氢并入到催化金属层中的至少一层中，可提供氢。
按照各个实施例，通过例如在形成第一催化层期间，把氢并入到第一催化金属层中，可提供氢。
按照各个实施例，通过例如在形成第二催化层期间，把氢并入到第二催化金属层中，可提供氢。
按照各个实施例，通过例如在形成源层期间，把氢并入到源层中，可提供氢。
按照各个实施例，通过例如在沉积处理期间，把氢并入到以下各层中的至少一层中，可提供氢：源层、第一催化层和第二催化层。
按照各个实施例，用于处理载体的方法还可包括把氢并入到催化金属层中的至少一层中。
按照各个实施例，用于处理载体的方法还可包括把氢并入到第一催化金属层中。
按照各个实施例，用于处理载体的方法还可包括把氢并入到第二催化金属层中。
按照各个实施例，用于处理载体的方法还可包括把氢并入到源层中。
按照各个实施例，氢可被并入到沉积形成第一催化金属层和/或第二催化金属层的材料中。
此外，按照各个实施例，可在电绝缘载体之上，形成第一催化金属层。换句话说，载体可以是电绝缘载体，或者可至少包括电绝缘表面层。
此外，按照各个实施例，可在二氧化硅表面层之上，形成第一催化金属层。换句话说，载体可以是二氧化硅，或者可以至少包括二氧化硅表面层。
按照各个实施例，用于处理载体的方法可包括在包括催化材料204的载体之上，形成第一区域，在第一区域之上形成第二区域，所述第二区域包括要被扩散的材料(例如，能够形成二维晶格结构的源材料)，在第二区域之上形成第三区域，第三区域包括和第一区域相同的催化材料，其中第一区域的厚度小于第三区域的厚度，随后进行退火，以使得第二区域的材料(源材料)扩散形成与载体的表面邻接的界面层，界面层的材料包括二维晶格结构。
按照各个实施例，电子部件可包括：提供三维表面结构的电绝缘图案化基层；布置在图案化基板层之上的保形层，所述保形层是具有二维晶格结构的材料的单层，其中保形层使得能够进行沿着图案化基层的表面的空间上受限的电荷载流子输运。
此外，按照各个实施例，保形层可使得能够进行沿着至少一个空间方向的在小于1nm的区域中的空间上受限的电荷载流子输运。
此外，按照各个实施例，保形层和图案化基层可被配置成在保形层中引入内部应力和内部应变中的至少一个，由此改变具有二维晶格结构的材料的物理性质。
此外，按照各个实施例，图案化基层可包括多个凹槽，所述多个凹槽形成三维表面结构。
此外，按照各个实施例，图案化基层可包括多个结构元件，所述多个结构元件形成三维表面结构。
此外，按照各个实施例，图案化基层可以是图案化载体。
此外，按照各个实施例，具有二维晶格结构的材料可包括下述一组材料中的至少一种材料，该组由如下材料组成：石墨烯；氢化石墨烯；硅烯；氢化硅烯；锗烯；氢化锗烯(锗烷)。
按照各个实施例，电子部件可包括：提供三维表面结构的电绝缘图案化基层；布置在图案化基层之上的保形层，所述保形层可包括多个单层，所述多个单层中的每个单层具有二维晶格结构，其中保形层可使得能够进行沿着图案化基层的表面的空间上受限的电荷载流子输运。
此外，按照各个实施例，保形层可包括布置在彼此之上的两个单层。
按照各个实施例，进行退火可包括使布置在载体之上的层叠退火。
按照各个实施例，用于处理载体的方法可包括：在载体之上，形成第一催化金属层；在第一催化金属层之上，形成碳层；在源层之上，形成第二催化金属层，其中第二催化金属层的厚度可大于第一催化金属层的厚度；并且随后进行退火，以使得能够进行碳层的碳的扩散，从而形成与载体的表面邻接的界面层，所述界面层包括一个或更多个石墨烯片。
按照各个实施例，用于处理载体的方法可包括在包括催化材料的载体之上，形成第一区域，在第一区域之上形成第二区域，第二区域包括要被扩散的碳(碳能够形成二维晶格结构，例如石墨烯)，在第二区域之上形成第三区域，第三区域包括和第一区域相同的催化材料，其中第一区域的厚度可小于第三区域的厚度，并且随后进行退火，以使得第二区域的碳扩散形成与载体的表面邻接的石墨烯层。
按照各个实施例，电子部件可包括提供三维表面结构的电绝缘图案化基层；布置在图案化基层之上的保形石墨烯单层，所述保形石墨烯单层可使得能够进行沿着图案化基层的表面的空间上受限的电荷载流子输运。按照各个实施例，电子部件可包括提供三维表面结构的电绝缘图案化基层；布置于图案化基层之上的保形石墨烯双层，保形石墨烯双层可为晶体管结构提供沟道。
按照各个实施例，电子部件可包括：提供三维表面结构的电绝缘图案化基层；布置在图案化基层之上的保形层，所述保形层可包括多个石墨烯单层，其中保形石墨烯单层使得能够进行沿着图案化基层的表面的空间上受限的电荷载流子输运。
按照各个实施例，可以使多个单层中的每个单层和载体的表面对齐，以使得每个单层的基面可平行于载体的下表面。
按照各个实施例，暴露结构二维材料层，或者在载体的表面形成的包括结构二维材料的层可以是制造例如传感器和/或晶体管所必需的。
尽管参照具体实施例，特定地示出和描述了本发明，不过本领域的技术人员应理解，可以在不脱离由随附权利要求限定的本发明的精神和范围的情况下，作出形式和细节上的各种改变。因此本发明的范围由随附权利要求指示，并且因而意图涵盖落入在权利要求的等同物的含意和范围内的所有改变。

Claims (11)

1.一种电子部件，包括：
提供三维表面结构的电绝缘图案化基层；和
布置在图案化基层之上的保形层，所述保形层是具有二维晶格结构的材料的单层，其中保形层使得能够进行沿着图案化基层的表面的空间上受限的电荷载流子输运，并且其中所述电绝缘图案化基层在所述保形层之前形成。
2.按照权利要求1所述的电子部件，
其中保形层使得能够进行沿着至少一个空间方向的在小于1nm的区域中的空间上受限的电荷载流子输运。
3.按照权利要求1所述的电子部件，
其中保形层和图案化基层被配置成在保形层中引入内部应力，以改变具有二维晶格结构的材料的物理性质。
4.按照权利要求1所述的电子部件，
其中图案化基层包括多个凹槽，所述多个凹槽形成三维表面结构。
5.按照权利要求1所述的电子部件，
其中图案化基层包括多个结构元件，所述多个结构元件形成三维表面结构。
6.按照权利要求1所述的电子部件，
其中图案化基层是图案化载体。
7.按照权利要求1所述的电子部件，
其中具有二维晶格结构的材料包括下述一组材料中的至少一种材料，该组由以下材料组成：
石墨烯；
氢化石墨烯；
硅烯；
氢化硅烯；
锗烯；和
氢化锗烯。
8.按照权利要求1所述的电子部件，其中具有二维晶格结构的材料包括锗烷。
9.一种电子部件，包括：
提供三维表面结构的电绝缘图案化基层；以及
布置在图案化基层之上的保形层，所述保形层包括多个单层，所述多个单层中的每个单层具有二维晶格结构，其中保形层使得能够进行沿着图案化基层的表面的空间上受限的电荷载流子输运，并且其中所述电绝缘图案化基层在所述保形层之前形成。
10.按照权利要求9所述的电子部件，
其中保形层包括布置在彼此之上的两个单层。
11.按照权利要求9所述的电子部件，
其中保形层包括一个或布置在彼此之上的更多个石墨烯单层。
CN201710711881.1A 2013-06-19 2014-06-19 用于处理载体的方法和电子部件 Active CN107302026B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/921,284 US9449873B2 (en) 2013-06-19 2013-06-19 Method for processing a carrier and an electronic component
US13/921284 2013-06-19
CN201410274878.4A CN104241093B (zh) 2013-06-19 2014-06-19 用于处理载体的方法和电子部件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410274878.4A Division CN104241093B (zh) 2013-06-19 2014-06-19 用于处理载体的方法和电子部件

Publications (2)

Publication Number Publication Date
CN107302026A CN107302026A (zh) 2017-10-27
CN107302026B true CN107302026B (zh) 2021-06-22

Family

ID=52010554

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710711881.1A Active CN107302026B (zh) 2013-06-19 2014-06-19 用于处理载体的方法和电子部件
CN201410274878.4A Active CN104241093B (zh) 2013-06-19 2014-06-19 用于处理载体的方法和电子部件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410274878.4A Active CN104241093B (zh) 2013-06-19 2014-06-19 用于处理载体的方法和电子部件

Country Status (3)

Country Link
US (2) US9449873B2 (zh)
CN (2) CN107302026B (zh)
DE (1) DE102014107105B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627196B2 (en) * 2014-10-10 2017-04-18 Infineon Technologies Ag Method for processing a carrier
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
KR102371295B1 (ko) 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
CN104733580A (zh) * 2015-03-19 2015-06-24 山东浪潮华光光电子股份有限公司 一种以硅烯作为缓冲层外延GaN的结构及其制备方法
CN107572473A (zh) * 2017-09-15 2018-01-12 电子科技大学 一种降低微机械梁薄膜应力的方法及相关低应力薄膜
CN113448004B (zh) * 2021-07-15 2023-01-31 天津华慧芯科技集团有限公司 一种在二维材料上加工光栅的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248494A (ja) * 2006-03-13 2007-09-27 Seiko Epson Corp マイクロレンズ基板及びその製造方法、電気光学装置並びに電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484441B2 (ja) 1999-04-21 2004-01-06 震 張 炭素ナノチューブの製造方法
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
AU2003220048A1 (en) * 2002-03-05 2003-09-22 Eltron Research, Inc. Hydrogen transport membranes
US6815343B2 (en) * 2002-12-30 2004-11-09 International Business Machines Corporation Gas treatment of thin film structures with catalytic action
TW200824003A (en) * 2006-11-17 2008-06-01 Chunghwa Picture Tubes Ltd Semiconductor device and manufacturing method thereof
US10164135B2 (en) * 2009-08-07 2018-12-25 Guardian Glass, LLC Electronic device including graphene-based layer(s), and/or method or making the same
JP5775705B2 (ja) 2011-02-25 2015-09-09 東京エレクトロン株式会社 カーボンナノチューブの形成方法及び前処理方法
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
US8633055B2 (en) 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248494A (ja) * 2006-03-13 2007-09-27 Seiko Epson Corp マイクロレンズ基板及びその製造方法、電気光学装置並びに電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
High-fidelity conformation of graphene to SiO2 topographic features;W.G.Cullen et al;《PHYSICAL REVIEW LETTERS》;20101119(第105期);第215504页 *

Also Published As

Publication number Publication date
CN104241093A (zh) 2014-12-24
DE102014107105B4 (de) 2022-03-03
DE102014107105A1 (de) 2014-12-24
CN107302026A (zh) 2017-10-27
CN104241093B (zh) 2017-10-17
US9934966B2 (en) 2018-04-03
US20160307753A1 (en) 2016-10-20
US20140374906A1 (en) 2014-12-25
US9449873B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
CN107302026B (zh) 用于处理载体的方法和电子部件
TWI809188B (zh) 形成二維材料層的方法、場效電晶體及其製造方法
CN102074584B (zh) 一种空气隙石墨烯晶体管及其制备方法
TWI286344B (en) Isolation spacer for thin SOI devices
US20150021726A1 (en) Method for patterning a magnetic tunnel junction stack
EP1883952A2 (en) Method of forming conducting nanowires
US20230207657A1 (en) Metal contacts to group iv semiconductors by inserting interfacial atomic monolayers
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
JP2008543052A (ja) 超格子誘電界面層を有する半導体素子
US9627196B2 (en) Method for processing a carrier
US20190164756A1 (en) Source and drain formation using self-aligned processes
US9987830B2 (en) Method for processing a carrier and method for transferring a graphene layer
CN110323277B (zh) 场效应晶体管及其制备方法
TWI335664B (en) Semiconductor device including a floating gate memory cell with a superlattice channel and associated methods
JP5704546B2 (ja) 金属電極及びこれを用いた半導体素子
US11830925B2 (en) Graphene transistor and method of manufacturing a graphene transistor
TWI600164B (zh) 微電子結構及其形成方法（一）
WO2006125826A1 (en) Electrically conducting nanowires
JP2018032662A (ja) ダイヤモンドコンタクト構造とこれを用いた電子素子
KR20150116377A (ko) 반도체 디바이스 및 그 형성
Korczynski Cu, low-k dielectrics top MRS meeting agenda
Shiraishi Physics of Nano-Interfaces and Nano-Structures for Future Si Nano-Devices
Roozeboom et al. Silicon Compatible Materials, Processes, and Technologies for Advanced Integrated Circuits and Emerging Applications
Shiraishi Guiding principles toward future gate stacks given by the construction of new physical concepts
Öztürk Advanced Gate Stack, Source/drain and Channel Engineering for Si-based CMOS 3: New Materials, Processes and Equipment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant