TW201515096A - 用於電漿切割半導體晶圓的方法和設備 - Google Patents

用於電漿切割半導體晶圓的方法和設備 Download PDF

Info

Publication number
TW201515096A
TW201515096A TW103127210A TW103127210A TW201515096A TW 201515096 A TW201515096 A TW 201515096A TW 103127210 A TW103127210 A TW 103127210A TW 103127210 A TW103127210 A TW 103127210A TW 201515096 A TW201515096 A TW 201515096A
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
workpiece
cover ring
frame
Prior art date
Application number
TW103127210A
Other languages
English (en)
Other versions
TWI587388B (zh
Inventor
Thierry Lazerand
David Pays-Volard
Linnell Martinez
Chris Johnson
Russell Westerman
Gordon M Grivna
Original Assignee
Plasma Therm Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plasma Therm Llc filed Critical Plasma Therm Llc
Publication of TW201515096A publication Critical patent/TW201515096A/zh
Application granted granted Critical
Publication of TWI587388B publication Critical patent/TWI587388B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明係提供一種用於電漿處理一基板之方法，該方法係包括提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供至少兩個切割區域，該些切割區域係被設置在該基板上之所有相鄰的裝置結構之間；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。

Description

用於電漿切割半導體晶圓的方法和設備
本發明係有關於一種用於從一半導體晶圓形成個別的裝置晶片之設備的使用，並且尤其是有關於一種使用電漿蝕刻以分開該晶圓成為個別的晶粒之設備。
相關申請案的交互參照
此申請案係主張優先權並且相關於共同擁有的2011年3月14日申請的美國臨時專利申請案序號61/452,450，名稱為：用於電漿切割半導體晶圓之設備，此臨時專利申請案係被納入在此作為參考。此申請案是共同申請之2012年3月5日申請的專利申請案序號13/412,119之部分接續案，名稱為：用於電漿切割半導體晶圓的方法和設備，該申請案的內容係被納入於此。
半導體裝置係在具有薄晶圓的形式之基板上加以製造。矽是普遍被使用作為該基板的材料，但是例如III-V族化合物(例如GaAs及InP)的其它材料亦被使用。在某些實例(例如，LED的製造)中，該基板是一其上沉積一薄層的一種半導電材料之藍寶石或是矽碳化物晶圓。此種基板的尺寸範圍從2吋、3吋到高達200mm、300mm及450mm的直徑，並且存在許 多標準(例如，SEMI)來描述此種基板尺寸。
電漿蝕刻設備係廣泛被使用在這些基板的處理中，以產生半導體裝置。此種設備通常包含一安裝有一例如是感應耦合電漿(ICP)的高密度電漿源之真空室，該高密度電漿源係被用來確保高蝕刻速率，而且是符合成本效益的製造所必要的。為了移除在該處理期間所產生的熱，該基板通常是被夾箝到一溫度受控制的支撐件。一種加壓的流體(通常是一種例如氦的氣體)係被維持在該基板與該支撐件之間，以提供一用於傳熱的導熱路徑。一種其中一向下的力被施加至該基板的頂端側之機械式夾箝機構可被使用，儘管此可能會因為在該夾箝與該基板之間的接觸而造成污染。工件彎曲亦可能發生在利用一機械式夾箝時，因為通常是在該工件的邊緣處進行接觸，而且一加壓的流體係在該工件的背面上施加一力。一種靜電夾頭(ESC)是更經常被用來提供該夾箝力。
許多適合於待被蝕刻的材料之氣體的化學成分已經被開發出來。這些氣體的化學成分經常是利用一種鹵素(氟、氯、溴或碘)或是含鹵素的氣體和額外添加的氣體一起，以改善該蝕刻的品質(例如，蝕刻各向異性、遮罩選擇性以及蝕刻均勻度)。例如是SF6、F2或是NF3之含氟的氣體係被用來以高的速率蝕刻矽。尤其，一種交替在一高速率的矽蝕刻步驟以及一保護步驟之間以控制該蝕刻側壁之製程(Bosch或是TDM)是普遍被用來蝕刻深的特點到矽中。含氯及溴的氣體通常是被用來蝕刻III-V族的材料。
電漿蝕刻並不限於半導的基板及裝置。該技術可被應用到任何其中一用以蝕刻該基板之適當的氣體化學性質是可供利用的基板類型。其它的基板類型可包括含碳的基板(其包含聚合基板)、陶瓷基板(例如，AlTiC 及藍寶石)、金屬基板、玻璃基板以及晶粒附接膜。
為了確保一致性的結果、低損壞以及操作便利性，機器人的晶圓處理是典型用在該製程中。機器手(handler)係被設計以最小的接觸來支撐該晶圓、最小化可能的污染以及減少微粒的產生。只有邊緣的接觸、或是只有在幾個靠近該晶圓邊緣(通常是在該晶圓邊緣的3-6mm內)的位置之底面接觸是一般被採用的。包含晶圓盒、機器手臂以及包括該晶圓支撐件及ESC的製程室內的夾具之傳輸(handling)方案係被設計以傳輸如同先前所指出之標準的晶圓尺寸。
在製造於該基板上之後，該些個別的裝置(晶粒或晶片)係在封裝或是被採用在其它電子電路中之前先彼此分開。許多年來，機械式裝置已經被用來將該些晶粒彼此分開。此種機械式裝置已經包含沿著與該基板晶軸對準的切割線來切斷該晶圓、或是藉由利用一高速的鑽石鋸片以在該些晶粒之間的一區域(切割道)中鋸入或是鋸穿該基板。近來，雷射已經被用來使得該切割製程變得容易。
此種機械式晶圓切割技術有一些影響到此種方法的成本效益之限制。沿著該些晶粒邊緣的碎屑(chipping)及損壞可能會降低製造出良好晶粒的數目，並且隨著晶圓厚度的減小而變成是更有問題的。由該鋸片(切口(kerf))所消耗的區域可能是大於100微米，此係不能用於晶粒製造之珍貴的區域。對於包含小晶粒(例如，具有一500微米×500微米的晶粒尺寸之個別的半導體裝置)的晶圓而言，此可能代表一大於20%的損失。再者，對於具有許多小晶粒並且因此具有許多的切割道之晶圓而言，切割時間係增長，因而生產率係降低，這是因為每個切割道都是個別切割的。機械式裝 置亦被限制為沿著直線的分開，因而被限制為方形或長方形晶片的製造。此可能不代表在下面的裝置拓撲(例如，一高功率的二極體是圓形的)，因而直線的晶粒格式係導致有用的基板區域之顯著的損失。雷射切割亦因為在晶粒表面上留下殘留的材料或是引發應力到晶粒中而有所限制。
重要的是注意到鋸開及雷射切割技術都是實質串列的操作。因此，隨著裝置尺寸減小，切割該晶圓的時間係成比例於該晶圓上的總切割道長度而增長。
近來電漿蝕刻技術已經被提出作為一種分開晶粒的手段，並且克服這些限制中的某些限制。在裝置製造之後，該基板係被遮蔽一適當的遮罩材料，其係在該些晶粒之間留下開放的區域。該被遮蔽的基板係接著利用一反應氣體電漿來加以處理，該電漿係蝕刻在該些晶粒之間露出的基板材料。該基板的電漿蝕刻可以進行部分或完全地穿過該基板。在部分穿過的電漿蝕刻的情形中，該些晶粒係藉由一後續的劈開步驟來加以分開，此係讓該些個別的晶粒成為分開的。該技術相對於機械式切割係提供一些益處：1)損壞及碎屑係被減低；2)該些切口尺寸可被縮小到遠低於20微米以下；3)處理時間並不隨著晶粒數目的增加而顯著地增長；4)對於較薄的晶圓而言處理時間係被縮短；以及5)晶粒拓撲並不限於直線的格式。
在裝置製造之後，但是在晶粒分開之前，該基板可藉由機械式研磨或是類似的製程而被薄化低到一個數百微米或甚至是小於一百微米 的厚度。
在該切割製程之前，該基板通常是安裝在一切割夾具之上。此夾具通常是由一剛性框架所構成的，該框架係支承一黏著薄膜。待被切割的基板係黏著至該薄膜。此夾具係保持該些分開的晶粒以用於後續的下游操作。大多數用於晶圓切割的工具(鋸或雷射為基礎的工具)係被設計以此種配置來傳輸基板，並且一些標準的夾具已經被建立；然而，此種夾具係非常不同於它們所支承的基板。儘管此種夾具係針對現有的晶圓切割設備而被最佳化，但是它們無法在已經被設計來處理標準的基板之設備中加以處理。因此，現有的自動化電漿蝕刻設備並不適合用於處理被夾持用於切割的基板，因而要實現電漿蝕刻技術用於晶粒分開之應有的益處是困難的。
一些團體已經思及利用電漿以從晶圓基板單粒化(singulate)晶粒。美國專利6,642,127係描述一種電漿切割技術，其中在被設計用於處理矽晶圓的設備中的電漿處理之前，該基板晶圓首先係經由一種黏著劑材料而附接至一載體晶圓。此技術係提出將待被切割的基板的形狀因數調適成和標準的晶圓處理設備相容的。儘管此技術係容許標準的電漿設備能夠切割該晶圓，但是所提出的技術將不會和該切割操作的下游之標準的設備相容的。將會需要額外的步驟以調適該下游設備、或是恢復用於標準的下游設備之基板的形狀因數。
美國專利申請案2010/0048001係思及使用一被黏著至一薄膜並且支撐在一框架內的晶圓。然而，在該2010/0048001申請案中，該遮罩製程係藉由在電漿處理之前附著一遮罩材料至該晶圓的背面並且利用一雷射來界定該些蝕刻切割道而被達成。相對於從正面側單粒化該基板之標 準的切割技術，此技術係帶來額外的複雜且昂貴的步驟，其可能否定掉電漿切割的某些優點。其亦需要對準該背面遮罩與正面側的裝置圖案之額外的要求。
因此，所需的是一種電漿蝕刻裝置，其可被利用於切割一半導體基板成為個別的晶粒，並且其係和處理一安裝在帶上並且被支承在一框架中的基板之已制定的晶圓切割技術相容的，並且其亦和標準的正面側遮罩技術相容的。
在習知技術中並無提供伴隨本發明的益處之處。
因此，本發明之一目的是提供一種改良，其係克服習知技術之裝置的不足，並且其係一項對於進步到利用一電漿蝕刻裝置來切割半導體基板之重要的貢獻。
本發明之另一目的是一種用於電漿處理一基板之方法，該方法係包括：提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供至少兩個切割區域，該些切割區域係被設置在該基板上之所有相鄰的裝置結構之間；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。
本發明之又一目的是提供一種用於電漿處理一基板之方法，該方法係包括：提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供至少一裝置結構，該裝置結構係具有相鄰在該基板上的一或多個切割區域 的一整個周邊；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。
本發明之又一目的是提供一種用於電漿處理一基板之方法，該方法係包括：提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供複數個被圖案化成為切割輔助區域的分隔間隙；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。
前述內容已經概述本發明的某些相關之目的。這些目的應該被解釋為僅僅說明所要的發明之較重要的特點及應用中的某些個而已。許多其它有利的結果可以藉由用一不同的方式來應用所揭露的發明、或是在該揭露內容的範疇內修改本發明來加以達成。於是，本發明之其它目的以及更完整的理解可以藉由結合所附的圖式參考到除了由申請專利範圍所界定之本發明的範疇以外的該發明內容以及較佳實施例之詳細說明而得知。
本發明係描述一種電漿處理設備，其係容許有一半導體基板的電漿切割。在裝置製造及晶圓薄化之後，該基板的正面側(電路側)係利用習知的遮罩技術而被遮蔽，其係保護該些電路構件，並且在該些晶粒之間留下未被保護的區域。該基板係安裝在一薄帶之上，該薄帶係在一剛性框架內加以支承。該基板/帶/框架的組件係被轉移到一真空處理室中，並且被曝露到反應性氣體電漿，其中在該些晶粒之間的未被保護的區域係被蝕去。在此製程期間，該框架及帶係受到保護而免於因為該反應性氣體電漿 而損壞。該處理係讓該些晶粒完全分開的。在蝕刻之後，該基板/帶/框架的組件係另外被曝露到電漿，該電漿係從該基板表面移除可能會造成損壞的殘留物。在該基板/帶/框架的組件傳輸出該處理室之後，該些晶粒係利用眾所週知的技術以從該帶加以移除，並且接著視需要地進一步加以處理(例如，封裝)。
本發明的另一特點是提供一種用於電漿處理一基板之方法。該基板可具有一例如是矽之半導的層，且/或該基板可具有一例如是GaAs之III-V族的層。該基板可具有一例如是一光阻層的保護層，該光阻層係在該基板的一電路側上被圖案化。一具有一壁的處理室係被設置，其中一電漿源係相鄰該處理室的該壁。該電漿源可以是一高密度的電漿源。一和該處理室流體連通的真空泵以及一和該處理室流體連通的氣體入口可被設置。一在該處理室內的工件支撐件係被設置。一工件係藉由將該基板設置在一載體支撐件上來加以形成。該基板係具有至少兩個切割區域，其中該些切割區域係被設置在該基板上的所有相鄰的裝置結構之間。該工件可藉由將該基板附著至一支撐膜並且接著將該基板以及該支撐膜安裝到一框架來加以形成。該支撐膜可具有一聚合物層及/或一導電層。該支撐膜可以是標準的切割帶。該框架可具有一導電層及/或一金屬層。該工件係接著被載入到該工件支撐件之上以用於電漿處理。一RF電源可以耦接至該工件支撐件以在該工件周圍產生一電漿。一在該工件以及該工件支撐件之間的熱連通可以藉由從該工件支撐件供應一例如是氦的加壓的氣體至該工件來加以提供。一靜電夾頭可被納入該工件支撐件中，藉此該靜電夾頭可以將該支撐膜夾箝至該靜電夾頭。一電漿係透過該電漿源而被產生，藉此該工件 係藉由該產生的電漿來加以蝕刻。
本發明的又一特點是提供一種用於電漿處理一基板之方法。該基板可具有一例如是矽之半導的層，且/或該基板可具有一例如是GaAs之III-V族的層。該基板可具有一例如是一光阻層的保護層，該光阻層係在該基板的一電路側上被圖案化。一具有一壁的處理室係被設置，其中一電漿源係相鄰該處理室的該壁。該電漿源可以是一高密度的電漿源。一和該處理室流體連通的真空泵以及一和該處理室流體連通的氣體入口可被設置。一在該處理室內的工件支撐件係被設置。一工件係藉由將該基板設置在一載體支撐件上來加以形成。該基板係具有至少一裝置結構，其中該裝置結構係具有相鄰在該基板上的一或多個切割區域的一整個周邊。該工件可藉由將該基板附著至一支撐膜並且接著將該基板以及該支撐膜安裝到一框架來加以形成。該支撐膜可具有一聚合物層及/或一導電層。該支撐膜可以是標準的切割帶。該框架可具有一導電層及/或一金屬層。該工件係接著被載入到該工件支撐件之上以用於電漿處理。一RF電源可以耦接至該工件支撐件以在該工件周圍產生一電漿。一在該工件以及該工件支撐件之間的熱連通可以藉由從該工件支撐件供應一例如是氦的加壓的氣體至該工件來加以提供。一靜電夾頭可被納入該工件支撐件中，藉此該靜電夾頭可以將該支撐膜夾箝至該靜電夾頭。一電漿係透過該電漿源而被產生，藉此該工件係藉由該產生的電漿來加以蝕刻。
本發明的又一特點是提供一種用於電漿處理一基板之方法。該基板可具有一例如是矽之半導的層，且/或該基板可具有一例如是GaAs之III-V族的層。該基板可具有一例如是一光阻層的保護層，該光阻層 係在該基板的一電路側上被圖案化。一具有一壁的處理室係被設置，其中一電漿源係相鄰該處理室的該壁。該電漿源可以是一高密度的電漿源。一和該處理室流體連通的真空泵以及一和該處理室流體連通的氣體入口可被設置。一在該處理室內的工件支撐件係被設置。一工件係藉由將該基板設置在一載體支撐件上來加以形成。該基板係具有複數個被圖案化成為切割輔助區域的分隔間隙。該工件可藉由將該基板附著至一支撐膜並且接著將該基板以及該支撐膜安裝到一框架來加以形成。該支撐膜可具有一聚合物層及/或一導電層。該支撐膜可以是標準的切割帶。該框架可具有一導電層及/或一金屬層。該工件係接著被載入到該工件支撐件之上以用於電漿處理。一RF電源可以耦接至該工件支撐件以在該工件周圍產生一電漿。一在該工件以及該工件支撐件之間的熱連通可以藉由從該工件支撐件供應一例如是氦的加壓的氣體至該工件來加以提供。一靜電夾頭可被納入該工件支撐件中，藉此該靜電夾頭可以將該支撐膜夾箝至該靜電夾頭。一電漿係透過該電漿源而被產生，藉此該工件係藉由該產生的電漿來加以蝕刻。
前述的內容已經相當廣泛地概述本發明之較相關且重要的特點，以便於本發明之後續的詳細說明可以更佳的理解，因而本案對於該技術的貢獻可以更完全地體會出。本發明之額外的特點將會在以下加以描述，其係構成本發明的申請專利範圍的標的。熟習此項技術者應該體認到所揭露的概念以及特定實施例可以輕易地被利用作為一基礎以用於修改或設計其它用於實現和本發明相同目的之結構。熟習此項技術者亦應該體認到此種等同的結構並不脫離如同在所附的申請專利範圍中闡述的本發明的精神與範疇。
100‧‧‧基板
101‧‧‧基板的外部周邊
110‧‧‧裝置結構
120‧‧‧切割道區域
200‧‧‧保護材料
300‧‧‧帶(薄膜)
310‧‧‧剛性框架
320‧‧‧工件(基板/帶/框架的組件)
400‧‧‧電漿(反應性電漿蝕刻製程)
500‧‧‧晶粒
600‧‧‧真空處理室
610‧‧‧氣體入口
620‧‧‧高密度的電漿源
630‧‧‧工件支撐件
640‧‧‧RF電源
650‧‧‧真空泵
660‧‧‧保護覆蓋環
661‧‧‧覆蓋環的內部周邊
662‧‧‧開口
663‧‧‧開口
670‧‧‧靜電夾頭(ESC)
680‧‧‧升降機構
690‧‧‧機械隔板
695‧‧‧穿孔
700‧‧‧墊圈
800‧‧‧覆蓋環到框架的距離
810‧‧‧基板到框架的尺寸
820‧‧‧覆蓋環到基板的距離
830‧‧‧覆蓋環的內直徑到框架的內直徑之距離
1000‧‧‧散熱器
1010‧‧‧孔洞(埠)
1100‧‧‧傳輸臂
1110‧‧‧對準夾具
1700‧‧‧密封區域(密封帶)
1710‧‧‧氦入口孔洞
1720‧‧‧頂升銷孔洞
1730‧‧‧圖案化的表面(區域)
1800‧‧‧體積(區域)
1810‧‧‧體積(區域)
2000‧‧‧間隙
2010‧‧‧夾箝電極
2015‧‧‧間隙(距離)
2020‧‧‧表面
2025‧‧‧頂升銷
2030‧‧‧ESC的基板接觸表面
2200‧‧‧重疊
2210‧‧‧圖案間隔
2220‧‧‧圖案特點尺寸
2230‧‧‧圖案深度
2240‧‧‧重疊
2250‧‧‧未屏蔽的密封帶區域
2300‧‧‧電性絕緣層
2310‧‧‧上方的電性絕緣層
2320‧‧‧被夾箝的材料
2330‧‧‧ESC
2340‧‧‧夾箝電極
2600‧‧‧穿孔的直徑
2610‧‧‧穿孔之間的間隔
2620‧‧‧機械隔板的厚度
2700‧‧‧缺口
2720‧‧‧材料
2730‧‧‧材料
2800‧‧‧穿孔的區域
2810‧‧‧區域
2820‧‧‧開口
2830‧‧‧覆蓋環
2831‧‧‧覆蓋環的內部周邊
3100‧‧‧製程控制監視器(PCM)結構
3110‧‧‧PCM切割道
3120‧‧‧切割道交叉區域
3130‧‧‧切割道區域
3200‧‧‧蝕刻輔助特點
3201‧‧‧蝕刻輔助特點群組
3210‧‧‧切割道交叉區域
3300‧‧‧PCM輔助特點
3310‧‧‧間隙
3320‧‧‧帶的拉伸間隙
3330‧‧‧寬度
3400‧‧‧晶粒的群組
3410‧‧‧切割道
3500‧‧‧PCM結構
3600‧‧‧最外側的晶粒
3620‧‧‧邊緣區域
3625‧‧‧虛線
3700‧‧‧負載輔助特點
3710‧‧‧圖案間隙
3720‧‧‧負載輔助特點間隙
3800‧‧‧距離
3900‧‧‧距離
4300‧‧‧PCM區域
4400‧‧‧切割輔助區域
4410‧‧‧切割區域
4420‧‧‧寬度
4430‧‧‧分隔間隙
圖1是一半導體基板的俯視圖，其係描繪藉由切割道分開的個別的裝置；圖2是一半導體基板的橫截面圖，其係描繪藉由切割道分開的個別的裝置；圖3是一安裝到帶以及一框架的半導體基板之橫截面圖；圖4是一安裝到帶以及一框架的半導體基板藉由一電漿製程而被蝕刻的橫截面圖；圖5是安裝到帶以及一框架之分開的半導體裝置的橫截面圖；圖6是一真空處理室的橫截面圖；圖7是一在製程位置中的晶圓/框架的橫截面；圖8是在一真空處理室中的一框架以及一覆蓋環之放大的橫截面圖；圖9是其中該覆蓋環安裝到一室壁的該室內的一區段的橫截面圖；圖10是其中該覆蓋環安裝到一內部的散熱器的該室內的一區段的橫截面圖；圖11是一安裝到帶以及一框架且藉由一傳輸臂加以支承的半導體基板的俯視圖；圖12是一安裝到帶以及一框架且藉由一傳輸臂加以支承的半導體基板的橫截面圖；圖13是一晶圓/框架在一傳輸位置中的橫截面圖；圖14是一屏蔽的俯視圖； 圖15是根據習知技術的一靜電夾頭的俯視圖；圖16是根據習知技術的一種多區域的靜電夾頭的俯視圖；圖17是根據本發明的一實施例的一靜電夾頭的俯視圖；圖18是一基板在根據習知技術的一靜電夾頭上的橫截面圖；圖19是一工件在根據本發明的一實施例的一靜電夾頭上的橫截面圖；圖20是根據本發明的一實施例的一靜電夾頭的橫截面圖；圖21是根據本發明的一實施例的一靜電夾頭的橫截面圖；圖22是根據本發明的一實施例的一具有多個基板的工件的俯視圖；圖23a-23c是根據本發明的機械隔板之變化的橫截面圖；圖24是根據本發明的一實施例的蝕刻的特點的橫截面圖；圖25是根據本發明的一種調整一機械隔板之方法的流程圖；圖26是根據本發明的一實施例的一靜電夾頭的橫截面圖；圖27是根據本發明的一實施例的一靜電夾頭的橫截面圖；圖28是根據本發明的一覆蓋環的俯視圖；圖29是根據本發明的一覆蓋環及ESC的橫截面；圖30是根據本發明的一覆蓋環及ESC的橫截面；圖31a是根據習知技術的一群組之個別的裝置的俯視圖；圖31b是根據習知技術的一群組之個別的裝置以及一製程控制監視器的俯視圖；圖32是根據本發明的一群組之個別的裝置的俯視圖；圖33是根據本發明的一群組之個別的裝置以及一製程控制監視器的俯視圖； 圖34是根據本發明的一群組之個別的裝置以及一製程控制監視器的俯視圖；圖35是根據本發明的一群組之個別的裝置以及多個製程控制監視器的俯視圖；圖36是根據習知技術的一半導體基板的俯視圖，其係描繪藉由切割道分開的個別的裝置；圖37是根據本發明的一半導體基板的俯視圖，其係描繪藉由切割道分開的個別的裝置；圖38是根據本發明的一覆蓋環的俯視圖；圖39是根據本發明的一覆蓋環的俯視圖；圖40是根據本發明的一覆蓋環的俯視圖；圖41是根據本發明的一覆蓋環的俯視圖；圖42是根據本發明的一群組之個別的裝置的俯視圖；圖43是根據本發明的一群組之個別的裝置以及一製程控制監視器的俯視圖；圖44是根據本發明的一群組之個別的裝置以及一製程控制監視器的俯視圖；以及圖45是根據本發明的一群組之個別的裝置以及多個製程控制監視器的俯視圖。
類似的參考符號係在整個圖式的數個視圖中指出類似的部件。
一在裝置製造後之典型的半導體基板係被描繪在圖1中。該 基板(100)係在其表面上具有一些包含裝置結構(110)的區域，該些裝置結構(110)係藉由切割道區域(120)來加以分開，該些切割道區域(120)係容許該些裝置結構能夠分開成為個別的晶粒。儘管通常是矽被使用作為一基板材料，但是其它因為其特別的特徵而被選擇的材料經常是被採用的。此種基板材料係包含砷化鎵以及其它III-V族的材料、或是其上已經沉積一半導層的非半導體基板。另外的基板類型亦可包含絕緣體上矽(SOI)晶圓以及安裝在載體之上的半導體晶圓。儘管以上的例子係描述藉由切割道分開的晶粒，但是本發明的特點可以是有利地應用至其它在一基板上的圖案配置。
在本發明中，如同在圖2的橫截面圖中所示，該些裝置結構(110)係接著被覆蓋一種保護材料(200)，而該些切割道區域(120)係保持未被保護的。此保護材料(200)可以是一光阻，其係藉由眾所周知的技術而被施加及圖案化。某些裝置係被塗覆一例如是二氧化矽或PSG之保護的介電層以作為一最後的製程步驟，該保護的介電層係被施加到整個基板上。如同在產業中眾所週知的，此可以藉由利用光阻來圖案化並且蝕刻該介電材料以選擇性地從該些切割道區域(120)移除。此係留下該些藉由該介電材料所保護的裝置結構(110)以及在該些切割道區域(120)中實質未被保護的基板(100)。注意到的是在某些情形中，用以檢查該晶圓品質的測試特點可以位在該些切割道區域(120)中。根據特定的晶圓製程流程，這些測試特點在該晶圓切割製程期間可以受到保護、或是可以不被保護。儘管所描繪的裝置圖案係展示長方形晶粒，但是此並非必要的，並且該些個別的裝置結構(110)可以是最適合該基板(100)之最佳利用之例如是六邊形的任何其它形狀。重要的是注意到儘管先前的例子將介電材料視為該保護膜，但是本發明可以 利用廣泛範圍的保護膜來加以實施，其包含半導的保護膜以及導電的保護膜。再者，該保護層可以由多種材料所組成。重要的是亦注意到該保護膜的某些部分可以是最終的裝置結構(例如，一保護介電質、金屬焊墊、等等)之一個一體的部分。再者，本發明亦可以有利地利用於不必具有裝置或是裝置結構的基體晶圓。一個此種例子可以是一被一種界定待被蝕刻的結構之遮罩材料所覆蓋的半導體基板(矽、III-V族的化合物、等等)，而不論其是否安裝在一載體之上。該基板亦可包含至少一具有不同的材料性質之額外的層，例如是一絕緣層。
該基板(100)可被薄化，此通常是藉由一研磨製程，其係縮小該基板厚度成為數百微米至薄到約30微米或是較小。如同在圖3中所展示的，該被薄化的基板(100)接著係黏著至一帶(300)，其接著被安裝在一剛性框架(310)中以形成一工件(320)。該框架通常是金屬或是塑膠，儘管其它的框架材料也是可行的。該帶(300)通常是由一種含碳的聚合物材料所做成的，並且可以額外具有一施加至其表面之薄的導電層。該帶(300)係提供支承給該被薄化的基板(100)，否則該被薄化的基板(100)將會過於脆弱而無法在不損壞下加以傳輸。應注意到的是，圖案化、薄化以及接著的安裝之順列不是重要的，而是該些步驟可被調整以最佳適合特定的裝置與基板以及所用的處理設備。重要的是注意到，儘管先前的例子是考量由安裝一基板(100)在一黏著帶(300)上，其接著附接至一框架(310)所構成的一工件(320)，但是本發明並不限於該晶圓及載體的配置。該晶圓載體可以是由各種材料所構成的。該載體係在該電漿切割製程期間支承該基板。再者，該晶圓並不需要利用黏著劑來附接至該載體，任何將該晶圓保持到該載體並且容許 一裝置能夠將該基板熱連通至該陰極之方法(例如，一靜電式夾箝的載體、一具有一機械式夾箝機構的載體、等等)都是足夠的。
在將該基板(100)以及該帶(300)安裝在該切割框架(310)中之後，該工件(320)係被傳輸到一真空處理室中。理想上，該傳輸模組同樣是在真空下，此係容許該處理室能夠在傳輸期間保持在真空，其係縮短處理時間並且防止該處理室曝露到大氣以及可能的污染。如同在圖6中所示，該真空處理室(600)係配備有一氣體入口(610)、一用以產生一例如是感應耦合電漿(ICP)的高密度電漿之高密度的電漿源(620)、一用以支承該工件(320)的工件支撐件(630)、一用以透過該工件支撐件(630)以將RF功率耦合至該工件(320)之RF電源(640)、以及一用於從該處理室(600)泵送氣體的真空泵(650)。在處理期間，基板(100)之未被保護的區域(120)係利用一如同在圖4中所示的反應性電漿蝕刻製程(400)而被蝕去。此係留下該些分開成為個別的晶粒(500)之裝置(110)，即如同在圖5中所示者。在本發明的另一實施例中，該基板(100)之未被保護的區域(120)係利用一反應性電漿蝕刻製程(400)而部分地被蝕去。在此例中，一例如是機械式的斷開操作的下游操作可被利用來完成該些晶粒的分開。這些下游方法在此項技術中是眾所週知的。
儘管先前的例子係描述本發明利用一真空室結合一高密度電漿(例如，ECR、ICP、螺旋以及磁性強化的電漿源)，但是利用廣範圍的電漿製程來蝕刻該基板之未被保護的區域也是可行的。例如，熟習此項技術者可以想像出在一真空室中利用一低密度電漿源、或甚至是使用在大氣壓力或接近大氣壓力的電漿之本發明的變化。
當該工件(基板/帶/框架的組件)(320)是在用於電漿處理的位 置中時，該框架(310)可受到保護而免於曝露到該電漿(400)。曝露到該電漿(400)可能會造成該框架(310)的加熱，此於是可能會造成該安裝帶(300)之局部的加熱。在超過約100℃的溫度下，該帶(300)的物理性質以及其黏著能力可能會劣化，因而其將不再黏著至該框架(310)。此外，該框架(310)曝露到該反應性電漿氣體可能會造成該框架(310)的劣化。由於該框架(310)通常是在晶圓切割後被重複使用，因而此可能會限制一框架(310)之可用的使用壽命。該框架(310)曝露到該電漿(400)亦可能會不利地影響到該蝕刻製程：例如該框架材料可能會和該製程氣體產生反應，此係實際降低該製程氣體在該電漿中的濃度，而可能會降低該基板材料的蝕刻速率，因此增長製程時間。如同在圖6、7及8中所示，為了保護該框架(310)，一保護覆蓋環(660)係被設置在該框架(310)之上。在一實施例中，該覆蓋環(660)並未觸及該框架(310)，因為和該框架(310)接觸(此將會在傳輸到該處理室(600)中的期間發生)可能會產生非所要的微粒。
在圖8中，尺寸(800)係代表介於該覆蓋環(660)以及該框架(310)之間的距離。此尺寸範圍可以從大於約0.1mm到小於約20mm，其中一最佳值是4mm。若該距離(800)過大，則電漿將會接觸到該框架(310)，因而將會失去該覆蓋環(660)的益處。
在一實施例中，該覆蓋環(660)是受到溫度控制的。在無冷卻下，該覆蓋環(660)的溫度可能會因為曝露到該電漿而增高，並且於是經由熱輻射來加熱該帶(300)以及該框架(310)，此係造成如同以上所指出的劣化。對於其中該覆蓋環(660)被冷卻的情形而言，該覆蓋環(660)的冷卻係藉由使得其直接和一冷卻的主體接觸來加以達成，該冷卻的主體例如是圖9 中所示的處理室(600)的壁、或是圖10中所示的一位在該處理室(600)內之散熱器(1000)。為了確保熱充分地從該覆蓋環(660)被移除到該散熱器(1000)，該覆蓋環(660)應該是由一種具有良好的導熱度之材料所做成的。此種材料係包含例如是鋁的許多種金屬，但是其它例如是鋁氮化物及其它陶瓷的導熱材料亦可被利用。該覆蓋環材料的選擇是被選擇成與所用的電漿製程氣體相容的。儘管鋁係滿足氟基製程所需的，但是當氯基製程被使用時，一種例如是鋁氮化物之替代的材料、或是添加一例如是鋁氧化物的保護塗層可能是必要的。該覆蓋環(660)在電漿處理期間的操作溫度範圍是從約25℃到大約350℃。較佳的是，該覆蓋環(660)的溫度係被保持在50℃到90℃的範圍中，此係最小化熱輻射至該帶(300)以及該框架(310)，並且確保該帶(300)維持其機械的完整性。或者是，該覆蓋環(660)可藉由使得該覆蓋環(660)和一受溫度控制的流體接觸來控制溫度。此流體可以是一種液體或是氣體。在其中該覆蓋環(660)的溫度係藉由一流體控制的狀況中，該覆蓋環(660)可包含一些流體通道以使得傳熱變得容易。這些流體通道可以是在該覆蓋環(660)的內部、外部附接的、或是該兩者的某種組合。
在一實施例中，該覆蓋環(660)可以從該基板的直徑連續延伸至該內部室的直徑。為了避免在泵送傳導性的損失，此可能會不利地影響到在該處理室(600)內之壓力控制，複數個泵送孔洞(1010)可以被加到該覆蓋環(660)，其係容許該製程氣體之充分的傳導性，同時仍然提供一用於從該覆蓋環(660)移除熱的路徑。在圖9及10中，以一特定幾何加以配置的複數個孔洞(1010)係被展示，但是該些孔洞(1010)的形狀、密度、尺寸、圖案以及對稱性可以根據所需的處理室(600)的尺寸以及該泵送傳導性來變化。 較佳的是，該些孔洞(1010)並未重疊該帶(300)。在另一實施例中，該些孔洞(1010)並未重疊該工件(320)。
該工件(基板/帶/框架的組件)(320)係藉由一支承該框架(310)及基板(100)的傳輸臂(1100)而被傳輸進出該處理室(600)，因而它們係如同在圖11及12中所示被維持為幾乎共面的。該傳輸臂(1100)可以支承該帶(300)及框架(310)兩者、或是只有支承該框架(310)，但重要的是因為被薄化的基板(100)的脆弱本質，所以該組件(320)並未只是被支承在該基板(100)區域的下面。該傳輸臂(1100)係具有一附接至其的對準夾具(1110)，該對準夾具(1110)係在被傳輸到該處理室(600)中之前將該框架(310)對準在一可重複的位置中。該框架(310)亦可藉由其它在半導體處理中眾所周知的技術(例如，光學對準)來加以對準。該對準亦可藉由此種眾所周知的技術而在該基板(100)上加以執行。重要的是該工件(基板/帶/框架的組件)(320)在被設置於該處理室(600)內之前先加以對準，以避免如以下所解說的誤處理。
在圖8中，該基板至框架的尺寸(810)係代表介於該基板(100)的外直徑以及該框架(310)的內直徑之間的距離。此可以是從20mm到30mm(例如，Disco公司的切割框架係具有一用於200mm基板之大約250mm的內直徑，因而該基板至框架的尺寸(810)標稱是25mm)。在該晶圓(100)於該框架(310)內的帶(300)上的安裝期間，晶圓(100)設置的偏差可能是多達2mm，因而該覆蓋環至基板的距離(820)亦可能隨著組件不同而變化高達2mm，該覆蓋環至基板的距離(820)是介於該基板(100)的外直徑以及該覆蓋環(660)的內直徑之間的距離。若在某個點的覆蓋環至基板的距離(820)是小於零，則該覆蓋環(660)將會覆蓋到該基板(100)的邊緣。該基板的此區域將 會被遮蔽而妨礙到蝕刻，其可能妨礙到晶粒分開，因而在後續的處理步驟中造成問題。較佳的是該覆蓋環(660)並未重疊該基板(100)。該基板/帶/框架的組件(320)在傳輸前之對準是必須的，以避免此種問題。再者，為了額外確保覆蓋環至基板的距離(820)不小於零，該覆蓋環的內直徑應該大於該基板(100)的直徑。較佳的是，該覆蓋環的內直徑是大於該基板5mm(例如，對於200mm基板而言為205mm的覆蓋環的內直徑)。在圖8中的覆蓋環突出尺寸(830)係代表從該覆蓋環(660)的內直徑至該框架(310)的內直徑之距離。該框架(310)在傳輸到該處理室(600)中之前的對準係確保該覆蓋環突出尺寸(830)對於該基板(100)的整個周邊都維持為實質固定的，並且任何未接觸到該靜電夾頭(ESC)(670)的帶(300)的部分係實質被遮蔽而避開該電漿。在一較佳實施例中，任何並未與該ESC(670)熱接觸的帶(300)係和該覆蓋環(660)重疊。在一實施例中，該覆蓋環(660)及基板(100)是位在不同的平面中。因此，該覆蓋環的內部周邊(661)並未相鄰該基板的外部周邊(101)。當該工件(例如，基板/帶/框架的組件)(320)被傳輸到該處理室(600)中時，其係被設置到該升降機構(680)之上並且從該傳輸臂(1100)加以移除。相反的過程係發生在該工件(例如，基板/帶/框架的組件)(320)從該處理室(600)傳輸出的期間。該升降機構(680)係接觸該框架(310)的區域，並且沒有提供任何接觸至該基板(100)的點。接觸至該基板(100)的點可能會對該基板(100)造成損壞，尤其是在晶粒分開以及上載工件(320)之後，因為該帶(300)的彈性可能會使得該些晶粒彼此接觸因而發生損壞。圖13係展示該升降機構(680)從底面舉起該框架(310)；然而該框架(310)亦可以利用一夾箝裝置，藉由與該框架(310)的頂表面、底表面或外直徑或是這些的任意組合接觸，以從該傳輸臂(1100)加以 移除。為了具有足夠的間隙以將該工件(320)設置在該工件支撐件(630)上以處理該基板(100)，該框架(310)、工件支撐件(630)以及覆蓋環(660)可以相對於彼此來移動。此可藉由移動該覆蓋環(660)、工件支撐件(630)或升降機構(680)、或是該三個的任意組合而被達成。
在電漿處理期間，熱係被轉移到該電漿所接觸的所有表面，其包含該基板(100)、帶(300)以及框架(310)。該覆蓋環(660)將會最小化傳熱至該帶(300)以及該框架(310)的區域，但是該基板(100)必須曝露到該電漿(400)以用於處理。
如同在圖6中所示，一穿孔的機械隔板(690)可以被插置在該電漿源(620)以及該工件支撐件(630)之間。該機械隔板(690)可以是導電的(例如，由金屬所做成、或是被塗覆金屬)。該機械隔板(690)較佳的是由鋁所做成。該機械隔板(690)可以有助於降低該離子密度以及到達該工件的電漿發射強度，同時容許一高位準的不帶電物質到達該工件。本發明係提供對於該離子密度以及到達該工件的電漿發射強度的控制。對於相關本發明的應用而言，較佳的是該離子密度以及從該電漿源(620)到達該工件的電漿發射強度藉由該機械隔板而被衰減在10%到50%的範圍中。在一較佳實施例中，藉由該機械隔板的衰減可以是10%。在一較佳實施例中，藉由該機械隔板的衰減可以是30%。在又一較佳實施例中，藉由該機械隔板的衰減可以是50%。
在一實施例中，在該機械隔板(690)之下的電漿係藉由RF偏壓功率(640)，透過該工件支撐件(630)及/或ESC(670)的施加來加以維持。在此例中，作用在該基板(100)上的電漿係藉由該RF偏壓功率，透過該工件支 撐件(630)及/或ESC(670)來加以維持。
在本發明中，該機械隔板(690)的溫度範圍可以在0℃到350℃之間。較佳的是，維持該機械隔板(690)在一大於60℃的溫度。該機械隔板可以完全或是部分地分開該工件與該電漿源。較佳的是，該隔板係重疊待被蝕刻的基板。在一較佳實施例中，該基板(100)係完全與該機械隔板(690)重疊。在又一實施例中，該機械隔板(690)的直徑係至少大於該基板(100)的直徑10%。
該隔板應該被設置在該基板(100)以及該電漿源(620)之間。該隔板可以完全分離在該電漿源(620)中的區域與該室(600)的其餘部分。為了避免該機械隔板中的穿孔的圖案印刷在該基板(100)上，從該基板的頂端至重疊的機械隔板(690)的底表面之距離較佳的是至少和在該基板(100)的頂表面處之電漿鞘一樣大。除了其它參數外，該電漿鞘的厚度是壓力、氣體成分以及電漿密度的一函數。通常，電漿鞘的厚度範圍從大約100微米到大約2公分。在一實施例中，該機械隔板(690)是相隔該基板(100)的頂表面至少0.1mm。較佳的是，該機械隔板(690)是相隔該基板(100)的頂表面至少1cm。在該機械隔板(690)中的穿孔(695)係容許該電漿能夠擴散通過並且作用在該基板之上。該些穿孔(695)可以是具有任意形狀及尺寸(例如，圓形、六邊形、橢圓形、任何多邊形的形狀、等等)。該機械隔板的厚度(2620)可被設計以影響作用在該基板的表面之上的電漿物種成分。如同在圖23c中所示，該隔板(690)的厚度(2620)可以橫跨該隔板來變化。該厚度變化可以是連續的、離散的、或是兩者的一組合。較佳的是，該機械隔板的厚度(2620)是小於約2.5cm。該穿孔的直徑(2600)範圍可以從約0.1mm到高達大約1cm。該 些穿孔(695)之典型的深寬比可以是在0.5：1到高達100：1之間，但較佳的是在0.5：1到10：1之間。在一實施例中，該機械隔板(690)係將該電漿離子密度從在該電漿源內之大於約1011cm-3降低至接近該基板表面的小於約1010cm-3。
在該機械隔板中的穿孔(695)可以用一些方式來加以配置。圖14係展示一機械隔板(690)的俯視圖，其具有以一直線的圖案均勻地分布之穿孔(695)的一圖案。儘管圖14係展示穿孔(695)的一直線的圖案，但是包含六角形、蜂巢狀或是圓形的穿孔圖案之替代的配置亦可被使用。該些穿孔的尺寸(2600)可以橫跨該機械隔板(690)來變化(例如，圖23b及23c)。
在一替代實施例中，在該機械隔板中的穿孔圖案可被設計成使得在穿孔之間的間隔(2610)是可變的(例如，圖23b及23c)。在又一實施例中，該些穿孔的尺寸及/或形狀可以橫跨該機械隔板(690)來變化。該隔板(690)可以具有一穿孔圖案以使得該穿孔尺寸(2600)以及間隔(2610)兩者都橫跨該隔板來變化。
儘管在圖6中的概要圖係展示一處理室(600)具有一機械隔板(690)，但是具有超過一機械隔板設置在該電漿源(620)以及該基板(100)之間也可能是有利的。該些隔板(690)可以是相同的尺寸及形狀、或者可以是不同的尺寸及/或形狀。該多個隔板可被配置在相同的平面、或是不同的平面上(例如，重疊或是堆疊的隔板)。該多個隔板可具有彼此相同或是不同的穿孔形狀、尺寸及圖案。
高密度的電漿源(620)可以產生高位準的UV輻射。此UV輻射可能會造成非所要的副作用或是損壞該基板(100)。在某些應用中，屏蔽 該基板以隔開來自該電漿源(620)的UV發射是所期望的。一種降低此發射的方式是限制從該電漿源至該基板的UV發射之直接的路徑(例如，限制從該電漿源至該基板的"視線")。在隔板是處於不同的平面並且重疊的情形中，確保在該些隔板的重疊的區域中的穿孔(695)並不重合(例如，該些隔板具有一些重疊的區域，其中該些隔板的穿孔並不彼此重疊)可能是有利的。在重疊的隔板(695)的一實施例中，在一隔板的一重疊的區域中之至少一穿孔(695)並不重疊到在另一隔板中的一穿孔。在重疊的隔板的又一實施例中，在該些隔板(695)中並無穿孔彼此重疊。在此配置中，並沒有從該電漿源發射的光透過該些隔板的重疊的區域來到達該基板之直接的路徑。
在該機械隔板(690)中的穿孔(695)的圖案可被用來調整在該基板(100)上的蝕刻均勻度。此調整可以透過改變該隔板的厚度(2620)、該穿孔尺寸(2600)、穿孔形狀、穿孔間隔(2610)或是這些因素的任意組合來加以達成。
為了決定用於一機械隔板(690)之正確的穿孔(695)的配置，以下的步驟可以針對於一給定的隔板配置來加以遵循(見於圖25)：處理一基板、量測至少一晶圓性質(例如，材料蝕刻速率、選擇性比例、特點輪廓、等等)、根據至少一量測到的性質來調整該機械隔板(例如，隔板間隔、從隔板到基板的距離、隔板厚度及/或穿孔尺寸、間隔、形狀、及/或深寬比、等等)。另一晶圓係被處理，並且若必要的話，該機械隔板(690)係被重複使用以達成所要的一或多個晶圓性質。
通常，在一化學驅動的電漿蝕刻製程中，所期望的是最大化該基板蝕刻速率與該遮罩材料蝕刻速率的比例(蝕刻選擇性)，同時維持一所 要的特點輪廓。在利用一時分多工的製程(例如，Bosch製程或是DRIE)的矽蝕刻的情形中，此係藉由透過該基板支撐件來施加某個最小的RF偏壓功率至該基板以便於維持一所要的特點輪廓來加以達成。通常，此RF偏壓功率是小於約50W。在較高的RF偏壓功率下，該蝕刻選擇性(材料蝕刻速率/遮罩蝕刻速率)可能會被非所要地降低。當一機械隔板被設置在該高密度的電漿源與該基板之間時，可供利用來蝕刻該基板的離子密度係顯著地被降低。相較於該習知技術，此係容許較高的RF偏壓功率能夠有利地施加至該基板。在該機械隔板介於該電漿源與該基板之間的情形下，有利的時分多工的(例如，Bosch、DRIE)製程結果可以在被施加至該基板的RF偏壓功率是在一50W到150W的範圍中而被達成。在一較佳實施例中，施加至該基板的RF偏壓功率是大於約50W。在另一較佳實施例中，施加至該基板的RF偏壓功率是大於約100W。在另一較佳實施例中，施加至該基板的RF偏壓功率是大於約150W。
在電漿處理期間，該基板(100)之額外的冷卻通常是透過一靜電夾頭(ESC)(670)的使用來加以提供的。圖15-17係展示普遍用在半導體處理中的ESC(670)的例子，其係在一通常是一種例如氦的氣體之加壓的流體被維持在該基板(100)與該ESC之間的間隙(2000)中時施加一吸引力至一基板(100)。此係確保有效率的傳熱可以發生在該基板(100)與該工件支撐件(630)之間，其可以受到溫度控制的。在圖15及16中注意到的是，為了舉例之目的，該虛線係代表該晶圓(100)重疊該ESC的區域。在處理期間，該晶圓(100)係位在該ESC(670)的頂表面上。
圖15係展示此項技術中已知的一靜電夾頭的俯視圖。一 ESC(670)通常將會有一或多個密封區域(1700)以限制該加壓的流體在該ESC以及被夾箝的基板(100)之間。該些密封區域(1700)通常是被採用於靠近該ESC的周邊以及在任何原本會使得該加壓的流體洩漏並且劣化該傳熱之特點的周圍處。如同在圖16中所示，某些ESC係利用多個同心的密封帶(1700)以產生離散的體積或區域(1800、1810)，此係容許獨立的控制在該個別的區域內之流體壓力。這些ESC通常是被敘述為多壓力區域的ESC。該些壓力區域(1800、1810)不是離散的，並且一些加壓的流體係洩漏在區域之間也是可能的。寬的密封區域(1700)通常不是較佳的。通常，橫跨重疊到該寬的密封區域的工件區域的熱梯度可能會負面地影響到該蝕刻的某些特徵。相反地，若一密封區域不夠寬，則該加壓的流體可能會洩漏，並且傳熱可能會劣化。如同在圖15中所示，在該習知技術中，上述的該些密封區域或帶(1700)並未延伸超出該基板(100)，因為如此做將會使得該密封帶(1700)的密封表面曝露到潛在腐蝕性的電漿氣體，此可能會減小該ESC的使用壽命。圖18係展示如同此項技術中已知的一剛性基板(100)在一靜電夾頭上的橫截面圖。注意到的是，該密封帶(1700)係被該基板(100)所重疊。再者，在此項技術中典型的是使得該基板(100)延伸超出該密封表面(1700)的邊緣，以便於考量在該晶圓於該ESC(670)上的設置期間的任何設置誤差。在該習知技術中注意到以下也是重要的，被用來將該基板頂離該ESC的頂升銷孔洞(1720)以及頂升銷(2025)也是位在該基板(100)之下，而且在最外側的密封帶(1700)的內部或是之內。最後，此項技術中已知的ESC係使得該夾箝電極(2010)侷限到在該基板(100)下面的區域。因此，該夾箝電極(2010)是在藉由該外部的密封帶(1700)所界定的區域的內部，而兩者都是在該晶圓周邊的內部。
圖19係展示本發明的一實施例之橫截面圖。當夾箝一撓性的工件(例如，一包含帶(300)等等的工件(320))時，較佳的是使得至少一夾箝電極(2010)重疊到該密封區域(1700)，即如同在圖19中所繪者。此在該工件的一撓性的區域重疊到該密封區域(1700)時是特別重要的。該夾箝電極(2010)與該撓性的工件(300)的重疊係有助於最小化氦氣的洩漏。較佳的是，此重疊(2200)係大於1mm寬的。該重疊(2200)可以是沿著內側密封帶周邊、外側密封帶周邊、在該密封帶之內、或是該三者的某種組合。
在本發明的一實施例中，藉由該夾箝電極(2010)與該密封帶(1700)的重疊所界定的區域係構成一圈起該基板(100)之連續的邊界。在本發明的另一實施例中，該密封帶(1700)可以完全被該夾箝電極(2010)所重疊。
在本發明的又一實施例中，該夾箝電極(2010)可以重疊到該覆蓋環(660)。該重疊(2240)通常是在約1mm到小於約10mm的範圍中。在一較佳實施例中，該重疊(2240)是小於約1mm。在另一較佳實施例中，該重疊(2240)是小於約10mm。該重疊(2240)可以是零。
在另一實施例中，該密封帶(1700)的某個部分並未和該覆蓋環(660)重疊的，此未屏蔽的密封帶區域(2250)係被展示在圖19中。在此配置中，較佳的是該夾箝電極(2010)係重疊到該未屏蔽的密封帶區域(2250)的某個部分(例如，該密封帶(1700)並未被該覆蓋環(660)所覆蓋)。較佳的是，該夾箝電極(2010)以及該未屏蔽的密封帶區域(2250)的重疊是大於約1mm寬的。同樣較佳的是，該夾箝電極(2010)以及該未屏蔽的密封帶區域(2250)的重疊係圈起該基板(100)。在一實施例中，該夾箝電極(2010)係重疊到該未被覆蓋環(660)重疊的密封帶(1700)之整個未屏蔽的密封帶區域(2250)。
該密封區域(1700)通常是介於1mm到15mm寬的，但較佳的是小於10mm。在一工件(基板/帶/框架的組件)(320)的情形下，在該基板(100)的直徑之外並且在該框架(310)的內直徑之內的區域是帶(300)。
儘管先前的例子是針對於一種具有單一區域ESC以及一密封帶之ESC被描述，但是這些實施例亦可以有利地應用至具有多個壓力區域(以及多個密封帶)之靜電夾頭。
利用一典型的ESC，因為該覆蓋環(660)是大於該基板(100)的直徑，所以將會有帶(300)的一區域曝露到該電漿製程，該區域並未被該ESC(670)夾箝並且受到溫度控制、或是被該覆蓋環(660)屏蔽以隔開該電漿(400)。帶(300)的此一區域將會到達一高溫並且可能會失效。因此，圖8係展示一ESC(670)的使用，該ESC(670)係刻意被做成大於該基板直徑，因而任何在區域(例如，藉由該覆蓋環至基板的距離(820)所界定的區域)中被曝露至該電漿的帶(300)亦被夾箝並且受到溫度控制的。該ESC的直徑可以向外擴大至該框架(310)的外部周邊，但是該ESC直徑較佳的是小於該框架(310)的內直徑至少0.2mm。對於其它的框架形狀因素而言，該ESC的直徑較佳的是小於在該框架中之最大的開口。
如同在圖15中所示，如同此項技術中已知並且用在半導體處理之典型的ESC係在其表面上具有一圖案(1730)。該圖案化的表面(1730)係完全被該基板(100)所重疊，並且在該密封帶(1700)之內。該些氦入口孔洞(1710)是在該圖案化的區域(1730)中。該圖案通常是被調適以控制某些ESC特徵，例如但不限於傳熱、溫度均勻度、氦氣擴散、以及夾箝力。該圖案亦可被調適以最小化粒子的產生。如同在圖18中所示，該圖案化係產生至 少一位在該ESC的基板接觸表面(2030)之下大部分為平的表面(2020)，因此在一基板被夾箝時形成至少一間隙(2000)。此間隙(2000)通常是被填入一種例如是氦之加壓的流體，以使得傳熱變得容易。
圖19係展示本發明的另一實施例。對於一像是電漿切割的應用而言，其中該工件係包含一撓性的薄膜(300)，較佳的是，該圖案間隔(2210)被選擇以最小化該薄膜(300)的變形。對於電漿切割而言，此在該些晶粒(110)已經被分開(被單粒化)之後並且實質只藉由該撓性的帶(300)加以支承時是特別重要的。當該圖案間隔(2210)大於一個別的晶粒之至少一尺寸(長度及/或寬度，但不是厚度)時，晶粒在分開之後可能會傾斜並且彼此接觸，此係潛在地可能會對於晶粒造成損壞。在一實施例中，在該ESC表面上的圖案係具有一圖案間隔(2210)小於最小的晶粒尺寸(長度及/或寬度)。該圖案深度係具有一小於約50μm到小於約100μm的較佳範圍。在一較佳實施例中，該圖案深度(2230)較佳的是小於100μm。在另一較佳實施例中，該圖案深度(2230)較佳的是小於50μm。該圖案深度(2230)可以是小於15μm。晶粒尺寸的範圍可以從約數十微米到高達數公分。
在另一實施例中，在平行於該密封表面的平面中的圖案特點尺寸(2220)可以是介於0.1mm到30mm之間，但較佳的是該圖案特點尺寸(2220)是介於0.5mm到10mm之間。在平行於該密封表面的平面中的圖案間隔(2210)通常至少是該圖案特點尺寸(2220)，但較佳的是該圖案特點尺寸(2220)的至少1.5倍。儘管一尺寸係被用來描述該些圖案特點的尺寸，但是具有類似尺寸之不同的形狀亦可被利用。該些圖案特點(2220)可以在尺寸及形狀上變化。同樣地，在該些圖案特點(2220)之間的圖案間隔(2210)亦可以 在尺寸、形狀及深度上變化。
在另一實施例中，為了避免晶粒在它們分開之後彼此接觸，該重疊到基板的ESC區域可被設計成具有圖案特點尺寸(2220)以及圖案特點間隔(2210)，以使得該圖案特點尺寸(2220)以及圖案特點間隔(2210)都小於待被單粒化的晶粒。該基板(100)可以完全被該ESC之圖案化的區域所重疊。晶粒尺寸的範圍可以從約數十微米到高達數公分。在一實施例中，該ESC(670)被該基板(100)重疊的表面係被粗糙化。該粗糙化可透過物理(例如，噴珠處理(bead blasting)、噴砂處理(sand blasting)、等等)或化學的手段、或是兩者的一組合來加以達成。該粗糙化的表面係容許背面冷卻氣體(例如，氦)能夠填入在該ESC(670)以及該工件(320)之間的空洞。較佳的是，該ESC在工件(320)的下面之表面的粗糙度係大於該密封環(1700)的粗糙度。密封環區域通常具有一小於約10微吋(Ra)的表面粗糙度。進一步較佳的是，該ESC(670)被該基板重疊的表面的粗糙度是大於約12微吋(Ra)。該ESC(670)被該基板重疊的表面的粗糙度可以是大於約30微吋(Ra)。同樣較佳的是，該粗糙化的ESC表面延伸超出該基板(100)的周邊在一約1mm到約10mm的範圍中。進一步較佳的是，該粗糙化的表面延伸超出該基板(100)的周邊至少約1mm。在另一較佳實施例中，該ESC之粗糙化的表面可以從該基板的周邊延伸超出約10mm。
如圖22中所示，在其中工件(320)包含超過一基板(100)的狀況中，該ESC(670)較佳的是延伸超出至少一基板(100)的邊緣，較佳的是延伸超出所有基板(100)的邊緣。為了將該冷卻氣體(通常是氦)限制在該基板的背後，該帶(300)必須在該靜電夾頭(670)以及該帶(300)之間形成一密封表 面。此密封表面通常被稱為一密封帶(1700)。在一實施例中，該密封表面(1700)是連續的並且形成一圈起所有基板(100)的區域。在另一實施例中，該密封帶(1700)可以是斷續的，並且圈起至少一基板。在又一實施例中，每一個基板(100)係被一個別的密封帶(1700)所圈起。在另一實施例中，該基板(100)可覆蓋該一或多個密封帶、或者是該一或多個密封帶可以位於在該一或多個基板(100)之外。
在其中該工件(320)包含多個基板的狀況中，該ESC(670)可包含單一夾箝電極(2010)(例如，單極的)或是多個夾箝電極(2010)(例如，多極的)。當多個基板(100)存在於一工件(320)上時，一夾箝電極(2010)較佳的是延伸超出在該工件(320)上的至少一基板(100)的周邊。較佳的是，一夾箝電極係延伸超出在該工件(320)上的所有基板(100)的周邊在一約1mm到約10mm的較佳範圍中。較佳的是，一夾箝電極係延伸超出每個基板(100)的周邊至少1mm。在另一實施例中，一夾箝電極(2010)可以延伸超出在該工件(320)上的每個基板(100)的周邊至少10mm。在另一實施例中，一夾箝電極(2010)係重疊到全部的基板(100)。在另一實施例中，每個基板(100)係完全被一夾箝電極(2010)所重疊。較佳的是，一夾箝電極(2010)是連續的(例如，沒有截斷)，其中該夾箝電極(2010)係重疊到一基板(100)。同樣較佳的是，氦入口孔洞(1710)並未被任何基板(100)重疊到。該些氦入口孔洞可以距離任何基板的周邊至少1mm。
在如同圖15及17所示的習知技術中，該ESC(670)未被該晶圓(100)所覆蓋的區域係被一墊圈(700)所覆蓋及保護以避開該電漿。此係相對於本發明其中該ESC(670)的頂表面係藉由該帶(300)而受到保護以避免曝 露到電漿。該墊圈(700)可被配置成使得該墊圈(700)並未曝露到該電漿。在多個基板(100)位於一工件(320)上的情形中，該頂表面係藉由該撓性的帶(300)在該工件(320)中的存在而受到保護。此係對照於習知技術的配置是在該ESC之上提供一保護覆蓋以保護在該些基板之間的ESC的表面以避免曝露到電漿。
對於所有其中該ESC(670)包含超過一夾箝電極(單一基板或是多個基板在一工件(320)上)的情形而言，任何夾箝電極的邊緣較佳的是並不交叉到一基板(100)。進一步較佳的是，一夾箝電極的邊緣係與一基板(100)的周邊相隔至少1mm。
當夾箝一其中接觸該ESC的表面是一電性絕緣體的工件時，該電性絕緣體的相對靜態介電係數(通常以其相對介電常數著稱)較佳的是大於2。同樣較佳的是，覆蓋該ESC的夾箝電極的電性絕緣層係具有一大於6的相對介電常數，但通常可以是大於2。填入該間隙(2000)中的加壓的流體之相對介電常數較佳的是小於任何邊界的電性絕緣體之最低的相對介電常數。該加壓的流體的相對介電常數理想上是小於2。在該間隙內之強電場係導致一強的夾箝力施加在該工件的底表面上。在該間隙(2000)中的流體之壓力通常是介於1托耳到100托耳之間，但較佳的是介於1托耳到40托耳之間。
如同在圖18中所示，此項技術中已知的是該加壓的流體可以藉由貫穿該ESC的孔洞(1710)或特點而被引入到在該工件以及該ESC之間的間隙。此項技術中已知的是，該夾箝電極(2010)的任何位在此貫穿該電極的孔洞或是任何其它特點的附近之部分都被切掉。通常，這些孔洞(1710) 或是貫穿的特點實質上是圓形的；因此，在該電極內切掉的部分通常是具有一類似的形狀。一介於該孔洞(1710)或貫穿的特點以及該夾箝電極(2010)之切掉的部分之間的間隙(2015)係通常被採用，以避免該加壓的流體在操作期間的電弧或離子化。圖15進一步展示對於此項技術中已知的ESC而言，該些氣體引入孔洞(1710)通常是被該基板(100)所重疊的。再者，如同在圖18中所示，在一習知技術的ESC中，該夾箝電極(2010)係具有在該孔洞(1710)或貫穿的特點周圍相隔某個距離(2015)之切掉的部分。由於該些孔洞(1710)或貫穿的特點是被該基板所重疊的，因此在該夾箝電極中之切掉的部分亦被該基板所重疊的。
對於離子驅動(例如，RF功率係被施加至該工件支撐件及/或ESC夾箝電極)的蝕刻製程而言，在電場中起因於一夾箝電極及/或工件支撐件中的不連續性所造成的局部扭曲可能會造成電漿鞘的非均勻性。在該電漿鞘中的非均勻性可能會使得離子以各種的角度撞擊在該晶圓上。該些撞擊的離子將會具有一角分布，其係受到數個將會在以下論述的參數(例如，該工件支撐件的RF頻率)所影響。由於以上論述的不連續性所造成的鞘扭曲可能會使得角分布歪斜、變窄、或是變寬。當蝕刻特點時，這些影響可能會被轉變成可能是傾斜、歪斜、彎曲或是具有側壁劣化的輪廓。
圖17係展示本發明的另一實施例。當利用一例如是描繪在圖3中的工件或是一安裝到一過大的載體之基板結合一延伸超出該基板(100)的ESC(670)時，較佳的是將該些孔洞(例如，氦氣入口埠)(1710)設置在該基板(100)的周邊之外。類似地，該些頂升銷孔洞(1720)較佳的是位在該晶圓(100)的周邊之外。在一實施例(如同圖9所示者)中，該ESC並無包含任何 用於該升降機構(680)的貫穿。該升降機構(680)可以是在該工件支撐件(630)的外部。注意到在圖17中，為了舉例之目的，該虛線係代表該晶圓(100)所重疊的ESC的區域。在處理期間，該工件(320)(以及因此該基板(100))係位在該ESC(670)的頂表面上。
如同在圖19中所示，該些孔洞(例如，He氣入口埠)(1710)以及頂升銷孔洞(1720)位在該晶圓周邊之外的設置係容許被該基板(100)所重疊的夾箝電極(2010)能夠是連續的而無切掉的部分(對照在圖18中所示的習知技術)。在一較佳實施例中，該夾箝電極(2010)係完全重疊到該基板。在又一實施例中，該夾箝電極(2010)係完全重疊到該基板，並且重疊到一大於或等於該基板(100)的直徑的1.02倍的區域。在又一實施例中，該夾箝電極(2010)係重疊到該整個基板(100)，並且延伸超出該基板(100)的邊緣至少2mm。較佳的是，該夾箝電極(2010)是大於該基板(100)的直徑至少約40%。
儘管對於典型的ESC而言，使得孔洞(1710)以及頂升銷孔洞(1720)是位在該基板之下是普遍的(見於習知技術的圖15及16)，但當至少一夾箝電極(2010)及/或該工件支撐件(630)被RF供電時，較佳的是不使得其位在該晶圓之下。當利用一例如是圖19中所描繪的工件(320)及ESC時，該被RF供電的區域(例如，工件支撐件(630)或是夾箝電極(2010))的直徑較佳的是大於被蝕刻的基板(100)。如同在以上所提及的，發生於該被RF供電的區域的邊緣處之鞘非均勻性可能會對於該蝕刻輪廓有不利的影響，並且因此該被RF供電的一或多個區域較佳的是大於該基板(100)的直徑至少5%。理想上，若該厚度以及相對介電常數在該被RF供電的一或多個區域上大部分都被保持不變的，則該被RF供電的區域的直徑應該是大於該基板(100)約 40%。該被RF供電的區域可以是超出該基板(100)的周邊大於10mm。
圖26係展示本發明的另一實施例。在此實施例中，該ESC(670)係重疊到該框架(310)。在此配置中，在一密封帶(1700)以及該框架(310)之間有一重疊的區域。該框架(310)可以完全重疊到一密封帶(1700)。圖26係描繪其中該框架(310)的內直徑小於最外側的密封帶(1700)的內直徑的情形，但重要的是注意到最外側的密封帶(1700)的內直徑可以是小於或等於該框架(310)的內直徑。再者，圖26係展示一ESC被配置以用於單一氦背面冷卻區域以及單一密封帶(1700)，但是本發明亦可以有利地應用至具有多個氦冷卻區域及/或密封帶的ESC。
圖26亦展示一種工件配置，其中該撓性的帶(300)(例如，切割帶)並不完全重疊到該框架(310)。為了保護該密封帶表面免於來自反應物或副產物的劣化，一密封帶(1700)較佳的是並不延伸超出該撓性的帶(300)的周邊。為了提供一夾箝力至該框架(310)，同樣較佳的是一夾箝電極(2010)的某個部分重疊到該框架(310)的一部分。在此配置中，該框架(310)係和該溫度受到控制的工件支撐件(630)熱連通的，因此，該框架(310)可以曝露到該電漿。
在圖26中所示的實施例亦可以受益於在先前的實施例中所述的特點，除了該覆蓋環(660)以外。由圖26所描繪及敘述的實施例可以在不使用一覆蓋環下有利地加以應用。
對於其中一RF偏壓電壓是所需的製程而言，為了最小化在該基板(100)的表面之電漿鞘中的可能會導致蝕刻非均勻性的擾動，該ESC(670)之被該基板(100)重疊的區域較佳的是均勻的，而無穿過該ESC(670) 的貫穿(例如，氦氣入口孔洞(1710)或是頂升銷孔洞(1720))。較佳的是，該些氦氣入口(1710)並未被該基板所重疊(例如，氦氣入口(1710)是位在該基板(100)的周邊之外)。該些氦氣入口(1710)必須是位在最外側的密封帶(1700)的內部。較佳的是，任何密封帶(1700)都未被該基板(100)所重疊。同樣較佳的是，該夾箝電極(2010)在其中該夾箝電極被該基板(100)所重疊的區域中是連續的。較佳的是，該夾箝電極(2010)係完全重疊到該基板(100)。該夾箝電極(2010)可以延伸超出該基板(100)的周邊。進一步較佳的是，該些頂升銷(2025)以及頂升銷孔洞(1720)是位在該基板(100)的周邊之外。該些頂升銷可以觸及該框架(310)及/或該帶(300)，其中該帶(300)係重疊到該框架(310)。在一替代實施例中，該升降機構可以位在該工件支撐件(630)之外。該升降機構可以從該框架(310)的底部、頂端、或是側邊、或是該三者的某種組合來接觸該框架(310)。
圖27係展示本發明的又一實施例。此實施例可包含在圖26中所述的特點並且添加一覆蓋環(660)。在此配置中，該覆蓋環可以重疊並且保護該工件(320)的未夾箝的部分而避開該電漿。該覆蓋環(660)係位在該電漿源(620)以及該工件(320)之間。該覆蓋環(660)的內直徑可以是大於該框架(310)的內直徑。該覆蓋環(660)可具有埠(1010)以容許增大的泵送效率。較佳的是，該些埠(1010)係位在該工件支撐件(630)的周邊之外。
注意到圖26及27係描繪本發明針對於一包含單一基板(100)的工件(320)的特點也是重要的。本發明亦可以有利地應用至一包含多個基板的工件(320)(例如，在圖22中所示的工件)。
在本發明的圖38中所示的另一實施例中，一覆蓋環(660)係 被配置以用於一包含兩個或多個基板(100)的工件(320)。該些基板(100)可以是不同的尺寸及/或形狀。一基板(100)可以是一片較大的基板(100)。該些基板(100)可包含不同的材料。較佳的是，該些基板係利用類似的化學成分來加以處理(例如，矽及鍺都用含氟的化學成分來蝕刻)。該覆蓋環(660)係包含至少一將超過一基板(100)曝露到一電漿的開口(662)。較佳的是，該覆蓋環(660)並不重疊到一基板(100)。在一較佳實施例中，從該覆蓋環的開口(662)到一基板(100)的周邊之距離(3800)是至少0.1mm。進一步較佳的是，從該覆蓋環的開口(662)到任何基板(100)的周邊之距離(3800)是至少0.1mm。介於一覆蓋環的開口(662)以及一基板(100)的周邊之間的距離(3800)可以是大於1mm。該覆蓋環(660)可以是在一和至少一基板(100)不同的平面中。該覆蓋環(660)可以是在一和所有的基板(100)不同的平面中。較佳的是，該覆蓋環(660)並未接觸到該工件(320)。儘管在此實施例中所述的覆蓋環(660)是被配置以用於多個基板，但是其可包含在覆蓋環(660)的先前的實施例中所敘述的特點。
在本發明的圖39中所示的又一實施例中，一覆蓋環(660)係被配置以用於一係包含兩個或多個基板(100)的工件(320)。該基板(100)可以是不同的尺寸及/或形狀。一基板(100)可以是一片較大的基板(100)。該些基板(100)可包含不同的材料。較佳的是，該些基板係利用類似的化學成分來加以處理(例如，矽及鍺都用含氟的化學成分來蝕刻)。該覆蓋環係包含至少兩個開口(663)，其係容許電漿能夠接觸到至少一基板(100)。在一較佳實施例中，每個開口(663)係將一基板(100)曝露到一電漿。該些開口(663)可以是不同的尺寸及形狀。較佳的是，該覆蓋環(660)並不重疊到一基板(100)。在 一較佳實施例中，從一覆蓋環的開口(663)到一內含在該開口內的基板(100)的周邊之距離(3900)是至少0.1mm。進一步較佳的是，從一覆蓋環的開口(663)到任何內含在該覆蓋環的開口內的基板(100)的周邊之距離(3900)是至少0.1mm。介於一覆蓋環的開口(663)以及一基板(100)的周邊之間的距離(3900)可以是大於1mm。該覆蓋環(660)可以是在一和至少一基板(100)不同的平面中。該覆蓋環(660)可以是在一和所有的基板(100)不同的平面中。較佳的是，該覆蓋環(660)並未接觸到該工件(320)。儘管在此實施例中所述的覆蓋環(660)是被配置以用於多個基板，但是其可包含在覆蓋環(660)的先前的實施例中所敘述的特點。
儘管圖26及27係展示一具有位在相同的平面中(例如，該撓性的薄膜(300)的相同側上)的框架(310)以及基板(100)之工件，但是該工件(320)可被配置成使得該基板(100)以及該框架(310)是位在該薄膜(300)的相對側上(例如，該基板的底部係黏著到該帶的頂表面，而該框架的頂表面係黏著到該帶的底表面)。所述的發明之概念可以有利地應用至此工件配置。
如同在圖19中所示，一ESC(2330)係由一或多個電極(2340)所組成，一高電壓係被施加至該電極(2340)。該電位差可被施加在至少一夾箝電極(2340)以及一接觸該電漿的導電表面(例如，室壁(600))之間、或是直接在兩個或多個夾箝電極之間。典型被施加的夾箝電位範圍是在1V到10kV之間，但是該被施加的夾箝電位較佳的是在1kV到5kV之間。對於一被曝露到低於2kV的電漿感應的自生偏壓之被夾箝的材料(2320)而言，該被施加的夾箝電位差較佳的是大於在該被夾箝的材料(2320)上之電漿感應的自生偏壓。
對於上述的本發明之所有的實施例而言，該基板(100)的背側(例如，該基板的相對於包含裝置(110)的表面之表面)較佳的是面對該撓性的薄膜(300)(例如，該基板(100)的背面可以接觸到該撓性的薄膜(300))。在本發明的一替代實施例中，該基板(100)可被安裝在該撓性的薄膜(300)之上，使得該基板(100)的包含裝置(110)的表面是面對該撓性的薄膜(300)(例如，該基板(100)的裝置側可以接觸到該撓性的薄膜(300))。
如同在圖19中所示，該些夾箝電極(2340)係藉由一電性絕緣層(2300)以和該工件支撐件(630)分開，並且藉由一上方的電性絕緣層(2310)以和該被夾箝的材料(2320)分開。在該ESC的夾箝電極之上的上方電性絕緣層(2310)的厚度以及相對介電常數較佳的是被選擇成最小化一被夾箝的絕緣材料(2320)對於該夾箝效能(例如，夾箝力)將會有的影響。在本發明中，該介電質(2310)的厚度以及該層(2310)的介電常數係被選擇成都是高於被夾箝的材料(2320)的厚度及介電常數。例如，該ESC上方的介電質(2310)的厚度以及上方的介電質(2310)的相對介電常數都是高於被夾箝的材料(2320)的厚度及介電常數不是必要的，任一個參數都可加以操縱，使得該ESC的上方的介電層(2310)的相對介電常數及厚度的乘積係大於被夾箝的材料(2320)之厚度及介電常數的乘積。上方的介電絕緣體(2310)的相對介電常數與該上方的介電絕緣體(2310)的厚度之乘積相對該被夾箝的材料(2320)之同樣的乘積的比例較佳的是大於1：1，但理想上是大於5：1。
圖20係展示另一實施例，其中該夾箝電極(2340)並沒有電性絕緣體插置在該夾箝電極(2340)與該被夾箝的材料(2320)之間。在其中該ESC夾箝電極(2340)被露出(未被一電性絕緣體所覆蓋)並且該夾箝電極(2340)是 至少部分接觸到該被夾箝的材料(2320)的狀況中，該被夾箝的材料(2320)的接觸該ESC電極(2340)的底表面必須是電性絕緣的。
此項技術中已知的典型的ESC係主要由雙極或單極的電極配置所組成，但是其它多極的配置也是可行的。該電極配置可以根據應用來加以選擇。在夾箝絕緣體的情形中，多極的夾箝電極配置是典型的；然而，該雙極或是多極的電極配置可能會導致在該工件的底表面上的電荷分開。此種在該表面上的電荷分開可能會導致強的殘餘力，其可能使得解除夾箝的例行工作變得更長而且更複雜的。
在本發明中，該ESC係針對於電性絕緣材料的夾箝以及解除夾箝而被最佳化，其中接觸該ESC的頂表面之工件表面係由一電性絕緣體所組成的。一單極類型的ESC係被使用，以使得該解除夾箝的例行工作變得容易。在一單極ESC的情形中，並沒有橫向的電荷分開發生在該底表面上；而是該底表面大部分都是均勻地帶電的。由於該工件的底表面具有一大部分都均勻的電荷分布，因此該殘餘力亦將會是大部分均勻的。此大部分均勻的殘餘的夾箝力可以輕易地加以抵消。通常，一例行工作係被採用以抵消該殘餘的夾箝力並且解除夾箝該工件。在一例行工作中，該被施加的夾箝電壓可以藉由設定該電壓成為該電漿感應的自生偏壓來加以操縱。在某些情形中，該夾箝電壓可被設定為0V、或是一具有和先前被用來夾箝該工件的夾箝電壓極性相反的極性之最佳化的設定點。該解除夾箝的例行工作通常是在該工件已經處理後加以執行的。
圖8係展示一從該ESC(310)的外直徑延伸至該升降機構(680)之墊圈(700)。此墊圈(700)係被用來避免任何露出的帶(300)的背表面和該電 漿接觸。儘管一個別的墊圈(700)係被展示，但是該ESC(670)的一延伸亦將會避免電漿曝露到該帶(300)的背面。該墊圈(700)可以是由一種例如是陶瓷(例如，鋁氧化物)的介電材料、或是一種塑膠材料(例如，聚四氟乙烯(PTFE、鐵弗龍))所做成的，此係因為其低導熱度以及其低導電度而被選出的。儘管較佳的是該未被夾箝的帶並不直接曝露到電漿，但是某種間接的曝露可被容忍。
通常在電漿處理期間，去耦合(decouple)該離子能量以及離子通量以達成某些蝕刻特徵是所期望的。藉由採用一被供電的工件支撐件以及一例如是ICP的高密度源，可以達成離子能量及通量之大部分獨立的控制。該工件支撐件可藉由一DC或AC電源而被供電(例如，被偏壓)。該AC偏壓頻率範圍可以從幾kHz到數百MHz。低頻通常是指那些在該離子電漿頻率或是低於該離子電漿頻率的偏壓頻率，而高的偏壓頻率係指高於該離子電漿頻率的頻率。該離子電漿頻率據瞭解是依據該離子的原子數而定，因此該離子電漿頻率將會受到該電漿的化學成分影響。此種化學成分可以是含Cl、HBr、I或是F。在含SF6的電漿的情形中，該離子電漿頻率大約是4MHz。如同在圖23中所示，當向下蝕刻一基板到一由兩種具有不同的相對介電常數(例如，絕緣體上矽、SOI結構)的材料(例如，在圖23中的2720及2730)的接觸所界定的介面時，和在該介面處之充電相關的蝕刻問題是眾所週知的。此種問題可能是電性或物理性的，並且通常以缺口(例如，見於圖23中的2700)、溝槽、特點輪廓的劣化著稱的。其中這些問題通常會發生的介面之例子是絕緣體上矽(SOI)、安裝在絕緣載體上之半導體基板、安裝在帶上之半導體晶圓(例如，GaAs、Si)、以及包含至少一電性絕緣層的基板。 對於裝置良率及效能而言，這些問題係非所要的。例如，當利用一時分多工的(例如，TDM、DRIE或是Bosch)製程來蝕刻矽而停止在一絕緣體(例如，SiO2)上時，此項技術中已知的是底切(或缺口)將會發生在該矽/絕緣體的介面處。如同在此項技術中眾所週知的，此種充電的問題可藉由操作在低RF偏壓頻率(低於該離子電漿頻率)並且額外脈波化或調變該RF偏壓功率而被降低，即如同在美國專利6,187,685中所解說者。注意到的是，該'685專利係對於具有一絕緣蝕刻停止的蝕刻矽做出相反教示，而不使用高於該離子電漿頻率(大約4MHz)的RF偏壓頻率。
當該高頻RF偏壓結合介於該高密度的電漿源(620)與該基板(100)之間的機械隔板(690)被使用時，本發明係容許這些結構(例如，SOI)利用一高於該離子電漿頻率的RF偏壓頻率(例如，大於約4MHz)的蝕刻。此配置係容許該基板(100)的處理(例如，蝕刻)能夠進行，同時仍然能夠消除或降低發生在該介面處的損壞(例如，最小化在一矽/露出的絕緣體介面處之缺口(2700))。較佳的是，該RF偏壓頻率是13.56MHz(ISM頻帶)。
在本發明的一實施例中，該機械隔板(690)係結合一高頻RF偏壓而被使用，該高頻RF偏壓係在該製程期間的某個點被脈波化。該RF偏壓可以在該整個製程期間被脈波化。該脈波化的RF偏壓在該脈波系列中可具有至少兩個功率位準，一個高的值以及一個低的值。該脈波化的RF偏壓可具有超過兩個RF偏壓功率位準。該低的值可以是零(沒有RF偏壓功率)。該脈波化的RF偏壓位準可以連續地、離散地或是兩者來加以改變。該RF偏壓頻率亦可以是大於約6MHz到高達約160MHz。
設備製造商必須產生其蝕刻系統的獨特的配置來支援應 用，例如但不限於低損壞的電漿蝕刻及SOI應用，其通常無法在不增加多個電源及/或匹配網路以及有時需要的靜電夾頭的花費下被使用於其它的製程。在一13.56MHz的頻率之電源因為其可利用性以及低成本而在該產業中是普遍的。本發明係使得此種電源供應器被使用於以上所述的應用之用途成為可能的，此係消除對於增加的硬體及/或精細的硬體配置的需求。
由於在此種低頻的RF耦合透過一厚的介電材料不是有效率的，因此至該基板(100)的RF耦合可以是經由該一或多個ESC夾箝電極(2010)，例如是經由一耦合電容器而不是經由該被RF供電的工件支撐件(630)。為了維持均勻的至該基板(100)的RF耦合，該一或多個ESC電極亦應該被均勻地設置在該基板(100)的背後。若多個電極被使用時，則此係難以達成的，因為在該些電極之間必要的間隙係導致在該RF耦合上之一局部的變化，此係不利地影響該蝕刻的品質，特別是在該基板/帶的介面處之底切。因此，該ESC設計的一較佳實施例係納入一種所謂的單極的設計，其中單一電極係被用來提供該夾箝力。
該基板可利用在半導體產業中眾所週知的技術來加以處理。矽基板一般是利用一例如是SF6的氟基化學成分來加以處理。SF6/O2的化學成分因為其高的速率以及非等向性輪廓而通常是被用來蝕刻矽。此化學成分的一缺點是其對於遮罩材料之相當低的選擇性，例如對於光阻的選擇性是15-20：1。或者是，一時分多工處理(TDM)製程可被利用，其係交替在沉積及蝕刻之間以產生高度非等向性深的輪廓。例如，一用以蝕刻矽之交替的製程係使用一C4F8步驟以沉積聚合物在該矽基板之所有露出的表面上(亦即，遮罩表面、蝕刻側壁以及蝕刻地板)，並且接著一SF6步驟係被用 來選擇性地從該蝕刻地板移除該聚合物並且接著等向性蝕刻一小量的矽。該些步驟係重複直到被終止為止。此種TDM製程可以深入矽產生非等向性的特點，其具有對於該遮罩層之大於200：1的選擇性。此於是使得一TDM製程成為用於矽基板的電漿分開之所要的方法。注意到的是，本發明並不限於含氟的化學成分、或是一時分多工處理(TDM)製程的使用。例如，如同此項技術中已知的，矽基板亦可以利用含Cl、HBr或I的化學成分而被蝕刻。
對於例如是GaAs的III-V族的基板而言，一種氯基化學成分係廣泛用在半導體產業。在RF無線裝置的製造中，薄化的GaAs基板係以裝置側向下地被安裝到一載體之上，其係在該載體處接著被薄化並且利用光阻而被圖案化。該GaAs係被蝕去以露出連到該正面側電路的電性接點。此眾所周知的製程亦可藉由在上述的發明中所敘述的正面側處理而被利用來分開該些裝置。其它的半導體基板及適當的電漿製程亦可在上述的發明中被利用於晶粒的分開。
許多製程都需要在該基板(100)的表面處之一離子通量，以便於達成所要的製程結果(例如，GaAs蝕刻、GaN蝕刻、SiO2蝕刻、SiC蝕刻、石英蝕刻、等等)。對於其中該基板(100)是一工件(320)的部分之情形而言，處理該基板(100)所需的離子通量及/或離子能量經常可能是高到足以損壞該工件的部分(例如，該撓性的薄膜(300))、或是造成非所要的副作用，此係使得保護該工件的部分以避開該電漿成為重要的。相對地，為了改善該製程結果(例如，均勻度、靜電夾箝效能、等等)，提供該工件的某個部分是位於在該基板的周邊之外而接觸到該電漿可能是所期望的，儘管是在一比該基板(100)所遭受到的低的離子通量及/或離子能量下。所需的是調整該工 件(320)的不同部分至不同的電漿離子通量及/或離子能量的曝露之手段。
如同在圖28中所示，本發明的另一實施例是一修改後的覆蓋環(2830)，其係包含至少一穿孔的區域(2800)，該穿孔的區域(2800)係容許有一路徑從該電漿至該工件，其中該工件係被該穿孔的區域(2800)所重疊。該穿孔的區域(2800)可以重疊該撓性的薄膜(300)。該穿孔的區域(2800)可以重疊該框架(310)。該穿孔的區域(2800)可以延伸超出該工件(320)。該穿孔的區域(2800)可以衰減從該電漿至該工件的重疊的區域(例如，該工件被該穿孔的區域(2800)所重疊而且位在該基板的周邊之外的區域)的一部分之離子通量至少10%。在一較佳實施例中，該穿孔的區域(2800)可以衰減從該電漿至該工件被該穿孔的區域(2800)所重疊的一部分之離子通量至少30%。較佳的是，該穿孔的區域(2800)並不重疊到該基板(100)。在一實施例中，如同在圖29中所示，該修改後的覆蓋環(2830)及基板(100)是位在不同的平面中(例如，非共面的)。因此，該覆蓋環的內部周邊(2831)並未相鄰該基板的外部周邊(101)。
該修改後的覆蓋環(2830)通常係包含一其中該基板(100)並未被該修改後的覆蓋環(2830)所重疊的覆蓋環的開口(2820)。該覆蓋環的開口(2820)大於該基板直徑的範圍可以從大於約0.1mm到小於約20mm，其中一較佳值是介於1mm到4mm之間。較佳的是，該覆蓋環的開口(2820)係大於該基板(100)的直徑2mm。較佳的是，在該基板(100)的表面之電漿離子密度係大於在其中被該修改後的覆蓋環(2830)所重疊的該工件(320)的表面之電漿離子密度。
在某些情形中，使得電漿存在於該修改後的覆蓋環(2830)之 穿孔的區域(2800)的某個部分以及被該修改後的覆蓋環(2830)之穿孔的區域(2800)所重疊的工件之間的區域中可能是所期望的。(例如，當在被該修改後的覆蓋環(2830)所重疊的區域的某個部分中利用一單極的ESC以夾箝該工件時，容許電漿在該修改後的覆蓋環(2830)下面可能是所期望的。)在一實施例中，為了容許電漿能夠貫穿在該修改後的覆蓋環(2830)以及該工件(320)之間的容積，在該覆蓋環之穿孔的區域的底表面以及該工件(320)的頂表面之間的距離可以是介於1mm到5cm之間。
該修改後的覆蓋環(2380)可包含至少一區域(2810)是非穿孔的。該覆蓋環之非穿孔的區域(2810)可以避免該電漿接觸到其中該非穿孔的區域(2810)重疊該工件(320)之處的工件。較佳的是，在其中被一穿孔的區域(2800)所重疊的工件(320)的表面之電漿離子密度係大於在其中被一非穿孔的區域(2810)所重疊的工件(320)的表面之電漿離子密度。同樣較佳的是，在該基板(100)的工件(320)的表面之電漿密度係大於被該修改後的覆蓋環(2830)之穿孔的區域(2800)所重疊的工件表面之電漿密度，而被該修改後的覆蓋環(2830)之穿孔的區域(2800)所重疊的工件表面之電漿密度進而大於被該覆蓋環(2830)之非穿孔的區域(2810)所重疊的工件(320)的表面之電漿密度。在該覆蓋之非穿孔的區域之下的電漿密度可以是零。
圖29係展示一具有一穿孔的區域(2800)之修改後的覆蓋環(2830)的一橫截面圖。該修改後的覆蓋環(2830)可包含泵送埠(1010)以改善系統傳導性。較佳的是，該些泵送埠(1010)係位在該工件(320)的周邊之外。該些泵送埠可被設置在該修改後的覆蓋環(2830)之穿孔的區域(2800)、非穿孔的區域(2810)、或是兩者中。較佳的是，該些泵送埠(1010)並未重疊到工件 (320)。
在一較佳實施例中，該修改後的覆蓋環(2830)之穿孔的區域(2800)係重疊該工件(320)被一ESC夾箝電極(2010)所重疊的一部分。該修改後的覆蓋環(2830)之穿孔的區域(2800)可以重疊該工件(320)未被該基板所重疊、但是被一ESC夾箝電極(2010)所重疊的所有區域。所有的穿孔的區域(2800)都可以被一ESC夾箝電極(2010)所重疊。同樣較佳的是，該修改後的覆蓋環(2830)之穿孔的區域(2800)並未重疊到該工件(320)的未與該工件支撐件(630)熱接觸的部分(例如，該修改後的覆蓋環(2830)之穿孔的區域(2800)並未重疊到該工件(320)未被該靜電夾頭(670)夾箝的部分，該修改後的覆蓋環(2830)之穿孔的區域(2800)並未重疊到該工件(320)的位在最外側的ESC密封帶(1700)之外的部分)。
在該穿孔的區域(2800)中的穿孔可以是任意尺寸及形狀。在穿孔的區域(2800)之內、或是在穿孔的區域(2800)之間，該穿孔的尺寸及形狀可以是可變的、或是均勻的。該些穿孔的間隔可以均勻或是可變地被分散在穿孔的區域(2800)之內、或是在穿孔的區域(2800)之間。
儘管在圖29中所示之修改後的覆蓋環(2830)被描繪成具有一固定的厚度，但是該覆蓋環的厚度可以在該環之內變化(例如，厚度變化為半徑的一函數、或是厚度橫跨該環來變化)。一穿孔的區域(2800)的厚度可以是不同於一非穿孔的區域(2810)的厚度。一穿孔的區域(2800)的厚度可以是比一非穿孔的區域(2810)的厚度薄。
圖30係展示本發明的另一實施例。此實施例係包含在圖29中所敘述及描繪的元件。此外，在此實施例中，該修改後的覆蓋環(2830)之 一穿孔的區域(2800)並未與該覆蓋環(2830)之一非穿孔的區域(2810)共平面的。在一較佳實施例中，在一穿孔的區域(2800)以及該工件(320)之間的距離係大於在該非穿孔的區域(2810)以及該工件(320)之間的距離。該修改後的覆蓋環(2830)可以是由兩片或多片所構成。
在本發明的圖40中所示的另一實施例中，一修改後的覆蓋環(2830)係被配置以用於一包含兩個或多個基板(100)的工件(320)。該修改後的覆蓋環(2830)係包含至少一穿孔的區域(2800)。該修改後的覆蓋環可包含一非穿孔的區域(2810)。該基板(100)可以是不同的尺寸及/或形狀。一基板(100)可以是一片較大的基板(100)。該基板(100)可包含不同的材料。較佳的是，該基板係利用類似的化學成分來加以處理(例如，矽及鍺都在含氟的化學成分中蝕刻)。該修改後的覆蓋環(2830)係包含至少一個將超過一基板(100)曝露到一電漿的開口(2820)。較佳的是，該修改後的覆蓋環(2830)並未重疊到一基板(100)。在一較佳實施例中，從該修改後的覆蓋環的開口(2820)到一基板(100)的周邊之距離(3800)是至少0.1mm。進一步較佳的是，從該修改後的覆蓋環的開口(2820)到任何基板(100)的周邊之距離(3800)是至少0.1mm。在一修改後的覆蓋環的開口(2820)以及一基板(100)的周邊之間的距離(3800)可以是大於1mm。該修改後的覆蓋環(2830)可以是在一和至少一基板(100)不同的平面中。該修改後的覆蓋環(2830)可以是在一和所有的基板(100)不同的平面中。較佳的是，該修改後的覆蓋環(2830)並未接觸到該工件(320)。儘管在此實施例中所述的修改後的覆蓋環(2830)係被配置以用於多個基板，但是其可包含在該修改後的覆蓋環(2830)的先前的實施例中所敘述的特點。
在本發明的圖41中所示的又一實施例中，一修改後的覆蓋 環(2830)係被配置以用於一包含兩個或多個基板(100)的工件(320)。該修改後的覆蓋環(2830)係包含至少一穿孔的區域(2800)。該修改後的覆蓋環可包含一非穿孔的區域(2810)。該基板(100)可以是不同的尺寸及/或形狀。一基板(100)可以是一片較大的基板(100)。該基板(100)可包含不同的材料。較佳的是，該基板係利用類似的化學成分來加以處理(例如，矽及鍺都在含氟的化學成分中蝕刻)。該修改後的覆蓋環(2830)係包含至少兩個容許電漿能夠接觸到至少一基板(100)的開口(2820)。在一較佳實施例中，每個修改後的覆蓋環的開口(2820)係將一基板(100)曝露到一電漿。該些修改後的覆蓋環的開口(2820)可以是不同的尺寸及形狀。較佳的是，一修改後的覆蓋環(2830)並未重疊到一基板(100)。在一較佳實施例中，從一修改後的覆蓋環的開口(2820)到一內含在該開口內的基板(100)的周邊之距離(3900)是至少0.1mm。進一步較佳的是，從一覆蓋環的開口(2820)到內含在該開口內之任何基板(100)的周邊之距離(3900)是至少0.1mm。在一修改後的覆蓋環的開口(2820)以及一基板(100)的周邊之間的距離(3900)可以是大於1mm。該修改後的覆蓋環(2830)可以是在一和至少一基板(100)不同的平面中。該修改後的覆蓋環(2830)可以是在一和所有的基板(100)不同的平面中。較佳的是，該修改後的覆蓋環(2830)並未接觸到該工件(320)。儘管在此實施例中所述的修改後的覆蓋環(2830)係被配置以用於多個基板，但是其可包含在該修改後的覆蓋環(2830)的先前的實施例中所敘述的特點。
為了進一步減低和在該基板/帶介面的充電相關的問題，該製程可以在該介面被曝露的時點來加以改變成為一第二製程，該第二製程係具有較少底切的傾向並且通常是一較低的蝕刻速率之製程。該改變發生 所在的時點係依據該基板厚度而定，而該基板厚度可能會變化。為了補償此可變性，到達該基板/帶介面所在的時點係利用一種終點技術來加以偵測。監視該電漿發射的光學技術通常是被用來偵測終點，並且美國專利6,982,175以及7,101,805係描述適合於一TDM製程的此種終點技術。
圖31係描繪在一利用電漿處理的晶粒單粒化製程期間可能會出現的問題。圖31a係展示在一晶圓(未顯示)上藉由切割道區域(120)分開的晶粒(110)之一典型的圖案。該電漿切割製程通常遵循一種化學輔助的蝕刻機制，其中該露出的材料的蝕刻速率部分是可利用的反應物的濃度的一函數。對於矽在一種含氟的電漿(例如SF6電漿)中的情形而言，該蝕刻速率通常是游離氟(例如，SF6的部分壓力、SF6質量流速率、等等)的一函數。在一遵循一種化學輔助的蝕刻機制的製程中，兩個具有相同面積的區域(3120、3130)可能會因為其本地的環境(例如，深寬比)而蝕刻在不同的速率下。深寬比可被定義為一特點的深度除以其最小的橫向尺寸(長度或寬度)。越高的深寬比特點通常蝕刻的越慢，尤其是對於化學驅動的製程而言。例如，儘管蝕刻區域3120及區域3130是相同的面積，但是該切割道交叉區域(3120)將會具有一較低的有效深寬比，而且通常蝕刻的比切割道區域(3130)快。此較快的蝕刻速率可能會產生非所要的特點輪廓，且/或可能會損壞在下面的帶(例如，損壞帶的拉伸性)。
圖32係展示本發明的又一實施例。藉由加上保護該切割道交叉區域(3120)的部分免於蝕刻之被遮罩的蝕刻輔助特點(3200)，該切割道交叉區域(3120)之有效的深寬比可被增大，此係減低在該切割道交叉區域(3210)中之本地的蝕刻速率至一類似於周圍的切割道區域(3130)之值。該些 蝕刻輔助特點(3200)可以利用此項技術中已知的方法、利用任何具有一適當的蝕刻阻抗之遮罩材料(例如是聚合物，其包含聚醯亞胺以及光阻；介電質，其包含SiO2、SiN、Al2O3、AlN；含碳的材料，其包含碳以及類鑽碳(DLC)；以及金屬，其包含Al、Cr、Ni等等)來加以圖案化。一蝕刻輔助特點(3200)的遮罩材料可以是和在該電漿切割製程期間被用來遮罩該晶粒(110)相同的材料。當超過一蝕刻輔助特點存在時，該些蝕刻輔助特點可以利用超過一種遮罩材料來加以圖案化。單一蝕刻輔助特點可以在該蝕刻輔助特點之內，利用超過一種遮罩材料來加以圖案化。較佳的是，該蝕刻輔助特點(3200)的遮罩材料相對待被移除的切割道材料的蝕刻選擇性是至少10：1。進一步較佳的是，該遮罩材料的蝕刻阻抗是大於50：1。較佳的是，蝕刻輔助特點(3200)係在該電漿切割製程之後和該晶粒(110)分開。所期望的是，該些蝕刻輔助特點(3200)在電漿切割及/或下游操作期間保持完整的(例如，蝕刻輔助特點並不會斷裂或是接觸到一晶粒(110))。較佳的是，該些蝕刻輔助特點(3200)在該電漿切割製程期間保持黏著至該帶(300)。較佳的是，一單粒化的蝕刻輔助特點(3200)並未接觸到一晶粒(110)。
蝕刻輔助特點(3200)可被圖案化成為包含多邊形、方形、矩形及/或四邊形之大量的形狀。該些蝕刻輔助特點可包含曲線或是圓滑的特點。該些蝕刻輔助特點可以是圓形或橢圓形。該些蝕刻輔助特點可以是由超過一個較小的特點所構成(例如，參見蝕刻輔助特點群組(3201))。
為了在該單粒化製程期間乾淨地分開該晶粒(110)，一蝕刻輔助特點(3200)較佳的是未連接至一晶粒(110)。在一較佳實施例中，都沒有任何蝕刻輔助特點連接至一晶粒(110)。
該些蝕刻輔助特點(3200)可以彼此連接。該些蝕刻輔助特點(3200)可以是橫跨該晶圓均勻的、或是可變的尺寸及形狀。對於其中該晶粒(110)或切割道(120)橫跨一晶圓而變化的情形而言，該蝕刻輔助特點(3200)的尺寸及/或形狀較佳的是亦橫跨該晶圓來變化。儘管圖32係描繪本發明使用於矩形晶粒(110)，但是本發明亦可以有利地應用至不同形狀的晶粒，其包含具有圓滑角落的晶粒。
圖31b係展示包含一製程控制監視器(PCM)結構(3100)的晶粒(110)之一習知技術的圖案。PCM結構(3100)可以在該裝置製程期間被利用來檢查該些裝置的品質。PCM結構(3100)通常不是可產出的晶粒，而且消耗原本可利用於有用的晶粒之基板面積。由於PCM結構(3100)通常是不納入最終的產品晶粒，因此PCM結構通常是位在該晶圓的切割道區域(120)中。該些PCM結構的數目及尺寸通常是該晶片設計以及製程的一函數。在習知技術中，為了保持該些PCM結構與有用的晶粒(110)分開，增加在該些PCM結構(3100)周圍的PCM切割道(3110)的寬度經常是必要的。這些較寬的PCM切割道區域(3110)因為兩個原因而可能是非所要的：首先，具有不同寬度的切割道區域可能蝕刻在不同的速率下(例如，越寬的切割道，蝕刻的越快)，此係潛在地在晶粒側壁中造成非所要的可變性；以及其次，較寬的切割道區域(120)係代表浪費該基板潛在可被利用以製造額外的裝置(110)的面積。
圖33係展示本發明的又一實施例，以呈現一更均勻的圖案負載至該電漿。在此實施例中，PCM輔助特點(3300)係被加到一PCM切割道區域(3110)，以減少在一PCM切割道區域(3110)中之露出的基板的面積。藉由減少該露出的基板面積，PCM輔助特點(3300)可以降低在本地接近一 PCM輔助特點(3300)之露出的基板的蝕刻速率至一蝕刻速率為類似於在兩個晶粒(110)之間的一切割道(120)中的蝕刻速率。在一較佳實施例中，在一晶粒(110)以及一PCM輔助特點(3300)之間被露出的(例如未被遮罩的)材料的寬度(3330)係類似於一切割道區域(120)的寬度。一PCM輔助特點(3300)可以連接至/或是觸及該PCM結構(3100)。一PCM輔助特點(3300)可以和一PCM結構(3100)分開一間隙(3310)。在一PCM輔助特點(3300)以及一PCM結構(3100)之間的間隙(3310)可以是小於或等於一切割道(120)的寬度。
若一PCM輔助特點(3300)被圖案化成為橫跨一基板實質連續的，則該連續的PCM輔助特點可能會潛在地妨礙該帶(300)在電漿切割之後的均勻的拉伸，此係不利地影響下游操作。在一實施例中，一PCM切割道(3110)的待被保護免於蝕刻的一區域係藉由超過一PCM輔助特點來加以保護。較佳的是，一PCM輔助特點係在電漿切割之後和相鄰的晶粒(110)分開。該些PCM輔助特點(3300)可以在該電漿切割製程之後彼此分開。一PCM輔助特點可以藉由一帶的拉伸間隙(3320)來和另一PCM輔助特點分開。較佳的是，在該電漿切割製程期間，至少一PCM輔助特點(3300)係在一帶的拉伸間隙(3320)加以分開(例如，在至少一對相鄰的PCM輔助特點之間的基板材料係被移除以露出一下面的層。此下面的層可能是該工件帶(300)或是在該基板的背面上的一薄膜或是膜堆疊，該薄膜可以是如同此項技術中已知的一晶圓背面金屬層)。此帶的拉伸間隙係容許該切割帶(300)在下游的拾放操作期間更均勻的拉伸。較佳的是，該帶的拉伸間隙(3320)的寬度係類似於該切割道(120)的寬度(例如，帶的拉伸間隙在寬度上是在約5到30微米的範圍中)。該些PCM輔助特點(3300)可以具有一大致和一晶粒(110)尺寸(例 如，晶粒的長度或寬度)相同的橫向尺寸。
該些PCM輔助特點(3300)可以利用此項技術中已知的方法、利用任何具有一適當的蝕刻阻抗之遮罩材料(例如是聚合物，其包含聚醯亞胺以及光阻；介電質，其包含SiO2、SiN、Al2O3、AlN；含碳的材料，其包含碳以及類鑽碳(DLC)；以及金屬，其包含Al、Cr、Ni等等)來加以圖案化。該些PCM輔助特點(3300)的遮罩材料可以是和在該電漿切割製程期間被用來遮罩該晶粒(110)相同的材料。較佳的是，該PCM輔助特點(3300)的遮罩材料相對待被移除的切割道材料的蝕刻選擇性是至少10：1。進一步較佳的是，該遮罩材料相對切割道材料的蝕刻阻抗(例如蝕刻選擇性)是大於50：1。當超過一個PCM輔助特點存在時，該些PCM輔助特點可以利用不同的遮罩材料來加以圖案化。單一PCM輔助特點可以在該PCM輔助特點之內，利用超過一種遮罩材料來加以圖案化。
圖34係展示本發明的另一實施例。不同於習知的切割鋸，電漿切割並不需要在橫跨整個基板的晶粒(110)之間的線性的切割道區域(120)。為了呈現一更均勻的蝕刻負載至該電漿，較佳的是移位晶粒的群組(3400)到接近該PCM結構(3100)，使得接近該PCM結構的切割道(3410)的寬度係類似於一標準的切割道(120)區域的寬度(例如，PCM切割道(3410)的寬度係在寬度上具有約5到30微米)。
圖35係展示本發明的又一實施例。圖35係展示具有圓滑的角落之晶粒(110)。相較於此項技術中已知的矩形晶粒，這些圓滑的角落係在切割道(120)的交叉處產生一較大的面積。為了利用此在晶粒(110)之間的額外的露出的區域，修改後的PCM結構(3500)可被置放在切割道(120)的交 叉處之內。修改後的PCM結構(3500)可以具有和此項技術中已知的PCM結構(3100)相同的功能。這些修改後的PCM結構(3500)可以是各種的尺寸及形狀(例如，直線的、圓形的、或是其它形狀)。該修改後的PCM結構可以在電漿切割之後保留測試功能。較佳的是，該些修改後的PCM結構係在該電漿切割製程期間，從該晶粒加以單粒化。(例如，在至少一晶粒以及一修改後的PCM結構之間的基板材料係被移除，以露出一下面的層。此下面的層可能是該工件帶(300)或是在該基板的背面上的一薄膜或是膜堆疊，該薄膜可以是如同此項技術中已知的一晶圓背面金屬層)。較佳的是，該修改後的PCM結構(3500)並未觸及任何的晶粒(110)。儘管圖35係描繪具有圓滑的角落之晶粒，但是本發明可以有利地應用至具有任何形狀周邊的晶粒(例如，矩形或是方形晶粒)。
圖42係描繪另一可能出現在利用電漿處理的晶粒單粒化期間的問題。圖42係展示多個藉由切割道區域(120)分開的裝置結構(110)。如上所論述，裝置製造商普遍是將製程控制監視器(PCM)結構(3100)置放在該些切割道區域(120)之內。在某些情形中，該些PCM結構(3100)可能是接觸及/或重疊到一或多個裝置結構(110)。在某些情形中，一PCM結構(3100)可以是和切割道區域(120)的至少一尺寸大致相同的尺寸(例如，見於寬的PCM區域(4300))。儘管此種PCM/裝置結構的佈局對於利用在單粒化期間移除PCM結構(例如切割鋸)之目前的切割方法來單粒化裝置而言可能是可接受的，但是此種PCM/裝置結構的佈局對於電漿單粒化而言可能是有問題的。PCM結構(3100)通常包含抗蝕刻的材料。因此，在一電漿切割製程期間，PCM結構(3100)可能是部分被蝕刻，但是通常未被完全移除。剩餘的PCM結構 可能會妨礙晶粒在電漿切割之後從彼此加以完全單粒化。因此，需要一不同的PCM結構佈局以用於電漿切割。
圖43係描繪本發明的又一實施例。圖43係展示藉由切割道區域(120)分開的裝置結構(110)。在此實施例中，該些切割道區域(120)係被填入切割輔助區域(4400)。該些切割輔助區域係覆蓋該些切割道區域(120)的一部分。該切割道區域(120)未被切割輔助特點(4400)所覆蓋的部分是切割區域(4410)。在一實施例中，該些切割輔助區域(4400)可以接觸或重疊到一裝置結構(110)。該些切割區域的特點(4410)可以是一均勻的寬度(4420)。
該些切割輔助特點(4410)可被圖案化，以使得在至少一對相鄰的裝置結構(110)之間至少有兩個切割區域(4410)(例如，該些切割輔助特點(4410)係將該切割道區域(120)分割以在兩個相鄰的晶粒之間產生至少兩個切割線。該些切割線係在電漿切割期間被蝕刻，以分開該些裝置結構(110)。)在一較佳實施例中，在所有相鄰的裝置結構(110)之間都至少有兩個切割區域(4410)。在又一實施例中，至少一裝置結構的整個周邊係相鄰一或多個切割區域(4410)。在一較佳實施例中，所有的裝置結構(110)的整個周邊都相鄰一或多個切割區域(4410)。
該切割區域(4410)係在該電漿切割製程期間加以蝕刻。在該電漿切割製程期間，該切割輔助區域(4400)較佳的是以一比該切割區域(4410)慢的速率來蝕刻。較佳的是，該些切割區域(4410)係比該些切割輔助區域(4400)至少快五倍來蝕刻。進一步較佳的是，該些切割區域(4410)係比該些切割輔助區域(4400)至少快二十倍來蝕刻。該些切割區域(4410)可以露出基板(100)。
一切割區域的電漿蝕刻速率通常是該切割區域的寬度(4420)以及該基板(100)的厚度的一函數。該電漿切割的切口的深寬比是待被切割的基板厚度除以該切割區域的寬度(4420)。典型的切割道區域(120)的寬度範圍是在約一微米寬到數百微米寬之間。典型的基板(100)的厚度範圍是從約10微米到數百微米厚的。未來的基板在電漿切割之前可能被薄化到小於10微米厚的。該切割區域的深寬比範圍可以從約3：1到高達約100：1。(例如，一30um厚的基板(100)以及2um的切割區域寬度(4420)將會產生一具有15：1的深寬比之電漿切割的切口，類似地，一50um厚的基板(100)以及一1um的切割區域寬度(4420)將會產生一具有50：1的深寬比之電漿切割的切口)。
該些切割輔助區域可包含PCM結構(3100)。該些切割輔助區域(4400)可包含PCM輔助特點(3300)。該些切割輔助特點(4400)可以利用此項技術中已知的方法、利用任何具有一適當的蝕刻阻抗之遮罩材料(例如是聚合物，其包含聚醯亞胺以及光阻；介電質，其包含SiO2、SiN、Al2O3、AlN；含碳的材料，其包含碳以及類鑽碳(DLC)；以及金屬，其包含Al、Cr、Ni等等)來加以圖案化。該些切割輔助特點(4400)的遮罩材料可以是和在該電漿切割製程期間被用來遮罩該晶粒(110)相同的材料。該切割輔助區域可以是由一些利用不同的遮罩材料之較小的區域所構成。
為了使得在下游的封裝操作(例如，該帶的拉伸操作)中之晶粒分開變得容易，橫跨該晶圓的該些切割輔助區域(4400)較佳的是不連續的。在另一實施例中，分隔間隙(4430)係被圖案化到該些切割輔助區域(4400)中。該些分隔間隙(4430)係變成該切割區域(4410)的部分。重要的是注意到儘管該些裝置結構(110)在所參照到的圖中係被展示為具有圓滑的角落之矩 形，但是本發明亦可以有利地應用至廣泛而多樣的裝置結構的形狀及尺寸。
圖44係展示在裝置結構(110)之間的切割道區域(120)之交叉處的分隔間隙(4430)。為了實現該些分隔間隙的益處，該些分隔間隙並不必要是在該切割道區域(120)的交叉處。圖44係展示本發明的一替代實施例，其中該些分隔間隙(4430)係位在兩個相鄰的裝置結構(110)之間。
儘管圖43及44係展示該些分隔間隙(4430)是平行或垂直於該些切割道區域(120)。本發明亦可以有利地應用於替代的分隔間隙(4430)之幾何，如同在圖45中的本發明的又一實施例中所示，其並非平行或是垂直於該些切割道區域(120)。
在另一實施例中，該至少一切割區域(4410)或是至少一切割輔助特點(4400)並未平行或是垂直於一切割道區域(120)。
圖36係描繪又一可能出現在一利用電漿處理的晶粒單粒化製程期間的問題。圖36係展示在一晶圓(100)上藉由切割道區域(120)分開的晶粒(110)之一典型的圖案。該電漿切割製程通常係遵循一種化學輔助的蝕刻機制，其中該些露出的材料之本地的蝕刻速率部分可以是附近被露出的材料量的一函數(例如，蝕刻負載效應)。接近基板之大的露出的區域之特點通常具有較低的蝕刻速率。在某些晶粒圖案佈局中，在最外側的晶粒(3600)的一邊緣以及該基板(100)的周邊之間可以有被露出的晶圓之一邊緣區域(3620)(例如，在該虛線3625以及該基板(100)的周邊之間的基板區域)。在一電漿切割製程期間，一邊緣區域可能蝕刻在一和一切割道區域(120)顯著地不同的速率下。此種在該邊緣區域(3620)以及一切割道區域(120)之間的蝕刻速率上的差異可能會產生非所要的特點輪廓、損壞下面的帶、或是較長的 電漿切割製程時間。
圖37係展示本發明的又一實施例。藉由加上保護該基板(100)的邊緣區域(3620)的部分免於蝕刻之被遮罩的負載輔助特點(3700)，該有效的負載(例如，露出的基板區域)可被降低，此係容許在一邊緣區域(3620)的一被露出的區域(3730)中之本地的蝕刻速率能夠達到一值為類似於在一相鄰的切割道區域(120)中之一蝕刻速率。該些負載輔助特點(3700)可以利用此項技術中已知的方法、利用任何具有一適當的蝕刻阻抗之遮罩材料(例如是聚合物，其包含聚醯亞胺以及光阻；介電質，其包含SiO2、SiN、Al2O3、AlN；含碳的材料，其包含碳以及類鑽碳(DLC)；以及金屬，其包含Al、Cr、Ni等等)來加以圖案化。一負載輔助特點(3700)的遮罩材料可以是和在該電漿切割製程期間被用來遮罩該晶粒(110)相同的材料。當超過一個負載輔助特點(3700)存在時，該些負載輔助特點可以利用超過一種遮罩材料來加以圖案化。單一負載輔助特點可以在該負載輔助特點之內，利用超過一種遮罩材料來加以圖案化。較佳的是，該負載輔助特點(3700)的遮罩材料相對待被移除之露出的材料(例如基板)的蝕刻選擇性至少是10：1。進一步較佳的是，該露出的材料相對該負載輔助特點的遮罩材料的蝕刻選擇性是大於50：1。
所期望的是，在一晶粒以及一相鄰的負載輔助特點之間具有一圖案間隙(3710)。該圖案間隙(3710)可以是和一切割道(120)相同的寬度。一種在該圖案間隙中的材料已經在電漿切割期間被移除，一負載輔助特點(3700)較佳的是和一相鄰的晶粒(110)分開(例如，在至少一晶粒以及一負載輔助特點之間的基板材料係被移除以露出一下面的層。此下面的層可能是該工件帶(300)或是在該基板的背面上的一薄膜或是膜堆疊，該薄膜可以是如 同此項技術中已知的一晶圓背面金屬層)。在該電漿切割製程之後，一負載輔助特點(3700)可以和一相鄰的負載輔助特點(3700)分開。相鄰的負載特點可以和彼此分開一負載輔助特點間隙(3720)。此負載輔助特點間隙(3720)係容許該切割帶(300)在下游的拾放操作期間更均勻的拉伸。較佳的是，該負載輔助特點間隙(3720)的寬度係類似於該切割道(120)的寬度(例如，帶的拉伸間隙在寬度上是在約5到30微米的範圍中)。該負載輔助特點間隙(3720)的寬度可以是類似於該圖案間隙(3710)。一負載輔助特點(3700)可以具有一大致和一晶粒(110)的尺寸(例如，晶粒長度或寬度)相同的橫向尺寸。為了有助於任何下游帶的拉伸操作，使得至少一間隙(例如，負載輔助特點間隙(3720)、圖案間隙(2710)、等等)或是切割道(120)交叉該晶圓的周邊是所期望的。
如同此項技術中已知的，某些晶圓係在該晶圓的周邊具有一邊緣球狀物(bead)被移除的區域，使得該基板靠近該周邊的頂表面係露出基板材料。在另一實施例中，對於邊緣球狀物已經被移除的晶圓而言，使得至少一間隙(例如，負載輔助特點間隙(3720)、圖案間隙(2710)、等等)或是切割道(120)連接至該邊緣球狀物被移除的區域是所期望的(例如，因而從該晶圓的周邊到至少一間隙至少有連續的露出的基板之一區域)。
在電漿切割及/或下游操作期間，該些負載輔助特點(3700)保持完整是所期望的(例如，負載輔助特點並不會斷裂或是接觸到一晶粒(110))。較佳的是，該些負載輔助特點(3700)在該電漿切割製程期間保持黏著至該帶(300)。較佳的是，一單粒化的負載輔助特點(3700)並未接觸到一晶粒(110)。
負載輔助特點(3700)可被圖案化成為包含多邊形、方形、矩形及/或四邊形之大量的形狀。該些負載輔助特點可包含曲線或是圓滑的特點。該些負載輔助特點可以是圓形或橢圓形。該些負載輔助特點可以是由超過一個較小的特點所構成的。
為了在該單粒化製程期間乾淨地分開該晶粒(110)，一負載輔助特點(3700)較佳的是未連接至一晶粒(110)。在一較佳實施例中，都沒有任何負載輔助特點連接至一晶粒(110)。
一負載輔助特點(3700)可以連接至另一負載輔助特點。該些負載輔助特點(3700)橫跨該晶圓可以是均勻的、或是可變的尺寸及形狀。對於其中該晶粒(110)或是切割道(120)橫跨一晶圓而變化的情形而言，該負載輔助特點(3700)的尺寸及/或形狀較佳的是亦橫跨該晶圓而變化。儘管圖37係描繪本發明使用於矩形晶粒(110)，但是本發明亦可以有利地應用至不同形狀的晶粒，其包含具有圓滑角落的晶粒。
注意到的是，儘管先前的例子係個別地描述蝕刻輔助特點(3200)、PCM輔助特點(3300)、修改後的PCM結構(3500)以及負載輔助特點，但是這些元件的任意組合都可以有利地加以應用。
在該半導體基板的單粒化之後，可能有非所要的殘留物存在於該些裝置上。鋁通常是被使用作為一用於半導體裝置的電性接點，並且當曝露到氟基電漿時，一層AlF3係形成在其表面上。AlF3在正常的電漿處理條件下是非揮發性的，並且在處理後未被抽離該基板而離開該系統，而是仍然在該表面上。在鋁上面的AlF3是裝置失效的一常見的原因，因為導線至該電性接點的接合強度係大為降低。因此，在電漿處理後，該AlF3從該 電性接點的表面的移除是重要的。濕式方法可被利用；然而，此係因為該些分開的晶粒的脆弱本質以及可能對於該帶的損壞而造成晶粒鬆脫而變成是困難的。因此，當該基板仍然是在該真空室內時，該製程可加以改變至一第三製程，此係為一被設計以移除任何所形成的AlF3的製程。美國專利7,150,796係描述一種用於利用一氫基電漿在原處移除AlF3之方法。同樣地，當其它含鹵素的氣體被用來蝕刻該基板時，一種在原處的處理亦可被利用以移除其它含鹵素的殘留物。
儘管以上的例子係討論電漿使用於分開晶粒(切割)，但是本發明的特點對於例如是藉由電漿蝕刻的基板薄化的相關應用亦可能是有用的。在此申請案中，該基板(100)可以是在該表面上具有某些待被蝕刻的特點、或者是該待被蝕刻的表面可以是無特點的(例如，薄化該基體基板)。
本揭露內容係包含內含在所附的申請專利範圍的內容以及先前的說明之內容。儘管本發明已經以其具有一定程度的特定性之較佳型式來加以敘述，但所了解的是，該較佳型式的本揭露內容只是藉由舉例來完成而已，並且可以在結構的細節以及部件的組合及配置上訴諸許多改變，而不脫離本發明的精神與範疇。
110‧‧‧裝置結構
120‧‧‧切割道區域
4400‧‧‧切割輔助區域
4410‧‧‧切割區域
4420‧‧‧寬度
4430‧‧‧分隔間隙

Claims (3)

  1. 一種用於電漿處理一基板之方法，該方法係包括：提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供至少兩個切割區域，該些切割區域係被設置在該基板上之所有相鄰的裝置結構之間；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。
  2. 一種用於電漿處理一基板之方法，該方法係包括：提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供至少一裝置結構，該裝置結構係具有相鄰在該基板上的一或多個切割區域的一整個周邊；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。
  3. 一種用於電漿處理一基板之方法，該方法係包括： 提供一具有一壁的處理室；提供一相鄰該處理室的該壁之電漿源；在該處理室內提供一工件支撐件；將一工件載入到該工件支撐件之上，該工件係具有一支撐膜、一框架以及該基板；在該基板上提供複數個被圖案化成為切割輔助區域的分隔間隙；利用該電漿源以產生一電漿；以及利用該產生的電漿以處理該工件。
TW103127210A 2013-08-29 2014-08-08 用於電漿切割半導體晶圓的方法和設備 TWI587388B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/014,040 US9343365B2 (en) 2011-03-14 2013-08-29 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
TW201515096A true TW201515096A (zh) 2015-04-16
TWI587388B TWI587388B (zh) 2017-06-11

Family

ID=49774778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127210A TWI587388B (zh) 2013-08-29 2014-08-08 用於電漿切割半導體晶圓的方法和設備

Country Status (6)

Country Link
US (1) US9343365B2 (zh)
EP (1) EP3039715B1 (zh)
JP (1) JP6450763B2 (zh)
CN (1) CN105493263A (zh)
TW (1) TWI587388B (zh)
WO (1) WO2015031017A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
WO2014137905A2 (en) * 2013-03-06 2014-09-12 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5938716B2 (ja) * 2013-11-01 2016-06-22 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
WO2015134111A1 (en) * 2014-03-07 2015-09-11 Plasma-Therm, Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP2017041587A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの分割方法
US9559007B1 (en) * 2015-09-30 2017-01-31 Semicondudtor Components Industries, Llc Plasma etch singulated semiconductor packages and related methods
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
TWI646618B (zh) * 2018-01-09 2019-01-01 宏碁股份有限公司 微元件轉移設備和相關方法
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10971401B2 (en) 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11094573B2 (en) * 2018-11-21 2021-08-17 Applied Materials, Inc. Method and apparatus for thin wafer carrier
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
JP7146017B2 (ja) * 2020-07-15 2022-10-03 芝浦メカトロニクス株式会社 プラズマ処理装置
DE102021125239B4 (de) 2021-09-29 2024-03-21 Infineon Technologies Ag Wafer, elektronische Komponente und Verfahren mit ausgekleideten und geschlossenen Trenngräben
WO2023164251A1 (en) * 2022-02-28 2023-08-31 Board Of Regents, The University Of Texas System Programmable precision etching

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835770A (zh) * 1971-09-03 1973-05-26
JPS5043882A (zh) * 1973-08-21 1975-04-19
US5096855A (en) * 1988-05-23 1992-03-17 U.S. Philips Corporation Method of dicing semiconductor wafers which produces shards less than 10 microns in size
JP2777426B2 (ja) 1989-10-16 1998-07-16 三洋電機株式会社 半導体装置の製造方法
JP3027864B2 (ja) 1991-04-02 2000-04-04 富士電機株式会社 半導体装置の製造方法
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
US6124143A (en) * 1998-01-26 2000-09-26 Lsi Logic Corporation Process monitor circuitry for integrated circuits
JP2000124158A (ja) * 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
DE10031252A1 (de) * 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
JP2002373869A (ja) * 2001-06-13 2002-12-26 Mitsubishi Electric Corp 半導体チップ、シリコンウェハ、及び、半導体チップの製造方法
JP2003007608A (ja) * 2001-06-27 2003-01-10 Canon Inc アライメント方法、露光装置およびデバイス製造方法
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
KR100487530B1 (ko) * 2002-07-26 2005-05-03 삼성전자주식회사 테스트 소자 그룹이 구비된 반도체 소자
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US7126225B2 (en) * 2003-04-15 2006-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
US8519512B2 (en) * 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Test line placement to improve die sawing quality
US7129566B2 (en) * 2004-06-30 2006-10-31 Freescale Semiconductor, Inc. Scribe street structure for backend interconnect semiconductor wafer integration
JP2006041005A (ja) * 2004-07-23 2006-02-09 Matsushita Electric Ind Co Ltd 半導体素子形成領域の配置決定方法及び装置、半導体素子形成領域の配置決定用プログラム、並びに半導体素子の製造方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4537834B2 (ja) * 2004-11-16 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US20060125059A1 (en) * 2004-12-15 2006-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with protection structure against damage during a die separation process
JP4338650B2 (ja) * 2005-01-12 2009-10-07 パナソニック株式会社 半導体チップの製造方法
JP2007012878A (ja) * 2005-06-30 2007-01-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008028243A (ja) * 2006-07-24 2008-02-07 Toshiba Corp 半導体装置
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
JP4985199B2 (ja) * 2007-08-07 2012-07-25 パナソニック株式会社 半導体ウェハの個片化方法
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
JP5246001B2 (ja) * 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch

Also Published As

Publication number Publication date
US9343365B2 (en) 2016-05-17
JP2016530726A (ja) 2016-09-29
US20130344683A1 (en) 2013-12-26
TWI587388B (zh) 2017-06-11
CN105493263A (zh) 2016-04-13
WO2015031017A1 (en) 2015-03-05
EP3039715B1 (en) 2021-11-24
EP3039715A1 (en) 2016-07-06
JP6450763B2 (ja) 2019-01-09

Similar Documents

Publication Publication Date Title
TWI587388B (zh) 用於電漿切割半導體晶圓的方法和設備
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
TWI543255B (zh) 用於電漿切割半導體晶圓的方法及裝置
US9202721B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9711406B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
TWI579915B (zh) 用於電漿切割半導體晶圓之方法和設備
EP3114703B1 (en) Method for plasma dicing a semi-conductor wafer
US20230343647A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer