TW201514458A - 半導體物理量感測器 - Google Patents

半導體物理量感測器 Download PDF

Info

Publication number
TW201514458A
TW201514458A TW103128096A TW103128096A TW201514458A TW 201514458 A TW201514458 A TW 201514458A TW 103128096 A TW103128096 A TW 103128096A TW 103128096 A TW103128096 A TW 103128096A TW 201514458 A TW201514458 A TW 201514458A
Authority
TW
Taiwan
Prior art keywords
electrode
physical quantity
quantity sensor
substrate
insulator
Prior art date
Application number
TW103128096A
Other languages
English (en)
Inventor
Kazushi Kataoka
Jun Ogihara
Naoki Ushiyama
Hisanori Shiroishi
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201514458A publication Critical patent/TW201514458A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0029—Protection against environmental influences not provided for in groups B81B7/0012 - B81B7/0025
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)

Abstract

半導體物理量感測器(10)係具備有：第1基材(20)；形成在第1基材(20)上的電極(60)；按照由外部所被施加的物理量而撓曲的隔膜(50)；將隔膜(50)以相對於電極(60)透過空間(S)而相對面的方式進行支持，並且被固定在第1基材(20)的第2基材(30)；及形成在隔膜(50)的第1基材(20)側的面(50a)的絕緣體(40)。接著，在絕緣體(40)與電極(60)之間形成有區劃空間(S)的壁部(41)。

Description

半導體物理量感測器
本發明係關於半導體物理量感測器。
以往，以半導體物理量感測器而言，已知一種在基板的上面形成電極，並且以相對於電極透過空間而相對面的方式配置有隔膜者(參照例如專利文獻1)。
在該專利文獻1中，係按照由外部所被施加的物理量來使隔膜撓曲，藉此使半導體物理量感測器的靜電電容改變，可藉由檢測該靜電電容的變化，來檢測物理量的變化。
此外，以覆蓋形成在基板上面的電極的方式設置絕緣體，可藉由該絕緣體，來抑制因電極與隔膜相接觸所致之短路。此時，藉由對絕緣體施行熱處理來使其變形，使形成在電極的緣部的隆起部分消失而使絕緣體上面成為大致平坦。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特表平10-509241號公報
但是，在上述習知技術中，係有絕緣體的厚度因熱處理而改變的情形，因此絕緣體的厚度控制難，而難以提高檢測精度。
因此，本發明之目的在獲得可更加提高檢測精度的半導體物理量感測器。
本發明之第1特徵係一種半導體物理量感測器，其要旨為：具備有：第1基材；形成在前述第1基材上的電極；按照由外部所被施加的物理量而撓曲的隔膜；將前述隔膜以相對於前述電極透過空間而相對面的方式進行支持，並且被固定在前述第1基材的第2基材；及形成在前述隔膜之前述第1基材側之面的絕緣體，在前述絕緣體與前述電極之間形成有區劃前述空間的壁部。
本發明之第2特徵之要旨為：前述壁部係包含由前述絕緣體及前述電極之中至少任一者朝另一者側突出的突部。
本發明之第3特徵之要旨為：前述絕緣體為矽氧化膜。
本發明之第4特徵之要旨為：前述絕緣體為矽氮化膜。
本發明之第5特徵之要旨為：前述電極由金屬材料所形成。
本發明之第6特徵之要旨為：前述電極使用鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料而形成。
本發明之第7特徵之要旨為：前述電極具有：與前述隔膜相對面的電極本體、及延伸設置至前述空間的外側的延設部。
本發明之第8特徵之要旨為：前述延設部使用鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料而形成。
本發明之第9特徵之要旨為：前述電極本體與前述延設部由不同的材料形成。
本發明之第10特徵之要旨為：在前述延設部設有由含鋁的材料所形成的電極墊。
本發明之第11特徵係一種半導體物理量感測器，其要旨為：具備有：第1基材；形成在前述第1基材上的電極；按照由外部所被施加的物理量而撓曲的隔膜；將前述隔膜以相對於前述電極透過空間而相對面的方式進行支持，並且被固定在前述第1基材的第2基材；及形成在前述電極的一部分的外部取出用的電極墊，前述電極由鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料所形成，前述電極墊由含鋁的材料所形成。
本發明之第12特徵之要旨為另外具備有形成在前述隔膜之前述第1基材側之面的絕緣體，在前述絕緣體與前述電極之間形成有區劃前述空間的壁部。
藉由本發明，可得可更加提高檢測精度的半導體物理量感測器。
10‧‧‧半導體物理量感測器
10A‧‧‧半導體物理量感測器
10B‧‧‧半導體物理量感測器
10C‧‧‧半導體物理量感測器
20‧‧‧玻璃基板(第1基材)
20a‧‧‧上面(固定第2基材之側的面)
30‧‧‧半導體基板(第2基材)
30a‧‧‧下面
30b‧‧‧上面
31‧‧‧空腔
32‧‧‧第2空腔
33‧‧‧貫穿孔
34‧‧‧薄板部
40‧‧‧矽氧化膜(絕緣膜：絕緣體)
40a‧‧‧突部
41‧‧‧壁部
50‧‧‧隔膜
50a‧‧‧內面(隔膜的第1基材側之面)
60‧‧‧電極
60a‧‧‧表面
60b‧‧‧溝部
60c‧‧‧突部
61‧‧‧延設部
61a‧‧‧上面
61b‧‧‧下層部
61c‧‧‧上層部
61d‧‧‧孔部
62‧‧‧電極本體
70‧‧‧電極墊
80‧‧‧電極
S‧‧‧空間
圖1係以模式顯示本發明之第1實施形態之半導體物理量感測器的平面圖。
圖2係圖1的A-A剖面圖。
圖3係以模式顯示本發明之第1實施形態之第1變形例之半導體物理量感測器的局部放大剖面圖。
圖4係以模式顯示本發明之第1實施形態之第2變形例之半導體物理量感測器的局部放大剖面圖。
圖5係以模式顯示本發明之第2實施形態之半導體物理量感測器之與圖2相對應的剖面圖。
圖6係以模式顯示本發明之第2實施形態之變形例之半導體物理量感測器之與圖2相對應的剖面圖。
圖7係以模式顯示本發明之第3實施形態之半導體物理量感測器之與圖2相對應的剖面圖。
圖8係以模式顯示本發明之第3實施形態之變形例之半導體物理量感測器之與圖2相對應的剖面圖。
圖9係以模式顯示本發明之第4實施形態之半導體物理量感測器之與圖2相對應的剖面圖。
以下一面參照圖示，一面詳加說明本發明之實施形態。其中，在以下之複數實施形態中係包含有同樣的構成要素。因此，以下係對該等同樣的構成要素賦予共通的符號，並且省略重複說明。
(第1實施形態)
如圖1及圖2所示，本實施形態之半導體物理量感測器10係具備有大致矩形板狀的玻璃基板(第1基材)20。接著，在該玻璃基板20的上面(固定第2基材之側的面)20a形成有電極60。該電極60係由鉻(Cr)或鈦鋁合金(AlTi)或鋁合金(AlSi或AlSiCu等)等金屬材料(鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料)所形成，藉由電漿CVD法、反應性濺鍍法、離子束濺鍍法等被成膜在玻璃基板20的上面20a。如上所示，藉由使用電漿CVD法、反應性濺鍍法、離子束濺鍍法等，可以厚度成為更為均一的方式將電極60進行成膜。其中，以電極60的材料而言，除了上述材料以外，亦可使用例如金(Au)等金屬材料或金屬以外的導電性材料。
此外，半導體物理量感測器10係具備有被接合固定(固定)在玻璃基板20的半導體基板(第2基材)30，該半導體基板30的下面30a側(另一側)被接合固定(固定)在玻璃基板20的上面20a側(一側)。
該半導體基板30係使用單晶矽所形成，以輪廓形狀 在平面視下成為矩形狀的方式形成。其中，在由單晶矽形成的半導體基板30的上面30b的任意部位(圖1中為左下角隅部)設有取出半導體基板30的電位的電極80。此時，為了易於取出半導體基板30的電位，以在設有電極80的部位形成高濃度雜質擴散部較為適合。其中，電極80係可由鋁合金(AlSi等)形成。
接著，在半導體基板30的下側(接合在玻璃基板20之側：另一側)形成有空腔31，藉由形成該空腔31來形成薄板部34，使該薄板部34具有作為按照由外部所被施加的物理量而撓曲的隔膜50的功能。如上所示，在本實施形態中，按照由外部所被施加的物理量而撓曲的隔膜50被一體形成在半導體基板30。
空腔31係可藉由周知的半導體製程，例如反應性離子蝕刻(RIE：Reactive Ion Etching)等，對半導體基板30施行垂直蝕刻加工而形成。以反應性離子蝕刻而言，係可利用例如藉由具備有感應耦合型電漿(ICP：Inductively Coupled Plasma)的蝕刻裝置所為之ICP加工。
在本實施形態中，在矩形狀的半導體基板30的中央部形成有大致圓柱狀的空腔31，並且在形成後述之貫穿孔33的部位亦形成有第2空腔32。該第2空腔32係以與空腔31相連通的方式形成。
接著，上述電極60係不僅成膜在與空腔31相對應的部位，亦成膜在與第2空腔32相對應的部位。亦即，電 極60係具有：在將玻璃基板20與半導體基板30相接合的狀態下，形成在與空腔31相對應的部位而與隔膜50相對面的電極本體62；及在第2空腔內延伸設置的延設部61。在本實施形態中，電極本體62與延設部61以同一材料形成。
此外，在隔膜50的內面(隔膜的第1基材側之面)50a形成有矽氧化膜(絕緣膜：絕緣體)40。在本實施形態中，藉由使半導體基板30之形成隔膜50的部位(薄板部34)的內側熱氧化而形成矽氧化膜40。如上所示，藉由熱氧化形成矽氧化膜40，藉此矽氧化膜40的厚度的調整變得更為容易，可使厚度更為均一。亦即，可將矽氧化膜40的厚度更容易地形成為所希望的厚度。
因此，在本實施形態中，藉由在半導體基板30形成空腔31，形成以可撓曲變形的方式所形成的薄板部34，在該薄板部34的內側形成矽氧化膜40，藉此隔膜50與矽氧化膜40一體形成在半導體基板30。
接著，將半導體基板30的下面30a側(另一側)藉由陽極接合等接合固定(固定)在玻璃基板20的上面20a側(一側)，藉此形成以相對於電極60透過空間S而相對面的方式被支持在半導體基板30的隔膜50。
此外，在半導體基板30之與延設部61相對應的部位，藉由ICP加工或鹼性蝕刻等形成有大致圓柱狀的貫穿孔33，延設部61透過貫穿孔33而露出於外部。接著，在露出於外部的延設部61的上面61a形成有由AlSiCu、 AlSi等鋁合金(含鋁的材料)所形成的大致圓柱狀的電極墊70，在該電極墊70連接未圖示的打線(wire bonding)，藉此使電極60的電位取出至外部。其中，在本實施形態中，如圖1、2所示，在形成貫穿孔33的部位亦形成有矽氧化膜40，貫穿孔33係以貫穿半導體基板30及矽氧化膜40的方式形成。
在此，在本實施形態中，在矽氧化膜(絕緣膜：絕緣體)40與電極60之間形成壁部41，藉由該壁部41，由外部空間區劃空間S。
具體而言，以包圍貫穿孔33的周圍的方式設置平面視下封閉成大致圓柱形狀的壁部41，使該壁部41的前端接觸電極60(在本實施形態中為延設部61)的表面60a，藉此區劃空間S及外部空間(貫穿孔33)。
在本實施形態中，在矽氧化膜(絕緣膜：絕緣體)40形成朝電極60(延設部61)側突出的突部40a，將該突部40a設為壁部41。
亦即，在本實施形態中，壁部41包含由作為矽氧化膜(絕緣膜：絕緣體)40及電極60之中至少任一者的矽氧化膜(絕緣膜：絕緣體)40朝作為另一方側的電極60側突出的突部40a。
此外，在本實施形態中，使突部40a的突出長度比矽氧化膜(絕緣膜：絕緣體)40與電極60的對向面間的距離d1形成為稍微長。接著，將玻璃基板20與半導體基板30相接合時，突部40a的前端與電極60的接觸部之中至 少任一者壓擠變形而提高突部40a與電極60的密接度。藉此，可更加提高空間S的密閉度。
該突部40a係當例如在半導體基板30形成空腔31及第2空腔32時，可使相當於矽氧化膜(絕緣膜：絕緣體)40及突部40a的部分未藉由蝕刻被去除，對未被去除而殘留下來的部分施行熱氧化處理而形成。
該構成的半導體物理量感測器10係可利用例如以下方法來形成。
首先，在玻璃基板20的上面20a之與空腔31及第2空腔32相對應的部位成膜包含延設部61的電極60，並且在延設部61上形成電極墊70(第1工程)。
接著，將半導體基板30的另一面側進行蝕刻而形成空腔31及第2空腔32。之後，對相當於矽氧化膜(絕緣膜：絕緣體)40及突部40a的部分施行熱氧化處理且形成矽氧化膜(絕緣膜：絕緣體)40及突部40a(第2工程)。
其中，第1工程與第2工程係可先進行第2工程，亦可同時並行進行第1工程與第2工程。
接著，將半導體基板30的下面30a側(另一側)，藉由陽極接合等接合固定(固定)在玻璃基板20的上面20a側(一側)(第3工程)。此時，玻璃基板20與半導體基板30被直接接合，在該狀態下，突部40a與電極60(延設部61)因至少一方的壓擠變形而相接觸。
之後，將半導體基板30的上部去除，藉此以薄板部 34(隔膜50)的厚度成為預定的厚度的方式進行調整(第4工程)。其中，第4工程亦可在第3工程之前進行。此外，亦可當使用預先成為預定的厚度的半導體基板30，形成空腔31及第2空腔32時，薄板部34(隔膜50)以預定的厚度形成。亦即，亦可省略第4工程。
接著，在半導體基板30的上面30b形成電極80(第5工程)。
之後，以前端接觸到延設部61的突部40a所包圍的部分與外部空間相連通的方式形成貫穿孔33(第6工程)。其中，亦可使第6工程比第5工程先進行。
如此一來，形成空間S被密閉，並且電極60與隔膜50透過該空間S及矽氧化膜(絕緣膜：絕緣體)40而相對向配置的半導體物理量感測器10。
其中，在本實施形態中係例示藉由突部40a(壁部41)使空間S密閉者，但是亦可形成為空間S透過些微的間隙(可抑制灰塵或塵埃等侵入至空間S內的程度的間隙)而與外部空間相連通的構成。
亦即，亦可形成為在將玻璃基板20與半導體基板30相接合的狀態下，突部40a不會接觸電極60(延設部61)的構成。
如上所示，若使突部40a與電極60(延設部61)不相接觸時，如圖3所示，較佳為使突部40a的突出長度比矽氧化膜(絕緣膜：絕緣體)40與電極60的對向面間的距離為更長，並且在電極60之與突部40a相對應的部位 形成溝部60b，當將玻璃基板20與半導體基板30相接合時，突部40a的前端被收容在溝部60b內。如此一來，可使將空間S與外部空間相連通的間隙彎曲，因此可更加確實地抑制灰塵或塵埃等侵入至空間S內。
此外，如圖4所示，亦可在矽氧化膜(絕緣膜：絕緣體)40及電極60(延設部61)的各個設置突部40a、60c，並且該突部40a、60c彼此在由空間S的徑方向觀看的狀態下，以朝厚度方向(上下方向)相重疊的方式形成。其中，亦可在突部40a的內側(電極墊70側)形成突部60c。如此一來，將空間S與外部空間相連通的間隙形成為曲柄狀，可更加確實地抑制灰塵或塵埃等侵入至空間S內。
其中，在將玻璃基板20與半導體基板30相接合的狀態下，形成為突部40a接觸電極60(延設部61)的情形下，亦可形成為各種構成。例如，亦可使更容易壓擠變形的構件介在於突部40a與電極60(延設部61)之間。此外，突部的前端部的形狀亦可形成為各種形狀。
如上所示，無論在將空間S密閉的情形下、或不密閉的情形下，若壁部41具有突部，若形成由矽氧化膜(絕緣膜：絕緣體)40及電極60之中至少任一者朝另一者側突出的突部即可。該突部的數量亦若具有1個以上即可，亦可藉由複數突部來區劃空間S。
藉由使用該構成的半導體物理量感測器10，由外部被施加物理量時，隔膜50按照所被施加的物理量而撓 曲，電極60與隔膜50的距離(隔膜50的內面50a與電極60的表面60a的距離d2)會改變。如上所示，由於電極60與隔膜50的距離改變，半導體物理量感測器10的靜電電容(隔膜50與電極60之間的靜電電容)會改變。接著，隔膜50與電極60之間的靜電電容的變化係由電極墊70及電極80被取出，由該靜電電容的變化可檢測物理量的變化。
此外，在本實施形態中，在被施加較大的物理量，隔膜50透過矽氧化膜40而接觸到電極60時，亦可檢測該物理量。亦即，由隔膜50與電極60的接觸面積的變化與靜電電容的變化的關係，可檢測所被施加的物理量。如上所示，在本實施形態中，係例示若隔膜50透過矽氧化膜40而接觸到電極60時亦可檢測所被施加的物理量的半導體物理量感測器10，但是亦可形成為僅在隔膜與電極不相接觸的狀態下被使用的半導體物理量感測器。
如以上說明，在本實施形態中，半導體物理量感測器10係具備有：玻璃基板(第1基材)20、形成在玻璃基板(第1基材)20上的電極60、及按照由外部所被施加的物理量而撓曲的隔膜50。此外，半導體物理量感測器10係具備有：將隔膜50以相對於電極60透過空間S而相對面的方式進行支持，並且被固定在玻璃基板(第1基材)20的半導體基板(第2基材)30；及被形成在隔膜50的內面(第1基材側的面)50a的矽氧化膜(絕緣體)40。
亦即，本實施形態之半導體物理量感測器10係在玻璃基板(第1基材)20上形成電極60，並且在被支持在半導體基板(第2基材)30的隔膜50側形成有矽氧化膜(絕緣體)40。
因此，如以覆蓋電極60的方式設置絕緣體的情形，由於抑制在絕緣體的電極60的緣部形成伴隨熱處理的凹凸的情形，因此可使電極60及矽氧化膜(絕緣體)40更為確實地形成為平坦面。結果，可將電極60與隔膜50的距離更確實地形成為一定的距離，可更加提高半導體物理量感測器10的檢測精度。
此外，藉由本實施形態，在矽氧化膜(絕緣體)40與電極60(延設部61)之間形成有區劃空間S的壁部41。如上所示，將空間S以形成在矽氧化膜(絕緣體)40與電極60(延設部61)之間的壁部41進行區劃，藉此可抑制灰塵或塵埃等侵入至空間S內。
此外，在本實施形態中，壁部41包含由作為矽氧化膜(絕緣膜：絕緣體)40及電極60之中至少任一者的矽氧化膜(絕緣膜：絕緣體)40、朝作為另一方側的電極60側突出的突部40a。
藉此，可以更為簡單的構成區劃空間S，可更加容易地製造半導體物理量感測器10。尤其，在本實施形態中，將半導體基板30的另一面側，以相當於矽氧化膜(絕緣膜：絕緣體)40及突部40a的部分未被去除的方式進行蝕刻而形成空腔31及第2空腔32，且在相當於矽 氧化膜(絕緣膜：絕緣體)40及突部40a的部分施行熱氧化處理而形成矽氧化膜(絕緣膜：絕緣體)40及突部40a。因此，可更加容易地形成區劃空間S的壁部41(突部40a)，且壁部41(突部40a)的突出量的調整變得更加容易進行。結果，抑制壁部41(突部40a)的突出量成為不均一，在將玻璃基板20與半導體基板30相接合時，可將隔膜50與電極60的對向面精度更佳地形成為平行狀態，可更進一步提高半導體物理量感測器10的檢測精度。
此外，藉由對半導體基板30施行熱氧化處理來形成絕緣體(矽氧化膜40)，可將絕緣層的層厚更加確實地形成為一定的厚度，可達成半導體物理量感測器10的檢測精度的更進一步的提升。
此外，若以鉻或鈦鋁合金或鋁合金(AlSi或AlSiCu等)等金屬材料(鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料)形成電極60，可藉由成膜更加容易地形成電極60，且可將電極60的層厚更加確實地形成為一定的厚度，可達成半導體物理量感測器10的檢測精度的更進一步的提升。
此外，若電極60具有被延伸設置至空間S的外側的延設部61，且在該延設部61設置由AlSiCu、AlSi等鋁合金(含鋁的材料)所形成的電極墊70，則可更加容易且確實地連接未圖示的打線。
此外，在本實施形態中，以包圍大致圓柱狀的貫穿孔 33的周圍的方式設置平面視下封閉成大致圓形狀的壁部41，使該壁部41的前端接觸電極60(在本實施形態中為延設部61)的表面60a，藉此區劃空間S與外部空間(貫穿孔33)。藉此，無須嚴謹地設定空間S與壁部41的位置關係，即可一面將空間S與外部空間進行區劃一面將空間S密閉。亦即，即使在將玻璃基板20與半導體基板30相接合時，壁部41發生位置偏移，亦可藉由該壁部41來區劃空間S及外部空間而使空間S呈密閉。
此外，在本實施形態中，係在半導體基板30形成以厚度方向貫穿的貫穿孔33，由該貫穿孔33取出電極60的電位。結果，變得不需要為了取出電極60的電位而將電極60夾在玻璃基板20與半導體基板30的接合部分，可將玻璃基板20與半導體基板30直接接合。藉此，抑制在玻璃基板20與半導體基板30的接合部分形成間隙的情形，可將玻璃基板20與半導體基板30更確實地相接合。
(第2實施形態)
本實施形態之半導體物理量感測器10A基本上係形成與上述第1實施形態所示之半導體物理量感測器10為大致相同的構成。亦即，如圖5所示，半導體物理量感測器10A係具備有大致矩形板狀的玻璃基板(第1基材)20。接著，在該玻璃基板20的上面(固定第2基材之側的面)20a形成有電極60。
此外，半導體物理量感測器10A係具備有被接合固定 (固定)在玻璃基板20的半導體基板(第2基材)30，該半導體基板30的下面30a側(另一側)被接合固定(固定)在玻璃基板20的上面20a側(一側)。
接著，在半導體基板30的上面30b的任意部位設有取出半導體基板30的電位的電極80。
此外，在半導體基板30的下側(被接合在玻璃基板20之側：另一側)形成有空腔31，藉由形成該空腔31來形成薄板部34，使該薄板部34具有作為按照由外部所被施加的物理量而撓曲的隔膜50的功能。
在本實施形態中亦在矩形狀的半導體基板30的中央部形成有大致圓柱狀的空腔31，並且在形成貫穿孔33的部位亦形成有第2空腔32。該第2空腔32係形成為與空腔31相連通。其中，在圖5中係例示大致四角錐台狀的貫穿孔33作為貫穿孔33，但是亦可如上述第1實施形態般形成為大致圓柱狀。此外，在上述第1實施形態中，亦可將貫穿孔33的形狀形成為大致四角錐台狀。如上所示，貫穿孔33的形狀係可形成為各種形狀。
接著，不僅將上述電極60成膜在與空腔31相對應的部位，亦成膜在與第2空腔32相對應的部位。亦即，電極60係具有：在將玻璃基板20與半導體基板30相接合的狀態下，形成在與空腔31相對應的部位而與隔膜50相對面的電極本體62；及朝第2空腔內延伸設置的延設部61。
此外，在隔膜50的內面(隔膜的第1基材側之面) 50a形成有矽氧化膜(絕緣膜：絕緣體)40。在本實施形態中亦藉由使半導體基板30之形成隔膜50的部位(薄板部34)的內側熱氧化，來形成矽氧化膜40。
接著，在矽氧化膜(絕緣膜：絕緣體)40與電極60之間形成壁部41，藉由該壁部41，由外部空間區劃空間S。
在此，在本實施形態中，延設部61之至少與貫穿孔33相對應的部位成為2層(複數層)。
具體而言，藉由以與電極本體62為相同的材料形成且由電極本體62被一體延伸設置的下層部61b、及被積層在下層部61b的上側的上層部61c，延設部61之至少與貫穿孔33相對應的部位成為2層。
該上層部61c係可藉由使用鋁合金(AlSi或AlSiCu等)或鋁(Al)或金(Au)等金屬材料，成膜在下層部61b上而形成。其中，在本實施形態中，以不同於電極本體62的材料形成上層部61c。亦即，延設部61由下層部61b、及以不同於該下層部61b的材料所形成的上層部61c形成為2層。
接著，在透過貫穿孔33而露出於外部的延設部61的上面(上層部61c的上面)61a直接連接未圖示的打線，藉此將電極60的電位取出至外部。因此，以上層部61c的材料而言，若為可將打線直接連接的材料，則可使用上述材料以外的材料。
此外，在本實施形態中，以包圍貫穿孔33的周圍的 方式設置平面視下封閉成矩形狀的壁部41，將上層部61c形成在平面視下與壁部41的外周為同等的區域、或比壁部41的外周稍微大的區域。接著，使壁部41的前端與上層部61c的上面相對面，藉此區劃空間S與外部空間(貫穿孔33)。其中，在本實施形態中，使壁部41的前端接觸上層部61c的上面而使上層部61c作壓擠變形，藉此使空間S密閉。
藉由以上之本實施形態，亦可達成與上述第1實施形態相同的作用、效果。
此外，在本實施形態中，係以不同於電極本體62的材料形成上層部61c。例如若以硬度較高的鉻形成隔膜50所接觸的電極本體62，以硬度較低的鋁合金(AlSi或AlSiCu等)形成壁部41的前端所抵接的上層部61c時，由於電極本體62的變形被抑制，因此可抑制半導體物理量感測器10A的檢測精度降低，並且可更加提高壁部41的前端與上層部61c的密接性，因此可更加提高空間S的密閉性。
其中，在本實施形態中亦可如圖6所示，形成以AlSiCu、AlSi等鋁合金(含鋁的材料)所形成的電極墊70，在該電極墊70連接未圖示的打線。如此一來，可使打線的連接位置更加接近貫穿孔33的開口側，因此具有可更加輕易地進行打線的連接的優點。其中，電極墊70的形狀係可形成為平面視下成為矩形狀，亦可形成為平面視下成為圓形。此外，在上述第1實施形態中，亦可將電 極墊70的形狀形成為平面視下成為圓形。如上所示，電極墊70的形狀亦可形成為各種形狀。
(第3實施形態)
本實施形態之半導體物理量感測器10B基本上係形成與上述第1實施形態所示之半導體物理量感測器10為大致相同的構成。亦即，半導體物理量感測器10B係如圖7所示，具備有大致矩形板狀的玻璃基板(第1基材)20。接著，在該玻璃基板20的上面(固定第2基材之側的面)20a形成有電極60。
此外，半導體物理量感測器10B係具備有被接合固定(固定)在玻璃基板20的半導體基板(第2基材)30，該半導體基板30的下面30a側(另一側)被接合固定(固定)在玻璃基板20的上面20a側(一側)。
接著，在半導體基板30的上面30b的任意部位設有取出半導體基板30的電位的電極80。
此外，在半導體基板30的下側(被接合在玻璃基板20之側：另一側)形成有空腔31，藉由形成該空腔31來形成薄板部34，使該薄板部34具有作為按照由外部所被施加的物理量而撓曲的隔膜50的功能。
在本實施形態中亦在矩形狀的半導體基板30的中央部形成有大致圓柱狀的空腔31，並且在形成貫穿孔33的部位亦形成有第2空腔32。該第2空腔32係形成為與空腔31相連通。
接著，將上述電極60，不僅成膜在與空腔31相對應的部位，亦成膜在與第2空腔32相對應的部位。亦即，電極60係具有：在將玻璃基板20與半導體基板30相接合的狀態下，形成在與空腔31相對應的部位且與隔膜50相對面的電極本體62；及朝第2空腔內延伸設置的延設部61。
此外，在隔膜50的內面(隔膜的第1基材側之面)50a形成有矽氧化膜(絕緣膜：絕緣體)40。在本實施形態中亦使半導體基板30之形成隔膜50的部位(薄板部34)的內側熱氧化，藉此形成矽氧化膜40。
接著，在矽氧化膜(絕緣膜：絕緣體)40與電極60之間形成壁部41，藉由該壁部41而由外部空間區劃空間S。
在此，在本實施形態中，以不同於電極本體62的材料形成延設部61。
以電極本體62的材料而言，係可使用例如鉻。另一方面，以延設部61的材料而言，係可使用例如鋁合金(AlSi或AlSiCu等)。其中，形成電極本體62的材料或形成延設部61的材料係可適當設定。
形成該延設部61時，如圖7所示，較佳為延設部61的端部以與電極本體62的端部相重疊的方式形成(形成為延設部61與電極本體62的接觸部分成為2層)。藉此，抑制電極本體62與延設部61的連接不良，可使電極本體62與延設部61更加確實地作電性連接。
接著，在透過貫穿孔33而露出於外部的延設部61的上面61a直接連接未圖示的打線，藉此使電極60的電位取出至外部。因此，以延設部61的材料而言，若為可將打線直接連接的材料，則可使用上述材料以外的材料。
此外，在本實施形態中，以包圍貫穿孔33的周圍的方式設置平面視下封閉成矩形狀的壁部41。接著，使壁部41的前端與延設部61的上面61a相對面，藉此區劃空間S與外部空間(貫穿孔33)。其中，在本實施形態中，使壁部41的前端接觸延設部61的上面61a而使延設部61作壓擠變形，藉此使空間S呈密閉。
藉由以上之本實施形態，亦可達成與上述第1實施形態相同的作用、效果。
此外，在本實施形態中，係以不同於電極本體62的材料形成延設部61。例如，若以硬度較高的鉻形成隔膜50所接觸的電極本體62，且以硬度較低的鋁合金(AlSi或AlSiCu等)形成壁部41的前端所抵接的延設部61時，由於電極本體62的變形受到抑制，因此可抑制半導體物理量感測器10B的檢測精度降低，且可更加提高壁部41的前端與延設部61的密接性，因此可更加提高空間S的密閉性。
其中，在本實施形態中亦可如圖8所示，形成由AlSiCu、AlSi等鋁合金(含鋁的材料)所形成的電極墊70，在該電極墊70連接未圖示的打線。如此一來，可將打線的連接位置更加接近貫穿孔33的開口側，因此具有 可更加容易進行打線的連接的優點。
(第4實施形態)
本實施形態之半導體物理量感測器10C基本上係形成與上述第1實施形態所示之半導體物理量感測器10為大致相同的構成。亦即，半導體物理量感測器10C係如圖9所示，具備有大致矩形板狀的玻璃基板(第1基材)20。接著，在該玻璃基板20的上面(固定第2基材之側的面)20a形成有電極60。
此外，半導體物理量感測器10C係具備有被接合固定(固定)在玻璃基板20的半導體基板(第2基材)30，該半導體基板30的下面30a側(另一側)被接合固定(固定)在玻璃基板20的上面20a側(一側)。
接著，在半導體基板30的上面30b的任意部位設有取出半導體基板30的電位的電極80。
此外，在半導體基板30的下側(被接合在玻璃基板20之側：另一側)形成有空腔31，藉由形成該空腔31來形成薄板部34，使該薄板部34具有作為按照由外部所被施加的物理量而撓曲的隔膜50的功能。
在本實施形態中亦在矩形狀的半導體基板30的中央部形成有大致圓柱狀的空腔31，並且在形成貫穿孔33的部位亦形成有第2空腔32。該第2空腔32係形成為與空腔31相連通。
接著，將上述電極60，不僅形成在與空腔31相對應 的部位，亦成膜在與第2空腔32相對應的部位。亦即，電極60係具有：在將玻璃基板20與半導體基板30相接合的狀態下，形成在與空腔31相對應的部位而與隔膜50相對面的電極本體62；及朝第2空腔內延伸設置的延設部61。
此外，在隔膜50的內面(隔膜的第1基材側的面)50a形成有矽氧化膜(絕緣膜：絕緣體)40。在本實施形態中亦使半導體基板30之形成隔膜50的部位(薄板部34)的內側熱氧化，藉此形成矽氧化膜40。
接著，在矽氧化膜(絕緣膜：絕緣體)40與電極60之間形成壁部41，藉由該壁部41，由外部空間區劃空間S。
在此，在本實施形態中，延設部61之至少與貫穿孔33相對應的部位由不同於電極本體62的材料形成，並且延設部61之與壁部41相對面的部位成為2層(複數層)。
具體而言，在以與電極本體62為相同的材料形成，且由電極本體62被一體延伸設置的下層部61b之與貫穿孔33相對應的部位形成有孔部61d。接著，以覆蓋孔部61d及其周緣部的方式將不同於電極本體62的材料進行成膜，藉此形成延設部61。如此一來，延設部61之至少與貫穿孔33相對應的部位以不同於電極本體62的材料形成，延設部61之與壁部41相對面的部位以下層部61b及上層部61c形成為2層(複數層)。
以電極本體62的材料而言，係可使用例如鉻。另一方面，以形成上層部61c的材料而言，係可使用例如鋁合金(AlSi或AlSiCu等)。其中，形成電極本體62的材料或形成上層部61c的材料係可作適當設定。
接著，在透過貫穿孔33而露出於外部的延設部61的上面61a直接連接未圖示的打線，藉此使電極60的電位取出至外部。因此，以上層部61c的材料而言，若為可將打線直接連接的材料，則可使用上述材料以外的材料。
此外，在本實施形態中，以包圍貫穿孔33的周圍的方式設置平面視下封閉成矩形狀的壁部41，使該壁部41的前端與上層部61c的上面相對面，藉此區劃空間S與外部空間(貫穿孔33)。其中，在本實施形態中，使壁部41的前端接觸延設部61的上面6la而使延設部61作壓擠變形，藉此使空間S呈密閉。
藉由以上之本實施形態，亦可達成與上述第1實施形態相同的作用、效果。
此外，在本實施形態中，係以不同於電極本體62的材料形成延設部61(上層部61c)。例如，若以硬度較高的鉻形成隔膜50所接觸的電極本體62，以硬度較低的鋁合金(AlSi或AlSiCu等)形成壁部41的前端所抵接的延設部61的上面61a側(上層部61c)時，由於電極本體62之變形被抑制，因此可抑制半導體物理量感測器10A的檢測精度降低，且可更加提高壁部41的前端與上層部61c的密接性，因此可更加提高空間S的密閉性。
其中，雖省略圖示，在本實施形態中亦可形成由AlSiCu、AlSi等鋁合金(含鋁的材料)所形成的電極墊。
以上說明本發明之較適實施形態，惟本發明並非限定於上述實施形態，可為各種變形。
例如，在上述各實施形態及其變形例中，係例示形成有大致圓柱狀的空間者，但是亦可將空間的形狀形成為大致圓錐台狀。此時，較佳為由第2基材的背面側施行異方性蝕刻，藉此形成空腔。
此外，在上述第1實施形態及其變形例中，係例示大致圓柱狀的貫穿孔33，但是亦可將貫穿孔33的形狀形成為大致四角錐台狀。此外，在上述第2~第4實施形態及各自的變形例中亦可將貫穿孔33的形狀形成為大致圓柱狀。如上所示，貫穿孔33的形狀係可形成為各種形狀。
此外，在上述第1實施形態及其變形例中，係例示平面視下呈大致圓形的電極墊70，但是亦可將電極墊70的形狀形成為平面視下呈大致矩形狀。此外，在上述第2實施形態之變形例及第3實施形態之變形例中，亦可將電極墊70的形狀形成為平面視下呈大致圓形。如上所示，電極墊70的形狀亦可形成為各種形狀。
此外，在上述各實施形態及其變形例中，係例示以矽氧化膜形成絕緣體者，但是亦可由矽氮化膜形成絕緣體。如上所示，若以介電係數比矽氧化膜為更高的矽氮化膜來形成絕緣體，可使半導體物理量感測器的感度更加提升。
此外，例示將隔膜一體形成在第2基材者，但是亦可 將隔膜形成為有別於第2基材的其他個體。
此外，亦可將絕緣體形成為有別於隔膜的其他個體，亦可將壁部由有別於絕緣體或電極的其他構件形成。
此外，第1基材或第2基材其他細部的規格(形狀、大小、佈局等)亦可作適當變更。
[產業上可利用性]
藉由本發明，可得可更加提高檢測精度的半導體物理量感測器。
10‧‧‧半導體物理量感測器
20‧‧‧玻璃基板(第1基材)
20a‧‧‧上面(固定第2基材之側的面)
30‧‧‧半導體基板(第2基材)
30a‧‧‧下面
30b‧‧‧上面
31‧‧‧空腔
32‧‧‧第2空腔
33‧‧‧貫穿孔
34‧‧‧薄板部
40‧‧‧矽氧化膜(絕緣膜：絕緣體)
40a‧‧‧突部
41‧‧‧壁部
50‧‧‧隔膜
50a‧‧‧內面(隔膜的第1基材側之面)
60‧‧‧電極
60a‧‧‧表面
61‧‧‧延設部
61a‧‧‧上面
62‧‧‧電極本體
70‧‧‧電極墊
80‧‧‧電極
S‧‧‧空間

Claims (12)

  1. 一種半導體物理量感測器，其特徵為：具備有：第1基材；形成在前述第1基材上的電極；按照由外部所被施加的物理量而撓曲的隔膜；將前述隔膜以相對於前述電極透過空間而相對面的方式進行支持，並且被固定在前述第1基材的第2基材；及形成在前述隔膜之前述第1基材側之面的絕緣體，在前述絕緣體與前述電極之間形成有區劃前述空間的壁部。
  2. 如申請專利範圍第1項之半導體物理量感測器，其中，前述壁部係包含由前述絕緣體及前述電極之中至少任一者朝另一者側突出的突部。
  3. 如申請專利範圍第1項或第2項之半導體物理量感測器，其中，前述絕緣體為矽氧化膜。
  4. 如申請專利範圍第1項或第2項之半導體物理量感測器，其中，前述絕緣體為矽氮化膜。
  5. 如申請專利範圍第1項或第2項之半導體物理量感測器，其中，前述電極由金屬材料所形成。
  6. 如申請專利範圍第5項之半導體物理量感測器，其中，前述電極使用鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料而形成。
  7. 如申請專利範圍第1項或第2項之半導體物理量感 測器，其中，前述電極具有：與前述隔膜相對面的電極本體、及延伸設置至前述空間的外側的延設部。
  8. 如申請專利範圍第7項之半導體物理量感測器，其中，前述延設部使用鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料而形成。
  9. 如申請專利範圍第7項之半導體物理量感測器，其中，前述電極本體與前述延設部由不同的材料形成。
  10. 如申請專利範圍第7項之半導體物理量感測器，其中，在前述延設部設有由含鋁的材料所形成的電極墊。
  11. 一種半導體物理量感測器，其特徵為：具備有：第1基材；形成在前述第1基材上的電極；按照由外部所被施加的物理量而撓曲的隔膜；將前述隔膜以相對於前述電極透過空間而相對面的方式進行支持，並且被固定在前述第1基材的第2基材；及形成在前述電極的一部分的外部取出用的電極墊，前述電極由鉻、鋁、鈦鋁合金及鋁合金之中至少任1個材料所形成，前述電極墊由含鋁的材料所形成。
  12. 如申請專利範圍第11項之半導體物理量感測器，其中，另外具備有形成在前述隔膜之前述第1基材側之面的絕緣體，在前述絕緣體與前述電極之間形成有區劃前述空間的壁部。
TW103128096A 2013-08-21 2014-08-15 半導體物理量感測器 TW201514458A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013170965A JP6176609B2 (ja) 2013-08-21 2013-08-21 半導体物理量センサ

Publications (1)

Publication Number Publication Date
TW201514458A true TW201514458A (zh) 2015-04-16

Family

ID=52483291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128096A TW201514458A (zh) 2013-08-21 2014-08-15 半導體物理量感測器

Country Status (5)

Country Link
US (1) US9618412B2 (zh)
JP (1) JP6176609B2 (zh)
CN (1) CN105474404B (zh)
TW (1) TW201514458A (zh)
WO (1) WO2015025496A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6970935B2 (ja) * 2017-06-21 2021-11-24 パナソニックＩｐマネジメント株式会社 物理量センサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323656A (en) * 1992-05-12 1994-06-28 The Foxboro Company Overpressure-protected, polysilicon, capacitive differential pressure sensor and method of making the same
US5369544A (en) * 1993-04-05 1994-11-29 Ford Motor Company Silicon-on-insulator capacitive surface micromachined absolute pressure sensor
US5528452A (en) * 1994-11-22 1996-06-18 Case Western Reserve University Capacitive absolute pressure sensor
JP3114570B2 (ja) * 1995-05-26 2000-12-04 オムロン株式会社 静電容量型圧力センサ
JP3604243B2 (ja) * 1996-11-27 2004-12-22 長野計器株式会社 静電容量型トランスデューサ
JPH10332511A (ja) * 1997-05-31 1998-12-18 Omron Corp 静電容量型圧力センサ
US6109113A (en) * 1998-06-11 2000-08-29 Delco Electronics Corp. Silicon micromachined capacitive pressure sensor and method of manufacture
IL151277A0 (en) * 2000-02-23 2003-04-10 Nat Ct Scient Res Demokritos Capacitive pressure-responsive devices and their fabrication
US9249008B2 (en) * 2012-12-20 2016-02-02 Industrial Technology Research Institute MEMS device with multiple electrodes and fabricating method thereof

Also Published As

Publication number Publication date
WO2015025496A1 (ja) 2015-02-26
US20160195446A1 (en) 2016-07-07
CN105474404B (zh) 2018-09-11
JP2015041660A (ja) 2015-03-02
JP6176609B2 (ja) 2017-08-09
US9618412B2 (en) 2017-04-11
CN105474404A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
TWI245428B (en) Pressure sensor
JP5790920B2 (ja) 機能素子、センサー素子、電子機器、および機能素子の製造方法
JP5336242B2 (ja) 静電容量型圧力センサ
US9464950B2 (en) Capacitive pressure sensors for high temperature applications
JP2008032451A (ja) 容量変化型圧力センサ
JP2000074768A (ja) 静電容量型圧力センサ及びその製造方法
JP2007101222A (ja) 圧力センサ
JP4798605B2 (ja) 静電容量型圧力センサ
TW201514458A (zh) 半導體物理量感測器
JP2007071770A (ja) 静電容量型圧力センサ
JP2007051935A (ja) 静電容量型圧力センサ及び静電容量型圧力センサの製造方法
JPH10148593A (ja) 圧力センサ及び静電容量型圧力センサチップ
JP5298583B2 (ja) 圧力センサ
JP6687197B2 (ja) 圧力センサ
JPH06323939A (ja) 静電容量式センサ
JP6070787B2 (ja) 機能素子、センサー素子および電子機器
JP2001083030A (ja) 静電容量型圧力センサ
JP2007057455A (ja) 圧力センサ及び圧力センサの製造方法
JPWO2018235415A1 (ja) 物理量センサ
JP3516011B2 (ja) 静電容量型圧力センサ及びパッケージング構造
JP2007078444A (ja) 圧力センサ及び圧力センサの製造方法
JP7451907B2 (ja) 圧力センサ素子
JPH0894468A (ja) 静電容量型圧力センサ
JPH09210825A (ja) 圧力センサ
JPH06160416A (ja) 加速度センサ