JP6176609B2

JP6176609B2 - 半導体物理量センサ

Info

Publication number: JP6176609B2
Application number: JP2013170965A
Authority: JP
Inventors: 片岡　万士; 万士片岡; 荻原　淳; 淳荻原; 直樹牛山; 城石　久徳; 久徳城石
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2013-08-21
Filing date: 2013-08-21
Publication date: 2017-08-09
Anticipated expiration: 2033-08-21
Also published as: CN105474404A; CN105474404B; JP2015041660A; US9618412B2; TW201514458A; US20160195446A1; WO2015025496A1

Description

本発明は、半導体物理量センサに関する。

従来、半導体物理量センサとして、基板の上面に電極を形成するとともに、電極に対して空間を介して対面するようにダイヤフラムを配置したものが知られている（例えば特許文献１参照）。

この特許文献１では、外部から印加される物理量に応じてダイヤフラムを撓ませることで半導体物理量センサの静電容量を変化させ、当該静電容量の変化を検出することで物理量の変化を検出できるようにしている。

さらに、基板上面に形成した電極を覆うように絶縁体を設け、当該絶縁体により電極とダイヤフラムとの接触による短絡を抑制できるようにしている。このとき、絶縁体に熱処理を施して変形させることで、電極の縁部に形成される隆起部分をなくして絶縁体上面が略平坦となるようにしている。

特表平１０−５０９２４１号公報

しかしながら、上記従来の技術では、熱処理により絶縁体を変形させているため、熱によって電極が変形してしまうおそれがある。このように、電極が変形してしまうと電極とダイヤフラムとの間の距離が一定にならず部位により異なってしまうおそれがある。その結果、半導体物理量センサの検出精度が悪化してしまうおそれがある。

そこで、本発明は、検出精度をより高めることのできる半導体物理量センサを得ることを目的とする。

本発明の第１の特徴は、半導体物理量センサであって、第１基材と、前記第１基材上に形成された電極と、外部から印加される物理量に応じて撓むダイヤフラムと、前記ダイヤフラムを前記電極に対して空間を介して対面するように支持するとともに、前記第１基材に固定される第２基材と、前記ダイヤフラムの前記第１基材側の面に形成される絶縁体と、前記第２基材を貫通し、静電容量を検知するためのスルーホールと、前記スルーホールの少なくとも一部の周囲を囲み、前記空間と前記スルーホールとを画成する壁部と、を備え、前記壁部は、前記絶縁体と前記電極とが前記ダイヤフラムの厚さ方向において対向する間に形成されていることを要旨とする。

本発明の第２の特徴は、前記絶縁体がシリコン酸化膜であることを要旨とする。

本発明の第３の特徴は、前記電極が金属材料で形成されていることを要旨とする。

本発明の第４の特徴は、前記電極がクロム、アルミニウム、チタンアルミ合金およびアルミニウム合金のうち少なくともいずれか１つの材料を用いて形成されていることを要旨とする。

本発明の第５の特徴は、前記電極が、前記ダイヤフラムと対面する電極本体と、前記空間の外側まで延設された延設部と、を有することを要旨とする。

本発明の第６の特徴は、前記延設部が、クロム、アルミニウム、チタンアルミ合金およびアルミニウム合金のうち少なくともいずれか１つの材料を用いて形成されていることを要旨とする。

本発明の第７の特徴は、前記電極本体と前記延設部とが異なる材料で形成されていることを要旨とする。

本発明の第８の特徴は、前記延設部にアルミニウムを含む材料で形成された電極パッドが設けられていることを要旨とする。

本発明の第９の特徴は、前記壁部は、前記絶縁体から前記電極側に突出する第１の突部を含んでおり、前記第１の突部が絶縁性を有することを要旨とする。

本発明の第１０の特徴は、前記壁部の前記第１の突部は、前記電極と接触することを要旨とする。

本発明の第１１の特徴は、前記壁部の前記第１の突部の先端において、前記空間と前記スルーホールとが連通することを要旨とする。
また、本発明の第１２の特徴は、前記壁部の前記第１の突部の先端が、前記電極と接触しない状態で、前記電極の溝部に収納されることを要旨とする。

本発明によれば、検出精度をより高めることのできる半導体物理量センサを得ることができる。

本発明の第１実施形態にかかる半導体物理量センサを模式的に示す平面図である。本発明の第１実施形態にかかる半導体物理量センサを模式的に示す断面図である。本発明の第２実施形態にかかる半導体物理量センサを模式的に示す断面図である。本発明の第２実施形態の変形例にかかる半導体物理量センサを模式的に示す断面図である。本発明の第３実施形態にかかる半導体物理量センサを模式的に示す断面図である。本発明の第３実施形態の変形例にかかる半導体物理量センサを模式的に示す断面図である。本発明の第４実施形態にかかる半導体物理量センサを模式的に示す断面図である。

以下、本発明の実施形態について図面を参照しつつ詳細に説明する。なお、以下の複数の実施形態には、同様の構成要素が含まれている。よって、以下では、それら同様の構成要素には共通の符号を付与するとともに、重複する説明を省略する。

（第１実施形態）
本実施形態にかかる半導体物理量センサ１０は、図１および図２に示すように、略矩形板状のガラス基板（第１基材）２０を備えている。そして、このガラス基板２０の上面（第２基材が固定される側の面）２０ａには、電極６０が形成されている。この電極６０は、クロム（Ｃｒ）またはチタンアルミ合金（ＡｌＴｉ）またはアルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）等の金属材料（クロム、アルミニウム、チタンアルミ合金およびアルミニウム合金のうち少なくともいずれか１つの材料）で形成されており、プラズマＣＶＤ法、反応性スパッタ法、イオンビームスパッタリング法等によってガラス基板２０の上面２０ａに成膜されている。このように、プラズマＣＶＤ法、反応性スパッタ法、イオンビームスパッタリング法等を用いることで、厚みがより均一となるように電極６０を成膜することができる。なお、電極６０の材料としては、上述した材料以外のもの、例えば、金（Ａｕ）等の金属材料や金属以外の導電性材料を用いることもできる。

さらに、半導体物理量センサ１０は、ガラス基板２０に接合固定（固定）される半導体基板（第２基材）３０を備えており、この半導体基板３０の下面３０ａ側（他側）が、ガラス基板２０の上面２０ａ側（一側）に接合固定（固定）されている。

この半導体基板３０は、単結晶シリコンを用いて形成されており、平面視で輪郭形状が矩形状となるように形成されている。なお、単結晶シリコンで形成された半導体基板３０の上面３０ｂの任意の部位（図１では左下の隅部）には、半導体基板３０の電位を取り出す電極８０が設けられている。このとき、半導体基板３０の電位を取り出し易くするために、電極８０が設けられている部位に高濃度不純物拡散部を形成するようにするのが好適である。なお、電極８０は、アルミニウム合金（ＡｌＳｉ等）で形成することができる。

そして、半導体基板３０の下側（ガラス基板２０に接合される側：他側）には、キャビティ３１が形成されており、このキャビティ３１を形成することで薄板部３４を形成し、当該薄板部３４に外部から印加される物理量に応じて撓むダイヤフラム５０としての機能を持たせるようにしている。このように、本実施形態では、外部から印加される物理量に応じて撓むダイヤフラム５０が半導体基板３０に一体に形成されている。

キャビティ３１は、公知の半導体プロセス、例えば、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）などにより垂直エッチング加工を半導体基板３０に施すことで形成することができる。反応性イオンエッチングとしては、例えば、誘導結合型プラズマ（ＩＣＰ：Inductively Coupled Plasma）を備えたエッチング装置によるＩＣＰ加工を利用することができる。

本実施形態では、矩形状の半導体基板３０の中央部に略円柱状のキャビティ３１を形成するとともに、後述するスルーホール３３が形成される部位にも、第２キャビティ３２を形成している。この第２キャビティ３２は、キャビティ３１と連通するように形成されている。

そして、上述した電極６０は、キャビティ３１と対応する部位に成膜されているだけでなく、第２キャビティ３２と対応する部位にも成膜されている。すなわち、電極６０は、ガラス基板２０と半導体基板３０とを接合した状態で、キャビティ３１と対応する部位に形成されてダイヤフラム５０と対面する電極本体６２と、第２キャビティ内に延設される延設部６１を有している。本実施形態では、電極本体６２と延設部６１とが同一の材料で形成されている。

また、ダイヤフラム５０の内面（ダイヤフラムの第１基材側の面）５０ａには、シリコン酸化膜（絶縁膜：絶縁体）４０が形成されている。本実施形態では、半導体基板３０のダイヤフラム５０が形成される部位（薄板部３４）の内側を熱酸化させることで、シリコン酸化膜４０を形成している。このように、熱酸化によりシリコン酸化膜４０を形成することで、シリコン酸化膜４０の厚さの調整がより容易になり、厚さをより均一にすることができるようになる。すなわち、シリコン酸化膜４０の厚さをより容易に所望の厚さとすることができるようになる。

したがって、本実施形態では、半導体基板３０にキャビティ３１を形成することで、撓み変形可能に形成された薄板部３４を形成し、当該薄板部３４の内側にシリコン酸化膜４０を形成することで、ダイヤフラム５０とシリコン酸化膜４０とが半導体基板３０に一体に形成されるようにしている。

そして、ガラス基板２０の上面２０ａ側（一側）に半導体基板３０の下面３０ａ側（他側）を陽極接合等により接合固定（固定）することで、電極６０に対して空間Ｓを介して対面するように半導体基板３０に支持されたダイヤフラム５０が形成されることとなる。

また、半導体基板３０の延設部６１と対応する部位には、ＩＣＰ加工またはアルカリエッチング等によってスルーホール３３が形成されており、延設部６１がスルーホール３３を介して外部に露出されるようにしている。そして、外部に露出した延設部６１の上面６１ａには、ＡｌＳｉＣｕ、ＡｌＳｉ等のアルミニウム合金（アルミニウムを含む材料）で形成された電極パッド７０が形成されており、この電極パッド７０に図示せぬワイヤボンディングを接続することで、電極６０の電位を外部に取り出せるようにしている。なお、本実施形態では、図１，２に示すように、スルーホール３３が形成される部位にもシリコン酸化膜４０が形成されており、スルーホール３３は、半導体基板３０およびシリコン酸化膜４０を貫通するように形成されている。

ここで、本実施形態では、シリコン酸化膜（絶縁膜：絶縁体）４０と電極６０との間に、壁部４１を形成し、当該壁部４１によって空間Ｓが外部空間から画成されるようにした。

具体的には、スルーホール３３の周囲を囲うように平面視で矩形状に閉じた壁部４１を設け、当該壁部４１の先端を電極６０（本実施形態では、延設部６１）の表面６０ａに接触させることで、空間Ｓと外部空間（スルーホール３３）とが画成されるようにした。

本実施形態では、シリコン酸化膜（絶縁膜：絶縁体）４０に電極６０（延設部６１）側に突出する突部４０ａを形成し、当該突部４０ａを壁部４１としている。

すなわち、本実施形態では、壁部４１が、シリコン酸化膜（絶縁膜：絶縁体）４０および電極６０のうち少なくともいずれか一方であるシリコン酸化膜（絶縁膜：絶縁体）４０から他方側である電極６０側に突出する突部４０ａを含むようにしている。

さらに、本実施形態では、突部４０ａの突出長さをシリコン酸化膜（絶縁膜：絶縁体）４０と電極６０との対向面間の距離ｄ１よりも若干長く形成している。そして、ガラス基板２０と半導体基板３０とを接合する際に、突部４０ａの先端と電極６０の接触部のうち少なくともいずれか一方が潰れ変形するようにして突部４０ａと電極６０との密着度を高めるようにしている。こうすることで、空間Ｓの密閉度をより高めることができる。

この突部４０ａは、例えば、半導体基板３０にキャビティ３１および第２キャビティ３２を形成する際に、シリコン酸化膜（絶縁膜：絶縁体）４０および突部４０ａに相当する部分がエッチングにより除去されないようにし、除去されずに残った部分に熱酸化処理を施すことで形成することができる。

かかる構成の半導体物理量センサ１０は、例えば、以下の方法で形成することができる。

まず、ガラス基板２０の上面２０ａのキャビティ３１および第２キャビティ３２と対応する部位に延設部６１を含む電極６０を成膜するとともに、電極パッド７０を延設部６１上に形成する（第１の工程）。

そして、半導体基板３０の他面側を、エッチングしてキャビティ３１および第２キャビティ３２を形成する。その後、シリコン酸化膜（絶縁膜：絶縁体）４０および突部４０ａに相当する部分に熱酸化処理を施しシリコン酸化膜（絶縁膜：絶縁体）４０および突部４０ａを形成する（第２の工程）。

なお、第１の工程と第２の工程は、第２の工程を先に行ってもよいし、第１の工程と第２の工程とを同時に並行して行うようにしてもよい。

次に、ガラス基板２０の上面２０ａ側（一側）に半導体基板３０の下面３０ａ側（他側）を陽極接合等により接合固定（固定）する（第３の工程）。このとき、ガラス基板２０と半導体基板３０とが直接接合され、かかる状態で、突部４０ａと電極６０（延設部６１）とが少なくとも一方の潰れ変形により接触することとなる。

その後、半導体基板３０の上部を除去することで、薄板部３４（ダイヤフラム５０）の厚さが所定の厚さとなるように調整する（第４の工程）。なお、第４の工程は、第３の工程の前に行ってもよい。また、予め所定の厚さとなる半導体基板３０を用い、キャビティ３１および第２キャビティ３２を形成した際に、薄板部３４（ダイヤフラム５０）が所定の厚さで形成されるようにしてもよい。すなわち、第４の工程を省略できるようにしてもよい。

そして、半導体基板３０の上面３０ｂに、電極８０を形成する（第５の工程）。

その後、先端が延設部６１に接触した突部４０ａで囲まれた部分が外部空間と連通するようにスルーホール３３を形成する（第６の工程）。なお、第６の工程を第５の工程よりも先に行うことも可能である。

こうして、空間Ｓが密閉されるとともに、当該空間Ｓおよびシリコン酸化膜（絶縁膜：絶縁体）４０を介して電極６０とダイヤフラム５０とが対向配置された半導体物理量センサ１０が形成される。

なお、本実施形態では、突部４０ａ（壁部４１）によって空間Ｓが密閉されるようにしたものを例示したが、空間Ｓがわずかの隙間（塵や埃等が空間Ｓ内に侵入してしまうのを抑制できる程度の隙間）を介して外部空間と連通している構成とすることも可能である。

すなわち、ガラス基板２０と半導体基板３０とを接合した状態で、突部４０ａが電極６０（延設部６１）に接触しない構成とすることも可能である。

このように突部４０ａと電極６０（延設部６１）とを接触させない場合、突部４０ａの突出長さをシリコン酸化膜（絶縁膜：絶縁体）４０と電極６０との対向面間の距離よりも長くするとともに、電極６０の突部４０ａと対応する部位に溝部を形成し、ガラス基板２０と半導体基板３０とを接合する際に、突部４０ａの先端が溝部内に収容されるようにするのが好ましい。こうすれば、空間Ｓと外部空間とを連通する隙間を屈曲させることができるため、より確実に塵や埃等が空間Ｓ内に侵入してしまうのを抑制できるようになる。

また、シリコン酸化膜（絶縁膜：絶縁体）４０および電極６０（延設部６１）のそれぞれに、突部を設けるとともに、当該突部同士が、空間Ｓの径方向から視た状態で、厚さ方向（上下方向）にオーバーラップするように形成してもよい。こうすれば、空間Ｓと外部空間とを連通する隙間がクランク状となり、より確実に塵や埃等が空間Ｓ内に侵入してしまうのを抑制できるようになる。

なお、ガラス基板２０と半導体基板３０とを接合した状態で、突部４０ａが電極６０（延設部６１）に接触する構成とする場合も、様々な構成とすることが可能である。例えば、突部４０ａと電極６０（延設部６１）との間により潰れ変形しやすい部材を介在させるようにすることも可能である。また、突部の先端部の形状も様々な形状とすることができる。

このように、空間Ｓを密閉する場合であっても、密閉しない場合であっても、壁部４１が突部を有する場合には、シリコン酸化膜（絶縁膜：絶縁体）４０および電極６０のうち少なくともいずれか一方から他方側に突出する突部が形成されるようにしていればよい。この突部の数も１つ以上有していればよく、複数の突部によって空間Ｓを画成するようにしてもよい。

かかる構成の半導体物理量センサ１０を用いることで、外部から物理量が印加された際には、印加される物理量に応じてダイヤフラム５０が撓み、電極６０とダイヤフラム５０との距離（ダイヤフラム５０の内面５０ａと電極６０の表面６０ａとの距離ｄ２）が変化する。このように、電極６０とダイヤフラム５０との距離が変化することで、半導体物理量センサ１０の静電容量（ダイヤフラム５０と電極６０の間の静電容量）が変化する。そして、ダイヤフラム５０と電極６０の間の静電容量の変化は、電極８０から取り出されるようになっており、この静電容量の変化から物理量の変化を検出することができるようになっている。

さらに、本実施形態では、比較的大きな物理量が印加されて、ダイヤフラム５０がシリコン酸化膜４０を介して電極６０に接触した場合にも、当該物理量を検出できるようにしている。すなわち、ダイヤフラム５０と電極６０との接触面積の変化と静電容量の変化との関係から、印加された物理量を検出できるようにしている。このように、本実施形態では、ダイヤフラム５０がシリコン酸化膜４０を介して電極６０に接触した場合にも印加された物理量を検出できるようにした半導体物理量センサ１０を例示したが、ダイヤフラムと電極とが接触しない状態でのみ用いられる半導体物理量センサとすることも可能である。

以上説明したように、本実施形態では、半導体物理量センサ１０は、ガラス基板（第１基材）２０と、ガラス基板（第１基材）２０上に形成された電極６０と、外部から印加される物理量に応じて撓むダイヤフラム５０と、を備えている。さらに、半導体物理量センサ１０は、ダイヤフラム５０を電極６０に対して空間Ｓを介して対面するように支持するとともに、ガラス基板（第１基材）２０に固定される半導体基板（第２基材）３０と、ダイヤフラム５０の内面（第１基材側の面）５０ａに形成されるシリコン酸化膜（絶縁体）４０と、を備えている。

すなわち、本実施形態にかかる半導体物理量センサ１０は、ガラス基板（第１基材）２０上に電極６０を形成するとともに、半導体基板（第２基材）３０に支持されるダイヤフラム５０側にシリコン酸化膜（絶縁体）４０を形成している。

したがって、電極６０を覆うように絶縁体を設けた場合のように、絶縁体の電極６０の縁部に隆起部が形成されてしまうことがなくなるため、電極６０およびシリコン酸化膜（絶縁体）４０をより確実に平坦面とすることができるようになる。その結果、電極６０とダイヤフラム５０との距離をより確実に一定の距離とすることが可能となり、半導体物理量センサ１０の検出精度をより高めることができるようになる。

また、本実施形態によれば、シリコン酸化膜（絶縁体）４０と電極６０（延設部６１）との間に、空間Ｓを画成する壁部４１を形成している。このように、空間Ｓをシリコン酸化膜（絶縁体）４０と電極６０（延設部６１）との間に形成される壁部４１で画成することで、塵や埃等が空間Ｓ内に侵入してしまうのを抑制できるようになる。

さらに、本実施形態では、壁部４１が、シリコン酸化膜（絶縁膜：絶縁体）４０および電極６０のうち少なくともいずれか一方であるシリコン酸化膜（絶縁膜：絶縁体）４０から他方側である電極６０側に突出する突部４０ａを含むようにしている。

こうすることで、より簡素な構成で空間Ｓを画成することができるようになり、半導体物理量センサ１０をより容易に製造することができるようになる。特に、本実施形態では、半導体基板３０の他面側を、シリコン酸化膜（絶縁膜：絶縁体）４０および突部４０ａに相当する部分が除去されないようにエッチングしてキャビティ３１および第２キャビティ３２を形成し、シリコン酸化膜（絶縁膜：絶縁体）４０および突部４０ａに相当する部分に熱酸化処理を施しシリコン酸化膜（絶縁膜：絶縁体）４０および突部４０ａを形成するようにしている。そのため、空間Ｓを画成する壁部４１（突部４０ａ）をより容易に形成することができる上、壁部４１（突部４０ａ）の突出量の調整が行いやすくなる。その結果、壁部４１（突部４０ａ）の突出量が不均一となってしまうのが抑制され、ガラス基板２０と半導体基板３０とを接合した際にダイヤフラム５０と電極６０との対向面をより精度よく平行状態とすることが可能となり、半導体物理量センサ１０の検出精度をより一層高めることができるようになる。

また、半導体基板３０に熱酸化処理を施すことで絶縁体（シリコン酸化膜４０）を形成することで、絶縁層の層厚をより確実に一定の厚さとすることが可能となり、半導体物理量センサ１０の検出精度のより一層の向上を図ることが可能となる。

また、電極６０を、クロムまたはチタンアルミ合金またはアルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）等の金属材料（クロム、アルミニウム、チタンアルミ合金およびアルミニウム合金のうち少なくともいずれか１つの材料）で形成すれば、成膜によってより容易に電極６０を形成することができ、電極６０の層厚をより確実に一定の厚さとすることが可能となり、半導体物理量センサ１０の検出精度のより一層の向上を図ることが可能となる。

また、電極６０が空間Ｓの外側まで延設された延設部６１を有しており、当該延設部６１に、ＡｌＳｉＣｕ、ＡｌＳｉ等のアルミニウム合金（アルミニウムを含む材料）で形成された電極パッド７０を設けるようにすれば、図示せぬワイヤボンディングをより容易かつ確実に接続することができるようになる。

また、本実施形態では、スルーホール３３の周囲を囲うように平面視で矩形状に閉じた壁部４１を設け、当該壁部４１の先端を電極６０（本実施形態では、延設部６１）の表面６０ａに接触させることで、空間Ｓと外部空間（スルーホール３３）とが画成されるようにしている。こうすることで、空間Ｓと壁部４１の位置関係を厳密に設定することなく空間Ｓと外部空間を画成しつつ空間Ｓを密閉することができるようになる。すなわち、ガラス基板２０と半導体基板３０とを接合した際に壁部４１が位置ずれしたとしても、当該壁部４１によって空間Ｓと外部空間とが画成され、空間Ｓが密閉されるようにすることができるようになる。

また、本実施形態では、半導体基板３０に厚さ方向に貫通するスルーホール３３を形成し、当該スルーホール３３から電極６０の電位を取り出すようにしている。その結果、電極６０の電位を取り出すためにガラス基板２０と半導体基板３０との接合部分に電極６０を挟む必要がなくなり、ガラス基板２０と半導体基板３０とを直接接合することができる。こうすることで、ガラス基板２０と半導体基板３０との接合部分に隙間が形成されてしまうのが抑制され、ガラス基板２０と半導体基板３０とをより確実に接合することができるようになる。

（第２実施形態）
本実施形態にかかる半導体物理量センサ１０Ａは、基本的に上記第１実施形態で示した半導体物理量センサ１０とほぼ同様の構成をしている。すなわち、半導体物理量センサ１０Ａは、図３に示すように、略矩形板状のガラス基板（第１基材）２０を備えている。そして、このガラス基板２０の上面（第２基材が固定される側の面）２０ａには、電極６０が形成されている。

また、半導体物理量センサ１０Ａは、ガラス基板２０に接合固定（固定）される半導体基板（第２基材）３０を備えており、この半導体基板３０の下面３０ａ側（他側）が、ガラス基板２０の上面２０ａ側（一側）に接合固定（固定）されている。

そして、半導体基板３０の上面３０ｂの任意の部位には、半導体基板３０の電位を取り出す電極８０が設けられている。

さらに、半導体基板３０の下側（ガラス基板２０に接合される側：他側）には、キャビティ３１が形成されており、このキャビティ３１を形成することで薄板部３４を形成し、当該薄板部３４に外部から印加される物理量に応じて撓むダイヤフラム５０としての機能を持たせるようにしている。

本実施形態においても、矩形状の半導体基板３０の中央部に略円柱状のキャビティ３１を形成するとともに、スルーホール３３が形成される部位にも、第２キャビティ３２を形成している。この第２キャビティ３２は、キャビティ３１と連通するように形成されている。

そして、上述した電極６０を、キャビティ３１と対応する部位に成膜されているだけでなく、第２キャビティ３２と対応する部位にも成膜している。すなわち、電極６０は、ガラス基板２０と半導体基板３０とを接合した状態で、キャビティ３１と対応する部位に形成されてダイヤフラム５０と対面する電極本体６２と、第２キャビティ内に延設される延設部６１を有している。

また、ダイヤフラム５０の内面（ダイヤフラムの第１基材側の面）５０ａには、シリコン酸化膜（絶縁膜：絶縁体）４０が形成されている。本実施形態においても、半導体基板３０のダイヤフラム５０が形成される部位（薄板部３４）の内側を熱酸化させることで、シリコン酸化膜４０を形成している。

そして、シリコン酸化膜（絶縁膜：絶縁体）４０と電極６０との間に、壁部４１を形成し、当該壁部４１によって空間Ｓが外部空間から画成されるようにしている。

ここで、本実施形態では、延設部６１の少なくともスルーホール３３に対応する部位が２層（複数層）となるようにしている。

具体的には、電極本体６２と同一の材料で形成され、電極本体６２から一体に延設された下層部６１ｂと、下層部６１ｂの上側に積層された上層部６１ｃとで、延設部６１の少なくともスルーホール３３に対応する部位が２層となるようにしている。

この上層部６１ｃは、アルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）またはアルミニウム（Ａｌ）または金（Ａｕ）等の金属材料を用い、下層部６１ｂ上に成膜することで形成することができる。なお、本実施形態では、電極本体６２とは異なる材料で上層部６１ｃを形成している。すなわち、延設部６１は、下層部６１ｂと、当該下層部６１ｂとは異なる材料で形成された上層部６１ｃと、で２層に形成されている。

そして、スルーホール３３を介して外部に露出した延設部６１の上面（上層部６１ｃの上面）６１ａに図示せぬワイヤボンディングを直接接続することで、電極６０の電位を外部に取り出せるようにしている。したがって、上層部６１ｃの材料としては、ワイヤボンディングを直接接続することができる材料であれば、上述した材料以外の材料を用いることができる。

また、本実施形態では、スルーホール３３の周囲を囲うように平面視で矩形状に閉じた壁部４１を設け、上層部６１ｃを平面視で壁部４１の外周と同等の領域もしくは壁部４１の外周よりも若干大きな領域に形成している。そして、壁部４１の先端を上層部６１ｃの上面に対面させることで、空間Ｓと外部空間（スルーホール３３）とが画成されるようにしている。なお、本実施形態では、壁部４１の先端を上層部６１ｃの上面に接触させて上層部６１ｃを潰れ変形させることで空間Ｓを密閉させている。

以上の本実施形態によっても、上記第１実施形態と同様の作用、効果を奏することができる。

また、本実施形態では、電極本体６２とは異なる材料で上層部６１ｃを形成している。例えば、ダイヤフラム５０が接触する電極本体６２を比較的硬度の高いクロムで形成し、壁部４１の先端が当接する上層部６１ｃを比較的硬度の低いアルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）で形成した場合、電極本体６２の変形が抑制されるため半導体物理量センサ１０Ａの検出精度の低下を抑制することができる上、壁部４１の先端と上層部６１ｃとの密着性をより高めることができるため、空間Ｓの密閉性をより高めることができるようになる。

なお、本実施形態においても、図４に示すように、ＡｌＳｉＣｕ、ＡｌＳｉ等のアルミニウム合金（アルミニウムを含む材料）で形成された電極パッド７０を形成し、この電極パッド７０に図示せぬワイヤボンディングを接続するようにしてもよい。こうすれば、ワイヤボンディングの接続位置をよりスルーホール３３の開口側に近づけることができるため、ワイヤボンディングの接続をより容易に行うことができるようになるという利点がある。

（第３実施形態）
本実施形態にかかる半導体物理量センサ１０Ｂは、基本的に上記第１実施形態で示した半導体物理量センサ１０とほぼ同様の構成をしている。すなわち、半導体物理量センサ１０Ｂは、図５に示すように、略矩形板状のガラス基板（第１基材）２０を備えている。そして、このガラス基板２０の上面（第２基材が固定される側の面）２０ａには、電極６０が形成されている。

また、半導体物理量センサ１０Ｂは、ガラス基板２０に接合固定（固定）される半導体基板（第２基材）３０を備えており、この半導体基板３０の下面３０ａ側（他側）が、ガラス基板２０の上面２０ａ側（一側）に接合固定（固定）されている。

ここで、本実施形態では、電極本体６２とは異なる材料で延設部６１を形成している。

電極本体６２の材料としては、例えば、クロムを用いることができる。一方、延設部６１の材料としては、例えば、アルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）を用いることができる。なお、電極本体６２を形成する材料や延設部６１を形成する材料は適宜に設定することが可能である。

この延設部６１を形成する際には、図５に示すように、延設部６１の端部が電極本体６２の端部と重なるように形成（延設部６１と電極本体６２との接触部分が２層となるように形成）するのが好ましい。こうすることで、電極本体６２と延設部６１との接続不良が抑制され、電極本体６２と延設部６１とをより確実に電気的に接続させることができるようになる。

そして、スルーホール３３を介して外部に露出した延設部６１の上面６１ａに図示せぬワイヤボンディングを直接接続することで、電極６０の電位を外部に取り出せるようにしている。したがって、延設部６１の材料としては、ワイヤボンディングを直接接続することができる材料であれば、上述した材料以外の材料を用いることができる。

また、本実施形態では、スルーホール３３の周囲を囲うように平面視で矩形状に閉じた壁部４１を設けている。そして、壁部４１の先端を延設部６１の上面６１ａに対面させることで、空間Ｓと外部空間（スルーホール３３）とが画成されるようにしている。なお、本実施形態では、壁部４１の先端を延設部６１の上面６１ａに接触させて延設部６１を潰れ変形させることで空間Ｓを密閉させている。

また、本実施形態では、電極本体６２とは異なる材料で延設部６１を形成している。例えば、ダイヤフラム５０が接触する電極本体６２を比較的硬度の高いクロムで形成し、壁部４１の先端が当接する延設部６１を比較的硬度の低いアルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）で形成した場合、電極本体６２の変形が抑制されるため半導体物理量センサ１０Ｂの検出精度の低下を抑制することができる上、壁部４１の先端と延設部６１との密着性をより高めることができるため、空間Ｓの密閉性をより高めることができるようになる。

なお、本実施形態においても、図６に示すように、ＡｌＳｉＣｕ、ＡｌＳｉ等のアルミニウム合金（アルミニウムを含む材料）で形成された電極パッド７０を形成し、この電極パッド７０に図示せぬワイヤボンディングを接続するようにしてもよい。こうすれば、ワイヤボンディングの接続位置をよりスルーホール３３の開口側に近づけることができるため、ワイヤボンディングの接続をより容易に行うことができるようになるという利点がある。

（第４実施形態）
本実施形態にかかる半導体物理量センサ１０Ｃは、基本的に上記第１実施形態で示した半導体物理量センサ１０とほぼ同様の構成をしている。すなわち、半導体物理量センサ１０Ｃは、図７に示すように、略矩形板状のガラス基板（第１基材）２０を備えている。そして、このガラス基板２０の上面（第２基材が固定される側の面）２０ａには、電極６０が形成されている。

また、半導体物理量センサ１０Ｃは、ガラス基板２０に接合固定（固定）される半導体基板（第２基材）３０を備えており、この半導体基板３０の下面３０ａ側（他側）が、ガラス基板２０の上面２０ａ側（一側）に接合固定（固定）されている。

ここで、本実施形態では、延設部６１の少なくともスルーホール３３に対応する部位が電極本体６２とは異なる材料で形成されるとともに、延設部６１の壁部４１と対面する部位が２層（複数層）となるようにしている。

具体的には、電極本体６２と同一の材料で形成され、電極本体６２から一体に延設された下層部６１ｂのスルーホール３３に対応する部位に穴部６１ｄを形成している。そして、穴部６１ｄおよびその周縁部を覆うように電極本体６２とは異なる材料を成膜することで延設部６１を形成している。こうして、延設部６１の少なくともスルーホール３３に対応する部位が電極本体６２とは異なる材料で形成されるようにし、延設部６１の壁部４１と対面する部位が下層部６１ｂと上層部６１ｃとで２層（複数層）となるようにしている。

電極本体６２の材料としては、例えば、クロムを用いることができる。一方、上層部６１ｃを形成する材料としては、例えば、アルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）を用いることができる。なお、電極本体６２を形成する材料や上層部６１ｃを形成する材料は適宜に設定することが可能である。

そして、スルーホール３３を介して外部に露出した延設部６１の上面６１ａに図示せぬワイヤボンディングを直接接続することで、電極６０の電位を外部に取り出せるようにしている。したがって、上層部６１ｃの材料としては、ワイヤボンディングを直接接続することができる材料であれば、上述した材料以外の材料を用いることができる。

また、本実施形態では、スルーホール３３の周囲を囲うように平面視で矩形状に閉じた壁部４１を設け、当該壁部４１の先端を上層部６１ｃの上面に対面させることで、空間Ｓと外部空間（スルーホール３３）とが画成されるようにしている。なお、本実施形態では、壁部４１の先端を延設部６１の上面６１ａに接触させて延設部６１を潰れ変形させることで空間Ｓを密閉させている。

また、本実施形態では、電極本体６２とは異なる材料で延設部６１（上層部６１ｃ）を形成している。例えば、ダイヤフラム５０が接触する電極本体６２を比較的硬度の高いクロムで形成し、壁部４１の先端が当接する延設部６１の上面６１ａ側（上層部６１ｃ）を比較的硬度の低いアルミニウム合金（ＡｌＳｉやＡｌＳｉＣｕ等）で形成した場合、電極本体６２の変形が抑制されるため半導体物理量センサ１０Ａの検出精度の低下を抑制することができる上、壁部４１の先端と上層部６１ｃとの密着性をより高めることができるため、空間Ｓの密閉性をより高めることができるようになる。

なお、図示省略するが、本実施形態においても、ＡｌＳｉＣｕ、ＡｌＳｉ等のアルミニウム合金（アルミニウムを含む材料）で形成された電極パッドを形成することが可能である。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。

例えば、上記実施形態では、略円柱状の空間が形成されたものを例示したが、空間の形状を略円錐台状とすることもできる。この場合、第２基材の裏面側から異方性エッチングを施すことでキャビティを形成するのが好ましい。

また、ダイヤフラムを第２基材に一体に形成したものを例示したが、ダイヤフラムを第２基材とは別体に形成することも可能である。

また、絶縁体をダイヤフラムとは別体に形成することも可能であるし、壁部を絶縁体や電極とは別部材で形成することも可能である。

また、第１基材や第２基材その他細部のスペック（形状、大きさ、レイアウト等）も適宜に変更可能である。

１０半導体物理量センサ
２０ガラス基板（第１基材）
２０ａ上面
３０半導体基板（第２基材）
３１キャビティ
４０シリコン酸化膜（絶縁体）
４１突部（壁部）
５０ダイヤフラム
５０ａ内面（第１基材側の面）
６０電極
６１延設部
６２電極本体
Ｓ空間

Claims

第１基材と、
前記第１基材上に形成された電極と、
外部から印加される物理量に応じて撓むダイヤフラムと、
前記ダイヤフラムを前記電極に対して空間を介して対面するように支持するとともに、前記第１基材に固定される第２基材と、
前記ダイヤフラムの前記第１基材側の面に形成される絶縁体と、
前記第２基材を貫通し、静電容量を検知するためのスルーホールと、
前記スルーホールの少なくとも一部の周囲を囲み、前記空間と前記スルーホールとを画成する壁部と、
を備え、
前記壁部は、前記絶縁体と前記電極とが前記ダイヤフラムの厚さ方向において対向する間に形成されていることを特徴とする半導体物理量センサ。
前記絶縁体がシリコン酸化膜であることを特徴とする請求項１に記載の半導体物理量センサ。
前記電極が金属材料で形成されていることを特徴とする請求項１または請求項２に記載の半導体物理量センサ。
前記電極がクロム、アルミニウム、チタンアルミ合金およびアルミニウム合金のうち少なくともいずれか１つの材料を用いて形成されていることを特徴とする請求項３に記載の半導体物理量センサ。
前記電極が、前記ダイヤフラムと対面する電極本体と、前記空間の外側まで延設された延設部と、を有することを特徴とする請求項１〜４のうちいずれか１項に記載の半導体物理量センサ。
前記延設部が、クロム、アルミニウム、チタンアルミ合金およびアルミニウム合金のうち少なくともいずれか１つの材料を用いて形成されていることを特徴とする請求項５に記載の半導体物理量センサ。
前記電極本体と前記延設部とが異なる材料で形成されていることを特徴とする請求項５または請求項６に記載の半導体物理量センサ。
前記延設部にアルミニウムを含む材料で形成された電極パッドが設けられていることを特徴とする請求項５〜７のうちいずれか１項に記載の半導体物理量センサ。
前記壁部は、前記絶縁体から前記電極側に突出する第１の突部を含んでおり、
前記第１の突部が絶縁性を有することを特徴とする請求項１〜８のうちいずれか１項に記載の半導体物理量センサ。
前記壁部の前記第１の突部は、前記電極と接触することを特徴とする請求項９に記載の半導体物理量センサ。
前記壁部の前記第１の突部の先端において、前記空間と前記スルーホールとが連通することを特徴とする請求項９に記載の半導体物理量センサ。
前記壁部の前記第１の突部の先端が、前記電極と接触しない状態で、前記電極の溝部に収納されることを特徴とする請求項１１に記載の半導体物理量センサ。