TW201505055A - 多層陶瓷電容器及製造該多層陶瓷電容器的方法 - Google Patents
多層陶瓷電容器及製造該多層陶瓷電容器的方法 Download PDFInfo
- Publication number
- TW201505055A TW201505055A TW102137444A TW102137444A TW201505055A TW 201505055 A TW201505055 A TW 201505055A TW 102137444 A TW102137444 A TW 102137444A TW 102137444 A TW102137444 A TW 102137444A TW 201505055 A TW201505055 A TW 201505055A
- Authority
- TW
- Taiwan
- Prior art keywords
- thickness
- ceramic body
- ceramic
- internal electrodes
- lower cladding
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000919 ceramic Substances 0.000 claims abstract description 99
- 238000005253 cladding Methods 0.000 claims description 33
- 238000007747 plating Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 238000005245 sintering Methods 0.000 claims description 5
- 238000005336 cracking Methods 0.000 description 20
- 230000032798 delamination Effects 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
多層陶瓷電容器包括陶瓷體；主動層，含括有交替曝露於陶瓷體兩端面之複數第一與第二內部電極，該複數第一與第二內部電極具有介電層插置於其之間；形成於主動層上與下表面上與下包覆層；以及形成於陶瓷體端面的第一與第二外部電極，其中，若陶瓷體的厚度界定為T、主動層的厚度界定為C、並且從最下方內部電極之端部朝長度方向到外部電極的帶部靠近最下方內部電極端部之端部的距離界定為A，則滿足0.25□S/T□0.75和3□A/C□10。
Description
本申請案主張2013年7月17日在韓國智慧財產局所申請第10-2013-0084171號韓國專利申請案的優先權，其揭示係引用含括於本文中。
本發明係關於多層陶瓷電容器及其製造方法。
為多層晶片電子組件的多層陶瓷電容器係安裝在如影像裝置(或視訊顯示裝置，例如，液晶顯示器(LCD)、電漿顯示面板(PDP)、及諸如此類)、電腦、個人數位助理器(PDA)、行動電話、及諸如此類等各種電子產品之印刷電路板(PCB)上用以充放電的晶片型電容器。
具有如精巧、高電容量、以及易於安裝等優點的多層陶瓷電容器(MLCC)可當作各種電子裝置的組件。
還有，在MLCC中，內部電極係印製在個別陶瓷片上而小於陶瓷片並且具有預定厚度。在堆疊具有
內部電極印製於其上的陶瓷片時，無可避免地在其中無內部電極形成之邊際部位與其上有內部電極形成的介電層之間產生步階。
此等步階在內部電極的最上方部位中可嚴重。
由於步階，施加熱衝擊或施加具有MLCC安裝於其上之印刷電路板(PCB)之翹曲所致的應力時，部分介電層可脫層或可產生破裂。
接著，濕氣、其它外來物、或諸如此類因脫層或破裂而可滲入內部電極的曝露部位，從而降低絕緣電阻性、可靠度、或諸如此類。
專利文件1揭示MLCC，但無法揭示陶瓷體與主動層之間的比率以及下包覆層厚度與從最下方內部電極之端部朝長度方向到外部電極的帶部對其靠近之端部之距離之間的比率有關的數值限制。
(專利文件1)第10-2001-0089761號韓國專利公開案
本發明的一個態樣提供關於多層陶瓷電容器(MLCC)的新穎性結構，其藉由補償其中未形成內部電極之邊際部位與其上有形成內部電極之介電層之間的步階，能夠抑制因熱衝擊或印刷電路板在MLCC安裝於其上後之翹曲所產生應力之類機械衝擊所致脫層或破裂的出現。
根據本發明的一個態樣，提供有多層陶瓷
電容器，其包括：陶瓷體，具有複數介電層層壓於其中；主動層，包括交替曝露於該陶瓷體之兩端面之複數第一與第二內部電極，該複數第一與第二內部電極具有該介電層插置於其之間；上與下包覆層，形成於該主動層之上與下表面上；以及第一與第二外部電極，形成於該陶瓷體之該端面上，其中，若該陶瓷體的厚度界定為T、該主動層的厚度界定為S、該下包覆層的厚度界定為C、並且從最下方內部電極之端部朝長度方向到外部電極之帶部靠近該最下方內部電極之該端部之端部的距離界定為A，則滿足0.25S/T0.75和3A/C10。
陶瓷體可具有80微米或更小的厚度。
下包覆層的厚度可大於上包覆層的厚度。
多層陶瓷電容器復包含包覆該陶瓷體之該端面上所形成的該第一與第二外部電極的第一與第二鍍覆層。
第一與第二鍍覆層可具有5微米或更小的厚度。
根據本發明的另一個態樣，提供有製造多層陶瓷電容器的方法，該方法包括：製備複數陶瓷坯片；在該個別陶瓷坯片上形成複數第一與第二內部電極而以相反方向曝露；堆疊具有該第一與第二內部電極形成於其上的該複數陶瓷坯片以形成預備積層；在該預備積層的上與下表面上堆疊一或多個陶瓷坯片以形成上與下包覆層而形成陶瓷積層；燒結該陶瓷積層以形成陶瓷體；以及在該陶
瓷體的兩端面上形成第一與第二外部電極俾令該第一與第二外部電極電連接至該第一與第二內部電極的曝露部位，其中，若該陶瓷體的厚度界定為T、該預備積層的厚度界定為S、該下包覆層的厚度界定為C、並且從最下方內部電極之端部朝長度方向到外部電極之帶部靠近該最下方內部電極之該端部之端部的距離界定為A，則該上與下包覆層、該第一與第二內部電極、和該第一與第二外部電極係經形成以滿足0.25S/T0.75和3A/C10。
100‧‧‧多層陶瓷電容器(MLCC)
100’‧‧‧MLCC
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上包覆層
113‧‧‧下包覆層
115‧‧‧主動層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
131‧‧‧第一外部電極
131a‧‧‧頭部
131b‧‧‧帶部
132‧‧‧第二外部電極
132a‧‧‧頭部
132b‧‧‧帶部
配合附加圖式經由底下的詳細說明將更清楚理解本發明的上述及其它態樣、特徵以及其它優點，其中：第1是根據本發明一個具體實施例之多層陶瓷電容器(MLCC)的部分剖面透視圖；第2圖是第1圖MLCC沿MLCC長度方所取的剖面圖；第3圖是根據本發明另一個具體實施例之多層陶瓷電容器(MLCC)的部分剖面透視圖；以及第4圖是第2圖MLCC沿MLCC長度方所取的剖面圖。
下文中，將引用附加圖式詳細說明本發明的具體實施例。
然而，本發明可用許多不同形成予以體現並且不應予以推斷為受限於本文所提的具體實施例。反而，這些具體實施例係用於使本揭露透徹且完整，並且將
完全傳達本發明的範疇給所屬領域的技術人員。
在圖式中，元件的形狀及尺寸可為了清楚而誇大，並且全篇將使用相同的元件符號指定相同或相稱的組件。
為了釐清本發明的具體實施例，具有六面體形狀之陶瓷體的方向可界定如下：第1圖中的L、W、及T分別表示長度方向、寬度方向、以及厚度方向。此處，厚度方向也可意指層壓介電層的積層方向。
還有，為了便於說明，陶瓷體上有第一與第二外部電極朝陶瓷體的長度方向所形成的表面係界定為端面，而垂直於端面之陶瓷體的表面係界定為左和右側面。
請參閱第1及2圖，根據本發明一個具體實施例之多層陶瓷電容器(MLCC)100可包括陶瓷體110、具有第一與第二內部電極121與122的主動層115、上與下包覆層112與113、以及包覆陶瓷體110的端面的第一與第二外部電極131與132。
可藉由堆疊並且燒結複數介電層111形成陶瓷體110。陶瓷體110的形狀和尺寸以及所堆疊介電層111的數量不侷限於本具體實施例所述。
還有，形成陶瓷體110的複數介電層111處於燒結狀態，並且可整合相鄰介電層111以致其之間的邊界未使用掃描式電子顯微鏡(SEM)則無法顯而易見。
陶瓷體110可包括作為電容器中有助於電容量形成之部位的主動層115、以及形成於主動層115上
與下表面作為邊際部位的上與下包覆層112與113。
主動層115可藉由反覆堆疊具有介電層111插置於其之間的第一與第二內部電極121與122予以形成。
此處，介電層111的厚度可依據MLCC 100的電容量設計而隨意變更。較佳的是，介電層111的厚度在燒結後，其範圍可從0.01微米(μm)至1.00微米，但本發明不侷限於此。
還有，介電層111可由例如基於鈦酸鋇(BaTiO3)的粉末、基於鈦酸鍶(SrTiO3)的粉末、或諸如此類具有高介電係數的陶瓷粉末構成，但本發明不侷限於此。
上與下包覆層112與113除了不包括內部電極外，可如介電層111以相同材料構成並且具有相同配置。
上與下包覆層112與113可藉由使用單一介電層或堆疊二或更多介電層於主動層115的上與下表面而形成，並且基本上可起防止因物理或化學應力而對第一與第二內部電極121與122造成破壞的作用。
其為一對極性相反之電極的第一與第二內部電極121與122可藉由在陶瓷坯片上印製包括有導電金屬之導電膏予以形成而具有預定厚度，使得第一與第二內部電極121與122係朝介電層111的積層方向交替曝露於陶瓷體的兩端面。第一與第二內部電極121與122可藉由插置於其之間的介電層111而互相電絕緣。
亦即，第一與第二內部電極121與122可透過其交替曝露於陶瓷體110的兩端面的部位而電連接至第
一與第二外部電極131與132。
因此，對第一與第二外部電極131與132施加電壓時，彼此相向的第一與第二內部電極121與122之間累積電荷，此處，MLCC 100的電容量與第一及第二內部電極121及122重疊區的面積成比例。
第一與第二內部電極的厚度可依據MLCC的意欲用途而定。例如，第一與第二內部電極的厚度範圍鑑於陶瓷體110的尺寸可定於0.2微米至1.0微米，但本發明不侷限於此。
還有，形成第一與第二內部電極121與122之導電膏中所含括的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金，但本發明不侷限於此。
還有，導電膏可藉由使用網版印刷法、凹版印刷法、或諸如此類予以印製，但本發明不侷限於此。
第一與第二外部電極131與132可包括頭部131a與132a和帶部131b與132b，其中，頭部131a與132a用含有導電金屬之導電膏朝長度方向包覆陶瓷體110的兩端面，而帶部131b與132b則自頭部131a與132a擴展並且包覆陶瓷體110的部分上與下表面和側面。
在此，導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、金(Au)、或其合金，但本發明不侷限於此。
同時，可於陶瓷體110的兩端面再形成用以包覆第一與第二電極131與132的第一與第二鍍覆層(圖未示)。
第一與第二鍍覆層可起進一步提升防止因鍍覆處理期間所產生收縮或拉伸應力導致陶瓷體110中出現破裂的功效。
第一與第二鍍覆層的厚度可調整為等於或小於5微米，以免因濕氣滲入陶瓷體110而降低可靠度，但本發明不侷限於此。
必需藉由調整第一和第二外部電極131和132與第一和第二內部電極121和122之端部之間的距離，並且藉由調整陶瓷體110之厚度和主動層115之厚度，以降低翹曲破裂出現率或脫層，並提升可靠度，其中，當MLCC 100安裝在印刷電路板(PCB)上時，步階主要產生在第一和第二內部電極121和122之端部。
在本具體實施例中，陶瓷體110的整體厚度係界定為T、主動層115的整體厚度係界定為S、下包覆層113的厚度係界定為C、而從最下方第二內部電極122之端部朝長度方向到第一外部電極132之帶部131b靠近最下方第二內部電極122之端部的端部的距離係界定為A。
此處，陶瓷體110的整體厚度意指從陶瓷體110之上表面到其下表面的距離，而主動層115的整體厚度意指從主動層115的最上方部位所形成第一內部電極121之上表面到主動層115的最下方部位所形成第二內部電極122之下表面的距離。下包覆層113的厚度C意指從主動層115的最下方部位朝厚度方向所形成第二內部電極122之下表面到陶瓷體110的下表面的距離。
此處，可藉由降低脫層或翹曲破裂出現率增強可靠度所憑藉的範圍可為0.25S/T0.75及3A/C10。
亦即，從內部電極因收縮差異導致應力集中之端部到外部電極因鍍覆導致鍍覆應力集中之端部的距離可予以調整大於預定值，可藉以防止翹曲破裂。
在此，可在S/T小於0.25的情況下產生翹曲破裂，並且可在S/T超出0.75的情況下產生脫層。
還有，在A/C小於3的情況下，陶瓷體110中如PCB因收縮差異而翹曲所致應力之類機械影響集中的部位可相應於或靠近於其產生步階的部位，從而可增加翹曲破裂出現率。
還有，崩潰電壓(BDV)在A/C超出10的情況下可降低。
第3及4圖根據本發明的另一個具體實施例描述MLCC 100’。
請參閱第3及4圖，在根據本發明另一個具體實施例的MLCC 100’中，下包覆層113藉由增加下包覆層113中所堆疊介電層的數量而可具有大於上包覆層112的厚度。
可利用此結構進一步取得防止翹曲破裂與脫層的功效以及降低噪音的功效。其它特徵如同之前的具體實施例所述，故將省略其詳細說明。
在此，將說明的是MLCC中所含括元件尺寸、與翹曲破裂出現頻率、脫層、及BDV降低之間的關係。
根據發明性及對照用實施例的MLCC可製造如下。
首先，可將含有如鈦酸鋇(BaTiO3)、或諸如此類粉末的漿料塗敷於載體膜並且接著予以乾化以製備具有預定厚度的複數陶瓷坯片。
其次，內部電極用的導電膏可予以塗敷於個別陶瓷坯片而得以曝露於陶瓷坯片朝其長度方向彼此相對之一端，從而形成複數第一與第二內部電極121與122。
在此，可透過網版印刷法塗敷導電膏，但
本發明不侷限於此。
之後，可朝厚度方向堆疊具有第一與第二內部電極121與122形成於其上的複數陶瓷坯片而形成預備積層。
不具有內部電極的陶瓷坯片可堆疊於預備積層的上與下表面而形成陶瓷積層。
在此，不具有內部電極的一或多個陶瓷坯片可堆疊於預備積層的上與下表面，並且所堆疊不具有內部電極之陶瓷坯片的數量不特別受限。
還有，若需要的話，則預備積層下方所堆疊不具有內部電極之陶瓷坯片的數量可大於預備積層上方所堆疊不具有內部電極之陶瓷坯片的數量。
之後，陶瓷積層可在85℃壓力1000kgf/cm2的條件下予以均力加壓。
在此，若均力加壓陶瓷積層的厚度界定為
T，並且含括複數第一與第二內部電極121與122之主動層115的厚度界定為S，則可堆疊具有第一與第二內部電極121與122形成於其上的陶瓷坯片及不具有內部電極的陶瓷坯片，以滿足0.25S/T0.75的範圍。
之後，可將均力加壓陶瓷積層切成單獨晶片，並且可在空氣氣氛的條件下以230℃對晶片進行60個小時的脫脂處理。
之後，可為了不使第一與第二內部電極121與122氧化，而在溫度大約1200℃的環原氣氛下，以小於Ni/NiO平衡氧氣分壓的10-11atm至10-10atm氧氣分壓燒結晶片，陶瓷體110從而形成。
此處，在燒結處理後，可製造厚度各為150釐米(mm)、100釐米、80釐米、以及50釐米的陶瓷體110，並且在此情況下，製造允差可定為±0.1釐米。
之後，可在每一個陶瓷體110的端部形成第一與第二外部電極131與132。
第一與第二外部電極131與132可包括頭部131a與132a以及帶部131b與132b，其中，頭部131a與132a包覆陶瓷體110的兩端面用以電連接至第一與第二內部電極121與122，而帶部131b與132b則包覆陶瓷體110的部分上與下表面和側面。
在此，若下包覆層113的厚度界定為C，並且從最下方第二內部電極122之端部朝其長度方向到第一外部電極131帶部131b之端部的距離界定為A，則可形成
下包覆層113、第二內部電極122、以及第一外部電極131的帶部131b，以滿足3A/C10的範圍。
第一內部電極121的邊際部位朝長度方向的長度和第二外部電極132帶部132b的長度可設定類似於第二內部電極122朝長度方向的長度和第一外部電極131帶部131b的長度，並且本發明不侷限於此。
之後，若需要，可進行鍍覆處理以形成包覆陶瓷體110的端面所形成第一與第二外部電極131與132的第一與第二鍍覆層。
在此，第一與第二鍍覆層可經形成具有5微米(μm)或更小的厚度，並且本發明不侷限於此。
在製造MLCC後，對其測試以測量翹曲破裂出現頻率、脫層、以及BDV降低。
如第2圖所示，每一個MLCC之元件的個別尺寸係在陶瓷體W方向中心部位中切割後藉由使用掃描式電子顯微鏡(SEM)基於朝L-T方向所取MLCC陶瓷體剖面的影像予以測量。
在此，如上所述，陶瓷體110的整體厚度係界定為T、主動層115的整體厚度係界定為S、下包覆層113的厚度係界定為C、而從最下方第二內部電極122之端部朝L方向到第一外部電極131的帶部131b朝L方向之端部的距離係界定為A。
根據MLCC之S/T和A/C的翹曲破裂出現頻率、脫層、以及BDV降低係示於第1表陶瓷體110的厚度
為50釐米的情況、示於第2表陶瓷體110的厚度為80釐米的情況、示於第3表陶瓷體110的厚度為100釐米的情況、以及示於第4表陶瓷體110的厚度為150釐米的情況。
對於翹曲破裂出現頻率、脫層、以及BDV降低的數值，如上所述各別情況中測試200個樣本並且測量缺陷樣本的數量。
由第1表可看出S/T範圍由0.25至0.75而A/C範圍由3至10的樣本13至36未出現翹曲破裂和脫層並且BDV未下降。
然而，可看出即使S/T範圍從0.25到0.75，A/C小於3的樣本13、19、25、和31出現翹曲破裂，以及A/C超出10的樣本18、24、30、和36其BDV下降。
還有，可看出S/T小0.25之樣本中的樣本5和11其BDV在A/C等於或小於10時仍下降。
還有，可看出S/T超出0.75的樣本38至41即使A/C滿足3至10的範圍仍出現翹曲破裂並且嚴重出現脫層。
在第2表中，可看出S/T範圍從0.25至0.75的樣本13至36在A/C範圍由3至10時，未出現翹曲破裂和脫層並且BDV未下降。
然而，可看出即使S/T範圍由0.25至0.75，A/C小於3的樣本13、19、25、和31仍出現翹曲破裂，以及A/C超出10的樣本18、24、30、和36其BDV仍下降。
還有，可看出S/T小於0.25之樣本中的樣本4、5、和11即使A/C未大於10其BDV仍下降。
還有，可看出S/T超出0.75的樣本38至41即使A/C滿足3至10的範圍仍出現翹曲破裂並且嚴重出現脫層。
因此，可看出得以抑制翹曲破裂出現率和脫層並且防止BDV下降的期望數值範圍是0.25S/T0.75
及3A/C10。
請參閱第3表，S/T範圍從0.25至0.75並且A/C範圍從3至40之樣本中的樣本17和23未出現翹曲破裂和脫層，但BDV下降。
請參閱第4表，S/T範圍從0.25至0.75且A/C範圍從3至10之樣本中的樣本16、17、22、23、28、29和35未出現翹曲破裂和脫層，但BDV下降。
因此，可看出足以抑制出現翹曲破裂和脫層並且防止BDV下降之陶瓷體100的厚度等於或小於80微米。
如上所述，根據本發明的具體實施例，由於熱衝擊和印刷電路板在MLCC安裝於其上後翹曲所產生應力之類機械衝擊所致脫層或破裂的出現，可藉由補償陶瓷體中的步階而抑制，以致可避免濕氣或外來物滲入內部電極的曝露面，從而可防止絕緣電阻降低並且可改良MLCC的可靠度。
儘管已結合具體實施例顯示並說明本發明，所屬領域的技術人員將明顯得知可作修改及變化而不違背如附加之申請專利範圍所界定之本發明之精神與範疇。
100‧‧‧多層陶瓷電容器(MLCC)
110‧‧‧陶瓷體
112‧‧‧上包覆層
113‧‧‧下包覆層
131‧‧‧第一外部電極
132‧‧‧第二外部電極
Claims (10)
- 一種多層陶瓷電容器，其包含：陶瓷體，具有複數介電層層壓於其中；主動層，包括交替曝露於該陶瓷體之兩端面之複數第一與第二內部電極，該複數介電層插置於該複數第一與第二內部電極之間；上與下包覆層，形成於該主動層之上與下表面上；以及第一與第二外部電極，形成於該陶瓷體之該等端面上，其中，若該陶瓷體的厚度界定為T、該主動層的厚度界定為S、該下包覆層的厚度界定為C、並且從最下方內部電極之端部朝長度方向到外部電極之帶部靠近該最下方內部電極之該端部之端部的距離界定為A，則滿足0.25S/T0.75和3A/C10。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該陶瓷體具有80微米或更小的厚度。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該下包覆層的厚度大於該上包覆層的厚度。
- 如申請專利範圍第1項所述的多層陶瓷電容器，復包含第一與第二鍍覆層，包覆該陶瓷體之該等端面上所形成該第一與第二外部電極。
- 如申請專利範圍第4項所述的多層陶瓷電容器，其中，該第一與第二鍍覆層具有5微米或更小的厚度。
- 一種製造多層陶瓷電容器的方法，該方法包含：製備複數陶瓷坯片；在該等個別陶瓷坯片上形成複數第一與第二內部電極而以相反方向曝露；堆疊具有該第一與第二內部電極形成於其上的該複數陶瓷坯片以形成預備積層；在該預備積層的上與下表面上堆疊一或多個陶瓷坯片以形成上與下包覆層而形成陶瓷積層；燒結該陶瓷積層以形成陶瓷體；以及在該陶瓷體的兩端面上形成第一與第二外部電極俾令該第一與第二外部電極電連接至該第一與第二內部電極的曝露部位，其中，若該陶瓷體的厚度界定為T、該預備積層的厚度界定為S、該下包覆層的厚度界定為C、並且從最下方內部電極之端部朝長度方向到外部電極之帶部靠近該最下方內部電極之該端部之端部的距離界定為A，則該上與下包覆層、該第一與第二內部電極、和該第一與第二外部電極係經形成以滿足0.25S/T0.75和3A/C10。
- 如申請專利範圍第6項所述的方法，其中，該等陶瓷坯片係經堆疊以形成厚度為80微米或更小的該陶瓷體。
- 如申請專利範圍第6項所述的方法，其中，形成該上與下包覆層時，該下包覆層的厚度大於該上包覆層的 厚度。
- 如申請專利範圍第6項所述的方法，復包含在形成該第一與第二外部電極後，形成第一與第二鍍覆層以包覆該陶瓷體之該等端面上所形成的該第一與第二外部電極。
- 如申請專利範圍第9項所述的方法，其中，該第一與第二鍍覆層係經形成而具有5微米或更小的厚度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130084171A KR101474152B1 (ko) | 2013-07-17 | 2013-07-17 | 적층 세라믹 커패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201505055A true TW201505055A (zh) | 2015-02-01 |
| TWI488202B TWI488202B (zh) | 2015-06-11 |
Family
ID=52319469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102137444A TWI488202B (zh) | 2013-07-17 | 2013-10-17 | 多層陶瓷電容器及製造該多層陶瓷電容器的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9105411B2 (zh) |
| JP (1) | JP2015023270A (zh) |
| KR (1) | KR101474152B1 (zh) |
| CN (1) | CN104299784B (zh) |
| TW (1) | TWI488202B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101808794B1 (ko) * | 2015-05-07 | 2018-01-18 | 주식회사 모다이노칩 | 적층체 소자 |
| KR102059441B1 (ko) | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | 커패시터 부품 |
| US11011313B2 (en) * | 2017-07-11 | 2021-05-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| KR102077617B1 (ko) * | 2017-07-24 | 2020-02-13 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP7065735B2 (ja) * | 2018-09-07 | 2022-05-12 | 太陽誘電株式会社 | 積層セラミック電子部品 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
| JPH08130160A (ja) * | 1994-10-31 | 1996-05-21 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JPH1022161A (ja) * | 1996-07-04 | 1998-01-23 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| KR20000003052A (ko) * | 1998-06-25 | 2000-01-15 | 이형도 | 칩부품의 외부전극 형성방법 |
| EP1022751B1 (en) * | 1998-12-28 | 2010-03-03 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component |
| WO2001033588A1 (fr) | 1999-11-02 | 2001-05-10 | Tdk Corporation | Condensateur multicouche |
| JP2003022929A (ja) * | 2001-07-09 | 2003-01-24 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP4492158B2 (ja) * | 2004-03-05 | 2010-06-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2006332285A (ja) * | 2005-05-25 | 2006-12-07 | Tdk Corp | 積層セラミックコンデンサ及びその製造方法 |
| KR101053329B1 (ko) * | 2009-07-09 | 2011-08-01 | 삼성전기주식회사 | 세라믹 전자부품 |
| JP5423586B2 (ja) | 2010-06-01 | 2014-02-19 | 株式会社村田製作所 | セラミック電子部品 |
| KR101946259B1 (ko) * | 2011-05-31 | 2019-02-12 | 삼성전기 주식회사 | 적층 세라믹 전자부품 |
| KR101843182B1 (ko) * | 2011-05-31 | 2018-03-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR101548771B1 (ko) * | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
| KR102029469B1 (ko) * | 2012-02-17 | 2019-10-07 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| KR101452068B1 (ko) * | 2012-12-18 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 |
| KR101462746B1 (ko) * | 2013-01-02 | 2014-11-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
| KR101462761B1 (ko) * | 2013-02-13 | 2014-11-20 | 삼성전기주식회사 | 다층 세라믹 소자 및 그 제조 방법 |
| KR101514509B1 (ko) * | 2013-02-26 | 2015-04-22 | 삼성전기주식회사 | 다층 세라믹 소자 |
| KR101862422B1 (ko) * | 2013-06-14 | 2018-05-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101823174B1 (ko) * | 2013-06-14 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101477405B1 (ko) * | 2013-07-05 | 2014-12-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101444615B1 (ko) * | 2013-08-09 | 2014-09-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR101452131B1 (ko) * | 2013-08-30 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
-
2013
- 2013-07-17 KR KR20130084171A patent/KR101474152B1/ko active IP Right Grant
- 2013-10-17 TW TW102137444A patent/TWI488202B/zh active
- 2013-10-24 JP JP2013220992A patent/JP2015023270A/ja active Pending
- 2013-10-30 US US14/067,848 patent/US9105411B2/en active Active
- 2013-11-12 CN CN201310560120.2A patent/CN104299784B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104299784B (zh) | 2017-05-31 |
| TWI488202B (zh) | 2015-06-11 |
| US9105411B2 (en) | 2015-08-11 |
| CN104299784A (zh) | 2015-01-21 |
| US20150022942A1 (en) | 2015-01-22 |
| KR101474152B1 (ko) | 2014-12-23 |
| JP2015023270A (ja) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101452068B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 | |
| US9646770B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US8953300B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR102122934B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP5676671B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| US9627142B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| US9875850B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
| US10332685B2 (en) | Multilayer ceramic capacitor | |
| KR102078012B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP5587442B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| TWI488202B (zh) | 多層陶瓷電容器及製造該多層陶瓷電容器的方法 | |
| KR101462759B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US9257234B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| KR101565643B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR101512601B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |