TW201447323A - 測試裝置 - Google Patents

測試裝置 Download PDF

Info

Publication number
TW201447323A
TW201447323A TW102120287A TW102120287A TW201447323A TW 201447323 A TW201447323 A TW 201447323A TW 102120287 A TW102120287 A TW 102120287A TW 102120287 A TW102120287 A TW 102120287A TW 201447323 A TW201447323 A TW 201447323A
Authority
TW
Taiwan
Prior art keywords
circuit board
conductive elastic
chip component
disposed
test device
Prior art date
Application number
TW102120287A
Other languages
English (en)
Other versions
TWI591352B (zh
Inventor
David Chen
Chengvee Ong
Chi-Chih Yu
Original Assignee
Kingston Digital Inc
Kingston Technology Far East Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingston Digital Inc, Kingston Technology Far East Corp filed Critical Kingston Digital Inc
Priority to TW102120287A priority Critical patent/TWI591352B/zh
Priority to US14/297,897 priority patent/US10197621B2/en
Priority to CN201410250128.3A priority patent/CN104569782B/zh
Priority to GB1410076.2A priority patent/GB2517255B/en
Publication of TW201447323A publication Critical patent/TW201447323A/zh
Application granted granted Critical
Publication of TWI591352B publication Critical patent/TWI591352B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明提出一種測試裝置，用於測試一待測晶片元件，該測試裝置包含一系統電路板、一第一晶片元件、一支撐結構、一電路板及一插入件。系統電路板具有一側面，而第一晶片元件設置於系統電路板的側面上，並與系統電路板相電性連接；支撐結構設置於系統電路板的側面上，且至少環繞第一晶片元件；電路板固定於支撐結構上，且與第一晶片元件相分隔；電路板具有一連接器，用以連接待測晶片元件；插入件位於電路板與第一晶片元件之間，使得電路板通過插入件來電性連接第一晶片元件。藉此，第一晶片元件不需與待測晶片元件相插接，故第一晶片元件較不易因為頻繁的測試而損壞。

Description

測試裝置
本發明有關一種測試裝置，特別關於一種用於測試一待測晶片元件的測試裝置。
一般而言，可攜式電子產品的電路模組在完成大致設計後，會先依據該設計來作出一體積較大的工程版的電路模組。然後，該工程版的電路模組會被進行一連串之測試，以瞭解該電路模組的設計是否合乎要求。若合乎要求，則業者會將該電路模組製造一體積較小者，以設置於可攜式電子產品的有限容置空間中。
在測試工程版的電路模組時，有一種測試係為了理解該電路模組的一特定處理器與多個不同記憶體之間的電性特性。而習知的測試方式可為如下所述：請參閱第1圖所示，將多個不同的記憶體92依序插接至一工程板的電路模組90的處理器91，然後量測記憶體92或處理器91的電性特性。
這種習知的測試方式容易導致處理器92的損壞，這是因為：一、處理器91與記憶體92經多次插拔後，處理器91的接點容易磨損，造成接觸不良等問題；或二、每一次記憶體92插接於處理器91時，處理器91會承受來自於記憶體92的壓合力，而多次壓合力會造成處理器91或是處理器91下方的電路板93被壓壞。
處理器若常損壞時，除了會造成測試時間的延長(因為需更換新的處理器)，還會造成測試成本的大幅增加(因為處理器的成本較高)。
有鑑於此，提供一種可改善至少一種上述缺失的裝置，乃為此業界亟待解決的問題。
本發明之一目的在於提供一種測試裝置，其可測試一待測晶片元件，且其重要元件較不易損壞，以減少使用者的使用成本。
為達上述目的，本發明所揭露的測試裝置，用於測試一待測晶片元件，該測試裝置包含：一系統電路板，具有一側面；一第一晶片元件，設置於該系統電路板的該側面上，並與該系統電路板相電性連接；一支撐結構，設置於該系統電路板的該側面上，且至少環繞該第一晶片元件；一電路板，固定於該支撐結構上，且與該第一晶片元件相分隔，該電路板具有一連接器，用以連接該待測晶片元件；以及一插入件，位於該電路板與該第一晶片元件之間，使得該電路板通過該插入件來電性連接該第一晶片元件。
為讓上述目的、技術特徵及優點能更明顯易懂，下文係以較佳之實施例配合所附圖式進行詳細說明。
1A、1B、1C、1D‧‧‧測試裝置
10‧‧‧系統電路板
11‧‧‧側面
20‧‧‧第一晶片元件
21‧‧‧接點
30‧‧‧支撐結構
31‧‧‧柱體
40、40’‧‧‧電路板
41‧‧‧連接器
42‧‧‧接點
43‧‧‧第一剛性部
44‧‧‧可撓部
45‧‧‧第二剛性部
50A、50B、50C‧‧‧插入件
511‧‧‧第一面
512‧‧‧第二面
52‧‧‧第一導電彈片
53‧‧‧凸塊
54‧‧‧第二導電彈片
55‧‧‧凹槽
2‧‧‧待測晶片元件
90‧‧‧電路模組
91‧‧‧第一晶片元件
92‧‧‧記憶體
第1圖係習知之測試裝置之一示意圖。
第2圖係根據本發明之第一實施例之測試裝置之一平面示意圖。
第3A圖係第2圖所示之測試裝置之插入件之一上視圖。
第3B圖係第2圖所示之測試裝置之插入件之一側視圖。
第3C圖係第2圖所示之測試裝置之插入件之一下視圖。
第4圖係根據本發明之第二實施例之測試裝置之一平面示意圖。
第5圖係根據本發明之第三實施例之測試裝置之一平面示意圖。
第6圖係第5圖所示之測試裝置之插入件之一局部放大詳圖。
第7圖係根據本發明之第四實施例之測試裝置之一平面示意圖。
第8圖係根據本發明之第四實施例之測試裝置之另一平面示意圖。
請參閱第2圖所示，為依據本發明的第一實施例的測試裝置的一平面示意圖。在本發明的第一實施例中，一測試裝置1A被提出，其可用於測試一待測晶片元件2的電性特性，而該待測晶片元件2可為記憶體晶片等。測試裝置1A包含：一系統電路板(system circuit board)10、一第一晶片元件20、一支撐結構30、一電路板40及一插入件(interposer)50A，各元件的技術內容將依序說明如下。
系統電路板10為一可供各種電子元件(圖未示)設置的結構，且系統電路板10具有一特定分佈之線路，以使電能或訊號可在電子元件之間傳遞；系統電路板10還可作為一可攜式電子裝置的電路模組的工程版的基板。系統電路板10具有一側面(即頂面)11，電子元件即設置於該側面11上。
第一晶片元件20(或稱主要晶片元件)係用以執行一特定的程式，以使電子裝置實現一特定之功能。第一晶片元件20可為各種類型之處理器或控制器，在本實施例中並無限制。第一晶片元件20可設置於系統電路板10的側面11上，並且與系統電路板10相電性連接，以與系統電路板10上的電子元件(圖未示)相互傳遞電訊號。另外，第一晶片元件20還具有多個接點21，該些接點21可設置於第一晶片元件20的一頂面上，以與插入件50A相電性連接。
支撐結構30係用以支撐其他元件(例如電路板40)，以使得該元件與第一晶片元件20相分隔。支撐結構30可由多個柱體31來構成， 也可由多個牆體(圖未示)來構成。支撐結構30可設置於系統電路板10的側面11上，並至少環繞第一晶片元件20；也就是說，支撐結構30至少會位在第一晶片元件20的兩側，並且可選擇地位於側面11上的其他處。
於本實施例中，支撐結構30可固定於系統電路板10的側面 11上，使得支撐結構30與系統電路板10成為一體之構件。於其他實施例中，支撐結構30可僅放置於系統電路板10的側面11上，沒有與系統電路板10相固定；換言之，支撐結構30可在使用完後，從系統電路板10上移除，然後用於另外一個系統電路板(圖未示)上。
電路板40也為一可供電子元件(圖未示)設置的結構，而其 尺寸(長或寬)可小於系統電路板10的尺寸。電路板40可固定於支撐結構30上，且與第一晶片元件20相分隔；換言之，電路板40可位在第一晶片元件20之上方。電路板40可具有一連接器41及多數個接點42，兩者可相互電性連接。連接器41可設置於電路板40的一頂面上，而該些接點42可設置於電路板40的一底面上。
連接器41用以連接待測晶片元件2，故連接器41的接點的 型式將會配合待測晶片元件2的接點的型式。此外，連接器41較佳地可為一插座連接器，例如一封裝堆疊型(package on package,PoP)插座連接器。
在本實施例中，在與系統電路板10的側面11的一法線Y 相正交的一方向X上，電路板40的連接器41係偏離第一晶片元件20；換言之，連接器41不會位於第一晶片元件20的正上方，而是位於第一晶片元件20的前、後、左或右側。如此，待測晶片元件2插接至連接器41的過程所產生的力量不易作用至第一晶片元件20上。
插入件50A用以讓電路板40與第一晶片元件20達成電性 連接，進而使得待測晶片元件2與第一晶片元件20達成電性連接。插入件 50A可位於電路板40與第一晶片元件20之間，並且可與電路板40或支撐結構30相固定。
藉此，測試裝置1A在測試待測晶片元件2與第一晶片元件20之間的電性特性時，待測晶片元件2不會直接接觸到第一晶片元件20，使得第一晶片元件20之接點21不易磨損，且第一晶片元件20不易被壓壞。如此，第一晶片元件20的使用壽命即可大幅延長。
插入件50A具有多種實施態樣，而於第一實施例中，係以下述方式來為之。
請參閱第3A圖至第3C圖，分別為第2圖所示的測試裝置的插入件的一上視圖、一側視圖及一下視圖。插入件50A具有一基板51、多數個第一導電彈片52及多數個凸塊(bump)53，該基板51具有相對的一第一面511及一第二面512(即頂面及底面)，而該些第一導電彈片52設置於第一面511上，該些凸塊53設置於第二面512上，該些第一導電彈片52分別電性連接該些凸塊53；凸塊53與第一導電彈片52可藉由基板51內的導電孔或內部連接線(interconnector，圖未示)來達成電性連接。
第一導電彈片52係為一金屬彈片，而其末端係為懸空、不與基板51之第一面511接觸；該些第一導電彈片52的末端還朝向電路板40之方向翹起(即往上翹)，以分別接觸電路板40的該些接點42。位於第二面512的該些凸塊53則分別接觸第一晶片元件20的該些接點21。
藉此，插入件50A可實現其功能，且由於電路板40的接點42接觸第一導電彈片52時，接點42有給於第一導電彈片52的末端一推力，使得接點42與第一導電彈片52的末端可緊密地接觸。如此，接點42與第一導電彈片52之間的接觸電阻可減少，從而增加訊號完整性(signal integrity)。
請參閱第4圖所示，為依據本發明的第二實施例的測試裝 置的一平面示意圖。於本發明的第二實施例中，另一測試裝置1B被提出，其與前述的測試裝置1A的差異至少在於：測試裝置1B包含以另一種實施方式的一插入件50B。
詳言之，該插入件50B具有一基板51、多數個第一導電彈 片52及多數個第二導電彈片54，該些第二導電彈片54設置於第二面512上，該些第一導電彈片52分別電性連接該些第二導電彈片54；該些第一導電彈片52分別接觸電路板40的該些接點42，而該些第二導電彈片54的末端還朝向第一晶片元件20之方向翹起(即往下翹)，以分別接觸第一晶片元件20的該些接點21。
插入件50B也可實現連接電路板40及第一晶片元件20之 功能。此外，由於第一晶片元件20的接點21接觸第二導電彈片54時，接點21有給於第二導電彈片54的末端一推力，使得接點21與第二導電彈片54的末端可緊密地接觸。如此，接點21與第二導電彈片54之間的接觸電阻可減少，從而增加訊號完整性。
請參閱第5圖及第6圖所示，分別為依據本發明的第三實 施例的測試裝置的二平面示意圖、及測試裝置的插入件的一局部放大示意圖。於本發明的第三實施例中，又一測試裝置1C被提出，其與前述的測試裝置1A或1B的差異至少在於：測試裝置1C包含以另一種實施方式的一插入件50C。
詳言之，如同插入件50B般(如第4圖所示)，插入件50C也 具有一基板51、多數個第一導電彈片52及多數個第二導電彈片54；然而，插入件50C更具有多數個凹槽55，該些凹槽55可設置於基板51之第一面511及/或第二面512上。並且，該些第一導電彈片52的末端可分別陷於該 些凹槽55中，該些第二導電彈片55的末端也可分別陷於該些凹槽55中。如此，第一導電彈片52的末端不會凸出於第一面511，而第二導電彈片52的末端不會凸出於第二面512。
藉此，第一導電彈片52的末端在與凸塊型式的電路板40的接點42接觸時，由於陷於凹槽55之緣故，第一導電彈片52與接點42可更穩定地相接觸；第二導電彈片54的末端與第一晶片元件20的接點21也是如此。
請參閱第7圖及第8圖所示，分別為依據本發明的第四實施例的測試裝置的二平面示意圖。於本發明的第四實施例中，又一測試裝置1D被提出，其與前述的測試裝置1A、1B或1C的差異至少在於：測試裝置1D包含以另一種實施方式的一電路板40’。
詳言之，電路板40’除了具有連接器41及接點42外，更具有一第一剛性部43、一可撓部44及一第二剛性部45；該第一剛性部43及第二剛性部45係為結構剛性較好之部分，換言之，較難以大幅彎曲；可撓部44則相反，係為可大幅彎曲之部分。可撓部44的兩側分別連接第一剛性部43及第二剛性部45，因此當可撓部44彎曲時，第一剛性部43及第二剛性部45兩者的相對位置可輕易變化。
另一方面，第一剛性部43可固定於支撐結構30上，而連接器41可設置於第二剛性部45上；因此當可撓部44彎曲時，連接器41可輕易改變其所在處。
藉此，如第8圖所示，當測試裝置1D的系統電路板10、第一晶片元件20、支撐結構30及電路板40’的第一剛性部43為了節省佔據面積而垂直設置時，第二剛性部45及連接器41仍可水平設置，以利於待測晶片元件2插接至連接器41。
綜合上述，本發明之各實施例所提出的測試裝置在測試待測晶片元件，皆可使第一晶片元件不易損壞，從而增加第一晶片元件之使用壽命，以實現本發明之其中一目的。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。
1A‧‧‧測試裝置
10‧‧‧系統電路板
11‧‧‧側面
20‧‧‧第一晶片元件
21‧‧‧接點
30‧‧‧支撐結構
31‧‧‧柱體
40‧‧‧電路板
41‧‧‧連接器
42‧‧‧接點
50A‧‧‧插入件
511‧‧‧第一面
512‧‧‧第二面
52‧‧‧第一導電彈片
53‧‧‧凸塊
2‧‧‧待測晶片元件

Claims (10)

  1. 一種測試裝置，用於測試一待測晶片元件，該測試裝置包含：一系統電路板，具有一側面；一第一晶片元件，設置於該系統電路板的該側面上，並與該系統電路板相電性連接；一支撐結構，設置於該系統電路板的該側面上，且至少環繞該第一晶片元件；一電路板，固定於該支撐結構上，且與該第一晶片元件相分隔，該電路板具有一連接器，用以連接該待測晶片元件；以及一插入件(interposer)，位於該電路板與該第一晶片元件之間，而該電路板通過該插入件來電性連接該第一晶片元件。
  2. 如請求項1所述的測試裝置，其中，該插入件具有一基板、多數個第一導電彈片及多數個第二導電彈片，該基板具有相對的一第一面及一第二面，該些第一導電彈片設置於該第一面上，而該些第二導電彈片設置於該第二面上，該些第一導電彈片分別電性連接該些第二導電彈片；該些第一導電彈片分別接觸該電路板的多個接點，而該些第二導電彈片分別接觸該第一晶片元件的多個接點。
  3. 如請求項1所述的測試裝置，其中，該插入件具有一基板、多數個第一導電彈片及多數個凸塊，該基板具有相對的一第一面及一第二面，該些第一導電彈片設置於該第一面上，而該些凸塊設置於該第二面上，該些第一導電彈片分別電性連接該些凸塊；該些第一導電彈片分別接觸該電路板的多個接點，而該些凸塊分別接觸該第一晶片元件的多個接點。
  4. 如請求項2或3所述的測試裝置，其中，該基板具有多數個凹槽，該些 凹槽設置於該第一面上，而該些第一導電彈片的末端分別陷於該些凹槽中。
  5. 如請求項2所述的測試裝置，其中，該基板具有多數個凹槽，該些凹槽設置於該第二面上，而該些第二導電彈片的末端分別陷於該些凹槽中。
  6. 如請求項1所述的測試裝置，其中，該電路板更具有一第一剛性部、一可撓部及一第二剛性部，該可撓部的兩側分別連接該第一剛性部及該第二剛性部，而該第一剛性部固定於該支撐結構上，該連接器設置於該第二剛性部上。
  7. 如請求項1或6所述的測試裝置，其中，該連接器為一插座連接器。
  8. 如請求項7所述的測試裝置，其中，該連接器為一封裝堆疊型(package on package,PoP)插座連接器。
  9. 如請求項1所述的測試裝置，其中，該待測晶片元件為一記憶體晶片。
  10. 如請求項1所述的測試裝置，其中，在與該系統電路板的該側面的一法線相正交的一方向上，該電路板的該連接器偏離該第一晶片元件。
TW102120287A 2013-06-07 2013-06-07 測試裝置 TWI591352B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102120287A TWI591352B (zh) 2013-06-07 2013-06-07 測試裝置
US14/297,897 US10197621B2 (en) 2013-06-07 2014-06-06 Testing device
CN201410250128.3A CN104569782B (zh) 2013-06-07 2014-06-06 测试装置
GB1410076.2A GB2517255B (en) 2013-06-07 2014-06-06 Device for testing electrical characteristics of a chip component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102120287A TWI591352B (zh) 2013-06-07 2013-06-07 測試裝置

Publications (2)

Publication Number Publication Date
TW201447323A true TW201447323A (zh) 2014-12-16
TWI591352B TWI591352B (zh) 2017-07-11

Family

ID=51266817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120287A TWI591352B (zh) 2013-06-07 2013-06-07 測試裝置

Country Status (4)

Country Link
US (1) US10197621B2 (zh)
CN (1) CN104569782B (zh)
GB (1) GB2517255B (zh)
TW (1) TWI591352B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10993324B2 (en) 2019-06-25 2021-04-27 International Business Machines Corporation Computer system with modified module socket
CN113395819A (zh) * 2020-03-13 2021-09-14 华为技术有限公司 一种线缆组件、信号传输结构和电子设备
CN113533928A (zh) * 2020-04-16 2021-10-22 第一检测有限公司 系统级测试设备及系统级测试系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244116A (ja) * 1994-03-07 1995-09-19 Hitachi Chem Co Ltd 半導体特性測定用治具とその製造法並びにその使用方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6819129B2 (en) * 2000-12-08 2004-11-16 Samsung Electronics Co., Ltd. Method and apparatus for testing a non-standard memory device under actual operating conditions
AU2003216362A1 (en) 2002-02-26 2003-09-09 Legacy Electronics, Inc. A modular integrated circuit chip carrier
CN1261993C (zh) * 2003-04-03 2006-06-28 思达科技股份有限公司 一种半导体测试用的检测卡
TWM282317U (en) 2005-08-01 2005-12-01 Princeton Technology Corp Testing system capable of simultaneously testing a plurality of chips under-test and single-chip testing machine
US7478290B2 (en) * 2006-07-24 2009-01-13 Kingston Technology Corp. Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB)
US7863918B2 (en) * 2007-11-13 2011-01-04 International Business Machines Corporation Disposable built-in self-test devices, systems and methods for testing three dimensional integrated circuits
CN101965521B (zh) * 2008-03-15 2013-09-04 泰克元有限公司 半导体元件测试系统、测试处理器、测试头、半导体元件测试器的界面区块、分类经测试的半导体元件的方法、及支持半导体元件测试的方法

Also Published As

Publication number Publication date
US20140361802A1 (en) 2014-12-11
CN104569782A (zh) 2015-04-29
GB2517255B (en) 2016-04-13
CN104569782B (zh) 2019-05-03
GB2517255A (en) 2015-02-18
US10197621B2 (en) 2019-02-05
GB201410076D0 (en) 2014-07-23
TWI591352B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
US7429200B2 (en) Electrical connector
KR101193556B1 (ko) 피씨비 일체형 테스트 소켓
KR20130094100A (ko) 반도체 디바이스를 검사하기 위한 프로브 및 그를 사용하는 테스트 소켓
TWI591352B (zh) 測試裝置
KR20110076855A (ko) 반도체 검사용 소켓
US7202685B1 (en) Embedded probe-enabling socket with integral probe structures
CN201402307Y (zh) 一种ic测试制具改良结构
CN104714057B (zh) 测试治具
CN105445501B (zh) 用于环境测试的电性检测装置
KR101212945B1 (ko) 수직형 프로브를 갖는 검사용 소켓
US7950933B1 (en) Electrical socket having contact terminals floatably arranged therein
US7104803B1 (en) Integrated circuit package socket and socket contact
CN207765649U (zh) 一种导电端子和电连接器
TWM597872U (zh) 可拆式探針卡裝置
KR20070111847A (ko) 최종시험공정에서의 반도체 특성 시험용 소켓 핀
CN218824585U (zh) 老化子板、老化测试组件及性能测试组件
KR100522753B1 (ko) 모듈형 ｉｃ 소켓
KR20100062211A (ko) 메모리 모듈용 테스트 소켓
US9060436B2 (en) Land grid array socket assembly
KR102064381B1 (ko) 메인 보드 리버스 인터커넥션을 통한 메모리 모듈의 실장 테스트에 사용되고 메모리 소켓의 탈부착이 가능한 메모리 모듈을 수납하는 메인 보드
TW201135242A (en) Connecting device
US8292631B2 (en) Low profile electrical connector
TWI448009B (zh) 晶片接座
KR20070019474A (ko) Ｚｉｆ형 소켓
TW202340729A (zh) 測試座用觸針及包括其的測試座