CN104569782B - 测试装置 - Google Patents
测试装置 Download PDFInfo
- Publication number
- CN104569782B CN104569782B CN201410250128.3A CN201410250128A CN104569782B CN 104569782 B CN104569782 B CN 104569782B CN 201410250128 A CN201410250128 A CN 201410250128A CN 104569782 B CN104569782 B CN 104569782B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- chip component
- test device
- electroconductive elastic
- elastic sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 63
- 238000003780 insertion Methods 0.000 claims abstract description 27
- 230000037431 insertion Effects 0.000 claims abstract description 27
- 238000010276 construction Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 230000015654 memory Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提出一种测试装置，用于测试一待测芯片元件，该测试装置包含一系统电路板、一第一芯片元件、一支撑结构、一电路板及一插入件。系统电路板具有一侧面，而第一芯片元件设置于系统电路板的侧面上，并与系统电路板相电性连接；支撑结构设置于系统电路板的侧面上，且至少环绕第一芯片元件；电路板固定于支撑结构上，且与第一芯片元件相分隔；电路板具有一连接器，用以连接待测芯片元件；插入件位于电路板与第一芯片元件之间，使得电路板通过插入件来电性连接第一芯片元件。借此，第一芯片元件不需与待测芯片元件相插接，故第一芯片元件较不易因为频繁的测试而损坏。
Description
技术领域
本发明有关一种测试装置，特别关于一种用于测试一待测芯片元件的测试装置。
背景技术
一般而言，可携式电子产品的电路模块在完成大致设计后，会先依据该设计来作出一体积较大的工程版的电路模块。然后，该工程版的电路模块会被进行一连串的测试，以了解该电路模块的设计是否合乎要求。若合乎要求，则业者会将该电路模块制造一体积较小者，以设置于可携式电子产品的有限容置空间中。
在测试工程版的电路模块时，有一种测试是为了理解该电路模块的一特定处理器与多个不同存储器之间的电性特性。而已知的测试方式可为如下所述：请参阅图1所示，将多个不同的存储器91依序插接至一工程板的电路模块90的处理器91，然后测量存储器92或处理器91的电性特性。
这种已知的测试方式容易导致处理器92的损坏，这是因为：一、处理器91与存储器92经多次插拔后，处理器91的接点容易磨损，造成接触不良等问题；或二、每一次存储器92插接于处理器91时，处理器91会承受来自于存储器92的压合力，而多次压合力会造成处理器91或是处理器91下方的电路板93被压坏。
处理器若常损坏时，除了会造成测试时间的延长(因为需更换新的处理器)，还会造成测试成本的大幅增加(因为处理器的成本较高)。
有鉴于此，提供一种可改善至少一种上述缺失的装置，是此业界亟待解决的问题。
发明内容
本发明的一目的在于提供一种测试装置，其可测试一待测芯片元件，且其重要元件较不易损坏，以减少使用者的使用成本。
为达到上述目的，本发明所提出的测试装置，用于测试一待测芯片元件，该测试装置包含：一系统电路板，具有一侧面；一第一芯片元件，设置于该系统电路板的该侧面上，并与该系统电路板电性连接；一支撑结构，设置于该系统电路板的该侧面上，且至少环绕该第一芯片元件；一电路板，固定于该支撑结构上，且与该第一芯片元件相分隔，该电路板具有一连接器，用以连接该待测芯片元件；以及一插入件，位于该电路板与该第一芯片元件之间，使得该电路板通过该插入件来电性连接该第一芯片元件。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是已知的测试装置的一示意图。
图2是根据本发明的第一实施例的测试装置的一平面示意图。
图3A是图2所示的测试装置的插入件的一上视图。
图3B是图2所示的测试装置的插入件的一侧视图。
图3C是图2所示的测试装置的插入件的一下视图。
图4是根据本发明的第二实施例的测试装置的一平面示意图。
图5是根据本发明的第三实施例的测试装置的一平面示意图。
图6是图5所示的测试装置的插入件的一局部放大详图。
图7是根据本发明的第四实施例的测试装置的一平面示意图。
图8是根据本发明的第四实施例的测试装置的另一平面示意图。
图中元件标号说明：
1A、1B、1C、1D 测试装置
10 系统电路板
11 侧面
20 第一芯片元件
21 接点
30 支撑结构
31 柱体
40、40’ 电路板
41 连接器
42 接点
43 第一刚性部
44 可挠部
45 第二刚性部
50A、50B、50C 插入件
511 第一面
512 第二面
52 第一导电弹片
53 凸块
54 第二导电弹片
55 凹槽
2 待测芯片元件
90 电路模块
91 处理器
92 存储器
具体实施方式
请参阅图2所示，为依据本发明的第一实施例的测试装置的一平面示意图。在本发明的第一实施例中，一测试装置1A被提出，其可用于测试一待测芯片元件2的电性特性，而该待测芯片元件2可为存储器芯片等。测试装置1A包含：一系统电路板(system circuitboard)10、一第一芯片元件20、一支撑结构30、一电路板40及一插入件(interposer)50A，各元件的技术内容将依序说明如下。
系统电路板10为一可供各种电子元件(图未示)设置的结构，且系统电路板10具有一特定分布的线路，以使电能或信号可在电子元件之间传递；系统电路板10还可作为一可携式电子装置的电路模块的工程版的基板。系统电路板10具有一侧面(即顶面)11，电子元件即设置于该侧面11上。
第一芯片元件20(或称主要芯片元件)用以执行一特定的程序，以使电子装置实现一特定的功能。第一芯片元件20可为各种类型的处理器或控制器，在本实施例中并无限制。第一芯片元件20可设置于系统电路板10的侧面11上，并且与系统电路板10电性连接，以与系统电路板10上的电子元件(图未示)相互传递电信号。另外，第一芯片元件20还具有多个接点21，这些接点21可设置于第一芯片元件20的一顶面上，以与插入件50A相电性连接。
支撑结构30用以支撑其他元件(例如电路板40)，以使得该元件与第一芯片元件20相分隔。支撑结构30可由多个柱体31来构成，也可由多个墙体(图未示)来构成。支撑结构30可设置于系统电路板10的侧面11上，并至少环绕第一芯片元件20；也就是说，支撑结构30至少会位在第一芯片元件20的两侧，并且可选择地位于侧面11上的其他处。
于本实施例中，支撑结构30可固定于系统电路板10的侧面11上，使得支撑结构30与系统电路板10成为一体的构件。于其他实施例中，支撑结构30可仅放置于系统电路板10的侧面11上，没有与系统电路板10相固定；换言之，支撑结构30可在使用完后，从系统电路板10上移除，然后用于另外一个系统电路板(图未示)上。
电路板40也为一可供电子元件(图未示)设置的结构，而其尺寸(长或宽)可小于系统电路板10的尺寸。电路板40可固定于支撑结构30上，且与第一芯片元件20相分隔；换言之，电路板40可位在第一芯片元件20的上方。电路板40可具有一连接器41及多个接点42，两者可相互电性连接。连接器41可设置于电路板40的一顶面上，而这些接点42可设置于电路板40的一底面上。
连接器41用以连接待测芯片元件2，故连接器41的接点的型式将会配合待测芯片元件2的接点的型式。此外，连接器41较佳地可为一插座连接器，例如一封装堆叠型(package on package,PoP)插座连接器。
在本实施例中，在与系统电路板10的侧面11的一法线Y相正交的一方向X上，电路板40的连接器41是偏离第一芯片元件20；换言之，连接器41不会位于第一芯片元件20的正上方，而是位于第一芯片元件20的前、后、左或右侧。如此，待测芯片元件2插接至连接器41的过程所产生的力量不易作用至第一芯片元件20上。
插入件50A用以让电路板40与第一芯片元件20达成电性连接，进而使得待测芯片元件2与第一芯片元件20达成电性连接。插入件50A可位于电路板40与第一芯片元件20之间，并且可与电路板40或支撑结构30相固定。
借此，测试装置1A在测试待测芯片元件2与第一芯片元件20之间的电性特性时，待测芯片元件2不会直接接触到第一芯片元件20，使得第一芯片元件20的接点21不易磨损，且第一芯片元件20不易被压坏。如此，第一芯片元件20的使用寿命即可大幅延长。
插入件50A具有多种实施态样，而于第一实施例中，是以下述方式来为之。
请参阅图3A至图3C，分别为图2所示的测试装置的插入件的一上视图、一侧视图及一下视图。插入件50A具有一基板51、多个第一导电弹片52及多个凸块(bump)53，该基板51具有相对的一第一面511及一第二面512(即顶面及底面)，而这些第一导电弹片52设置于第一面511上，这些凸块53设置于第二面512上，这些第一导电弹片52分别电性连接这些凸块53；凸块53与第一导电弹片52可借由基板51内的导电孔或内部连接线(interconnector，图未示)来达成电性连接。
第一导电弹片52为一金属弹片，而其末端为悬空、不与基板51的第一面511接触；这些第一导电弹片52的末端还朝向电路板40的方向翘起(即往上翘)，以分别接触电路板40的这些接点42。位于第二面512的这些凸块53则分别接触第一芯片元件20的这些接点21。
借此，插入件50A可实现其功能，且由于电路板40的接点42接触第一导电弹片52时，接点42有给于第一导电弹片52的末端一推力，使得接点42与第一导电弹片52的末端可紧密地接触。如此，接点42与第一导电弹片52之间的接触电阻可减少，从而增加信号完整性(signal integrity)。
请参阅图4所示，为依据本发明的第二实施例的测试装置的一平面示意图。于本发明的第二实施例中，另一测试装置1B被提出，其与前述的测试装置1A的差异至少在于：测试装置1B包含以另一种实施方式的一插入件50B。
详言之，该插入件50B具有一基板51、多个第一导电弹片52及多个第二导电弹片54，这些第二导电弹片54设置于第二面512上，这些第一导电弹片52分别电性连接这些第二导电弹片54；这些第一导电弹片52分别接触电路板40的这些接点42，而这些第二导电弹片54的末端还朝向第一芯片元件20的方向翘起(即往下翘)，以分别接触第一芯片元件20的这些接点21。
插入件50B也可实现连接电路板40及第一芯片元件20的功能。此外，由于第一芯片元件20的接点21接触第二导电弹片54时，接点21有给于第二导电弹片54的末端一推力，使得接点21与第二导电弹片54的末端可紧密地接触。如此，接点21与第二导电弹片54之间的接触电阻可减少，从而增加信号完整性。
请参阅图5及图6所示，分别为依据本发明的第三实施例的测试装置的二平面示意图、及测试装置的插入件的一局部放大示意图。于本发明的第三实施例中，又一测试装置1C被提出，其与前述的测试装置1A或1B的差异至少在于：测试装置1C包含以另一种实施方式的一插入件50C。
详言之，如同插入件50B般(如图4所示)，插入件50C也具有一基板51、多个第一导电弹片52及多个第二导电弹片54；然而，插入件50C更具有多个凹槽55，这些凹槽55可设置于基板51的第一面511及/或第二面512上。并且，这些第一导电弹片52的末端可分别陷于这些凹槽55中，这些第二导电弹片55的末端也可分别陷于这些凹槽55中。如此，第一导电弹片52的末端不会凸出于第一面511，而第二导电弹片52的末端不会凸出于第二面512。
借此，第一导电弹片52的末端在与凸块型式的电路板40的接点42接触时，由于陷于凹槽55的缘故，第一导电弹片52与接点42可更稳定地相接触；第二导电弹片54的末端与第一芯片元件20的接点21也是如此。
请参阅图7及图8所示，分别为依据本发明的第四实施例的测试装置的二平面示意图。于本发明的第四实施例中，又一测试装置1D被提出，其与前述的测试装置1A、1B或1C的差异至少在于：测试装置1D包含以另一种实施方式的一电路板40’。
详言之，电路板40’除了具有连接器41及接点42外，更具有一第一刚性部43、一可挠部44及一第二刚性部45；该第一刚性部43及第二刚性部45为结构刚性较好的部分，换言之，较难以大幅弯曲；可挠部44则相反，为可大幅弯曲的部分。可挠部44的两侧分别连接第一刚性部43及第二刚性部45，因此当可挠部44弯曲时，第一刚性部43及第二刚性部45两者的相对位置可轻易变化。
另一方面，第一刚性部43可固定于支撑结构30上，而连接器41可设置于第二刚性部45上；因此当可挠部44弯曲时，连接器41可轻易改变其所在处。
借此，如图8所示，当测试装置1D的系统电路板10、第一芯片元件20、支撑结构30及电路板40’的第一刚性部43为了节省占据面积而垂直设置时，第二刚性部45及连接器41仍可水平设置，以利于待测芯片元件2插接至连接器41。
综合上述，本发明的各实施例所提出的测试装置在测试待测芯片元件，皆可使第一芯片元件不易损坏，从而增加第一芯片元件的使用寿命，以实现本发明的其中一目的。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (10)
1.一种测试装置，用于测试一待测芯片元件，该测试装置包含：
一系统电路板，具有一侧面；
一第一芯片元件，设置于该系统电路板的该侧面上，并与该系统电路板电性连接；
一支撑结构，设置于该系统电路板的该侧面上，且至少环绕该第一芯片元件；
一电路板，固定于该支撑结构上，且与该第一芯片元件相分隔，该电路板具有一连接器，用以连接该待测芯片元件；以及
一插入件(interposer)，位于该电路板与该第一芯片元件之间，而该电路板通过该插入件来电性连接该第一芯片元件。
2.如权利要求1所述的测试装置，其特征在于，该插入件具有一基板、多个第一导电弹片及多个第二导电弹片，该基板具有相对的一第一面及一第二面，该多个第一导电弹片设置于该第一面上，而该多个第二导电弹片设置于该第二面上，该多个第一导电弹片分别电性连接该多个第二导电弹片；该多个第一导电弹片分别接触该电路板的多个接点，而该多个第二导电弹片分别接触该第一芯片元件的多个接点。
3.如权利要求1所述的测试装置，其特征在于，该插入件具有一基板、多个第一导电弹片及多个凸块，该基板具有相对的一第一面及一第二面，该多个第一导电弹片设置于该第一面上，而该多个凸块设置于该第二面上，该多个第一导电弹片分别电性连接该多个凸块；该多个第一导电弹片分别接触该电路板的多个接点，而该多个凸块分别接触该第一芯片元件的多个接点。
4.如权利要求2或3所述的测试装置，其特征在于，该基板具有多个凹槽，该多个凹槽设置于该第一面上，而该多个第一导电弹片的末端分别陷于该多个凹槽中。
5.如权利要求2所述的测试装置，其特征在于，该基板具有多个凹槽，该多个凹槽设置于该第二面上，而该多个第二导电弹片的末端分别陷于该多个凹槽中。
6.如权利要求1所述的测试装置，其特征在于，该电路板更具有一第一刚性部、一可挠部及一第二刚性部，该可挠部的两侧分别连接该第一刚性部及该第二刚性部，而该第一刚性部固定于该支撑结构上，该连接器设置于该第二刚性部上。
7.如权利要求1或6所述的测试装置，其特征在于，该连接器为一插座连接器。
8.如权利要求7所述的测试装置，其特征在于，该连接器为一封装堆叠型(package onpackage,PoP)插座连接器。
9.如权利要求1所述的测试装置，其特征在于，该待测芯片元件为一存储器芯片。
10.如权利要求1所述的测试装置，其特征在于，在与该系统电路板的该侧面的一法线相正交的一方向上，该电路板的该连接器偏离该第一芯片元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102120287 | 2013-06-07 | ||
| TW102120287A TWI591352B (zh) | 2013-06-07 | 2013-06-07 | 測試裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104569782A CN104569782A (zh) | 2015-04-29 |
| CN104569782B true CN104569782B (zh) | 2019-05-03 |
Family
ID=51266817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410250128.3A Active CN104569782B (zh) | 2013-06-07 | 2014-06-06 | 测试装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10197621B2 (zh) |
| CN (1) | CN104569782B (zh) |
| GB (1) | GB2517255B (zh) |
| TW (1) | TWI591352B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109459634B (zh) * | 2018-11-07 | 2024-05-24 | 深圳振华富电子有限公司 | 贴片元器件测试模块 |
| US10993324B2 (en) | 2019-06-25 | 2021-04-27 | International Business Machines Corporation | Computer system with modified module socket |
| CN113395819A (zh) * | 2020-03-13 | 2021-09-14 | 华为技术有限公司 | 一种线缆组件、信号传输结构和电子设备 |
| CN113533928A (zh) * | 2020-04-16 | 2021-10-22 | 第一检测有限公司 | 系统级测试设备及系统级测试系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW406382B (en) * | 1997-11-06 | 2000-09-21 | Sharp Kk | Semiconductor device package, manufacturing method thereof and circuit board therefor |
| CN1536635A (zh) * | 2003-04-03 | 2004-10-13 | 思达科技股份有限公司 | 一种半导体测试用的检测卡 |
| CN1650429A (zh) * | 2002-02-26 | 2005-08-03 | 莱格西电子股份有限公司 | 模块集成电路芯片载体 |
| CN101965521A (zh) * | 2008-03-15 | 2011-02-02 | 泰克元有限公司 | 半导体元件测试系统、测试处理器、测试头、半导体元件测试器的界面区块、分类经测试的半导体元件的方法、及支持半导体元件测试的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07244116A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Chem Co Ltd | 半導体特性測定用治具とその製造法並びにその使用方法 |
| US7382142B2 (en) * | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
| US6819129B2 (en) * | 2000-12-08 | 2004-11-16 | Samsung Electronics Co., Ltd. | Method and apparatus for testing a non-standard memory device under actual operating conditions |
| TWM282317U (en) | 2005-08-01 | 2005-12-01 | Princeton Technology Corp | Testing system capable of simultaneously testing a plurality of chips under-test and single-chip testing machine |
| US7478290B2 (en) | 2006-07-24 | 2009-01-13 | Kingston Technology Corp. | Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB) |
| US7863918B2 (en) * | 2007-11-13 | 2011-01-04 | International Business Machines Corporation | Disposable built-in self-test devices, systems and methods for testing three dimensional integrated circuits |
-
2013
- 2013-06-07 TW TW102120287A patent/TWI591352B/zh active
-
2014
- 2014-06-06 CN CN201410250128.3A patent/CN104569782B/zh active Active
- 2014-06-06 US US14/297,897 patent/US10197621B2/en active Active
- 2014-06-06 GB GB1410076.2A patent/GB2517255B/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW406382B (en) * | 1997-11-06 | 2000-09-21 | Sharp Kk | Semiconductor device package, manufacturing method thereof and circuit board therefor |
| CN1650429A (zh) * | 2002-02-26 | 2005-08-03 | 莱格西电子股份有限公司 | 模块集成电路芯片载体 |
| CN1536635A (zh) * | 2003-04-03 | 2004-10-13 | 思达科技股份有限公司 | 一种半导体测试用的检测卡 |
| CN101965521A (zh) * | 2008-03-15 | 2011-02-02 | 泰克元有限公司 | 半导体元件测试系统、测试处理器、测试头、半导体元件测试器的界面区块、分类经测试的半导体元件的方法、及支持半导体元件测试的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104569782A (zh) | 2015-04-29 |
| GB201410076D0 (en) | 2014-07-23 |
| TW201447323A (zh) | 2014-12-16 |
| GB2517255A (en) | 2015-02-18 |
| US10197621B2 (en) | 2019-02-05 |
| GB2517255B (en) | 2016-04-13 |
| US20140361802A1 (en) | 2014-12-11 |
| TWI591352B (zh) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104569782B (zh) | 测试装置 | |
| MY160212A (en) | Test contact system for testing integrated circuits with packages having an array of signal and power contacts | |
| CN104422863B (zh) | 半导体测试装置 | |
| KR200471076Y1 (ko) | 전자부품 테스트용 소켓 | |
| CN203519662U (zh) | 用于电路板测试的转接板及测试装置 | |
| US9236678B2 (en) | Contact terminal for card socket | |
| US8624581B2 (en) | Input power measuring device | |
| KR101299715B1 (ko) | 양방향 좌굴핀을 이용한 검사용 소켓 | |
| JP2010164490A5 (zh) | ||
| TW202009489A (zh) | 檢查具、檢查單元以及檢查裝置 | |
| US20130127445A1 (en) | Test fixture with load | |
| CN104842661A (zh) | 打印设备、打印材料容器及其芯片、前两者的电连接结构 | |
| CN207765649U (zh) | 一种导电端子和电连接器 | |
| US9116172B2 (en) | Connector for actuator of camera | |
| CN102692526A (zh) | 辅助测试装置 | |
| CN104842662B (zh) | 打印设备、打印材料容器及其芯片、前两者的电连接结构 | |
| CN218824585U (zh) | 老化子板、老化测试组件及性能测试组件 | |
| CN103869105A (zh) | 通用型测试板 | |
| CN210323104U (zh) | 一种长寿命的测试爪 | |
| CN101738566B (zh) | 检测模组 | |
| TWI379088B (en) | Testing module | |
| CN210954240U (zh) | 半导体测试装置 | |
| KR101230297B1 (ko) | 전송 유닛, 전송 유닛에 이용하는 추가 부재 및 시험 장치 | |
| TW201135242A (en) | Connecting device | |
| TWI448009B (zh) | 晶片接座 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |