TW201440141A - 用於銅之ｕｖ輔助反應性離子蝕刻 - Google Patents

用於銅之ｕｖ輔助反應性離子蝕刻 Download PDF

Info

Publication number
TW201440141A
TW201440141A TW103108707A TW103108707A TW201440141A TW 201440141 A TW201440141 A TW 201440141A TW 103108707 A TW103108707 A TW 103108707A TW 103108707 A TW103108707 A TW 103108707A TW 201440141 A TW201440141 A TW 201440141A
Authority
TW
Taiwan
Prior art keywords
substrate
pulse
bias
plasma etching
chamber
Prior art date
Application number
TW103108707A
Other languages
English (en)
Inventor
Subhash Deshmukh
jing-jing Liu
He Ren
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201440141A publication Critical patent/TW201440141A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在一些實施例中，提供一種用於蝕刻銅的電漿蝕刻設備，該電漿蝕刻設備包括(1)具有製程腔室的電漿主體，該製程腔室適用於接收基板；(2)耦接至RF電極的射頻(RF)源；(3)位於該製程腔室中並適用於支撐基板的基座；以及(4)設以在該電漿蝕刻設備內進行的蝕刻製程之至少一部分期間遞送紫外光至該製程腔室的紫外光源。亦提供了許多其他的態樣。

Description

用於銅之UV輔助反應性離子蝕刻 【相關申請案的交叉引用】
本專利申請案主張於2013年3月13日提出申請且標題為「脈衝式直流電漿蝕刻方法以及設備(PULSED DC PLASMA ETCHING PROCESS AND APPARATUS)」的美國臨時專利申請案第61/779,296號(代理人檔案編號17758/L)及於2013年3月15日提出申請且標題為「用於銅之UV輔助反應性離子蝕刻(UV-ASSISTED REACTIVE ION ETCH FOR COPPER)」的美國臨時專利申請案第61/787,243號(代理人檔案編號17818/L)的優先權權益，為了所有的目的將各件申請案皆以引用方式併入本文中。
本發明大體而言係關於半導體元件製造，更具體言之，本發明係關於電漿製程及設備。
在半導體基板的製造中，電漿蝕刻製程可被用來去除一個或材料層或膜，或在基板中形成圖案或類似物(例如形成圖案化的矽晶圓)。隨著臨界尺寸持續縮小，更嚴密地控制蝕刻製程變成是理想的，以實現良好的溝槽輪廓、晶圓內均勻度以及更精確的臨界尺寸(CD)控制。
一種先前的蝕刻製程使用了電漿射頻(RF)源的脈衝。射頻源控制可以促成相對獨立控制的離子(反應蝕刻劑)密度和能量分佈，以便放寬製程空間(process window)。該脈衝可以是同步的，以在射頻正/負週期中提供改良的製程控制。然而，射頻脈衝的技術在複雜的實施方面可能會有缺點，而且難以達到精確的控制。
在其他的實施方式中，可以將直流(DC)偏壓施加到基座，以控制蝕刻劑的能量。然而，這種直流偏壓的製程遭遇了狹窄製程空間的缺點。
因此，為了改良的CD控制需要有改良的蝕刻方法和設備。
在一些實施例中，提供一種用於蝕刻銅的電漿蝕刻設備，該電漿蝕刻設備包括(1)具有製程腔室的電漿主體，該製程腔室適用於接收基板；(2)耦接至RF電極的射頻(RF)源；(3)位於該製程腔室中並適用於支撐基板的基座；以及(4)設以在該電漿蝕刻設備內進行的蝕刻製程之至少一部分期間遞送紫外光至該製程腔室的紫外光源。
在一些實施例中，提供一種銅電漿蝕刻方法，該方法包括以下步驟：(1)在製程腔室內提供基板；(2)提供製程氣體到該製程腔室；(3)使該製程腔室中的該製程氣體曝露於RF脈衝；(4)電漿蝕刻該製程腔室內的該基板；以及(5)在該電漿蝕刻之至少一部分期間使該製程氣體和基板中之至少一者曝露於紫外光。
在一些實施例中，提供一種銅電漿蝕刻方法，該方法包括以下步驟：(1)在製程腔室內提供基板；(2)提供製程氣體到該製程腔室；(3)使該製程腔室中的該製程氣體曝露於RF能量以在該製程腔室內產生電漿；(4)電漿蝕刻該製程腔室內的該基板；以及(5)在該電漿蝕刻之至少一部分期間使該製程氣體和基板中之至少一者曝露於紫外光。亦提供了許多其他的態樣。
從以下示例性實施例的實施方式、所附申請專利範圍及附圖，本發明的其他特徵和態樣將變得更加完全顯而易見。
100‧‧‧基板蝕刻設備
101‧‧‧紫外光源
102‧‧‧基板
104‧‧‧主機部分
105‧‧‧製程腔室
106‧‧‧主體
107‧‧‧蓋體
108‧‧‧狹縫開口
109‧‧‧端效器
110‧‧‧流量閥裝置
111‧‧‧移送室
112‧‧‧氣體供應組件
113‧‧‧製程氣體
114‧‧‧製程氣源
116‧‧‧質量流量控制器
118‧‧‧流量控制閥
120‧‧‧預備腔室
122‧‧‧第一入口
123‧‧‧第二入口
124‧‧‧噴灑頭
126‧‧‧RF電極
127‧‧‧RF源
128‧‧‧RF脈衝產生器
129‧‧‧基座
130‧‧‧加熱器
131‧‧‧導電銷
132‧‧‧導電銷組件
133‧‧‧底座
134‧‧‧致動器
136‧‧‧第一電纜線
138‧‧‧第二電纜線
140‧‧‧直流偏壓源
142‧‧‧直流脈衝產生器
144‧‧‧絕緣連接器
145‧‧‧孔
148‧‧‧加熱控制器
149‧‧‧泵
155‧‧‧主時鐘
156‧‧‧製程控制
300‧‧‧脈衝痕跡
350‧‧‧主時鐘脈衝
352‧‧‧RF脈衝
354‧‧‧DC偏壓脈衝
358‧‧‧RF延遲
360‧‧‧偏壓延遲
400‧‧‧電漿蝕刻方法
500‧‧‧基板蝕刻設備
502‧‧‧腔室
504‧‧‧頂部氣體入口
506‧‧‧側面氣體入口
508‧‧‧基板支座
510‧‧‧基板
512‧‧‧導電銷
514‧‧‧DC電源
516‧‧‧脈衝控制
518‧‧‧射頻線圈
520‧‧‧RF源
522‧‧‧脈衝產生器
524‧‧‧噴灑頭
526a‧‧‧紫外光源
526b‧‧‧紫外光源
528‧‧‧泵送系統
602‧‧‧箭頭
604‧‧‧側壁
700a‧‧‧互連
700b‧‧‧互連
702‧‧‧金屬阻障層
704‧‧‧金屬層或區域
706‧‧‧介電層或區域
708‧‧‧介電質阻障層
710a‧‧‧晶粒
710b‧‧‧晶粒
800a‧‧‧第一環形電漿腔室
800b‧‧‧第二環形電漿腔室
802‧‧‧電漿腔室
804‧‧‧環形管道
806‧‧‧RF線圈天線
808‧‧‧主腔室區域
810‧‧‧噴灑頭
812‧‧‧基板
814‧‧‧基座
816‧‧‧RF電源
818‧‧‧RF電源
820‧‧‧泵送系統
822‧‧‧紫外光源
824‧‧‧磁導核心
第1圖圖示依據本文所提供實施例的基板蝕刻設備之部分側平面圖。
第2A圖圖示依據本文所提供實施例的DC偏壓導電銷組件之部分俯視圖，本圖圖示DC偏壓導電銷的可能位置。
第2B圖圖示依據本文所提供實施例的DC偏壓導電銷組件之側視圖。
第3圖圖示依據本文所提供實施例相對於主時鐘脈衝的RF脈衝和DC偏壓脈衝之圖形圖。
第4圖圖示依據本文所提供實施例的電漿蝕刻方法之流程圖。
第5圖圖示依據本文所提供實施例的基板蝕刻設備之部分側平面圖。
第6圖圖示依據本文所提供實施例的Cu蝕刻製程之 非等向性和等向性分量的示意性圖示。
第7A圖圖示藉由雙鑲嵌製程形成的互連之示意性剖面圖。
第7B圖圖示依據本文所提供實施例藉由乾蝕刻形成的互連之示意性剖面圖，其中蝕刻毯覆的銅層以形成該互連。
第8A圖和第8B圖為依據本文所提供的一些實施例的示例性環形電漿腔室之剖面圖。
由於銅的電阻率較低且抗電致遷移性較高，使用銅來取代鋁而作為用於半導體元件的互連材料已經變得越來越流行。然而，不像鋁的是，由於在銅蝕刻過程中產生的非揮發性蝕刻副產物以及缺乏有效的蝕刻後清洗技術，銅的蝕刻是有挑戰性的。
為了避免上述的缺點，鑲嵌製程已被採用，其中接線、溝槽和通孔被形成在介電層中，而且在銅填充之前這些特徵被內襯一層或更多的阻障層。阻障層作為到銅的擴散阻障層，並防止銅滲入介電層和下面的矽基板。並未採用整體的銅蝕刻。
隨著元件尺寸縮小，尤其是低於約20奈米時，使用阻障層變得困難，因為阻障層的厚度可能會消耗大部分將被填充銅的特徵。此外，在20奈米或更小的節點尺寸而且特別是在約10奈米或更小的節點尺寸下，側壁/晶界散射和電致遷移會影響RC延遲並降低元件的性能。
本文所述的實施例係關於乾蝕刻銅的設備和方法。乾蝕刻銅的能力允許直接圖案化銅接線和互連(例如消除了鑲嵌製程的需求)。由於乾蝕刻出的銅特徵是從毯覆的銅層所形成的，這樣蝕刻出的銅特徵具有較大的晶粒尺寸和遠較低的電阻率。可以使用低介電常數(k)的介電質填充來將銅特徵隔離。使用低介電常數材料的介電質填充減少了對該低介電常數材料的損壞(當與使用鑲嵌製程進行銅填充相比較時)，從而產生了降低的電阻和RC特性。
在一些實施例中，銅的乾式蝕刻製程的前提是採用紫外線(UV)照射，以增強該銅的乾式蝕刻製程。在較低的製程溫度下紫外線照射提供補充的能量源來驅動蝕刻製程並促進蝕刻殘留物去除。使用較低的蝕刻溫度藉由平衡蝕刻速度與均勻性和輪廓考量而允許蝕刻期間的更多控制，同時紫外線輔助的殘留物去除允許更大程度的等向性反應控制及較大的製程空間。
在一些實施例中，可以採用波長約150-400奈米、或能量約3eV-8eV、及/或通率約1x1015-1x1018光子//(cm2-min)的紫外光。也可以採用其他的波長、能量及/或通率。
一種適用於銅的乾式蝕刻的氣體是H2。在氫電漿中，原子氫和氫離子可以從分子氫源形成，並經由氫化銅(CuH)和二氫化銅(CuH2)的形成來蝕刻銅的表面：(1)2Cu+H2 → 2CuH
(2)Cu+H2 → CuH2 為了反應(1)和(2)的發生，可以從氫電漿供應原子氫。直流偏壓提供方向性的高能量氫離子來致能更多的非等向性蝕刻。然而，必須提供充足的表面能來斷裂Cu-Cu鍵，以允許銅-氫鍵結且銅被蝕刻。這種能量可以例如以熱的方式提供。在一些實施例中，可以使用紫外光(下面表示為「hv」)來提供能量，以驅動揮發性的2CuH和CuH2形成：(3)Cu(s)+hv → Cu++e
使用紫外光來斷裂Cu-Cu表面鍵結可以允許在蝕刻過程中採用降低的基板溫度，從而通過蝕刻速度降低來提供更大程度的蝕刻控制。在一些實施例中，可以採用低於約200℃的基板蝕刻溫度，而且在一些實施例中，可以採用約100℃或更低的基板蝕刻溫度。降低的基板蝕刻溫度也可防止對細微的表面結構造成熱損傷，例如狹窄的溝槽和通孔。也可以使用其他的基板蝕刻溫度。
在其他的實施例中，可以將Cl2用於乾蝕刻銅。在氯的電漿中，原子氯和氯離子可以被從分子氯形成，並通過氯化銅(CuCl或CuCl2)和其他如下所示各種銅-氯物種的形成來蝕刻銅表面：(4)xCl(g)+e → xCl-(g)
(5)Cu(s)+Cl-(g) → CuCl(s)
(6)3CuCl(s)+hv → Cu3Cl3(g)
(7)CuCl(s)+hv → CuCl(g)
(8)CuCl2(g)+e → CuCl2 -(g)
(9)CuCl(g)+Cl(g) → CuCl2(g)
(10)CuCl-(g)+Cl(g) → CuCl2(g)+e
(11)CuCl2 -(g)+Cu(g)+Cl(g) → Cu2Cl3(g)+e
(12)Cu2Cl2 -(g)+Cl(g) → Cu2Cl3(g)
(13)3CuCl2(s)+3H(g) → Cu3Cl3(g)+3HCl(g)
為了減少固體銅-氯副產物的形成堆積，理想的是形成可被從蝕刻腔室泵送出的氣態副產物。在一些實施例中，紫外光被用來將諸如CuCl的固體銅-氯副產物轉化成諸如Cu3Cl3(g)和CuCl(g)的氣態副產物，如以上方程式(6)和(7)所示。
如上所述，也可以使用紫外光來斷裂Cu-Cu表面鍵結，這可允許在蝕刻過程中採用降低的基板溫度，從而通過蝕刻速度降低來提供更大程度的蝕刻控制。在一些實施例中，可以採用低於約200℃的基板蝕刻溫度，而且在一些實施例中，可以採用約100℃或更低的基板蝕刻溫度。也可以使用其他的基板蝕刻溫度。
其他的蝕刻物種也可以受益於紫外線照射。例如，在一些實施例中，可以將紫外光輔助的氧蝕刻用於乾式銅蝕刻。紫外光可以降低銅表面的氧化溫度，從而允許蝕刻期間有減少的基板加熱。其他可以從UV照射受益的示例性蝕刻物種包括例如CF4、C2F4、C4F6、C4F8等。也可使用其他的蝕刻物種。
可以修改任何適當的蝕刻腔室來包括依據本發明的UV照射。示例的蝕刻腔室包括電感耦合電漿(ICP)腔室、電容耦合電漿(CCP)腔室或類似者。一個可以被修改以包括 UV照射的示例性ICP腔室被描述於標題為「使用氣體分配板材的外部激發環形電漿源(Externally Excited Torroidal Plasma Source Using A Gas Distribution Plate)」的美國專利第6,453,842號中，為了所有的目的將該專利以引用方式全部併入本文中。以下參照第1-8B圖來描述示例性的蝕刻腔室及/或蝕刻製程。
第5圖圖示依據本文提供的實施例的基板蝕刻設備500之局部側平面圖。該蝕刻設備包括腔室502，腔室502具有頂部氣體入口504和側面氣體入口506，用於供應一種或更多的製程氣體到腔室502。腔室502包括基板支座508，用於在蝕刻過程中支撐基板510。在一些實施例中，複數個導電銷512可以在蝕刻過程中接觸及/或支撐基板510。例如，導電銷512可以提供脈衝直流偏壓到基板510，以允許在蝕刻過程中經由使用DC電源514和脈衝控制516來對基板510加偏壓。
腔室502還包括射頻線圈518，用於感應地供應射頻能量到腔室502來產生電漿。射頻能量可以由RF源520供應，而且在一些實施例中可以被脈衝化(例如使用脈衝產生器522)。噴灑頭524可以有助於均勻地分配供應到入口504的氣體。
依據一些實施例，紫外光可以被從一個或更多個紫外光源526a及/或526b提供到腔室502。在一些實施例中，可以採用波長約150-400奈米、能量約3eV-8eV、及/或通率約1x1015-1x1018光子/(cm2-min)的紫外光。也可以採用其他的波長、能量及/或通率。可以在任何部分的蝕刻製程過程中或 在整個蝕刻製程過程中施加紫外光。
可以採用泵送系統528來在蝕刻過程中將腔室抽空到所需的壓力及/或去除在蝕刻過程中產生的揮發性蝕刻物種。
在Cu蝕刻過程中，在蝕刻設備500內使用脈衝直流偏壓的基板510(例如使用導電銷512、直流電源514及脈衝控制516)和UV曝露可以提供增強的蝕刻非等向性和增強的原位副產物脫附。例如，在Cu蝕刻製程過程中、在蝕刻設備500內，紫外光源526a及/或526b藉由經諸如上述(1)-(13)的反應及/或其他UV輔助的反應輔助副產物去除來提供單獨的參數用於調整等向性蝕刻反應。如前所述，紫外光可有助於斷裂Cu-Cu表面鍵結而且可以將固體銅-氯副產物轉化成可以經由泵送系統528去除的揮發性氣體副產物。基板的直流偏壓可以在電漿蝕刻過程中提高或以其他方式訂製離子轟擊/方向性，以個別地控制蝕刻製程的非等向性分量。在較低溫度下使用UV照射和直流偏壓控制可以允許形成良好界定的側壁輪廓以及去除蝕刻副產物。參見例如第6圖，第6圖示意性地說明藉由化學調節(例如使用紫外光)和電漿源(例如使用直流偏壓)來控制Cu蝕刻製程的非等向性和等向性分量。示例性的非等向性相互作用包括離子輔助反應、離子轟擊等，通常由箭頭602表示，且具有諸如感應耦合電漿(ICP)、電容耦合電漿(CCP)、DC偏壓、實用氣體及/或類似者等控制。示例性的等向性化學反應包括自由基反應、分子反應等，例如在側壁604，且具有諸如反應動力學、溫度、紫外光及/ 或類似者等控制。
第7A圖圖示由雙鑲嵌製程形成的互連700a之示意性剖面圖。如前所述，隨著特徵尺寸縮小，側壁和晶界的影響變得明顯。互連700a可以使用金屬阻障層702來將金屬層或區域704(例如銅或其他導體)與介電層或區域706(例如低k或另一種介電質材料)分離。第7B圖圖示由乾蝕刻形成的互連700b之示意性剖面圖，其中毯覆金屬(例如銅)層被蝕刻而形成該互連。互連700b可以使用介電質阻障層708來將金屬層或區域704(例如銅或其他導體)與一些區域(例如接線區域)中的介電層或區域706(例如低k或另一種介電質材料)分離。使用乾式蝕刻製程產生遠較少的、來自側壁和晶界(例如因為毯覆層具有比填充區域更大的晶粒尺寸，如藉由第7A圖的晶粒710a對比第7B圖的晶粒710b所示)的散射和最少的介電質損壞。
在一些實施例中，可以將UV照射與使用RF脈衝源和施加到基板的脈衝直流偏壓結合。該脈衝直流偏壓可以通過與基板直接電接觸而設置的導電性DC偏壓銷來提供。導電性DC偏壓銷可以是DC偏壓導體組件的一部分，該DC偏壓導體組件升舉基板而且還提供DC偏壓脈衝到基板來完成改良的基板蝕刻。以下參照本文中的第1-4圖來描述本發明實施例的這些和其他態樣。
第1圖圖示可以採用UV照射來改善銅蝕刻的基板蝕刻設備100及其組件的部分剖面側視圖。在一些實施例中，可以從位在蝕刻設備100的蓋體107上的紫外光源101提供 紫外光，如以下進一步描述的。
基板蝕刻設備100適以耦接到主機部分104並設以且適以接收製程腔室105內的基板102及在基板102上執行蝕刻製程，製程腔室105形成於設備100的主體106中。基板102可以是任何適當的待蝕刻基板，諸如摻雜的或未摻雜的矽基板、III-V族化合物基板、矽鍺(SiGe)基板、磊晶基板、絕緣體上矽(SOI)基板、顯示器基板例如液晶顯示器(LCD)基板、電漿顯示器基板、電致發光(EL)燈顯示器基板、發光二極體(LED)基板、太陽能電池陣列基板、太陽能面板基板或類似者。也可以處理其他的基板。在一些實施例中，基板102可以是其上形成有圖案或遮罩的半導體晶圓。
在一些實施例中，基板102可以具有設置在其上的一個或更多個層。該一個或更多個層可以被以任何適當的方式沉積，例如藉由電鍍、化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或類似者。該一個或更多個層可以是任何適用於製造中的特定元件的層。
例如，在一些實施例中，該一個或更多個層可以包括一個或更多個介電層。在這樣的實施例中，該一個或更多個介電層可以包含氧化矽(SiO2)、氮化矽(SiN)、低k或高k材料或類似者。本文所使用的低k材料具有的介電常數約小於氧化矽(SiO2)的介電常數。因此，高k材料具有大於氧化矽的介電常數。在一些實施例中，其中該介電層包括低k材料，則該低k材料可以是摻雜碳的介電質材料，例如摻雜碳的氧化矽(SiOC)、有機聚合物(例如聚醯亞胺、聚對二甲 苯或類似者)、摻雜有機物的矽玻璃(OSG)、摻雜氟的矽玻璃(FSG)或類似者。在其中該介電層為高k材料的實施例中，該高k材料可以是氧化鉿(HfO2)、氧化鋯(ZrO2)、矽酸鉿(HfSiO)、氧化鋁(Al2O3)或類似者。在一些實施例中，該一個或更多個層可以包含一層或更多的導電材料層，例如金屬。在這樣的實施例中，該金屬可以包含銅(Cu)、鋁(Al)、鎢(W)、鈦(Ti)、鈷(Co)、上述金屬之合金、上述金屬之組合或類似物。
在一些實施例中，基板102可以包括圖案化遮罩層，該圖案化遮罩層可以在基板102上界定一個或更多個待蝕刻的特徵。在一些實施例中，該一個或更多個待蝕刻的特徵可以是高深寬比的特徵，其中該一個或更多個特徵具有大於約10：1的深寬比。該圖案化遮罩層可以是任何適當的遮罩層，例如硬遮罩、光阻層或上述之組合。也可以使用任何適當的遮罩層組合物。該遮罩層可以具有任何能夠提供適當模板的適當形狀，該模板用於將待蝕刻特徵界定於基板102的一個或更多個層中。例如，在一些實施例中，可以經由蝕刻製程形成該圖案化遮罩層。在一些實施例中，可以使用該圖案化遮罩層來界定先進的或非常小的節點元件(例如約20nm或更小的節點)。可以經由任何適當的技術來形成該圖案化遮罩層，例如間隔物遮罩圖案化技術。
基板蝕刻設備100進一步包括蓋體107，蓋體107包含主體106的一部分，該部分可以移除來協助製程腔室105。紫外光源101可以提供基板102及/或製程腔室105的整 體電漿區域的UV照射。例如，可以在蓋體107中形成一個或更多個端口或視窗，以允許紫外光被傳送到製程腔室105中。可以在其他的位置供應紫外光，例如通過製程腔室105的側壁。
主體106包括狹縫開口108，狹縫開口108允許基板102被機器人(未圖示)的端效器109從移送室111插入製程腔室105，以進行蝕刻製程。蝕刻製程在製程腔室105完成之後，端效器109可以從製程腔室105移出基板102。在製程過程中，狹縫開口108可以藉由流量閥裝置110密閉。流量閥裝置110可以具有覆蓋開口108的流量閥門。流量閥110可以包括任何適當的流量閥構造，例如美國專利第6,173,938號；第6,347,918號及第7,007,919號中所教示的。在一些實施例中，流量閥110可以是例如L型移動流量閥。
基板蝕刻設備100還包括配置成適合於提供製程氣體113進入製程腔室105的氣體供應組件112。氣體供應組件112可以包括製程氣源114、一個或更多個流量控制裝置，例如一個或更多個質量流量控制器116及/或一個或更多個流量控制閥118。製程氣源114可以包含一個或更多個含有一種或更多種製程氣體的加壓容器。
在描繪的實施例中，第一製程氣體113可以通過形成在主體106的側壁中的第一入口122被提供到預備腔室120。其中形成有複數個通道的噴灑頭124將預備腔室120與製程腔室105分離，並且功能為在第一製程氣體113流入製程腔室105時均勻地分配第一製程氣體113。可以同時在第二 入口123將第二氣體直接引入製程腔室105。第二製程氣體可以藉由與第一氣體113協同反應而發揮協助或增強製程的功能，並有助於清洗製程腔室105。
第一製程氣體113可以包含任何適用於形成電漿的一種或多種氣體，以蝕刻該一個或更多個層及/或基板102。例如，在一些實施例中，該第一製程氣體可以包含氫氟碳化合物(CxHyFz)中之至少一者、含鹵素氣體例如氯(Cl2)或溴(Br2)、氧(O2)、三氟化氮(NF3)、六氟化硫(SF6)、氫氣(H2)或類似者。該第一製程氣體可以被以任何適當的流動速率提供，例如約10sccm至約1,000sccm。
選擇性地，載送氣體可以被與第一製程氣體113一起提供或作為第一製程氣體113。該載送氣體可以是任何一種或更多種惰性氣體，例如氮(N2)、氦(He)、氬(Ar)、氙(Xe)或類似者。在一些實施例中，該載送氣體可以被以約10sccm至約1000sccm的流動速率提供。
在描繪的實施例中，RF電極126位於預備腔室120中，而且RF電極126可在預備腔室120中以第一頻率操作並適於在製程腔室105中產生電漿。RF電極126可以包含用於支持電壓的導電金屬板材及陶瓷絕緣片，此為傳統的。RF電極126被電耦接到RF源127並由RF源127驅動。RF源127響應於來自RF脈衝產生器128的訊號而被驅動，這將在下面進一步解釋。
基板蝕刻設備100還包括基座129，基座129位於製程腔室105中並且有時適於支撐基板102。基座129可以被 固定地安裝在主體106上。基座129可以包括加熱器130(第2B圖)，以在蝕刻製程開始之前加熱基板102。加熱器130可以是適當的加熱器，例如電阻加熱器，而且可以操作來將基座129加熱到例如介於約30℃至約250℃之間的溫度或更高的溫度。也可以使用其他的溫度。在處理過程中，複數個導電銷131(標示了幾個)被配置並適於在蝕刻製程過程中在製程腔室105內將基板102升舉、接觸及支撐於界定的高度，如第1圖所示。複數個導電銷131可以是導電銷組件132的一部分，導電銷組件132包含底座133，且導電銷131從底座133延伸出。導電銷131的數量可以是三個以上。在一些實施例中，導電銷131的數量可以是例如五個或更多，或甚至9個或更多。也可以使用更多或更少數量的導電銷131。銷131係由導電金屬所製成，例如W/Ti合金，而且可以具有約30mm和約60mm之間的長度及約5mm和約15mm之間的直徑。在一些實施例中，在電漿處理過程中基板102可以被導電銷131放置在離噴灑頭124約10mm和約50mm之間的距離。也可以使用其他的尺寸、間距及/或導電材料。處理過程中的導電銷電連接可以在脈衝期間避免感應的電荷跳升/跳降。
第2A圖和第2B圖圖示導電銷組件132和到導電銷組件132的電連接。耦接到底座133的致動器134可以被致動而在垂直方向上升舉或降低導電銷131，從而在處理過程中在不同的時間升舉或降低基板102。第一和第二電纜線136、138電連接到組件132。底座133可以是導電的金屬，例如鋼、銅或鋁。在描繪的實施例中，直流偏壓源140通過電纜線136 被電耦接到複數個導電銷131，電纜線136被耦接到導電底座133。直流脈衝產生器142(第1圖)提供脈衝化的驅動訊號到直流偏壓源140，並且脈衝直流偏壓被提供到導電銷131。為了隔離致動器134，到底座133的連接可以包含絕緣連接器144。
基座129可以包含陶瓷材料，例如其中形成有複數個孔145的玻璃陶瓷或金屬碳化物。導電銷131被接收於孔145中並穿過孔145，而且導電銷131響應於致動器134的致動而在孔145中互逆移動。在一些實施例中，導電銷131可以延伸穿過孔145例如約10mm和約30mm之間的距離。也可以使用其他的值。加熱器130(例如電阻加熱器)可以被接收在基座129下方或以其他方式與基座129熱耦接，並且加熱器130被設置和操作來藉由從加熱控制器148經第二纜線138供應的功率加熱基座129。
在操作中，銷131可以先被升高來接收基板102，基板102在機器人端效器109上被插入通過開口108，該機器人被容置於移送室111中。可以將流量閥裝置110關閉，並且可以藉由致動器134將銷131降低，以使基板102與加熱的基座129變成緊密熱接觸。泵149(例如真空泵)可以將製程腔室105抽空到適用於蝕刻的真空水平。在一些實施例中，基礎的真空水平可以被保持在低於約1x10-2毫托的壓力下，而處理壓力可以被保持在約次10毫托(sub 10mTorr)至約次托(sub Torr)等級的範圍中。也可以使用其他的真空壓力。
在基板102被充分加熱並提供了適當的腔室壓力之 後，致動器134可以使導電銷131升高而接觸基板102並將基板102升高到製程腔室105中的預定位置。可以使第一製程氣體113從製程氣源114流入入口122並將RF脈衝施加於RF電極126。同樣地，從直流偏壓源140將DC偏壓脈衝施加於導電銷131。可以使用紫外光源101供應紫外光到製程腔室105。
在第3圖圖示的繪示實施例中，各自對著同一時間軸圖示出主時鐘脈衝350、施加到RF電極126的RF脈衝352及施加到導電銷131的DC偏壓脈衝354的各個脈衝痕跡300。在一些實施例中，RF脈衝產生器128和DC脈衝產生器142可以藉由主時鐘155來同步，並且各自為電壓訊號。另外，RF脈衝產生器128和DC脈衝產生器142可以皆具有相對於主時鐘155產生的主時鐘訊號350設定的時間延遲。RF延遲358和DC偏壓延遲360(例如延遲1和延遲2)可以被單獨調整，而且可以由製程控制156根據實驗的蝕刻運作來決定和設定。每個RF脈衝352和DC偏壓脈衝354的頻率可以藉由例如調整主時鐘155的頻率來進行調整。也可以使用頻率倍增器。因此，在一些實施例中，RF脈衝352的頻率可以與(例如任意多個的)DC偏壓脈衝354不同。舉例來說，在一些實施例中RF脈衝352可以操作於DC偏壓脈衝354兩倍的頻率。也可以使用其他的倍數。
DC偏壓脈衝354可以包含頻率在例如約1MHz至約60MHz之間的方波脈衝。在一些實施例中DC偏壓脈衝354的頻率可以改變。DC偏壓脈衝354可以具有例如從約10%至 約90%的脈衝非空因數。非空因數在本文中係定義為開啟時間(在峰值功率)對比一個完整週期的分率。DC偏壓脈衝354可以具有例如介於約10W至約2,000W之間的峰值功率。在一些實施例中，DC偏壓脈衝354可從正電壓(在接通狀態)被脈衝為負電壓(處於關閉狀態)。在其他的實施例中，DC偏壓脈衝354可以是具有疊加脈衝電壓的正電壓，但施加到銷131的電壓永遠是正的，並且在接通狀態中有峰值電壓及在關閉狀態時有較低的電壓。可以在每個脈衝中以任何期望的圖案或隨機地調變DC偏壓脈衝354的峰值幅度。
所施加的RF脈衝352可以具有例如約2MHz和約120MHz之間的頻率。RF脈衝352可以具有介於約100W至約3,000W之間的施加峰值RF功率。在一些實施例中可以改變RF脈衝352的頻率。在其他的實施例中改變RF脈衝352的頻率和DC偏壓脈衝354的頻率。可以調整偏壓延遲360，以提供一段時間讓每個脈衝在射頻返回到關閉狀態之後允許與RIE(反應離子蝕刻)階段後剩餘的任何製程殘留物進行殘留物反應。可以將RF延遲358和偏壓延遲360調整於1%和約80%的主時鐘之間。也可以使用其他的延遲。
為了便於蝕刻製程的控制，可以將控制器162耦接到不同的設備組件。控制器162可以被以通用電腦處理器或微處理器的形式提供，該通用電腦處理器或微處理器可被用於控制各種功能。控制器162可以包括處理器和記憶體，例如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟或任何其他形式的數位儲存器，無論是本地或是遠端的。 各種的電路可以體現製程控制156、主時鐘155、RF脈衝產生器128、DC脈衝產生器142以及RF源127和DC偏壓源140。這些電路可以包括高速緩存、電源、時鐘電路、放大器、調變器、比較器、濾波器、訊號產生器、輸入/輸出電路和子系統及/或類似者。控制器162還可以控制紫外光源101的操作。舉例來說，控制器162可以在蝕刻製程期間的任何時間(例如開始、中間及/或結尾)指示紫外光源101提供UV照射到製程腔室105。在一些實施例中，可以採用波長約150-400奈米、或能量約3eV-8eV及/或通率約1x1015-1x1018光子/(cm2-min)的紫外光。也可以採用其他的波長、能量及/或通率。
本文所揭示的發明方法通常可以被儲存在記憶體或電腦可讀媒體中作為軟體常式，當被處理器執行時，該軟體常式使製程腔室105依據本發明的實施例在基板102上進行蝕刻製程。
第4圖圖示適用於蝕刻基板(例如，基板102)的電漿蝕刻方法400。電漿蝕刻方法400包括在402中提供製程腔室(例如製程腔室105)內的基板，並在404中提供一種或更多種製程氣體(例如製程氣體113)到製程腔室。方法400進一步包括在406中使製程腔室中的製程氣體曝露於RF脈衝(例如RF脈衝352)，並在408中通過與該基板導電性接觸的導電銷(例如導電銷131)提供DC偏壓脈衝(例如DC偏壓脈衝354)到基板。方法400進一步包括在410中在蝕刻方法400的至少一部分期間提供紫外光(例如來自紫外光源101)到基板及/或製程腔室。在一些實施例中，可以週期性地 及/或以其他順序提供DC偏壓、製程氣體及/或紫外光。紫外光提供補充的能量源，用於在較低的製程溫度下驅動蝕刻製程並促進蝕刻殘留物去除。使用較低的蝕刻溫度還藉由平衡蝕刻速度與均勻性和輪廓考量而允許蝕刻期間的更多控制，同時紫外線輔助的殘留物去除允許更大程度的等向性反應控制及較大的製程空間。在一些實施例中，可以採用波長約150-400奈米、或能量約3eV-8eV及/或通率約1x1015-1x1018光子/(cm2-min)的紫外光。也可以採用其他的波長、能量及/或通率。
由於所施加的RF脈衝352和DC偏壓脈衝354，電漿被從製程氣體113形成。一般來說，為了形成電漿，可以藉由在適當的條件下以適當的頻率將來自RF源127的RF功率耦合至製程腔室105內的製程氣體113來建立電漿，而將製程氣體113點燃成電漿。在一些實施例中，可以經由設置在預備腔室120或製程腔室105內的RF電極126提供電漿功率源。選擇性地，該RF功率源可以藉由或更多個設置在主體106內或主體106周圍的RF感應線圈來提供，並作為RF電極。在其他的實施例中，該RF源可以是遠端源，例如Fu等人的美國專利第7,658,802號所教示的。可以使用其他適當的來源來產生該RF脈衝。
本文所述的設備和方法對於去除在蝕刻製程本身的過程中形成的非揮發性殘留物特別有效。依據本發明的一個態樣，DC功率的阻尼位置係由脈衝頻率所控制。在低的頻率範圍(例如<10MHz，取決於離子通過時間和脈衝頻率之間的 關係)，DC偏壓功率被耦合到電漿鞘，從而提高離子蝕刻劑的能量。在較高的頻率範圍(例如>10MHz)，功率耦合可幫助整體電漿改善電漿密度和電位控制。可以進一步藉由非空因數和DC偏壓功率輸入來控制蝕刻劑的能量。因此，蝕刻速度和溝槽輪廓形狀可以得到改良。可以提供偏壓幅度調變來相對於不良的製程區分出所需的表面反應(蝕刻)。在DC偏壓脈衝354的「DC偏壓開啟」週期期間，反應性蝕刻劑獲得能量並在工作週期內進行受控制的蝕刻。對於「DC偏壓關閉」的週期，電漿被轉移到新的平衡，用於清除蝕刻殘留物及循環反應性蝕刻劑。DC偏壓可以在約10%和約100%的峰值功率之間進行調變。
DC偏壓脈衝354可以被應用於要求寬製程空間和精確規格控制的介電質及/或導電材料/基板蝕刻製程中之任一者，該規格控制包括蝕刻深度、CD/CD均勻性及溝槽輪廓。本發明的方法和設備可用於20nm及往後的技術節點。
特別的是，UV照射及/或DC偏壓脈衝可以是對過程中會發展出非揮發性副產物的蝕刻製程明顯有益的。舉例來說，這樣的蝕刻製程包括具有CuX(其中X=Cl、Br及類似者)及/或CuO殘留物的銅蝕刻、具有TIF、TIOF、TiOx殘留物的TiN蝕刻、具有SiON殘留物或氧化層的SiN蝕刻、釕(Ru)蝕刻和相關的殘留物及類似者。藉由本方法的實施例和使用本文所述的設備100可以更有選擇性地和有效地去除非揮發性副產物(殘留物)。
可以使用另外的製程參數來促進電漿點火和電漿穩 定性。例如，在一些實施例中，可以藉由與主體106熱接觸的加熱元件(未圖示)加熱製程腔室105，並在電漿點火期間將製程腔室105保持在約60至約100攝氏度之間的溫度。
第8A圖和第8B圖為依據一些實施例的示例性環形電漿腔室之剖面圖。第8A圖圖示第一環形電漿腔室800a，第一環形電漿腔室800a包括電漿腔室802，電漿腔室802具有環形管道804和RF線圈天線806，RF線圈天線806用於在管道804和主腔室區域808中激發電漿。可以將製程氣體供應到管道804和主腔室區域808兩者，並使用噴灑頭810將製程氣體分散於主腔室區域808內。基板812可以被支撐在例如腔室區域808內的加熱基座814上。RF線圈天線806可以被RF電源816驅動，並且基座814可以被RF電源818施加偏壓。可以採用泵送系統820來將腔室802抽空到所需的壓力及/或去除揮發性蝕刻副產物。
在一些實施例中，可以在蝕刻過程中採用一個或更多個紫外光源822來提供UV照射到腔室區域808及/或基板812。在圖示的實施例中，紫外光源822位在腔室802的蓋體上(例如在端口或視窗(未圖示)上，以允許紫外光進入腔室區域808)。替代地或另外地，紫外光源可以位於腔室802的一個或更多個側壁上，如虛線的紫外光源822所指示。也可以採用任何其他的位置。第8B圖圖示具有些許不同架構的第二環形電漿腔室800b(例如包括磁導核心824)。環形電漿腔室係描述於先前併入的美國專利第6,453,842號中。
紫外光提供補充的能量源，用於在較低的製程溫度 下驅動蝕刻製程並促進蝕刻殘留物去除。例如，可以在電漿蝕刻製程的至少一部分期間使製程氣體和基板中之至少一者曝露於紫外光。使用較低的蝕刻溫度還藉由平衡蝕刻速度與均勻性和輪廓考量而允許蝕刻期間的更多控制，同時紫外線輔助的殘留物去除允許更大程度的等向性反應控制及較大的製程空間。
因此，雖然已經結合本發明的示例性實施例來揭示本發明，但應瞭解的是，其他的實施例也可以落入本發明由以下申請專利範圍所界定的範圍內。
500‧‧‧基板蝕刻設備
502‧‧‧腔室
504‧‧‧頂部氣體入口
506‧‧‧側面氣體入口
508‧‧‧基板支座
510‧‧‧基板
512‧‧‧導電銷
514‧‧‧DC電源
516‧‧‧脈衝控制
518‧‧‧射頻線圈
520‧‧‧RF源
522‧‧‧脈衝產生器
524‧‧‧噴灑頭
526a‧‧‧紫外光源
526b‧‧‧紫外光源
528‧‧‧泵送系統

Claims (20)

  1. 一種用於蝕刻銅的電漿蝕刻設備，包含：一具有一製程腔室的電漿主體，該製程腔室適用於接收一基板；一射頻(RF)源，耦接至一RF電極；一基座，位於該製程腔室中並適用於支撐一基板；以及一紫外光源，設以在該電漿蝕刻設備內進行的一蝕刻製程之至少一部分期間遞送紫外光至該製程腔室。
  2. 如請求項1所述之電漿蝕刻設備，進一步包含：複數個導電銷，適用於在處理過程中接觸及支撐該基板；以及一DC偏壓源，耦接至該複數個導電銷。
  3. 如請求項2所述之電漿蝕刻設備，其中該複數個導電銷通過該基座，並且該基座為靜止的。
  4. 如請求項2所述之電漿蝕刻設備，包含一控制器，該控制器具有：一RF脈衝產生器，耦接至該RF源並適用於產生一RF脈衝；以及一DC脈衝產生器，耦接至該DC偏壓源並適用於產生一DC偏壓脈衝。
  5. 如請求項4所述之電漿蝕刻設備，其中每個該RF脈衝產生器和該DC脈衝產生器係藉由一主時鐘同步。
  6. 如請求項4所述之電漿蝕刻設備，其中每個該RF脈衝產生器和該DC脈衝產生器可以相對於一主時鐘包括一延遲。
  7. 如請求項4所述之電漿蝕刻設備，其中該DC脈衝產生器被以一介於約1MHz和約60MHz之間的頻率驅動。
  8. 如請求項4所述之電漿蝕刻設備，其中該RF脈衝產生器被以一介於約2MHz和約120MHz之間的頻率驅動。
  9. 如請求項4所述之電漿蝕刻設備，其中該DC脈衝產生器產生一DC偏壓脈衝，該DC偏壓脈衝具有一介於10%和90%之間的非空因數(duty cycle)。
  10. 如請求項4所述之電漿蝕刻設備，其中該DC偏壓源產生一介於約10W和約2,000W之間的偏壓功率。
  11. 如請求項4所述之電漿蝕刻設備，其中該DC脈衝產生器包含幅度調變。
  12. 一種銅電漿蝕刻方法，包含以下步驟：在一製程腔室內提供一基板； 提供一製程氣體到該製程腔室；使該製程腔室中的該製程氣體曝露於RF脈衝；電漿蝕刻該製程腔室內的該基板；以及在該電漿蝕刻之至少一部分期間使該製程氣體和基板中之至少一者曝露於紫外光。
  13. 如請求項12所述之方法，進一步包含通過與該基板處於導電接觸的導電銷提供DC偏壓脈衝到該基板。
  14. 如請求項13所述之方法，包含改變該DC偏壓脈衝之一頻率。
  15. 如請求項13所述之方法，包含改變該RF脈衝之一頻率和該DC偏壓脈衝之該頻率。
  16. 如請求項13所述之方法，包含改變該DC偏壓脈衝之一非空因數(duty cycle)。
  17. 如請求項13所述之方法，包含調變該DC偏壓脈衝之幅度。
  18. 如請求項12所述之方法，包含從該基板去除銅殘留物。
  19. 如請求項13所述之方法，其中該DC偏壓脈衝具有一介 於約10W和約2,000W之間的偏壓功率。
  20. 一種銅電漿蝕刻方法，包含以下步驟：在一製程腔室內提供一基板；提供一製程氣體到該製程腔室；使該製程腔室中的該製程氣體曝露於RF能量以在該製程腔室內產生一電漿；電漿蝕刻該製程腔室內的該基板；以及在該電漿蝕刻之至少一部分期間使該製程氣體和基板中之至少一者曝露於紫外光。
TW103108707A 2013-03-13 2014-03-12 用於銅之ｕｖ輔助反應性離子蝕刻 TW201440141A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361779296P 2013-03-13 2013-03-13
US201361787243P 2013-03-15 2013-03-15

Publications (1)

Publication Number Publication Date
TW201440141A true TW201440141A (zh) 2014-10-16

Family

ID=51522593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108707A TW201440141A (zh) 2013-03-13 2014-03-12 用於銅之ｕｖ輔助反應性離子蝕刻

Country Status (5)

Country Link
US (2) US20140262755A1 (zh)
JP (1) JP2016511551A (zh)
KR (1) KR20150128965A (zh)
TW (1) TW201440141A (zh)
WO (1) WO2014159144A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460961B2 (en) 2014-08-05 2016-10-04 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for anisotropic metal etching
US9396965B2 (en) * 2014-08-05 2016-07-19 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for anisotropic metal etching
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
WO2017075162A1 (en) * 2015-10-27 2017-05-04 Applied Materials, Inc. Methods for reducing copper overhang in a feature of a substrate
US10119191B2 (en) 2016-06-08 2018-11-06 Applied Materials, Inc. High flow gas diffuser assemblies, systems, and methods
US9859127B1 (en) * 2016-06-10 2018-01-02 Lam Research Corporation Line edge roughness improvement with photon-assisted plasma process
US10684159B2 (en) 2016-06-27 2020-06-16 Applied Materials, Inc. Methods, systems, and apparatus for mass flow verification based on choked flow
US10438812B2 (en) * 2017-03-30 2019-10-08 Intel Corporation Anisotropic etching systems and methods using a photochemically enhanced etchant
US9991129B1 (en) 2017-05-23 2018-06-05 Applied Materials, Inc. Selective etching of amorphous silicon over epitaxial silicon
WO2018233825A1 (en) * 2017-06-21 2018-12-27 Hp Indigo B.V. VACUUM TABLES
CN110770881B (zh) * 2017-06-22 2023-09-26 应用材料公司 用于铜的图案化的等离子体蚀刻
US10361099B2 (en) 2017-06-23 2019-07-23 Applied Materials, Inc. Systems and methods of gap calibration via direct component contact in electronic device manufacturing systems
JP7045152B2 (ja) * 2017-08-18 2022-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10510575B2 (en) 2017-09-20 2019-12-17 Applied Materials, Inc. Substrate support with multiple embedded electrodes
US10811296B2 (en) 2017-09-20 2020-10-20 Applied Materials, Inc. Substrate support with dual embedded electrodes
US20190088518A1 (en) * 2017-09-20 2019-03-21 Applied Materials, Inc. Substrate support with cooled and conducting pins
US10714372B2 (en) 2017-09-20 2020-07-14 Applied Materials, Inc. System for coupling a voltage to portions of a substrate
US10904996B2 (en) * 2017-09-20 2021-01-26 Applied Materials, Inc. Substrate support with electrically floating power supply
US10763150B2 (en) 2017-09-20 2020-09-01 Applied Materials, Inc. System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP6913060B2 (ja) * 2018-07-24 2021-08-04 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing
KR102563925B1 (ko) * 2018-08-31 2023-08-04 삼성전자 주식회사 반도체 제조 장치
US20200098595A1 (en) * 2018-09-20 2020-03-26 Nanya Technology Corporation Semiconductor manufacturing apparatus and method for operating the same
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11361947B2 (en) 2019-01-09 2022-06-14 Tokyo Electron Limited Apparatus for plasma processing and method of etching
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11107709B2 (en) 2019-01-30 2021-08-31 Applied Materials, Inc. Temperature-controllable process chambers, electronic device processing systems, and manufacturing methods
CN116844934A (zh) 2019-02-05 2023-10-03 东京毅力科创株式会社 等离子体处理装置
US11043387B2 (en) 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11289325B2 (en) * 2020-06-25 2022-03-29 Tokyo Electron Limited Radiation of substrates during processing and systems thereof
US11848176B2 (en) 2020-07-31 2023-12-19 Applied Materials, Inc. Plasma processing using pulsed-voltage and radio-frequency power
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
CN112760609B (zh) * 2020-12-22 2022-10-21 北京北方华创微电子装备有限公司 磁控溅射设备
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) * 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149772B1 (ko) * 1995-02-08 1998-12-01 심상철 자외선램프가 장착된 유도결합 플라즈마 구리식각장치
JPH09306877A (ja) * 1996-05-17 1997-11-28 Fujitsu Ltd Ｃｕ又はＡｌＣｕ合金膜のパターニング方法及び反応性イオンエッチング装置
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
US6569775B1 (en) * 1999-03-30 2003-05-27 Applied Materials, Inc. Method for enhancing plasma processing performance
US7553427B2 (en) * 2002-05-14 2009-06-30 Tokyo Electron Limited Plasma etching of Cu-containing layers
US7126808B2 (en) * 2003-04-01 2006-10-24 Varian Semiconductor Equipment Associates, Inc. Wafer platen equipped with electrostatic clamp, wafer backside gas cooling, and high voltage operation capability for plasma doping
CN101153396B (zh) * 2006-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 等离子刻蚀方法
US20080160212A1 (en) * 2006-12-27 2008-07-03 Bon-Woong Koo Method and apparatuses for providing electrical contact for plasma processing applications
US8382999B2 (en) * 2009-03-26 2013-02-26 Applied Materials, Inc. Pulsed plasma high aspect ratio dielectric process
WO2010147796A2 (en) * 2009-06-15 2010-12-23 Analog Devices, Inc. Selective uv-ozone dry etching of anti-stiction coatings for mems device fabrication
US8908348B2 (en) * 2009-09-01 2014-12-09 Hermes Microvision, Inc. Wafer grounding and biasing method, apparatus, and application
JP5728221B2 (ja) * 2010-12-24 2015-06-03 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US20120302065A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Pulse-plasma etching method and pulse-plasma etching apparatus

Also Published As

Publication number Publication date
US20170011887A1 (en) 2017-01-12
KR20150128965A (ko) 2015-11-18
US20140262755A1 (en) 2014-09-18
WO2014159144A1 (en) 2014-10-02
JP2016511551A (ja) 2016-04-14

Similar Documents

Publication Publication Date Title
TW201440141A (zh) 用於銅之ｕｖ輔助反應性離子蝕刻
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US10049891B1 (en) Selective in situ cobalt residue removal
TW201448030A (zh) 脈衝式直流電漿蝕刻方法以及設備
KR102374898B1 (ko) 반도체 상호연결 구조물들을 위한 물리 기상 증착 프로세스
KR102419980B1 (ko) 금속 실리사이드 배선 나노와이어 구조를 형성하기 위한 방법들
US20160099173A1 (en) Methods for etching a barrier layer for an interconnection structure for semiconductor applications
TW201532139A (zh) 使用遠端電漿源以凹陷超低ｋ介電質
TW201220363A (en) Methods for forming layers on a substrate
KR20160127891A (ko) 싸이클 공정을 이용한 수직 패턴의 형성방법
US11942332B2 (en) Methods of etching metal-containing layers
US20200312673A1 (en) Atomic layer etch (ale) of tungsten or other metal layers
US9653320B2 (en) Methods for etching a hardmask layer for an interconnection structure for semiconductor applications
TW201448024A (zh) 在多層薄膜堆疊中蝕刻自對準穿孔及溝槽之方法
TW202040799A (zh) 用於３ｄ ｎａｎｄ應用之記憶體單元製造
TW201301391A (zh) 利用碳電漿浸入以修復低介電常數材料之方法
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
JP2015079797A (ja) 銅層をエッチングする方法
US9978639B2 (en) Methods for reducing copper overhang in a feature of a substrate
US10256112B1 (en) Selective tungsten removal
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
WO2024044373A1 (en) High aspect ratio gap fill using cyclic deposition and etch
JP2004083944A (ja) 金属膜作製方法及び金属膜作製装置