TW201428973A - 半導體裝置、ｍｉｓ型電晶體及多層配線基板 - Google Patents

半導體裝置、ｍｉｓ型電晶體及多層配線基板 Download PDF

Info

Publication number
TW201428973A
TW201428973A TW102141385A TW102141385A TW201428973A TW 201428973 A TW201428973 A TW 201428973A TW 102141385 A TW102141385 A TW 102141385A TW 102141385 A TW102141385 A TW 102141385A TW 201428973 A TW201428973 A TW 201428973A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
electrode
present
alloy
Prior art date
Application number
TW102141385A
Other languages
English (en)
Inventor
Tadahiro Ohmi
Original Assignee
Univ Tohoku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tohoku filed Critical Univ Tohoku
Publication of TW201428973A publication Critical patent/TW201428973A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的課題是在於簡便地提供一種高效率，可生產管理且可節省成本的高耐久性的電氣絕緣膜。本發明是以添加鎂，鋯及鈰之鋁合金的陽極氧化膜來構成電氣絕緣膜。

Description

半導體裝置、MIS型電晶體及多層配線基板
本發明是有關半導體裝置，MIS型電晶體及多層配線基板。
隨著個人電腦(PC)或智慧型手機，平板電腦等的資訊終端機器的小型‧輕量‧薄型化，高速資料處理化，高機能化，使用在該等的半導體裝置或液晶顯示裝置(Liquid Crystal Display Device：LCDD)或有機EL顯示裝置(Organic Electroluminescence Display Device：OELDD)等的顯示裝置用的驅動用半導體裝置是更被要求高集成化‧高密度化。
半導體裝置的高集成化‧高密度化是依存於電晶體開關元件等的電子機能元件的微細化。電子機能元件是越微細，越被要求構成該元件的各構成要素的電性特性及動作可靠度的更提升及構成半導體裝置的多數的電子元件之間的電性特性及動作特性的無偏差的更提升。
在半導體裝置中多數使用的電子機能元件之一，例如MIS(Metal-Insulator-semiconductor)型電晶體 (MISTr)，非線形電阻元件之MIM(metal-insulator-Metal)型開關元件(MIMSWE)的動作性能及可靠度的提升的要求更嚴格。MISTr的動作性能及可靠度是對閘極絕緣膜的電性品質及可靠度敏感，且MIMSWE是對被兩電極挾持的絕緣膜的電性品質及可靠度敏感。其他，對於多數使用在半導體裝置的電氣電路的電容器或至少其一部分具有MIM型的配線構造的多層配線基板的電氣絕緣膜的電性品質及可靠度也與對MISTr或MIMSWE的絕緣膜的要求同等以上的要求。
除了上述的要求外，電子機能元件，電容器及MIM型配線構造的電氣絕緣膜的生產工程的簡單化及生產設備的簡便化，低生產成本化的要求，為了提高完成電氣‧電子機器的販賣競爭力，而年年變強。
有鑑於如此的狀況，陽極氧化法之前述絕緣膜的形成法是隱藏形成有力的絕緣膜形成法的可能性。其中，形成MIM型配線構造的絕緣膜的例子是記載於專利文獻1，形成MISTr的閘極絕緣膜的例子是記載於專利文獻2。專利文獻1的例子，專利文獻2的例子，皆陽極氧化用的電解溶液是其液組成由乙二醇，酒石酸銨，水所構成，乙二醇的濃度高。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開平6-308539號公報
[專利文獻2]日本特開平8-120489號公報
然而，電解液溫，專利文獻1的情況是約25℃，專利文獻2的情況是40℃以下陽極氧化，但若不是該液溫，則形成的陽極氧化膜會在陽極氧化中溶解，陽極氧化速度具有膜表面依存性，在半導體領域是有重要的膜因子亦即表面平滑性佳的氧化膜的形成難之生產管理上的不合適。又，由於陽極氧化時的電解液溫低，因此量產效率不會提升。
本發明是有鑑於上述點而致力研發者，其目的之一是在於提供一種具備高效率，可生產管理且可節省成本的高耐久性的電氣絕緣膜之半導體裝置。
另一目的是在於提供一種具備高效率，可生產管理且可節省成本的高耐久性的層間絕緣膜之半導體裝置用多層配線基板。
本發明之一形態為一種半導體裝置，係具備電性絕緣膜的半導體裝置，其特徵為：前述絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
本發明之另一形態為一種半導體裝置用多層 配線基板，係在具備層間絕緣膜的半導體裝置用多層配線基板，其特徵為：前述層間絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
本發明之另一形態為一種MIS型電晶體，係於其體上具有閘極電極，閘極絕緣膜，半導體層，源極電極及汲極電極的MIS型電晶體，其特徵為：前述閘極絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
本發明之另一形態為一種半導體裝置，係具有MIM型構造的半導體裝置，其特徵為：前述MIM型構造的絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
若根據本發明，則可簡便地提供一種高效率生產管理且可節省成本之高耐久性的電氣絕緣膜。
本發明的其他的特徵及優點是藉由參照附圖的以下說明可明確得知。另外，在附圖中，在相同或同樣的構成附上同參照號碼。
100，200，300‧‧‧MISTr
101，205‧‧‧基體
102，202‧‧‧閘極電極
103，203‧‧‧閘極絕緣膜
104，204‧‧‧半導體層
105，205，305‧‧‧源極電極(部)
106，206，306‧‧‧汲極電極(部)
107‧‧‧Na擴散防止層
108‧‧‧耐藥劑性Na擴散防止層
109，209‧‧‧平坦化層領域
207‧‧‧無變形性Na擴散防止層
208‧‧‧無變形‧耐藥劑性Na擴散防止層
305a，306a‧‧‧下部電極膜
305b，306b‧‧‧上部電極膜
附圖是含在說明書中，構成其一部分，顯示本發明的實施形態，與其記述一起為了說明本發明的原理 而被使用。
圖1是用以說明本發明的適宜的實施形態之一的MISTr的構成的模式性構成說明圖。
圖2是用以說明本發明的適宜的實施形態的別的例子的MISTr的構成的模式性構成說明圖。
圖3是用以說明本發明的適宜的實施形態的另外別的例子的MISTr的構成的模式性構成說明圖。
圖1所示的MISTr100是在半導體用的基體101上具備閘極電極102、閘極絕緣膜103、半導體層104、源極電極105、汲極電極106。
MISTr100是在設置半導體層104時，為了消除階差，而在閘極絕緣膜103的左右預設平坦化層領域109a、109b，使其表面在閘極絕緣膜103的上面一致。
為了節省生產成本，而將基體100例如設為青板玻璃等價格便宜的玻璃基板時，為了防止在該玻璃基板中所含的鈉(Na)擴散至基板外部，而因應所需設有Na擴散防止層107。此情況，若在基體100的下部面設置與Na擴散防止層107同樣Na擴散防止機能外還具備耐藥品機能，特別是耐蝕刻藥劑機能之耐藥劑性Na擴散防止層108，則不僅鈉(Na)的擴散防止，還可防止在MISTr100的製作過程所使用的藥品例如緩衝氫氟酸等之玻璃基體的蝕刻，因此更佳。
Na擴散防止層107，耐藥劑性Na擴散防止層108是可以同材料構成或按照各層所要求的特性以不同的材料構成。如此的材料是例如可舉國際公開第2010/001793號記載的下記有機組成物(A)作為理想的材料。
有機組成物(A)：
以一般式((CH3)SiO3/2)x(SiO2)1-x(在此，0<x≦1.0)表示的組成物。
例如，具體而言，可舉藉由將甲基三烷氧基矽烷化合物與四烷氧矽烷化合物的混合物予以加水分解縮合反應而取得的縮合物為理想的例子。
塗佈含此縮合物的塗佈液來形成塗佈膜，以400℃以下的溫度來熱處理該塗佈膜，藉此形成Na擴散防止層107或耐藥劑性Na擴散防止層108。
膜厚是即使極薄化至150~300nm程度，Na的擴散防止機能等良好的特性也會被維持。絕緣特性亦佳。例如，在1MV/cm，電流密度1×10-10A/cm2，在3MV/cm，電流密度1×10-9A/cm2，顯示良好的值。
其他，可舉被摻雜鎵(Ga)、鋁(Al)、或銦(In)的氧化鋅(ZnO)。
閘極絕緣膜103是需要選擇可擔保閘極容量及洩漏電流防止(或抑制)的材料及製造製程‧條件來形成。
在本發明中，閘極絕緣膜103是利用後述的液組成的電解溶液來陽極氧化添加有鎂(Mg)，鋯(Zr)及鈰(Ce)的鋁(Al)合金(「亦有記載為Al(Mg，Zr，Ce)合金的情形」)膜來形成。為了形成閘極絕緣膜103而設的Al(Mg，Zr，Ce)合金膜可為閘極電極102形成用者本身，或設在閘極電極102上者。將Al(Mg，Zr，Ce)合金膜設為閘極電極102形成用的合金膜本身時，是只將Al(Mg，Zr，Ce)合金膜上部陽極氧化而作為閘極絕緣膜103，下部則是維持Al(Mg，Zr，Ce)合金不變作為閘極電極102。亦即，將閘極電極102形成用所設的Al(Mg，Zr，Ce)合金膜的上方的一部分陽極氧化而形成閘極絕緣膜103，不陽極氧化的剩餘下部是設為閘極電極102。
在本發明中，用以陽極氧化而形成閘極絕緣膜103的Al(Mg，Zr，Ce)合金是以鋁(Al)為主體，添加鎂(Mg)，鋯(Zr)及鈰(Ce)的Al合金，氮添加於該合金中的鎂(Mg)，鋯(Zr)及鈰(Ce)的添加量是按照所被形成的閘極絕緣膜103的設計上的所望電氣特性來適當決定。
又，以Al(Mg，Zr，Ce)合金膜來構成閘極電極102時，對於陽極氧化應作為閘極絕緣膜103的Al(Mg，Zr，Ce)合金膜而形成的陽極氧化膜，以預定的溫度來實施預定時間熱處理，因此為了防止或抑制藉由此熱處理而形成的陽極氧化膜中的Al2O3的結晶粒成長大到 容許以上，而Zr的添加量會按照所望來適當選擇。本發明的Zr的添加量最好是0.01%~0.15%。藉由將Zr的添加量形成此範圍，即使實施350℃程度的熱處理，還是可確實地阻止或抑制結晶粒的成長，可使陽極氧化膜的機械強度及電氣絕緣性更提升。在此「%」是表示「質量%」，在本案中以「%」記載時是本案說明書全體意思「質量%」。
本發明的Mg的理想的添加量是0.01%~5.0%以下。藉由將Mg的添加量形成於此範圍，可取得機械強度高的高膜質的陽極氧化膜。
Ce的添加也是提升膜質為目的。在本發明中Ce的添加量的理想範圍是0.01%~5.0%。若Mg及Ce的添加量脫離上述的範圍，則對於膜質的提升發生導電率的提升變明顯無法取得高絕緣性的緻密的膜之情況，因此不理想。
本發明的Al(Mg，Zr，Ce)合金是除了上述量的添加物的剩餘部分為Al及不可避雜質所構成，最好該不可避雜質分別為0.01%以下。該不可避雜質是例如矽(Si)，鐵(Fe)，銅(Cu)等。
在本發明中，Al(Mg，Zr，Ce)合金膜的形成是使用旋轉磁控管濺射裝置來形成。旋轉磁控管濺射裝置是例如記載於國際公開第2007/043476號，國際公開第2008/114718號等。
濺射成膜條件是成膜用的基板的溫度較理想 為室溫~200℃程度，濺射用的氣體是使用Kr/O2(O2：1~5%)混合氣體。
所被形成的合金膜的膜厚是依據將膜全體陽極氧化或將膜的一部分膜狀地陽極氧化，按照所望來適當決定。以膜的一部分作為閘極電極來陽極氧化剩餘部分時，最好是1~3μm。
在本發明中，Al(Mg，Zr，Ce)合金膜的陽極氧化是以下那樣實施，但並非限於此，只要是按照本發明的目的的範圍的製作製程或製作條件，便是本發明的範疇。
在本發明的陽極氧化使用的理想電解溶液是以下所記的非水溶液系的陽極氧化用電解溶液(A)。
非水溶液系的陽極氧化用電解溶液(A)
溶液(1)：乙二醇(79%)己二酸銨(1%)水(20%)
溶液(2)：二甘醇(79.5%)己二酸銨(0.5%)水(20%)
將在所望的基板上準備的Al(Mg，Zr，Ce)合金膜(試料A)浸漬於充滿預定量該等的電解溶液(A)的陽極氧化用的浴槽中，在Pt(白金)製對向電極 (Pt)之間施加電壓而進行陽極氧化。此時，一定地流動電流密度0.1~0.2mA/cm2的範圍的大小的電流(定電流模式)來進行陽極氧化。試料(1)的陽極氧化面與對向電極(Pt)之間的電壓(V)會隨陽極氧化膜的成長而逐漸地上昇。一旦電壓(V)上昇至25~50V的範圍的電壓，則切換成定電壓模式。若流動於試料(1)與對向電極(Pt)之間的電流(A)充分低於1μA/cm2，則終了陽極氧化。然後，以超純水來充分地洗淨試料(1)。
洗淨後，進行其次那樣的熱處理。在減壓(1~10Torr)N2氣體環境中，慢慢地昇溫至300℃，將其狀態維持1~10小時，較理想是3~7小時。其次，取代N2氣體，一邊流動100% O2氣體，一邊在常壓下，300℃，維持1~3小時。
若使用涉及本發明的非水系電解溶液(A)，則從極薄的膜到厚膜為止，即是在大的面積還是可確實地有效率地形成全面無孔質緻密均一的高絕緣性的陽極氧化膜(勢壘(barrier)型)。其理由之一記載於以下。若像水系的電解溶液的陽極氧化那樣為水主體的溶液，則由於水的比介電常數為80極大，因此在水分子低的電壓解離成H+及OH-。為了在Al(Mg，Zr，Ce)合金膜表面以某程度的厚度來形成陽極氧化膜，而必須在對向電極的Pt(白金)電極之間至少施加200V以上的電壓，但所被形成的陽極氧化膜的電性耐性無至此程度的耐性，一般難形成膜至某程度的厚度。為此，在本發明中是添加比介電常 數小的乙二醇或二甘醇作為非水溶液，最好是將其比介電常數降低至51~44左右使用。
在本發明的非水系電解液中形成的Al(Mg，Zr，Ce)合金的勢壘型陽極氧化膜是具有作為不動態膜佳的特徵。又，氧化膜表面的微粗糙度相較於水溶液系電解液的氧化膜非常小。而且，即使在高的溫度中，本發明的勢壘型陽極氧化膜也不會產生熱龜裂等，來自膜的外氣的放出水分量也非常少。顯示顯著的耐蝕性。
本發明的陽極氧化膜是藉由調整電解溶液的比介電常數及陽極氧化時的施加電壓，可取得預定的膜厚者。在本發明中，陽極氧化膜的膜厚是按照被形成之構成電子元件的絕緣膜或多層配線基板的層間絕緣膜所要求的特性來適當決定。陽極氧化膜的膜厚是5~100nm為理想，更理想是10~70nm，最好是30~60nm。
本發明之藉由陽極氧化法所形成之來自Al(Mg，Zr，Ce)合金的陽極氧化膜實質地也包含其膜全體或幾乎膜全體以氧化鋁(Al2O3)所構成，但也包含不可避不純元素來自Al(Mg，Zr，Ce)合金的元素的混入在達成本發明的目的的範圍內被容許。為了符合絕緣膜所要求的特性，依情況，也有使來自Al(Mg，Zr，Ce)合金的金屬(Mg，Zr，Ce)的氧化物意圖地混入陽極氧化膜中的情形。
在本發明中所被使用的非水系的電解溶液是含前述般的成分，調整成預定的介電常數及pH。在本發 明中所被使用的非水系的電解溶液中，只要是不損本發明的目的的範圍，亦可使含其他必要的化學成分。
在本發明中基體101是可使用各種的材料，較理想採用的是耐熱塑膠，玻璃，金屬，陶瓷等。如此的材料是例如使用石英，青板玻璃，無鹼金屬玻璃，矽(Si)基板，鋁，不鏽鋼等的金屬基板，鎵砷(GaAs)等的半導體基板，及熱可塑性或熱硬化性的塑膠基板等。並且，亦可使用作為層疊上述材料的其中2種以上的複合層疊體的基體。
在本發明中，閘極電極102通常是可使用在半導體領域所被使用的電極用或電氣配線用的導電性材料的大概者。如此的導電性材料是例如Cr，Al，Ta，Mo，Nb，Cu，Ag，Au(4.9eV)，Pt，Pd，In，Ni，Nd，Ca，Ti，Ta，Ir，Ru，W，Mo，Ru-Mo合金等的金屬及該等金屬的合金(以後也有時記載為「金屬(M)」，但「M≠(Mg，Zr，Ce)」)，或以Al(Zr)合金，Al(Mg，Zr，Ce)合金來構成。其他，可舉InO2，Sn2，ITO等的導電性的氧化物，TiN，TaN等的導電性氮化物，聚苯胺，聚吡咯，聚噻吩，或聚乙炔等的導電性高分子，石墨烯(Graphene)，奈米碳管(Carbon nanotubes)，電荷移動錯體等的分子性導體，該等的層疊構造構件。而且，亦可使用碳黑(carbon black)或分散金屬粒子的導電性的複合材料。
閘極電極102最好是考慮形成於其上的層 (或膜)的平坦性來發揮電極機能，在不發生針孔的範圍內儘可能形成薄。具體而言，通常是形成100nm以下，最好是50nm以下，更理想是10nm以下的厚度。
在本發明中，閘極電極102並不限於從上述的材料之中選擇的單一材料所構成的單層構成。例如，亦可使用由InO2，SnO2，ITO等的導電性的氧化物，TiN，TaN等的導電性氮化物，及金屬(M)，Al(Zr)合金，Al(Mg，Zr，Ce)合金所選擇的不同的材料來構成複合膜。如此的複合膜是例如從基體101側依序層疊的構成，可舉以下所示者作為理想的電極構成。
D(1)金屬(M)膜/Al(Zr)合金膜
D(2)金屬(M)膜/Al(Mg，Zr，Ce)合金膜
D(3)Al(Zr)合金膜/Al(Mg，Zr，Ce)合金膜
D(4)Al(Mg，Zr，Ce)合金膜/Al(Zr)合金膜
D(5)Al(Zr)合金膜/金屬(M)膜
D(6)Al(Mg，Zr，Ce)合金膜/金屬(M)膜
D(7)金屬(M1)膜/金屬(M2)膜(在此，M1≠M2)
D(8)導電性氧化物膜/Al(Zr)合金膜
D(9)導電性氧化物膜/Al(Mg，Zr，Ce)合金膜
閘極電極長是按照元件設計來適當決定，但最好是設為2~10μm。
源極電極，汲極電極是可以單一材料的膜單 體所構成，或以相異的金屬(M)材料構成的複合膜(層疊構造膜/複膜構成膜)所構成。複合膜是例如若以來自半導體層104側的層疊順序顯示，則可舉以下所示者作為理想的電極構成。
SD(1)Mo膜/Al膜
SD(2)Mo膜/Cu膜
SD(3)Ti膜/Al膜
SD(4)Ti膜/Cu膜
SD(5)Cu膜/Al膜
本發明的半導體層104是以有機半導體材料或無機半導體材料所構成。如此的半導體材料是可為結晶質或非結晶質，結晶質時雖也可為單結晶，但基於容易製作大面積的裝置的點，多結晶質或微結晶質者為理想。
有機半導體材料是以並五苯或蒽，紅螢烯等的多環芳香族碳化氫或氰雙甲烷(TCNQ)等的低分子化合物為首，可舉聚乙炔或聚-3-已基噻吩(P3HT)，聚對苯撐(PPV)等的聚合物。
無機半導體材料是有非晶形矽(a-Si)，微結晶性(micro及nano)或多結晶性矽(poly-Si)，氧化鋅或二氧化錫，氧化銦或ITO(通常In2O3：SnO2=90：10[wt%])等的氧化物半導體。
非晶形矽是有以電洞作為電荷載體的p型，也有以電子作為電荷載體的n型的兩性，但大多是n型。 但，也有氧化銅或氧化銀、一氧化錫等作為p型的報告。
但，有希望更適當為本發明所實施的無機半導體材料是所謂「透明非晶形氧化物半導體(TAOS：Transparent Amorphous Oxide Semiconductors)」。使用TAOS系的無機半導體材料來形成的薄膜電晶體(TFT：Thin Film Transistor)是載子移動度為10cm2/Vs以上高，特性偏差亦小，因此具有可抑制在有機EL面板成問題之TFT的特性偏差所造成的顯示不均之優點。由於TAOS膜是可以濺射法來形成，因此製造成本也可降低。又，由於將製造製程溫度降低至接近室溫，因此可利用缺乏耐熱性的樹脂基板，可容易實現能折彎的電子紙等，可撓性的顯示器，而且容易實現活用其透明性的透明顯示器。
在本發明中，TAOS系的無機半導體材料之中，持有(1)移動度高，(2)OFF性能高，(3)生產性高等的特徵之非晶形In-Ga-Zn-O(以後也有記載為「IGZO」的情形)為理想的材料。IGZO是電子移動度為被採用於電視(TV)或監視器的a-Si的20~50倍，因此TFT的小型化及配線的細線化充分可能，在IGZO-LCD是可以同等的透過率來足夠地謀求2倍的高精細化。並且，藉由高的OFF性能，亦可實現更低消費電力化。例如，就以往的液晶驅動方式而言，是以60frame/s來重寫，相對的，當不需要重寫靜止畫面的顯示時等畫面時，可設置休止期間，可將消費電力削減至以往的1/5~1/10。若將此休止期間設於a-Si顯示面板，則會發生閃爍，但若採用 IGZO，則可無閃爍地實現。藉此OFF性能的高度，可謀求觸控面板的高性能化。例如，藉由使用休止驅動，SN比會提升5倍，碰觸的檢出性能也可格外地提升。
以具有如此的優點的IGZO來構成半導體層的MISTr是以其閘極絕緣膜作為本發明的陽極氧化膜，藉此使其優點更有效地發揮，因此在本發明中是形成更理想的組合。
源極電極105及汲極電極106最好是以在與構成半導體層104的材料的關係中適當選擇的材料所構成，而使與半導體層104的電性接觸能夠順利。例如，以形成有活性層領域(通道領域)的半導體層104作為n型動作特性將MISTr100設為nMiSTr時，源極電極105是以功函數小的材料所構成。以並五苯之類的有機半導體材料來構成半導體層104作為n型動作特性時，適當地選擇材料，使能夠在該有機半導體材料的LUMO(Lowest Unoccupied Molecular Orbital)(並五苯的情況是3.2eV)儘可能取整合性。其結果，容易從源極電極105來注入電子至構成半導體層104的材料的LUMO。
汲極電極106的材料的選擇基準，在接觸界面的載子的順利的移動的意思是與源極電極105的材料的選擇基準同樣。亦即，汲極電極106的情況是選擇電子容易從構成半導體層104的材料的HOMO(Highest Occupied Molecular Orbital)往汲極電極106放出之類的材料。亦即，以有機半導體材料來構成活性層領域104作 為p型動作特性時，適當選擇材料，而使能夠在該有機半導體材料的HOMO(Highest Occupied Molecular Orbital)(並五苯的情況是5.0eV)儘可能取能量水平的整合性。
構成平坦化層領域109的材料是在形成平坦化層領域109時，只要是其表面平滑性佳者，可採用半導體領域的大概的材料。其中，在製造製程中，採用需要高溫的工程或熱處理工程時，採用耐熱溫度為150℃以上，例如聚芳基酸酯(PAR)，聚碸(PSF)，聚苯硫醚(PPS)，聚醚醚酮(PEEK)，聚醯亞胺樹脂，氟樹脂等為理想。聚醯胺亞醯胺(PAI)，聚醚醚酮(PEEK)等是具有250℃以上的耐熱性，且長時間的使用也可能，因此採用上述那樣的製造製程時，為特別理想的材料。該等的樹脂以外，可形成無針孔超極薄化膜的聚乙烯基苯酚(PVPh)也是在本發明中為特別理想的材料。
平坦化領域110是除了以樹脂來構成以外，亦可以氧化矽(SiO2)，氮化矽(Si3N4)，氧氮化矽(SiNO)，碳氮化矽(SiCN)等的無機絕緣材料所構成。
圖2所示的MISTr200是與圖1所示的MISTr100同樣，在半導體用的基體201上具備閘極電極202，閘極絕緣膜203，半導體層204，源極電極205，汲極電極206，平坦化層領域209。在此，基體201是相當於基體101，閘極電極202是相當於閘極電極102，閘極 絕緣膜203是相當於閘極絕緣膜103，半導體層204是相當於半導體層104，源極電極205是相當於源極電極105，汲極電極206是相當於汲極電極106，平坦化層領域209是相當於平坦化層領域109，分別適用與MISTr100的情況同樣的材料及作成條件。
無變形性Na擴散防止層207，無變形‧耐藥劑性Na擴散防止層208是因應所需設置。層207，層208的特長是層本身無變形。此無變形性是MISTr200暴露至100℃程度的高溫幾乎不變。構成層207，層208的那樣的材料是例如可舉在氮化矽(Si3N4)添加10%程度碳(C)的SiCN為理想的材料。
源極電極及汲極電極最好是以和半導體層的電性接觸能夠順利的方式在與構成半導體層的材料的關係中適當選擇的材料來構成。那樣的例子是顯示於圖3。
圖3所示的MISTr300與圖1所示的MISTr100是僅源極電極部305及汲極電極部306分別與源極電極105及汲極電極106不同，其他則是同樣，因此有關共通部分是使用與圖1共通的符號。
圖3所示的例子是以低功函數的材料來構成源極電極部305的下部電極膜305a，以高功函數的材料來構成汲極電極部306的下部電極膜306a，藉此使MISTr300的電流驅動能力提升者。
以並五苯之類的真性或實質地真性的半導體材料來構成半導體層104時，在半導體層104內部有助於 傳導的載子是不存在或實質或幾乎不存在，因此需要自半導體層104外部注入載子來使電流驅動能力提升。為此，在與半導體層104的功函數的關係中，為了載子容易被注入半導體層104，而分別設置相對地低功函數的下部電極膜305a及高功函數的下部電極膜306a。例如，亦可設為以價格便宜容易處理的材料所構成的上部電極領域305b及以功函數小的材料所構成的下部電極領域305a之層疊構造。具體而言，例如，上部電極領域305b是以Al，Cu等的金屬所構成，下部電極領域305a是以硼化鑭等所構成。尤其下部電極領域305a最好是以後述特性的LaB6(N)所構成。汲極電極部306是例如以Al來構成上部電極領域306b，以Ni來構成下部電極領域306a。藉由如此將電極部305，306設為複合層構造，可擴大電極材料的選擇範圍，因此電極部305，306的複合層構造理想。
在本發明中，以有機材料來製膜時的製膜法是按照所形成的電子元件的特性或用途，所採用的成膜材料來採用各種的製膜法。在本發明中所被採用的製膜法是可舉塗佈法，真空蒸鍍法，CVD(Chemical Vapor Deposition)，PCVD(Plasma Chemical Vapor Deposition)等。塗佈法是可舉旋轉塗佈法，鑄造法，印刷法等。印刷法是可舉膠印印刷(offset printing)，凸版印刷，凹版印刷，照相凹版(gravure)印刷，網版印刷，噴墨印刷，微觸印刷(micro contact printing)等。在精細度，10μm以下時，是採用噴墨印刷，微觸印刷為理想。特別是在有 機TFT中，藉由縮小源極電極及汲極電極的間隔(通道長：L)，元件的開關特性變佳為人所知，因此最好Sub-μm程度的大面積圖案化也可能的微觸印刷的採用。
在本發明中，以易動度小的半導體材料來構成半導體層(104，204)使n型動作時，最好是在半導體層(104，204)與閘極絕緣膜(103，203)之間或與形成於半導體層(104，204)內的通道領域鄰接或接近而靠半導體層(104，204)內的閘極絕緣膜(103，203)側設置電子供給層領域(X)。
電子供給層領域(X)是以容易放出電子的低功函數的材料所構成。如此的材料是例如可舉硼化鑭(LaB6：六硼化鑭)。最好是以含氮硼化鑭(「LaB6(N)」)所構成。
在本發明中，層領域(X)更理想是以以下說明的LaB6(N)膜來構成為佳。更理想的LaB6(N)膜是具有結晶構造的同時含氮原子0.3~0.5原子%，且該膜中的全結晶中的10~250nm的粒徑範圍的結晶的比例為20~90%，該膜的結晶化度為20%以上的膜。更理想是粒徑為10~250nm的範圍的結晶粒徑分布的峰值的最大是15~150nm的範圍的膜。
本發明者等推測時，是在上述的數值範圍，不僅2.4eV的低功函數的LaB6膜，也因為與半導體層(104，204)的界面親和性佳，所以可想像形成界面特性良好，且密著性亦佳的膜。因此，即使裝置的累積使用時 間相當長，預期的密著性也會被維持，不會產生膜的浮起或膜剝落，可想像形成歷時變化對抗特性佳的LaB6(N)膜。
膜中的全結晶中的10~250nm的粒徑範圍的結晶的比例，最好是上述的數值範圍，但較理想是50~90%，更理想是80~90%。更理想是30~200nm的粒徑範圍的結晶的比例為50~90%最佳。而且，50~150nm的粒徑範圍的結晶的比例為50~90%更佳。
在本發明中，為了取得更良好的含氮六硼化鑭(「LaB6(N)」)膜，膜的結晶化度也重要。結晶化度，最好是如上述般為20%以上，較理想是30%以上，更理想是50%以上。
為了取得本發明的更適宜的LaB6(N)膜，結晶粒徑分布的峰值位置也為重要的參數。在本發明中，最好粒徑為10~250nm的範圍的結晶粒徑分布的峰值的最大是15~150nm內，較理想是15~120nm，更理想是20~100nm的範圍。
[實驗1]洩漏電流的測定及膜均一‧緻密性的測定
「試料A」的準備
準備：按照在半導體領域通常被實施的洗淨法來洗淨其表面之10(cm)×10(cm)的大小的石英玻璃板。在此石英玻璃板上，利用在半導體領域通常被實施的濺射技術，光蝕刻微影技術，本發明的AlMg(4.5%)Zr(0.1%) Ce(5%)合金膜的陽極氧化法來形成MIM型電極構造部。
前述電極構造部的下部電極部是寬5(mm)×長度8(cm)的條紋形狀的鋁(Al)電極10個在前述石英玻璃板上以2(mm)間距配列構成。在10個的Al電極上，寬5(mm)×長度5(mm)的陽極氧化膜及其上設置與陽極氧化膜同大小的鋁(Al)個別電極的層疊體是配列成10×10矩陣(100個的層疊體)。
(1)基體洗淨：臭氧水洗淨→氫水使用超音波洗淨→洗滌
(2)陽極氧化條件：
‧電解液(溶液(1))：乙二醇(79%)己二酸銨(1%)水(20%)
‧定電壓模式：50V、0/5mA/cm2，23℃，2小時
(3)陽極氧化膜的熱處理條件：
1st步驟‧‧‧N2氣體，流量1000cc/min，壓力5Torr，300℃，5小時
2nd步驟‧‧‧100% O2氣體，流量1000cc/min，常壓，300℃，1小時
「試料B」的準備
取代AlMg(4.5%)Zr(0.1%)Ce(5%)合金膜，使用AlZr(2%)合金膜，陽極氧化條件是在專利文獻1的 實施例記載的條件以外，與試料A同樣製作試料B。
(1)陽極氧化條件：
‧電解液：酒石酸銨水溶液：乙二醇=3：7
‧電解時的電解液的溫度‧‧‧25℃(在恆溫槽調整)
‧陽極氧化開始時的電流密度‧‧‧‧5mA/cm2
‧在電壓形成140V的階段切換成140V的定電壓模式
‧在電流密度形成0.05mA/cm2的階段停止陽極氧化
(2)無熱處理
「試料A」的評價結果
將試料A設定於洩漏電流測定裝置，分別在100個的層疊體，使施加電壓慢慢地上昇，測定各層疊體的洩漏電流。即使任一層疊體皆為5MV/cm的施加電壓，洩漏電流也是電流密度1×10-10A/cm2以下。顯示良好的絕緣性。
「試料B」的評價結果
試料B也與試料A同樣設定於洩漏電流測定裝置，測定100個的層疊體的洩漏電流。試料B的情況，從電壓施加最初，100個的層疊體之中，75個短路。一旦慢慢地提高施加電壓，則在0.1MV/cm，全部的層疊體短路。
分別選擇10個試料A及試料B同矩陣交叉位置的層疊體，攝取各層疊體的SEM照片，觀察其剖面。其結果，試料A的情況，層疊體的下部電極與絕緣膜的界 面(1A)及上部電極與絕緣膜的界面(2A)，任一層疊體的情況皆富平滑性光滑，相對的，試料B的情況，層疊體的下部電極與絕緣膜的界面(1B)及上部電極與絕緣膜的界面(2B)，任一層疊體的情況皆缺平滑性，特別是在界面(2B)觀察到大的凹凸。上述那樣的不同被觀察到的主要因素，可推測是因為所使用的合金的組成及組成比的不同及本發明的陽極氧化膜的熱處理的有無。
[實施例1]
按照其次的製造製程及條件，製作以圖1所示的電晶體作為電路構成的一部分之驅動用半導體裝置，裝入市售的LCD面板來使驅動時，確認為達成本發明的目的之良好的半導體裝置。
在半導體裝置的製作時是利用以下所示的材料，製程條件，驅使在通常的半導體領域使用的成膜技術，光蝕刻微影技術，蝕刻技術，洗淨技術等。所使用的裝置是對市售的裝置施加一部分改良的裝置及自主製作裝置。
(1)基體：市售的青板玻璃
‧基體洗淨：臭氧水洗淨→氫水使用超音波洗淨
(2)閘極電極的形成：
‧使用裝置‧‧‧旋轉磁石濺射裝置(簡稱「RMSP裝置」)
‧靶‧‧‧AlMg(4.5%)Ce(5%)Zr(0.1%)合金
‧以RMSP裝置在基體上成膜後，以反應性離子蝕刻((Reactive Ion Etching；簡稱「RIE」)裝置來圖案化(閘極電極長：5μm)。
(3)圖案化後的AlMg(4.5%)Ce(5%)Zr(0.1%)合金的表面陽極氧化
‧電解溶液‧‧‧溶液(1)
‧電解條件‧‧‧對向電極Pt(白金)製定電流模式時的電流密度0.2mA/cm2
‧在Pt(白金)製對向電極(Pt)之間的電壓形成45V的階段切換成定電壓模式。
‧在電流密度形成，0.1μA/cm2的階段終了陽極氧化。
(4)以超純水來充分洗淨陽極氧化處理後的基體。
(5)在壓力5Torr的N2環境中熱處理洗淨後的基體。熱處理是從室溫慢慢地升溫至300℃，然後將300℃維持2小時。
(6)以以上的工程，在基體上形成閘極電極及閘極絕緣膜的閘極層疊體。
(7)為了消除閘極層疊體所產生的階差，而以旋轉塗佈法來塗佈聚醯亞胺系的耐熱性樹脂，使固化。
‧以RIE法來除去閘極絕緣膜上的樹脂膜。
(8)半導體層的形成：
使用IGZO的靶(使用混合In2O3粉，Ga2O3粉及 ZnO粉的高壓成形者)，以RMSP裝置來將IGZO半導體層形成於前述閘極層疊體上。
‧基體溫度‧‧‧200℃
‧濺射用的氣體‧‧‧‧Kr/O2(3%)
‧膜厚‧‧‧40nm
(9)源極電極‧汲極電極的形成
‧源極電極‧‧‧自半導體層側的順序，LaB6(N：0.4%)膜(膜厚：50nm)/Al膜(膜厚：1μm)
‧汲極電極‧‧‧自半導體層側的順序，Pt膜(膜厚：50nm)/Al膜(膜厚：1μm)
以上，利用圖1~圖3來說明的本發明的實施形態的合適的幾個例子及該等的變形例皆是MISTr的例子，但本發明並非限於該等的例子，除了該等以外，也適用在MIMSWE，作入半導體基板的電容器及形成於配線基板上的電容器，具有MIM型的配線構造的多層配線基板等，在其構成的一部分具有電氣絕緣膜的電子元件或多層配線基板，具有矩陣配線構造的顯示裝置用基板等。
本發明並非限於上述實施形態，可在不脫離本發明的精神及範圍來實施各種的變更及變形。因此，為了使本發明的範圍公諸於世，而附上以下的請求項。
100‧‧‧MISTr
101‧‧‧基體
102‧‧‧閘極電極
103‧‧‧閘極絕緣膜
104‧‧‧半導體層
105‧‧‧源極電極(部)
106‧‧‧汲極電極(部)
107‧‧‧Na擴散防止層
108‧‧‧耐藥劑性Na擴散防止層
109a、109b‧‧‧平坦化層領域

Claims (4)

  1. 一種半導體裝置，係具備電性絕緣膜的半導體裝置，其特徵為：前述絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
  2. 一種半導體裝置用多層配線基板，係具備層間絕緣膜的半導體裝置用多層配線基板，其特徵為：前述層間絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
  3. 一種MIS型電晶體，係於其體上具有閘極電極，閘極絕緣膜，半導體層，源極電極及汲極電極的MIS型電晶體，其特徵為：前述閘極絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
  4. 一種半導體裝置，係具有MIM型構造的半導體裝置，其特徵為：前述MIM型構造的絕緣膜為添加鎂，鋯及鈰之鋁合金的陽極氧化膜。
TW102141385A 2012-12-28 2013-11-14 半導體裝置、ｍｉｓ型電晶體及多層配線基板 TW201428973A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/008436 WO2014102881A1 (ja) 2012-12-28 2012-12-28 半導体装置、mis型トランジスタ及び多層配線基板

Publications (1)

Publication Number Publication Date
TW201428973A true TW201428973A (zh) 2014-07-16

Family

ID=51020044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141385A TW201428973A (zh) 2012-12-28 2013-11-14 半導體裝置、ｍｉｓ型電晶體及多層配線基板

Country Status (3)

Country Link
JP (1) JPWO2014102881A1 (zh)
TW (1) TW201428973A (zh)
WO (1) WO2014102881A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116087A (en) * 1977-03-22 1978-10-11 Hitachi Ltd Manufacture for multilayer wiring
JP2570607B2 (ja) * 1993-12-20 1997-01-08 日本電気株式会社 キャパシタの製造方法
JPH10133231A (ja) * 1996-11-01 1998-05-22 Matsushita Electric Ind Co Ltd 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置
KR20120048590A (ko) * 2009-07-31 2012-05-15 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 장치, 반도체 장치의 제조 방법, 및 표시 장치
JP2011151395A (ja) * 2009-12-25 2011-08-04 Showa Denko Kk 発光素子用実装基板、発光素子用実装基板の製造方法、発光装置及び発光装置の製造方法

Also Published As

Publication number Publication date
JPWO2014102881A1 (ja) 2017-01-12
WO2014102881A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
KR101126129B1 (ko) 산화물 반도체를 이용한 표시장치 및 그 제조방법
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
JP6264090B2 (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102069158B1 (ko) 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
CN110581070B (zh) 半导体装置
JP5557304B1 (ja) 有機半導体素子及びそれを備えたｃｍｉｓ半導体装置
JP2011159908A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
CN101740636A (zh) 薄膜晶体管和显示装置
CN108538919A (zh) 薄膜晶体管
KR102142038B1 (ko) 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템
CN108886058A (zh) 场效应晶体管、显示元件、图像显示装置和系统
JP2011014761A (ja) ボトムゲート構造の薄膜トランジスタの製造方法
CN109478560A (zh) 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
TW201428973A (zh) 半導體裝置、ｍｉｓ型電晶體及多層配線基板
TW201428940A (zh) 半導體裝置、ｍｉｓ型電晶體及多層配線基板
WO2014091740A1 (ja) 有機半導体素子及びそれを備えたcmis半導体装置
JP2013175648A (ja) 電界効果トランジスタおよびその製造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP2018110151A (ja) 電界効果型トランジスタの製造方法
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2015176919A (ja) 有機薄膜トランジスタおよびその製造方法
JP5577796B2 (ja) 薄膜トランジスタ及びその製造方法