TW201417154A - 雙閘極製程 - Google Patents

雙閘極製程 Download PDF

Info

Publication number
TW201417154A
TW201417154A TW102137175A TW102137175A TW201417154A TW 201417154 A TW201417154 A TW 201417154A TW 102137175 A TW102137175 A TW 102137175A TW 102137175 A TW102137175 A TW 102137175A TW 201417154 A TW201417154 A TW 201417154A
Authority
TW
Taiwan
Prior art keywords
layer
thickness
gate
gate dielectric
hard mask
Prior art date
Application number
TW102137175A
Other languages
English (en)
Inventor
Adam Brand
Bingxi Wood
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201417154A publication Critical patent/TW201417154A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

對於需要多重閘極介電質「閘極」厚度(例如用於在相同晶片上的邏輯和數位處理)的單晶片系統(SOC,system-on a-chip)元件，已改善多個閘極寬度的控制。當蝕刻薄閘極區域以移除氧化物(有時稱為預清洗步驟)時，形成硬遮罩以保護厚閘極。接著處理圖案化基板以選擇性地沉積一第二厚度的閘極材料。薄閘極可為氧化矽，且薄閘極的物理厚度(physical thickness)可小於厚閘極的物理厚度。在較佳的實施例中，在移除硬遮罩之後，基板不暴露於空氣或大氣中。

Description

雙閘極製程 【相關申請案的交互參照】
本申請案主張美國臨時專利申請案第61/716,134號的優先權，美國暫時專利申請案第61/716,134號於2012年10月19日申請，標題為「雙閘極製程(DUAL GATE PROCESS)」，且由Brand等人所提交申請，該美國暫時專利申請案第61/716,134號之全文以參考形式特此併入本文中以用於所有目的。
本發明關於一種半導體處理。
當積體電路技術進入極大型積體電路(ULSI)時代，對於單晶片系統(SOC,system-on-a-chip)的期望與日俱增。理想上，相較於在多個基板上製造許多不同功能的晶片，產業欲藉由在一個基板上製造所有必要的積體電路以建立計算系統。自超大型積體電路(VLSI)時代(1980年代早期)以來，單晶片系統的概念已經普及，但即使在今日，因為對於各種輸入/輸出(I/O)、邏輯和記憶體電路具有大不同的製造程序和不同的製造良率，在單晶片上實現這樣真正高性能系統是非常困難的。
在用於製造單晶片系統產品的互補式金氧半導體(CMOS)邏輯電路中，通常具有不同厚度的閘極，舉例來說，單晶片系統可具有薄氧化矽閘極和厚氧化物閘極。由於薄閘極方便快速切換，所以薄閘極用於高性能元件。較厚閘極用於類比電路、輸入/輸出、電壓調節和其它應用程序，該類比電路、該輸入/輸出、該電壓調節和該些其它應用程序需要更高於薄閘極所能容忍的電壓。在更複雜的元件中，在互補式金氧半導體技術中甚至可能具有超過兩種的閘極氧化物厚度。
需要新的製造程序，該新的製造程序更能夠控制在單晶片系統元件上的薄閘極氧化物厚度。
對於需要多重閘極介電質「閘極」厚度(例如用於在相同晶片上的邏輯和數位處理)的單晶片系統(SOC)元件，已改善多個閘極寬度的控制。當蝕刻薄閘極區域以移除氧化物(有時稱為預清洗步驟)時，形成硬遮罩以保護厚閘極。接著處理圖案化基板以選擇性地沉積第二厚度的閘極材料。薄閘極可為氧化矽，且薄閘極的物理厚度(physical thickness)可小於厚閘極的物理厚度。在較佳的實施例中，在移除硬遮罩之後，基板不暴露於空氣或大氣中。
本發明多個實施例包括一種在圖案化基板上形成不同厚度的兩個閘極的方法。該方法包括循序步驟(a)：提供具有一圖案化含矽及氮層的一圖案化基板，該圖案化含矽及氮層在一圖案化厚閘極介電層上方，該圖案化厚閘極介電層形 成在一半導體材料上方。該圖案化基板包含一第一溝槽和一第二溝槽，該第一溝槽和該第二溝槽各別具有一第一厚度的該圖案化厚閘極介電層之厚閘極介電材料。該方法進一步包括循序步驟(b)：在該圖案化基板上方形成一保形(conformal)硬遮罩層。該方法進一步包括循序步驟(c)：在該圖案化基板上方形成一光阻層。該方法進一步包括循序步驟(d)：圖案化該保形硬遮罩層和該光阻層，以使在該第二溝槽中的該厚閘極介電層露出，但讓在該第一溝槽中的該厚閘極介電層受到保護。該方法進一步包括循序步驟(e)：從該第二溝槽蝕刻該厚閘極介電材料，以使該半導體材料露出。該方法進一步包括一對步驟(f)：在該露出的半導體材料上形成一薄閘極介電層，以及藉由將該剩餘的保形硬遮罩層暴露於一電漿，移除該剩餘的保形硬遮罩層。該對步驟可依任一順序執行，因此該對步驟(f)的第一步驟可發生在第二步驟之前，或反之亦然。該薄閘極介電層具有不同於該第一厚度的一第二厚度。
額外的實施例和特徵部分地列出在下面的說明書中，且發明所屬技術領域中具有通常知識者在審閱本說明書後即能明瞭部分的該額外的實施例和特徵，或者可透過實踐所揭露實施例而學習到部分的該額外的實施例和特徵。揭露實施例的特徵和優點可透過說明書所描述的手段、組合和方法實現和獲得。
100‧‧‧基板
105-1、105-2、105-3‧‧‧圖案化氧化矽層
110‧‧‧圖案化氮化矽層
115‧‧‧硬遮罩
120‧‧‧遮罩分離層的氧化矽
125‧‧‧光阻
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
209‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟
透過參考呈現如下之說明書和圖示的其餘部分，可以實現進一步理解本發明的性質和優點。圖示合併至本發明 的詳細描述部分。
第1A圖至第1C圖根據本發明多個實施例繪示呈現雙閘極處理順序的橫截面示意圖。
第2圖為根據本發明多個實施例描述雙閘極處理順序相關之步驟的流程圖。
在附圖中，類似部件和/或特徵可具有相同的元件符號。此外，相同類型的各部件可透過以下方式區別：在該元件符號後附上破折號與區分該些類似部件的第二符號。如果在說明書中只使用第一元件符號，則該描述適用於具有相同第一元件符號的類似部件中任何一個，而與第二元件符號無關。
對於需要多重閘極介電質「閘極」厚度(例如用於在相同晶片上的邏輯和數位處理)的單晶片系統(SOC)元件，已改善多個閘極寬度的控制。當蝕刻薄閘極區域以移除氧化物(有時稱為預清洗步驟)時，形成硬遮罩以保護厚閘極。接著處理圖案化基板以選擇性地沉積第二厚度的閘極材料。薄閘極可為氧化矽，且薄閘極的物理厚度可小於厚閘極的物理厚度。在較佳的實施例中，在移除硬遮罩之後，基板不暴露於空氣或大氣中。
現在將描述不使用於此所教示及主張之技術的示例性製程，以對比本發明。示例性製程可牽涉到(1)預清洗厚閘極所用之空間，此預清洗是透過溼式HF暴露或乾蝕刻進行、(2)氧化以形成厚氧化矽閘極、(3)光圖案化厚閘極氧化物、(4) 利用仍在晶圓上的光阻進行厚閘極氧化物的溼或乾蝕刻、(5)移除光阻(乾臭氧、硫酸、標準化清洗第一步(SC1)和/或標準化清洗第二步(SC2)的溼清洗)、(6)預清洗薄閘極所用的空間、以及(7)氧化以形成薄氧化矽閘極。若需要，則高k值沉積可接著跟隨步驟7以增加性能特徵。當高k值材料沉積在厚氧化矽閘極和/或薄氧化矽閘極上方時，厚氧化矽閘極和薄氧化矽閘極也可典型地稱為界面層(IL’s,interface layers)。界面層在此將稱為閘極或閘極之部分。
為了對極薄氧化矽閘極的成長作準備，步驟6的預清洗是必需的。不幸地，步驟6也影響在步驟2期間所應用的厚閘極厚度。假設性地，在一些情況下，預清洗的精準控制允許移除量得以被預測和補償。這樣精準控制通常不可能，且這樣精準控制在任何事件中將對步驟6造成非期望的精準製程限制。在步驟(1)-(7)所呈現的合併製程可導致晶圓和晶圓間(wafer-to-wafer)和遍及晶圓(across wafer)的不均勻問題。數量上，在薄閘極形成之前所進行的預清洗可牽涉到移除20埃至30埃的氧化物，且當將過度蝕刻(overetch)列入因素考量時，在薄閘極形成之前所進行的預清洗可移除甚至更多的厚閘極。由於厚閘極在此時也露出，厚閘極氧化物區域非期望且反倒非必要地變薄。另一個潛在問題為，在每次厚閘極暴露於另一個薄閘極的預清洗中時，任何淺溝槽隔離(STI)氧化物被部分移除。這在多個閘極通路導電時變成一個特定的問題。本發明的目的為在形成薄閘極之前所需預清洗步驟(6)期間，避免處理厚閘極氧化物。
藉由援用可移除的硬遮罩以保護厚閘極介電質和在群集工具(cluster tool)中移除硬遮罩(在群集工具中，硬遮罩移除是在薄閘極預清洗之後且於薄閘極氧化之前完成)，本發明對於厚閘極氧化物提供了保護。在較佳的實施例中，在用於薄氧化矽閘極之位置的預清洗和實際形成該薄氧化矽閘極的氧化之間，基板不暴露於空氣或大氣。該位置在這段時間內不受保護。這樣的露空(airbreak)可能必需額外的預清洗並且使本發明的益處打折。
為了更佳地理解和領會本發明，現在參考第1A圖至第1C圖和第2圖，第1A圖至第1C圖和第2圖是根據本發明多個實施例的依據雙閘極處理順序描述在製程步驟期間的橫截面示意圖。提供基板100，該基板100具有圖案化氮化矽層110，該圖案化氮化矽層110形成在圖案化氧化矽層105-1上方，該圖案化氧化矽層105-1形成在該基板100上方。氧化矽105-1的薄區域可具有一厚度，該厚度接近期望的厚閘極氧化物的厚度。
保形(conformal)碳硬遮罩115沉積在圖案化氮化矽層110和圖案化氧化矽層105-1上方(第2圖的步驟202)。在多個實施例中，硬遮罩為保形的以助於生產鰭式場效電晶體(FinFET)和其它非平面電路元件。示例性硬遮罩為取自美國加州Santa Clara應用材料公司的黃玉(Topaz)保形碳層。這樣的硬遮罩層可僅由碳組成，該組成允許小濃度稀薄或不可避免的非碳成分。硬遮罩115的頂上覆蓋著作為遮罩分離層的氧化矽120，且該堆疊可使用光阻125圖案化(步驟204)。利用 光阻層125作為遮罩以圖案化硬遮罩115(步驟206)，以使最後將容納薄閘極的溝槽露出。在揭露的多個實施例中，剩餘光阻和遮罩分離層被移除。
圖案化基板接著轉移到群集工具(步驟208)，以在不破壞真空的情況下有順序地處理。移除一部分圖案化氧化矽層(步驟209)以使下面的半導體基板材料(例如矽)露出。在揭露的多個實施例中，注意到由於大量蝕刻可發生在群集工具外面，所以僅一部分或殘存的氧化矽可在此時被移除。在這些情況下，氧化矽移除稱為預清洗且可以是精準和有選擇性的移除製程。這樣一個製程(例如取自應用材料公司的Siconi)牽涉遠端地激發氟化氮(NF3)和氨(NH3)和將流出物流入基板處理區域，以從露出的氧化矽形成固體殘餘物。固體殘餘物接著從表面昇華成氣相且(或許)透過腔室排氣裝置從處理區域中移除。
薄閘極選擇性地形成在預清洗的溝槽底部(例如，藉由將基板暴露於升高溫度的氧氣)(步驟210)。使用原地(local)氫電漿接著移除硬遮罩(步驟212)。為了保持薄氧化物閘極的精確厚度和性質，原地氫電漿可缺乏氧氣。在步驟214中，圖案化基板可接著從群集工具移除。應該注意的是，在揭露的多個實施例中，步驟212可發生在步驟210之後(如圖所示)，或是該順序可反轉因而步驟212發生在步驟210之前。在此所描述步驟的其餘部分必須依照指定的順序執行。
避免在幾個步驟之間閘極不受控制地受到物理修飾 之重要性值得一些額外的討論和澄清。在本發明的多個實施例中，使用的閘極群集工具有以下能力：(a1)選擇性地移除殘留的氧化矽、(a2)形成薄閘極和(a3)移除硬遮罩材料，而不用將基板中途(intermediate)暴露於群集工具周圍的氧氣或大氣。在本發明的多個實施例中，暴露於氧氣或大氣未發生在步驟a1-a2之間和/或步驟a2-a3之間。如同之前指出，步驟212也可發生在步驟210之前，所以下列類似的處理順序也可能作為一種替代的選擇。在本發明的進一步多個實施例中，使用的閘極群集工具有以下能力：(b1)選擇性地移除殘留的氧化矽、(b2)移除硬遮罩材料、和(b3)形成薄閘極，而不用將基板中途暴露於群集工具周圍的氧氣或大氣。在本發明的多個實施例中，暴露於氧氣或大氣未發生在步驟b1-b2之間和/或步驟b2-b3之間。
可以應用多次剛才所描述的處理流程，以形成超過兩種厚度的介電閘極。因為厚閘極區域不是有順序地降低(degrade)，可多次重覆執行這種雙閘極製程。製程順序具有額外的益處。由於極少或無材料從厚閘極氧化物移除，可沉積較薄的厚閘極氧化物。較薄的厚閘極使得「薄閘極氧化物可再使用現有層(例如可為高品質熱氧化物的假閘極氧化物)」更可行。由於較少氧化是必要的，所以製造流程也改善了在鰭式場效電晶體(FinFET)技術上使用高品質熱氧化物的可行性。
為了防止薄閘極氧化物的非期望額外氧化(和變厚)，硬遮罩可藉由沒有或基本上沒有氧含量的電漿來移除。 發明人已發現，一些保形碳膜藉由僅有氫氣(H2)的電漿來移除，而實現本案所請之處理流程。氫氣電漿不影響精緻的薄氧化矽層(或其它較高K值的介電閘極材料)，因此氫氣電漿和在此所描述的處理流程非常相容。電漿可藉下述方式形成：在將氫氣流入基板處理區域的同時，在基板處理中點燃電漿。已發現這種類型的處理移除保形碳硬遮罩層，例如來自應用材料的黃玉。發明人已量化氫氣電漿的蝕刻選擇性，且在本發明多個實施例中，發現氫氣電漿的蝕刻選擇性將超過200：1(黃玉：二氧化矽)、大於500：1或大於800：1。除了氫氣之外，在揭露多個實施例中，氫氣電漿可僅含有惰性成分(例如氦氣(He)和氬氣(Ar))，而不會偏離如同在此所描述和所請的僅有氫氣的電漿之範圍。
更一般地，遮罩分離層可為氧化矽以外的材料。硬遮罩和光阻(軟遮罩)可皆為以碳為基礎的，在這種情況下，遮罩分離層較佳為介電材料，該介電材料藉由不同機制蝕刻。在一實施例中，硬遮罩和光阻皆主要為碳(在多個實施側中，硬遮罩可僅由碳組成)。因此，對於碳膜所設計的電漿處理可用於移除硬遮罩或軟遮罩之任何一者，但將無損遮罩分離層，例如氧化矽、氮化矽、氮氧化矽或具有碳濃度低於臨界值水平的任何介電質。在多個實施例中，由於敏感表面在製程的該階段中露出，所以可使用臭氧(O3)灰化軟遮罩，而可使用氫氣電漿移除硬遮罩。
如同之前指出，在多個實施例中，硬遮罩層可以保形為特徵，且硬遮罩層可包括碳或僅由碳組成。保形硬遮罩 層也可包括碳以及具有顯著濃度的其它元素，例如氫。保形性(conformality)是有些彈性的，舉例來說，由於給定的沉積方法變化莫測，所以位在溝槽底部的厚度可能會高於(或低於)位在頂部的厚度。假設來說，因為移除間隙填充(gapfill)硬遮罩會導致損壞溝槽頂部表面或露出區域(薄閘極將形成在該溝槽頂部表面或露出區域上)，硬遮罩的可流動沉積是非所期望的。由於必需承受過度蝕刻以移除間隙填充的硬遮罩部分，所以損壞可能會發生。
一般來說，閘極材料可為各種的氮化物膜或氧化物膜。此製程可用於在高K值堆疊中或在僅有氧化物的閘極堆疊中的界面層。有些氧化物膜可具有比氧化矽更高的介電常數，且該些氧化物膜仍可從在此所概述的製程受益。在揭露多個實施例中，厚閘極介電層和由該層所形成的厚閘極可為氧化物膜，該氧化物膜具有比氧化矽更大的介電常數。類似地，薄閘極介電層和由該層所形成的薄閘極可為氧化物膜，該氧化物膜具有比氧化矽更大的介電常數。在揭露的實施例中，當然，厚閘極介電層、厚閘極、薄閘極介電層和/或薄閘極為氧化矽。
薄閘極可為與厚閘極不同的材料，且因此「薄」閘極的厚度實際上可大於「厚」閘極的厚度，特別是當形成薄閘極材料的介電常數甚高於厚閘極的介電常數時。然而，薄閘極和厚閘極可皆僅為氧化矽，在這種情況下，薄閘極將薄於厚閘極。薄閘極也可稱為界面層，該界面層(當存在時)在甚高的介電常數的材料沉積之前。在這種情況下，薄閘極通常 藉由將半導體基板(矽)暴露在升高溫度的氧氣而熱成長。
在本發明的多個實施例中，在此所描述的薄閘極可低於或約20埃(例如在約1埃至約20埃之間)或可低於或約10埃(例如在約1埃和約10埃之間)。在揭露的多個實施例中，如在此所描述的厚閘極可比薄閘極厚約1埃、2埃、5埃或10埃的差異厚度。在多個實施例中，厚閘極可比薄閘極厚約2倍、3倍或4倍的倍數。在本發明的多個實施例中，在此所描述的厚閘極可大於或約10埃(例如在約10埃至約100埃之間)、約10埃至約80埃之間或在約20埃至約70埃之間。
在第1圖至第2圖所提供的範例中，圖案化氮化矽層和圖案化氧化矽層存在於所提供的圖案化基板上。材料的選擇有些彈性。在揭露的多個實施例中，氧化矽層可較一般為氧化矽、氮化矽或氮氧化矽。就此而言，該層在此可被描述為厚閘極介電層，這是由於厚閘極是在沒有進一步從圖案化厚閘極介電層之厚區域的一部分修改的情況下形成。在本發明的多個實施例中，圖案化厚閘極介電層可包括極少或沒有碳。在揭露的實施例中，圖案化氮化矽層可較一般地為氮化矽、氮化矽碳(silicon carbon nitride)、氮氧化矽或氮氧化矽碳(silicon carbon oxynitride)。碳濃度應該是低的，因此圖案化層可抵擋用於移除硬遮罩層之蝕刻。圖案化氮化矽層通常將被稱為含矽及氮層。
最後，單晶片系統的動機範例可能不是唯一受益於本發明所實現的嚴控閘極寬度之多樣性的應用。互補式金氧 半導體(CMOS)提供另一個情況，在該情況下，兩個閘極可從具有不同厚度受益。正常來說，n型金氧半導體(nMOS)元件上的閘極具有與p型金氧半導體(pMOS)元件上的閘極不同的有效厚度。在此所描述和所請的技術可用於補償此差異且提高完成的互補式金氧半導體元件之性能。
在全文中毫無暗示意味地使用術語「溝槽」指「蝕刻過的幾何形狀具有大的水平深寬比(aspect ratio)」。從表面上方來看，溝槽可呈現圓形、橢圓形、多邊形、矩形或各種其它形狀。術語「通孔(via)」用來指小水平深寬比的溝槽(從上方來看)，該小水平高寬比的溝槽可(或可不)被金屬填充以形成垂直的電連接。如同在此所使用的，保形層是指表面上大致均勻的材料層，該材料層和該表面的形狀相同(即該層的表面和被覆蓋的表面大致平行)。發明所屬技術領域中具有通常知識者將知道沉積的材料可能不會100%保形，因此術語「一般/大致」允許可接受的容忍度。
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
209‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟

Claims (17)

  1. 一種在圖案化基板上形成兩個閘極的方法，該方法包括下列步驟：(a)提供一圖案化基板，該圖案化基板具有一圖案化含矽及氮層，該圖案化含矽及氮層在一圖案化厚閘極介電層上方，該圖案化厚閘極介電層形成在一半導體材料上方，其中該圖案化基板包含一第一溝槽和一第二溝槽，該第一溝槽和該第二溝槽各別具有一第一厚度的該圖案化厚閘極介電層之厚閘極介電材料；(b)在該圖案化基板上方形成一保形(conformal)硬遮罩層；(c)在該圖案化基板上方形成一光阻層；(d)圖案化該保形硬遮罩層和該光阻層，以使在該第二溝槽中的該厚閘極介電層露出，但讓該第一溝槽中的該厚閘極介電層受到保護；(e)從該第二溝槽蝕刻該厚閘極介電材料，以使該半導體材料露出；(f)藉由將該剩餘的保形硬遮罩層暴露於一電漿，移除該剩餘的保形硬遮罩層；以及在該露出的半導體材料上形成一薄閘極介電層，其中該薄閘極介電層具有不同於該第一厚度的一第二厚度。
  2. 如請求項1所述之方法，其中移除該剩餘的保形硬遮罩層發生在形成該薄閘極介電層之前。
  3. 如請求項1所述之方法，其中移除該剩餘的保形的硬遮罩層發生在形成該薄閘極介電層之後。
  4. 如請求項1所述之方法，其中形成該厚閘極介電層和移除該剩餘的保形硬遮罩層是在不插進(intervene)對大氣之暴露的情況下發生。
  5. 如請求項1所述之方法，其中從該第二溝槽蝕刻該厚閘極介電材料和移除該剩餘的保形硬遮罩層是在不插進對大氣之暴露的情況下而發生。
  6. 如請求項1所述之方法，其中該第二厚度小於該第一厚度。
  7. 如請求項1所述之方法，其中該第二厚度比該第一厚度小至少1埃。
  8. 如請求項1所述之方法，其中該第二厚度比該第一厚度小至少5埃。
  9. 如請求項1所述之方法，其中該第一厚度至少為該第二厚 度的兩倍。
  10. 如請求項1所述之方法，其中該第一厚度小於該第二厚度。
  11. 如請求項1所述之方法，其中該厚閘極介電層為具有一介電常數的一氧化物膜，該介電常數大於氧化矽的介電常數。
  12. 如請求項1所述之方法，其中該薄閘極介電層為具有一介電常數的一氧化物膜，該介電常數大於氧化矽的介電常數。
  13. 如請求項1所述之方法，其中該厚閘極介電層為氧化矽。
  14. 如請求項1所述之方法，其中該薄閘極介電層為氧化矽。
  15. 如請求項1所述之方法，其中該保形硬遮罩層僅由碳組成。
  16. 如請求項1所述之方法，其中該電漿為一原地(local)電漿，該原地電漿藉由以下方式形成：將氫氣流進容納該圖案化基板的一基板處理區域，同時將電漿電力(plasma power)施加至該區域。
  17. 如請求項1所述之方法，其中該圖案化含矽及氮層為氮化矽、氮氧化矽、氮化矽碳(silicon carbon nitride)或氧矽碳氮(Si-O-C-N)的其中一個。
TW102137175A 2012-10-19 2013-10-15 雙閘極製程 TW201417154A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261716134P 2012-10-19 2012-10-19
US14/016,865 US8999829B2 (en) 2012-10-19 2013-09-03 Dual gate process

Publications (1)

Publication Number Publication Date
TW201417154A true TW201417154A (zh) 2014-05-01

Family

ID=50485707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137175A TW201417154A (zh) 2012-10-19 2013-10-15 雙閘極製程

Country Status (3)

Country Link
US (1) US8999829B2 (zh)
TW (1) TW201417154A (zh)
WO (1) WO2014062376A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570555B1 (en) 2015-10-29 2017-02-14 International Business Machines Corporation Source and drain epitaxial semiconductor material integration for high voltage semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540633B2 (ja) * 1998-11-11 2004-07-07 株式会社東芝 半導体装置の製造方法
US6262455B1 (en) * 1999-11-02 2001-07-17 Philips Semiconductor, Inc. Method of forming dual gate oxide layers of varying thickness on a single substrate
KR20050003249A (ko) * 2003-06-30 2005-01-10 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP4194568B2 (ja) * 2004-02-10 2008-12-10 株式会社東芝 半導体装置およびアンチフューズ半導体素子の製造方法
JP5190250B2 (ja) * 2007-11-02 2013-04-24 パナソニック株式会社 半導体装置
KR101746709B1 (ko) * 2010-11-24 2017-06-14 삼성전자주식회사 금속 게이트 전극들을 갖는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
WO2014062376A1 (en) 2014-04-24
US8999829B2 (en) 2015-04-07
US20140113442A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
US8034678B2 (en) Complementary metal oxide semiconductor device fabrication method
TWI596675B (zh) 在氧化物基板上的ＦｉｎＦＥＴ溝道以及相關方法
US8357603B2 (en) Metal gate fill and method of making
US7332433B2 (en) Methods of modulating the work functions of film layers
US7030024B2 (en) Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
TWI602295B (zh) 半導體裝置及其製造方法
JP5781944B2 (ja) スレッショルド調節半導体合金を堆積させるのに先立ちパターニング不均一性を低減することによる前記半導体合金の厚みばらつきの低減
US20070210354A1 (en) Semiconductor device and semiconductor device manufacturing method
US8969922B2 (en) Field effect transistors and method of forming the same
TWI527092B (zh) 用於製造半導體裝置的多層構造及方法
TW201250858A (en) Fabrication methods of integrated semiconductor structure
KR101419122B1 (ko) 반도체 집적 회로 제조 방법
JP2011077421A (ja) 半導体装置の製造方法
WO2011079604A1 (zh) 一种半导体器件及其制造方法
JP2007288096A (ja) 半導体装置及びその製造方法
JP5669752B2 (ja) チャネル半導体合金を備えたトランジスタにおける堆積不均一性の低減によるスレッショルド電圧ばらつきの低減
JP2007123364A (ja) 半導体装置およびその製造方法
JP5203905B2 (ja) 半導体装置およびその製造方法
KR101347943B1 (ko) 금속 게이트를 갖는 ｃｍｏｓ 장치와, 이런 장치를 형성하기 위한 방법
JP2010177265A (ja) 半導体装置の製造方法
US20110217833A1 (en) Method of manufacturing a semiconductor device using an etchant
JP2010272596A (ja) 半導体装置の製造方法
JP3727299B2 (ja) 半導体装置の製造方法
TWI585899B (zh) 半導體元件及其製造方式
JP6731344B2 (ja) ハイブリッドの高−ｋ ｆｉｒｓｔ及び高−ｋ ｌａｓｔリプレースメントゲートプロセス