TW201411740A - 半導體封裝體用電路基板及其製造方法 - Google Patents

半導體封裝體用電路基板及其製造方法 Download PDF

Info

Publication number
TW201411740A
TW201411740A TW102128331A TW102128331A TW201411740A TW 201411740 A TW201411740 A TW 201411740A TW 102128331 A TW102128331 A TW 102128331A TW 102128331 A TW102128331 A TW 102128331A TW 201411740 A TW201411740 A TW 201411740A
Authority
TW
Taiwan
Prior art keywords
semiconductor package
plating
circuit board
mounting surface
solder resist
Prior art date
Application number
TW102128331A
Other languages
English (en)
Inventor
Hideki Okamoto
Yoshiharu Kawai
Tomoya Oochi
Futoshi Sugimoto
Yoji Takii
Original Assignee
Mitsubishi Gas Chemical Co
Japan Circuit Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co, Japan Circuit Ind Co Ltd filed Critical Mitsubishi Gas Chemical Co
Publication of TW201411740A publication Critical patent/TW201411740A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

步驟(1)，在有通孔及配線圖案形成於絕緣性基材上之配線基板表面上，形成抗焊劑；步驟(2)，對於半導體晶片搭載面側的抗焊劑，藉由雷射來形成孔徑100μm以下的盲通孔；步驟(3)，於具有盲通孔之半導體晶片搭載面側的抗焊劑表面，形成無電鍍覆被膜；步驟(4)，對於在表面形成了無電鍍覆被膜之抗焊劑的盲通孔，藉由電解電鍍進行通孔填充，來形成電解電鍍層；及步驟(5)，將半導體晶片搭載面側的抗焊劑表面的盲通孔以外部分之電解電鍍層及無電鍍覆被膜，藉由蝕刻加以除去，使抗焊劑露出，藉以在盲通孔內形成由電解電鍍層及無電鍍覆被膜所構成之表層連接墊。

Description

半導體封裝體用電路基板及其製造方法
本發明係關於一種用於在電子設備、電氣設備、電腦、通信設備等中所使用的電路基板、並搭載半導體晶片之半導體封裝體用電路基板及其製造方法。
圖6係例示習知半導體封裝體用電路基板的構成之示意圖。如圖6所示，半導體封裝體用電路基板(100)，具備：在絕緣性基材(101)上形成有通孔(TH)及配線圖案(102)的配線基板(103)、及將其被覆之抗焊劑(104)；而且具有：供半導體晶片搭載之半導體晶片搭載面(S1)、及與積體電路用基板連結之焊球搭載面(S2)。半導體晶片搭載面(S1)上，形成了抗焊劑(104)的一部分開口而讓配線圖案(102)的一部分露出之電極部(105)。焊球搭載面(S2)上，抗焊劑(104)的一部分開口而讓配線圖案(102)的一部分露出，而且在露出之配線圖案(102)上設有焊球墊(106)。這種半導體封裝體用電路基板(100)，通常係在配線基板(103)的半導體晶片搭載面(S1)及焊球搭載面(S2)的雙面塗布抗焊劑(104)並使之乾燥後，透過圖案遮罩進行UV曝光、顯影以形成開口，並於該開口設置電極部(105)及焊球墊(106)，藉此所製作出。
圖7(a)及(b)，均為例示使用了圖6所示半導體封裝體用電路基板(100)之半導體封裝體的構成之示意圖。圖7(a)及(b)所示之半導體封裝體(900、900’)，係藉由在半導體封裝體用電路基板(100)的半導體晶片搭載面(S1)上搭載半導體晶片(200、200’)，並將兩者電性連接所形成。在此，作為半導 體封裝體用電路基板(100)與半導體晶片(200、200’)電性連接的方法，雖可舉出引線接合、覆晶接合等方法，但從高積體化等目的來看，宜使用覆晶接合。圖7(a)及(b)所示之例中，係使用覆晶接合將半導體封裝體用電路基板(100)與半導體晶片(200、200’)電性連接。所謂覆晶接合，係使用在半導體晶片(200、200’)的電極部予先形成之凸塊(201、201’)，並將其與半導體封裝體用電路基板(100)的電極部(105)電性連接之方法。特別是，用於覆晶接合之半導體晶片搭載面(S1)的電極部(105)，係稱作覆晶凸塊墊。半導體晶片(200、200’)的凸塊(201、201’)，係由金或銅等的支柱或焊料所形成。圖7(a)中所示之例，係使用具有由焊料所構成的凸塊(201)之半導體晶片(200)；圖7(b)中所示之例，係使用具有由支柱所構成的凸塊(201’)之半導體晶片(200’)。在半導體封裝體用電路基板(100)上安裝半導體晶片(200、200’)之步驟中，通常係使半導體晶片(200、200’)的凸塊(201、201’)與半導體封裝體用電路基板(100)的覆晶凸塊墊(105)接觸，藉由加熱等處理將電極部互相接合。再者，用以將半導體封裝體與積體電路基板連接的焊球(300)，係安裝在焊球墊(106)上。焊球(300)的安裝，常見方法係使焊球(300)接觸焊球墊(106)，藉由加熱等處理予以接合。
近年來，隨著半導體晶片(200、200’)的微細化，因而半導體晶片(200、200’)的電極的數目增加，於電極形成之凸塊(201、201’)亦高密度化且小型化，此等對應到半導體晶片(200、200’)的高密度安裝之動向不斷地擴展。可是，塗布抗焊劑(104)並使之乾燥後，透過圖案遮罩進行UV曝光、顯影，以在抗焊劑(104)的一部分開口，而形成半導體封裝體用電路基板(100)的覆晶凸塊墊(105)，在這種方法中，有以下問題存在：欲以高密度形成小徑的覆晶凸塊墊(105)時，無法正常曝光；或是顯影時所使用之藥液難以進入小徑的覆晶凸塊墊(105)內，未能完全顯影而變成抗焊劑殘渣，在安裝時變得導通不良等。又，即使形成了開口，半導體晶片搭載面(S1)的抗焊劑(104)表面與覆晶凸塊墊(105)的連接面之間也會產生抗焊劑(104)厚度的高低差，有此問題存在，讓人擔憂無法對應到高密度下的安裝。
為了解決這種問題，有人提出了一種具有嵌入式凸塊之半導體封裝體 用電路基板，並將一部分實用化。圖8係例示具有嵌入式凸塊之半導體封裝體用電路基板(100”)的構成之示意圖；圖9係例示使用圖8的半導體封裝體用電路基板(100”)之半導體封裝體(900”)的構成之示意圖。圖8的半導體封裝體用電路基板(100”)，係在覆晶凸塊墊(105)上以電解電鍍形成了嵌入式凸塊(107)，其連接面設定在與抗焊劑(104)表面相等或更高之位置。設置這種嵌入式凸塊(107)，因此如圖9所示，可令半導體封裝體(900”)在半導體晶片(200’)的安裝時可容易且確實地確保與半導體晶片(200’)的凸塊(201’)的導通。另，圖9中所示之例雖使用了具有由支柱所構成的凸塊(201’)之半導體晶片(200’)，但在如圖7(a)，使用具有由焊料所構成的凸塊(201)之半導體晶片(200)的情形，其構成亦相同。
為了形成嵌入式凸塊(107)，必須對半導體封裝體用電路基板(100)的覆晶凸塊墊(105)供給電解電鍍用的電流。作為這種供電的方法，如圖10(a)所示，可舉出在半導體封裝體用電路基板(100A)的半導體搭載面(S1)側的配線電路上，預先配置電解電鍍用的匯流排線(108)之方法(例如專利文獻1(日本特開昭52-12575)等)。所謂匯流排線(108)，係指用以對半導體封裝體用電路基板(100A)的既定位置的覆晶凸塊墊(105)供給電解電鍍所必要的電流之工作平板內配線。可是，這種匯流排線(108)，僅用於以電解電鍍進行嵌入式凸塊(107)的形成時，在半導體封裝體用電路基板(100A)的完成後就無其必要。這種多餘的匯流排線(108)的存在，在配線的高密度化中會成為一大阻礙。又，吾人雖亦思及在半導體封裝體用電路基板(100A)的完成後將匯流排線(108)藉由雷射等方法加以除去，卻難以全部除去，而殘存的匯流排線(108)會對半導體封裝體的動作帶來不良影響，亦有此問題存在。又，即使事後再將匯流排線除去，也並不一定能將除去後的區域用於配線形成，所以無法避免配線密度的降低。
為了解決這種問題，吾人亦研究出一種半導體封裝體用電路基板(100B)：不在半導體晶片搭載面(S1)形成匯流排線，而是如圖10(b)所示，在焊球搭載面(S2)形成供電用的無電鍍銅被膜(109)，並將其作為供電層使用，藉此對與焊球墊(106)(經由配線圖案(102))電性連接之覆晶凸塊墊(105) 供給電流，而以電解電鍍形成了嵌入式凸塊(107)(例如專利文獻2(日本特開2011-61179)等)。可是，在此方法中，只能對與焊球搭載面(S2)的焊球墊(106)電性連接(亦即，與連接半導體晶片搭載面(S1)和焊球搭載面(S2)之配線圖案(102)連結)之覆晶凸塊墊(105a)供給電流，所以不能對未與焊球墊(106)電性連接(亦即，與讓半導體晶片搭載面(S1)互相連接之配線圖案(102)連結)之覆晶凸塊墊(105b)供給電流，無法形成嵌入式凸塊(107)，有此問題存在。
【習知技術文獻】 【專利文獻】
【專利文獻1】日本特開昭52-12575號公報
【專利文獻2】日本特開2011-61179號公報
基於上述緣由，吾人所要求的是：在不設置匯流排線等多餘配線之情況下，在所有盲通孔內簡便且確實地形成容易與半導體晶片導通之電極部。
本發明係鑑於這種課題所製成，目的在於提供一種優良的半導體封裝體用電路基板的製造方法，可在不設置匯流排線等多餘配線之情況下，在所有盲通孔內簡便且確實地形成容易與半導體晶片導通之電極部；而且提供一種優良的半導體封裝體用電路基板，可讓半導體晶片安裝時確保容易且確實的導通，及半導體封裝體的配線高密度化同時達成。
本案發明人等，有鑑於上述問題所努力研究的結果，發現了使用雷射來使盲通孔小徑化，並於半導體晶片搭載面形成無電鍍覆被膜來供給電解電鍍用的電流，且藉由通孔填充電解電鍍來形成表層連接墊，藉此可在不設置匯流排線等多餘配線之情況下，在所有盲通孔內簡便且確實地形成表層連接墊，可確保與半導體晶片導通，而且亦可達成半導體封裝體的配線 高密度化，可解決上述問題，而思及了本發明。
亦即，本發明的主旨在於：一種半導體封裝體用電路基板之製造方法，該半導體封裝體用電路基板具有半導體晶片搭載面及焊球搭載面，該製造方法包含以下步驟：步驟(1)，在有通孔及配線圖案形成於絕緣性基材上所構成之配線基板的表面上，形成抗焊劑；步驟(2)，對於在該步驟(1)形成之半導體晶片搭載面側的抗焊劑，藉由雷射來形成孔徑100μm以下的盲通孔；步驟(3)，於具有在該步驟(2)形成的盲通孔之半導體晶片搭載面側的抗焊劑表面，形成無電鍍覆被膜；步驟(4)，對於在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑的盲通孔，藉由電解電鍍進行通孔填充，來形成電解電鍍層；及步驟(5)，就半導體晶片搭載面側的抗焊劑表面的盲通孔以外的部分，則將在該步驟(4)形成之電解電鍍層，及在該步驟(3)形成之無電鍍覆被膜藉由蝕刻加以除去，使抗焊劑露出，藉以在盲通孔內形成由電解電鍍層及無電鍍覆被膜所構成之表層連接墊。
又，本發明的另一主旨在於：一種半導體封裝體用電路基板，其係由上述方法所製造出。
又，本發明的另一主旨在於：一種半導體封裝體用電路基板，具有半導體晶片搭載面及焊球搭載面，該半導體封裝體用電路基板之特徵在於，包含：(a)配線基板，於絕緣性基材上形成通孔及配線圖案而構成；(b)抗焊劑，形成於配線基板的表面，分別於半導體晶片搭載面及焊球搭載面上具有複數之盲通孔；(c)複數之表層連接墊，設於半導體晶片搭載面的複數之盲通孔，並與配線圖案導通而構成；(d)複數之焊球墊，設於焊球搭載面的複數之盲通孔，並與配線圖案導 通而構成；另外：(i)表層連接墊的至少一部分，係與未與焊球墊導通之配線圖案導通而構成，並且，(ii)不具有：雖被用於半導體封裝體用基板的製造但不被用作為配線圖案之匯流排線。
又，本發明的另一主旨在於：一種半導體封裝體，包含：上述半導體封裝體用電路基板；及半導體封裝體用電路基板的半導體晶片搭載面上所設之半導體晶片；該半導體封裝體用電路基板的焊球墊上設有焊球，並確保該半導體封裝體用電路基板的表層連接墊與該半導體晶片的導通。
又，本發明的另一主旨在於：一種積體電路，包含：積體電路用基板；及配置於該積體電路用基板上之上述半導體封裝體；且確保該半導體封裝體之焊球與該積體電路用基板的導通。
根據本發明的半導體封裝體用電路基板的製造方法，可在不設置匯流排線等多餘配線之情況下，在所有盲通孔內簡便且確實地形成表層連接墊，以確保與半導體晶片的導通。又，可在不損及與半導體晶片的導通之情況下，藉由雷射使盲通孔小徑化，亦有益於半導體封裝體的配線高密度化。
又，本發明的半導體封裝體用電路基板，係一種優良的半導體封裝體用電路基板，可讓半導體晶片安裝時確保容易且確實的導通，及半導體封裝體的配線高密度化同時達成，且適用於半導體封裝體及積體電路的製作。
1‧‧‧絕緣性基材
2、2a、2b‧‧‧金屬層(銅箔)/配線圖案
3‧‧‧金屬疊層板(包銅疊層板)
4‧‧‧無電鍍覆被膜(無電鍍銅)
5‧‧‧電解電鍍層(電解銅鍍)
6‧‧‧防鍍劑(乾膜)
7‧‧‧配線基板
8‧‧‧抗焊劑(抗焊劑層)
9‧‧‧焊球墊
10‧‧‧表面處理層(電解鎳/金電鍍)
11‧‧‧無電鍍覆被膜(無電鍍銅)
12‧‧‧防鍍劑(乾膜)
13‧‧‧電解電鍍層(電解銅鍍)
14‧‧‧表層連接墊
15‧‧‧表面處理層(無電解鎳/鈀/金電鍍)
16‧‧‧半導體封裝體用電路基板
17‧‧‧表面處理層(無電鍍錫)
18‧‧‧半導體封裝體用電路基板
100、(100B)、(100A)‧‧‧半導體封裝體用電路基板
100”‧‧‧具有嵌入式凸塊之半導體封裝體用電路基板
101‧‧‧絕緣性基材
102‧‧‧配線圖案
103‧‧‧配線基板
104‧‧‧抗焊劑
105‧‧‧電極部(覆晶凸塊墊)
105a‧‧‧連結半導體晶片搭載面與焊球搭載面之覆晶凸塊墊
105b‧‧‧讓半導體晶片搭載面互相連接之覆晶凸塊墊
106‧‧‧焊球墊
107‧‧‧嵌入式凸塊
108‧‧‧匯流排線
109‧‧‧供電用無電鍍銅被膜
200、200’‧‧‧半導體晶片
200”‧‧‧使用嵌入式凸塊之半導體封裝體
201‧‧‧凸塊(焊料)
201’‧‧‧凸塊(支柱)
300‧‧‧焊球
900、900’、900”‧‧‧半導體封裝體
BV‧‧‧盲通孔
O‧‧‧開口部
S1‧‧‧半導體晶片搭載面
S2‧‧‧焊球搭載面
TH‧‧‧通孔
【圖1】圖1(a)~(g)係顯示在絕緣性基材上形成有通孔及配線圖案之配線基板的製造程序之流程圖。又，亦沿用於參考例中的配線基板的製造程序的說明。
【圖2-1】圖2(a)~(f)係顯示本發明一實施形態下的半導體封裝體用電路基板的製造程序之流程圖。又，亦沿用於實施例1中的半導體封裝體用電路基板的製造程序的說明。
【圖2-2】圖2(g)~(j)係顯示本發明一實施形態下的半導體封裝體用電路基板的製造程序之流程圖。又，亦沿用於實施例1中的半導體封裝體用電路基板的製造程序的說明。
【圖3-1】圖3(a)~(f)係顯示本發明另一實施形態下的半導體封裝體用電路基板的製造程序之流程圖。又，亦沿用於實施例2中的半導體封裝體用電路基板的製造程序的說明。
【圖3-2】圖3(g)~(j)係顯示本發明另一實施形態下的半導體封裝體用電路基板的製造程序之流程圖。又，亦沿用於實施例2中的半導體封裝體用電路基板的製造程序的說明。
【圖4】圖4係例示本發明的半導體封裝體用電路基板的構成之示意圖。
【圖5】圖5(a1)及(a2)分別為以實施例1所製作之半導體封裝體用電路基板(16)的表層連接墊(14)區域的SEM表面照片及光學剖面照片；圖5(b1)及(b2)分別為以實施例2所製作之半導體封裝體用電路基板(18)的表層連接墊(14)區域的SEM表面照片及光學剖面照片。
【圖6】圖6係例示習知半導體封裝體用電路基板的構成之示意圖。
【圖7】圖7(a)及(b)均為例示使用了圖6的半導體封裝體用電路基板之半導體封裝體的構成之示意圖。
【圖8】圖8係例示習知具有嵌入式凸塊的半導體封裝體用電路基板的構成之示意圖。
【圖9】圖9係例示使用了圖8的習知具有嵌入式凸塊的半導體封裝體用電路基板之半導體封裝體的構成之示意圖。
【圖10】圖10(a)及(b)均為用以說明習知嵌入式凸塊的形成法之圖。
〔半導體封裝體用電路基板的製造方法〕
本發明的一態樣，係關於一種在盲通孔內具有表層連接墊的半導體封裝體用電路基板的製造方法。
如上所述，以往，作為在半導體封裝體用電路基板的覆晶凸塊墊上藉由電解電鍍來形成嵌入式凸塊之方法，有以下方法：經由在半導體搭載面側的配線電路上予先配置之匯流排線，直接對覆晶凸塊墊供給電流，並加以利用而藉由電解電鍍來形成嵌入式凸塊(圖10(a)：專利文獻1(日本特開昭52-12575)等)；或是從焊球搭載面上所形成之無電鍍覆被膜，經由焊球墊及配線圖案對覆晶凸塊墊供給電流，並加以利用而藉由電解電鍍來形成嵌入式凸塊(圖10(b)：專利文獻2(日本特開2011-61179)等)。
可是，前者的將既設匯流排線用於供電之方法中，所必須設置之匯流排線，僅用於以電解電鍍進行嵌入式凸塊形成時，在半導體封裝體用電路基板的完成後就無其必要，變得多餘，所以會成為配線高密度化的一大阻礙；除此之外，即使欲在半導體封裝體用電路基板的完成後將匯流排線藉由雷射等方法加以除去，卻難以全部除去，而在半導體封裝體用電路基板的完成後殘存的匯流排線會對半導體封裝體的動作帶來不良影響，有此問題存在。
又，後者的將焊球搭載面上所形成之無電鍍覆被膜用於供電之方法中，只能對與焊球墊電性連接(亦即，與連接半導體晶片搭載面和焊球搭載面之配線圖案連結)之覆晶凸塊墊供給電流，所以不能在未與焊球墊電性連接(亦即，與讓半導體晶片搭載面互相連接之配線圖案連結)之覆晶凸塊墊上形成嵌入式凸塊，有此問題存在。
相對於此，根據本發明的半導體封裝體用電路基板的製造方法，係從半導體晶片搭載面上所形成之無電鍍覆被膜，直接對盲通孔內所露出之配線圖案上供給電解電鍍用的電流，並加以利用而以電解電鍍進行通孔填 充。因此，即使是雷射形成出之小徑的盲通孔，亦可防止多餘匯流排線配設所造成之弊端，可在(無論是否有與焊球墊電導通)所有的盲通孔內，將用以確保與半導體封裝體的導通之表層連接墊，簡便且確實地加以形成，有益於半導體封裝體的配線高密度化。
具體而言，本發明的半導體封裝體用電路基板的製造方法，包含以下的步驟。另，開頭顯示「＊」之步驟，係任意的步驟。
步驟(1)，在有通孔及配線圖案形成於絕緣性基材上所構成之配線基板的表面上，形成抗焊劑。
步驟(2)，對於在該步驟(1)形成之半導體晶片搭載面側的抗焊劑，藉由雷射來形成孔徑100μm以下的盲通孔。
＊步驟(2’)，對於具有在該步驟(2)形成的盲通孔之抗焊劑，施以表面粗化處理。
步驟(3)，於具有在該步驟(2)形成的盲通孔之半導體晶片搭載面側的抗焊劑表面，形成無電鍍覆被膜。
＊步驟(3’-1)，於具有在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑之配線基板的雙面上，形成防鍍劑。
＊步驟(3’-2)，對於在該步驟(3’-1)形成之防鍍劑，以至少使半導體晶片搭載面側的抗焊劑的盲通孔露出之方式，形成開口部。
步驟(4)，對於在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑的盲通孔，藉由電解電鍍進行通孔填充，來形成電解電鍍層。
＊步驟(4’)，將在該步驟(3’-1)形成之防鍍劑加以除去。
步驟(5)，就半導體晶片搭載面側的抗焊劑表面的盲通孔以外的部分，則將在該步驟(4)形成之電解電鍍層，及在該步驟(3)形成之無電鍍覆被膜藉由蝕刻加以除去，使抗焊劑露出，藉以在盲通孔內形成由電解電鍍層及無電鍍覆被膜所構成之表層連接墊。
＊步驟(5’)，對該步驟(5)的蝕刻後之盲通孔內的表層連接墊施以表面處理。
以下，針對用於本發明的製造方法之配線基板進行說明後，再針對本 發明的製造方法的各步驟進行說明。
另，半導體封裝體用電路基板，如圖6等所示，具有搭載半導體晶片之半導體晶片搭載面(S1)，及與積體電路用基板連結之焊球搭載面(S2)。以下的記載中，就本發明的製造方法中所用之配線基板，及其途中步驟所得之疊層體而言，係依據與最後所製作出之半導體封裝體用電路基板的對應，令各面分別為所謂的半導體晶片搭載面(S1)及焊球搭載面(S2)。
‧配線基板：
本發明的製造方法中所用之配線基板，係在絕緣性基材上形成有通孔及配線圖案者。
作為絕緣性基材的材料，可使用習知半導體封裝體等中所使用之任意的絕緣性材料。可例舉出環氧樹脂、氰酸酯樹脂、雙馬來亞醯胺-三氮雜苯樹脂樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚酯樹脂、聚苯醚樹脂等有機材料；E玻璃、D玻璃、S玻璃、T玻璃、NE玻璃、石英等無機材料等。此等材料，可將一種單獨使用，亦可將二種以上任意組合使用。作為絕緣性基材的形態，可舉出織布、不織布、粗紗、切股氈、表面氈等。作為絕緣性基材的形狀，可舉出板狀、薄膜狀等。絕緣性基材的厚度係任意的，因應用途或構成等做適當選擇即可，但通常為10μm以上，其中又以20μm以上的範圍為較佳。
藉由在這種絕緣性基材上形成通孔及配線圖案，來製作出用於本發明的製造方法中的配線基板。通孔的形成，係使用以往眾所皆知的任意方法，可例舉出以機械鑽頭進行之方法、以雷射進行之方法。配線圖案的形成，亦使用以往眾所皆知的任意方法，可例舉出削減法(面板電鍍及蝕刻法)、圖案電鍍法(以極薄金屬箔作為基礎金屬之方法)、半加成法(使無電解金屬附著於絕緣基材上來作為基礎金屬之方法)，但並不限於其中。成為配線圖案的原料之導電性材料雖無特別限定，但通常係使用銅或鋁等金屬，較佳則使用銅。又，通常亦在通孔內部表面形成金屬層，藉以確保必要的表背面的導通。
其中，作為配線基板的製作法，較佳方法為：使用在絕緣性基材的單面或雙面上有金屬箔或金屬薄膜疊層之金屬箔疊層板，或是使用因應需要而將其複數片疊層之多層疊層板等，再對其施以通孔形成步驟及配線圖案形成步驟。作為金屬箔或金屬薄膜，可舉出例如銅或鋁等金屬箔或金屬薄膜，較佳為銅箔或銅薄膜。特別適宜的是電解銅箔、壓延銅箔、銅合金薄膜等。亦可對金屬箔或金屬薄膜，施以例如鎳處理或鈷處理等眾所皆知的表面處理。金屬箔或金屬薄膜的厚度係任意的，因應用途或構成等做適當選擇即可，但通常為1μm以上，其中又以10μm以上的範圍為較佳。
在這種金屬箔疊層板形成了通孔之後，進行配線圖案形成。作為該方法，可舉出削減法與圖案電鍍法，但在本發明中使用任一者皆可。削減法，係首先對金屬箔疊層板的整面施以無電鍍覆(例如使用鈀觸媒之無電鍍銅等)，接著對整面施以電解電鍍(例如電解銅鍍等)，於電鍍金屬上壓合防鍍劑，藉由使用圖案遮罩薄膜之曝光‧顯影，使防鍍劑圖案化之後，將沒有防鍍劑區域的電鍍金屬以蝕刻加以除去，最後將防鍍劑除去，藉以形成配線圖案之方法。另一方面，圖案電鍍法，係首先在金屬箔疊層板上壓合防鍍劑，藉由使用圖案遮罩薄膜之曝光‧顯影，使防鍍劑圖案化之後，僅對圖案部施以電解電鍍，再因應需要施以成為蝕刻的阻金屬之電鍍，將防鍍劑除去，對不要的金屬進行蝕刻，藉以形成配線圖案之方法。配線圖案的厚度係任意的，因應用途或構成等做適當選擇即可，但通常為1μm以上，其中又以5μm以上的範圍為較佳。
另，除上述各步驟外，有時亦會加上清洗、軟蝕刻、半蝕刻、去膠渣、表面粗化等步驟。其中，作為用以供於本發明的製造方法的前處理，宜進行配線圖案等的金屬層的密接性附加處理。
配線基板的製作程序的一例，係示於圖1(a)~(g)的流程圖。首先，準備在絕緣性基材(1)的雙面上具有金屬箔(2)之金屬箔疊層板(3)(圖1(a))。於該金屬箔疊層板(3)形成通孔(TH)，並施以半蝕刻、去膠渣處理(圖1(b))。對該金屬箔疊層板(3)的包含通孔(TH)內之整面施以無電鍍覆，來形成無電鍍覆 層(4)(圖1(c))。將該無電鍍覆層(4)作為電源供給層並施以電解電鍍，來形成電解電鍍層(5)(圖1(d))。在該疊層體的雙面上壓合防鍍劑(6)，藉由使用圖案遮罩薄膜之曝光‧顯影來進行圖案化(圖1(e))。將沒有防鍍劑(6)區域之無電鍍覆層(4)及電解電鍍層(5)以蝕刻加以除去(圖1(f))。最後將防鍍劑(6)除去，得到配線基板(7)(圖1(g))。但是，本程序僅為一例而已，配線基板的製作程序並不限於此。
又，將如此形成之配線基板複數疊層，藉此亦可作為經由盲通孔及內通孔而確保表背面之導通的多層配線基板。本發明的製造方法中，亦可適當的使用這種多層配線基板。
‧步驟(1)抗焊劑的形成：
在本步驟中，在有通孔及配線圖案形成於絕緣性基材上所構成之配線基板的表面上，形成抗焊劑。
作為抗焊劑的材料，只要是通常用於印刷電路板或半導體封裝體用電路基板之抗焊材料即可，並無限定。可例舉出由環氧樹脂等所構成之熱硬化性或光硬化性抗焊材料，或是由丙烯-環氧樹脂等所構成之光硬化性抗焊材料等。作為具體例，可舉出太陽油墨股份有限公司製的PSR-4000(液狀)或PFR-800(薄膜狀)等。
抗焊劑的形成，係藉由將抗焊材料疊層在配線基板表面上之後，因應需要將其圖案化、硬化所進行。液狀之抗焊材料的情形，係藉由對配線基板表面進行塗布、乾燥，來予以疊層。作為塗布的方法，係使用一般所用之塗布方法，例如網版印刷法、輥筒塗佈法、噴霧塗佈法、淋幕式塗佈法、浸漬塗佈法等。薄膜狀之抗焊材料的情形，係藉由對配線基板表面進行壓合或真空壓製，來予以疊層。抗焊材料的硬化，係藉由因應抗焊材料種類的適度刺激之施加，例如UV(紫外)光等的光照射或加熱等所進行。抗焊劑的圖案化，在例如光硬化性抗焊材料的情形，可藉由在抗焊材料層之上形成遮罩圖案，藉著光照射使圖案化部分的抗焊材料硬化之後，將遮罩部分的非硬化抗焊材料加以除去，來進行。用以將非硬化抗焊材料除去的方法， 可依抗焊材料的種類做適當選擇，但也可舉出例如使用碳酸蘇打(碳酸鈉)等之方法等。又，以加熱或UV光實施後硬化亦可。
作為抗焊劑的厚度，只要是在配線圖案不露出於表面之情況下可進行被覆之厚度，就不受限定，但從必須將配線圖案完全被覆之理由來看，通常為5μm以上，其中又以10μm以上為較佳。另一方面，從盡量減少雷射加工時的能源消費量之觀點來看，通常為50μm以下，其中又以30μm以下為較佳。
‧步驟(2)盲通孔的形成：
在本步驟中，對於在該步驟(1)形成之半導體晶片搭載面側的抗焊劑，藉由雷射來形成盲通孔。
用於盲通孔形成之雷射，只要是一般用於印刷電路板或半導體封裝體用電路基板的通孔形成之雷射，就無特別限定。例如使用碳酸氣體雷射、UV雷射等。其中，宜使用可進行微細盲通孔的加工之UV雷射。
以UV雷射進行之盲通孔形成時的加工方法，雖無特別限定，但宜使用鑽孔加工。所謂鑽孔加工，係指在穿孔時讓雷射光束在圓周上(同心圓狀或螺旋狀)旋轉並進行開孔加工之方法，係在加工比光束徑長更大的孔時一般所利用之方法。藉由進行鑽孔加工，不只可形成：開口部的壁幾乎垂直，且開口部(抗焊劑表面)的徑長與底部(配線圖案表面)的徑長為同樣程度之形狀(例如前述圖8等所示之形狀)的盲通孔；亦可形成：與開口部(抗焊劑表面)的徑長相比，底部(配線圖案表面)的徑長較小之推拔形狀(例如後述圖2(d)所示之形狀)的盲通孔。特別是藉由如後者的推拔形狀的盲通孔，會讓與半導體晶片的導通更為容易，故為較佳。
盲通孔的徑長，從半導體封裝體等的高積體化的觀點來看，通常為100μm以下，較佳為80μm以下，更佳為50μm以下。根據本發明的製造方法，即使是這種微細盲通孔，亦可簡便且確實地形成表層連接墊，來確保與半導體晶片的導通，故為較佳。但是，從確實地確保與半導體晶片的導 通之觀點來看，盲通孔的徑長的下限，通常為5μm以上，其中又以10μm以上為較佳。
但是，除了上述具有100μm以下徑長之微細盲通孔以外，亦可形成具有超過100μm徑長之更大的盲通孔。換言之，只要抗焊劑上所形成之盲通孔其中至少一部分，係具有100μm以下的徑長之微細盲通孔，即可適用本發明藉以得到更顯著之效果。
又，盲通孔，通常係以貫穿抗焊劑，並讓其下的配線圖案(金屬層)露出之方式形成。因此，盲通孔的深度，通常會與配線圖案上的抗焊劑的厚度相同。
‧步驟(2’)表面粗化處理：
在本步驟中，對於具有在該步驟(2)形成之盲通孔的抗焊劑，施以表面粗化處理。另，本步驟雖為任意的，但從讓後述步驟(3)中的無電鍍覆被膜形成適當地進行之觀點來看，宜實施本步驟。作為表面粗化處理的方法，可舉出：使用含有過錳酸鉀或鉻酸鉀之溶液來進行蝕刻之化學性處理、電漿處理或噴射洗滌處理、噴砂處理等吹送微粒子來進行物理性粗化之物理性處理。其中，從可簡易且均一地粗化這點來看，噴射洗滌法為較佳。
‧步驟(3)無電鍍覆被膜的形成：
在本步驟中，於具有在該步驟(2)形成的盲通孔之半導體晶片搭載面側的抗焊劑表面，形成無電鍍覆被膜。另，盲通孔內部中有配線圖案(金屬層)露出，所以該露出之配線圖案(金屬層)上會有無電鍍覆被膜形成。因此，可在半導體晶片搭載面側的抗焊劑表面，及盲通孔內部所露出之配線圖案(金屬層)的表面，確保後述步驟(4)的電解電鍍用的供電層。
成為無電鍍覆的材料之金屬，雖無特別限制，但以銅、鎳、錫等為較佳，其中又以銅為最佳。
無電鍍覆的方法並無特別限制，適當地使用以往眾所皆知的方法即 可。通常，可舉出讓金屬觸媒附著於電鍍對象表面之後，以電鍍液進行處理之方法。
作為金屬觸媒，雖可舉出Pd、Ag、Pt、Au、Ni、Co等金屬，但在無電鍍銅的情形，以鈀(Pd)為最佳。其等可將1種單獨使用，亦可將2種以上以任意的比率及組合加以併用。作為使金屬觸媒附著於電鍍對象表面之方法，可舉出：將電鍍對象浸漬於含金屬觸媒的活化劑溶液之方法；或是將金屬觸媒蒸鍍於電鍍對象之方法。金屬觸媒的量，雖無特別限制，但較佳的是每單位表面通常為0.1~2mg/mm2的範圍。
電鍍液的組成，雖無特別限制，但例如無電解銅電鍍液的情形，通常所使用者係含有：銅離子及/或其鹽類(例如硫酸銅等)，還原劑(例如甲醛等)，錯合劑(例如羅雪鹽(酒石酸鉀鈉)或EDTA(乙二胺四乙酸)等)。以電鍍液進行處理之方法雖無特別限制，但通常係藉由將電鍍對象浸漬於電鍍液來進行處理。
無電鍍銅被膜的厚度為任意的，做適當選擇即可，但從導通確保的觀點來看，通常為0.2μm以上，其中又以1.0μm以上為較佳。上限雖無特別限制，但通常2μm以下程度為一般的。
‧步驟(3’-1)防鍍劑的形成：
在本步驟中，於具有在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑之配線基板的雙面上，形成防鍍劑。另，本步驟(3’-1)和後述的步驟(3’-2)及步驟(4’)雖為任意的，但從減少電解電鍍及無電鍍覆的除去量，以讓表層連接墊的高度更趨近抗焊劑表面之觀點來看，宜實施本步驟。
作為防鍍劑的材料，只要是通常用於印刷電路板或半導體封裝體用電路基板之防鍍劑材料即可，並無限定，但宜使用：不會在後述步驟(4)的電解電鍍等處理下發生變形、溶解、剝離等之穩定材料。又，在後述步驟(4’)將防鍍劑除去時，為避免其下層的抗焊劑被一併除去，宜使用能以有別於 抗焊劑材料除去法之方法加以除去之材料。作為這種防鍍劑材料，可例舉出鹼性顯影型感光性薄膜(乾膜)等的固體材料等。作為乾膜的具體例，可舉出：SUNFORT(註冊商標)series(旭化成電子材料有限公司製)、RY series(日立化成工業股份有限公司製)、RISTON series(DuPont MRC Dry film(股)製)等。
防鍍劑，係藉由將防鍍劑材料疊層在電路基板的雙面所進行。防鍍劑材料為薄膜狀(乾膜)的情形，係將乾膜壓合或真空壓製在電路基板的表面，來予以疊層。
防鍍劑的厚度係為任意的，做適當選擇即可，但從防止電鍍的外伸之觀點來看，通常為15μm以上，其中又以20μm以上為較佳；又，從乾膜的解析性的觀點來看，通常為40μm以下，其中又以30μm以下的範圍為較佳。
‧步驟(3’-2)防鍍劑的開口部形成：
在本步驟中，對於在該步驟(3’-1)形成之防鍍劑，以至少使半導體晶片搭載面側的抗焊劑的盲通孔露出之方式，形成開口部。這種開口部的形成，例如在使用光(UV)硬化性之材料作為防鍍劑材料的情形，可藉由在抗焊材料層之上形成遮罩圖案，藉著光照射使圖案化部分的抗焊材料硬化之後，將遮罩部分的非硬化抗焊材料加以除去，來進行。非硬化防鍍劑的除去方法，雖可依防鍍劑的種類做適當選擇，亦可舉出例如以碳酸鈉等鹼性水溶液進行處理等的方法。
另，在本步驟中，半導體晶片搭載面側的防鍍劑上形成之開口部的形狀為任意的，係至少有抗焊劑的盲通孔露出之形狀即可。亦即，可實質上僅有盲通孔的部分開口，亦可半導體晶片搭載面全體開口(亦即，將半導體晶片搭載面的防鍍劑全部除去)，亦可採用其他形狀的開口。特別是，由於實質上只有盲通孔的部分開口，因而在後述步驟(4)中，盲通孔以外部分中的電解電鍍層的形成受到抑制，可在後述步驟(5)中讓必要蝕刻量減低，進而可形成抗焊劑表面與表層連接墊頂面的高度差更小之表層連接墊。具有 這種較厚構成的表層連接墊之半導體封裝體用電路基板，有易於確保與半導體晶片的導通之優點(至於這種態樣則用圖2(a)~(j)於後述之。)。另一方面，若將半導體晶片搭載面的防鍍劑全部除去，便可省去將半導體晶片搭載面的防鍍劑圖案化之麻煩，可更簡便地製作半導體封裝體用電路基板，有此優點存在(至於這種態樣則用圖3(a)~(j)於後述之。)。
‧步驟(4)以電解電鍍進行通孔填充：
在本步驟中，對於在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑的盲通孔，藉由電解電鍍進行通孔填充，來形成電解電鍍層。具體而言，以無電鍍覆被膜作為供電層來供給電源，並對半導體晶片搭載面施以電解電鍍層。成為電解電鍍的材料之金屬，雖無特別限制，但以銅、鎳、錫等為較佳，其中又銅為最佳。
在本步驟中，藉由使用所謂填充電鍍之方法，以讓盲通孔部分的電解電鍍層與其以外部分的電解電鍍層為幾乎相同高度之方式，形成電解電鍍層。因此，可將盲通孔的內部以電解電鍍予以充填(將其稱作「通孔填充」。)。填充電鍍的方法並無特別限定，例如可使用日本特開平11-145621等所記載的方法。
例如，以電解銅鍍進行通孔填充之情形，係藉由下述方式所進行：在電鍍對象表面(半導體晶片搭載面)浸漬於硫酸銅鍍浴並與硫酸銅鍍浴接觸之狀態下，以電鍍對象表面作為陰極，對其與浸漬於硫酸銅鍍浴的陽極之間，從外部電源施加電流。
另，習知的電路基板的通孔電鍍或通孔充填用的電解銅鍍中，為了改善均一電沉積性，而使用了降低銅濃度並提高硫酸濃度之稱作High Throw Bath之硫酸銅鍍浴。相對於此，在本發明中，係使用與習知的High Throw Bath相比銅濃度更低、硫酸濃度更高之硫酸銅鍍浴，且令陰極(cathode)的電流密度比習知者更低來進行電解電鍍。因此，在盲通孔內部優先形成電鍍，達成了藉由填充電鍍進行的通孔填充。
具體而言，硫酸銅鍍浴中的硫酸銅/硫酸的質量比，通常為30以下，較佳為8.33以下的範圍。因此，在盲通孔內部優先形成電鍍，達成了以填充電鍍進行的通孔填充。但是，從促進電鍍形成速度以縮短電鍍時間之觀點來看，硫酸銅/硫酸的質量比通常為0.66以上，其中又以1.5以上為較佳。
硫酸銅鍍浴，係藉由以水等作為溶媒，以讓硫酸銅/硫酸的質量比為上述比率之方式，使硫酸銅及硫酸溶解所調製。硫酸銅相對於溶媒的使用量，通常為100g/L以上，其中又以150g/L以上為較佳，且通常為300g/L以下，其中又以250g/L以下的範圍為較佳。硫酸相對於溶媒的使用量，通常為10g/L以上，其中又以30g/L以上為較佳，且通常為150g/L以下，其中又以100g/L以下的範圍為較佳。又，氯離子含量，通常為20mg/L以上，其中又以30mg/L以上為較佳，且通常為70mg/L以下，其中又以50mg/L以下的範圍為較佳。
硫酸銅鍍浴中，除了上述的成分以外，亦可含有其他的成分。作為其他的成分，可舉出光澤劑、擔體、勻塗劑等。作為光澤劑，可例舉出硫脲、硫代氨基甲酸酯等的含硫磺有機化合物等。作為擔體，可例舉出聚氧烷二醇等。作為勻塗劑，可例舉出多胺等。其等的成分的使用量，與習知者相同。
電解電鍍時的陰極(cathode)的電流密度，通常為5A/dm2以下，較佳為3A/dm2以下。以此電流密度進行電解電鍍，藉以在盲通孔內部優先形成電鍍，達成了藉由填充電鍍進行的通孔填充。但是，從促進電鍍形成速度，以縮短電鍍時間之觀點來看，通常為0.5A/dm2以上，其中又以1A/dm2以上為較佳。
電解電鍍時的溫度雖無特別限制，但通常為15℃以上，其中又以20℃以上為較佳，且通常為30℃以下，其中又以25℃以下的範圍為較佳。
電解電鍍的時間雖無限定，只要實施到：至少盲通孔內部為填充電鍍 所充填，讓盲通孔部分與其以外部分的電解電鍍層的高低差近乎消失，實質上平坦即可。
電解電鍍層的厚度並無特別限定，但盲通孔以外部分的電解電鍍層的厚度，通常為3μm以上，其中又以5μm以上為較佳，且通常為40μm以下，其中又以30μm以下的範圍為較佳。另一方面，盲通孔部分的電解電鍍層的厚度，幾乎等於盲通孔以外部分的電解電鍍層的厚度與盲通孔的深度(亦即，配線圖案上的抗焊劑的厚度)之和，所以會遠大於盲通孔以外部分的電解電鍍層的厚度。
‧步驟(4’)防鍍劑的除去：
在本步驟中，將在該步驟(3’-1)形成之防鍍劑加以除去。防鍍劑的除去，可適當地選擇使用：可將防鍍劑材料除去，且不會對電解電鍍或抗焊劑帶來浸蝕或變性等不良影響之方法。可例舉出以氫氧化鈉水溶液或胺類水溶液等鹼性水溶液進行之處理等。
‧步驟(5)多餘電鍍的蝕刻除去，表層連接墊的形成：
在本步驟中，將半導體晶片搭載面側的抗焊劑表面的盲通孔以外部分所沉澱出之多餘的電解電鍍層(在該步驟(4)形成)及無電鍍覆被膜(在該步驟(3)形成)，藉由蝕刻加以除去，使抗焊劑露出。因此，讓盲通孔間的導通解除，達成了盲通孔間的電性獨立性。在此，如上所述，由該步驟(4)在盲通孔內充填形成之電解電鍍層，遠厚於盲通孔以外部分的電解電鍍層，因此以將盲通孔以外部分的電解電鍍層及無電鍍覆被膜除去程度的蝕刻量，係無法將其除去，而殘存於盲通孔內。從而，在盲通孔以外部分的電解電鍍層及無電鍍覆被膜全部除去，且盲通孔部分的電解電鍍層及無電鍍覆被膜殘存之條件下，實施蝕刻，因而藉由盲通孔內所殘存之電解電鍍層及無電鍍覆被膜，形成表層連接墊。
蝕刻的方法並無特別限定，可使用以往眾所皆知的任意的方法。例如，以電解銅鍍進行通孔填充之情形，係使用銅蝕刻液進行蝕刻。作為銅蝕刻 液，以可選擇性蝕刻銅鍍層者為宜，其中又以過氧化氫‧硫酸類的蝕刻液為較佳。可例舉出：SE-07(三菱瓦斯化學股份有限公司製)、CPE-700(三菱瓦斯化學股份有限公司製)、CPE-810(三菱瓦斯化學股份有限公司製)、CPE-770D(三菱瓦斯化學股份有限公司製)、CPE-800(三菱瓦斯化學股份有限公司製)、CPE-820(三菱瓦斯化學股份有限公司製)等。
蝕刻的條件並無限制，以讓盲通孔以外部分的電解電鍍層及無電鍍覆被膜除去，且盲通孔部分的電解電鍍層及無電鍍覆被膜殘存，而形成所求的厚度的表層連接墊之方式，做適當選擇即可。
作為一例，如後述的實施例1，將厚度為1μm的無電鍍銅被膜，及盲通孔以外部分之厚度為15μm的電解銅鍍層加以除去的情形，較佳的蝕刻條件如以下所述。亦即，宜將上述例示的銅蝕刻液等，調整成過氧化氫的濃度為5.0~30g/L，硫酸濃度為10~100g/L，銅濃度為10~50g/L左右，適用噴霧‧浸漬等方法，以20~40℃左右的溫度進行處理直到抗焊劑表面露出之後，使用氫氧化鈉、硫酸等的水溶液等進行清洗。
以上僅為一例而已，只要是所屬技術領域中具通常知識者，藉由考慮電解電鍍層及無電鍍覆被膜的種類或厚度、抗焊劑的種類或厚度(盲通孔的深度)等各種因素，來將上述的條件做適當變更等，便可決定出適當的條件。
又，在上述步驟(3)使用鈀等金屬觸媒進行了無電鍍覆之情形中，進行金屬觸媒的除去。金屬觸媒的除去，選擇使用適當的金屬除去液即可。例如，使用硝酸‧氯離子‧陽離子性聚合物類、硝酸鹽‧無機酸鹽或其鹽類、氫硫基化合物類、含氮脂肪族有機化合物‧含碘無機化合物類、鹽酸類除去液等的除去液。作為具體例，可舉出MECremover PJ-9710(美格股份有限公司製)或MECremover PJ-9720(美格股份有限公司製)、Melstrip PD-3110(美錄德股份有限公司製)、Dainsmut PD-280(大和化成股份有限公司製)，Parastrip IC(阿托科技股份有限公司製)等。特別是，使用鈀作為金屬觸媒之情形，宜使用難以將銅溶解之鈀除去液，以免盲通孔內殘存之電解電鍍層 及無電鍍覆被膜溶解。
‧步驟(5’)表面處理：
在本步驟中，對該步驟(5)的蝕刻後之盲通孔內的電解電鍍露出部施以表面處理。本步驟雖為任意的，但從表層連接墊表面的腐蝕導致連接不良等之觀點來看，宜實施本步驟。表面處理的種類，係依半導體封裝體基板的用途或半導體晶片的安裝方式做適當選擇，所以並無特別限定，卻使用了無電鍍錫處理、無電鍍金處理、無電鍍鎳金處理、無電鍍鎳鈀金處理、及有機防鏽處理等。
無電鍍錫處理，例如係使用置換錫電鍍浴、置換還原錫電鍍浴，藉由浸漬處理來進行為宜。
無電鍍金處理，例如係使用置換金電鍍浴，藉由浸漬處理來進行為宜。
無電鍍鎳金處理，例如係使用還原鎳電鍍浴、置換金電鍍浴或還原金電鍍浴，以無電鍍鎳、無電鍍金的順序藉由浸漬處理來進行為宜。
無電鍍鎳鈀金處理，例如係使用還原鎳電鍍浴、還原鈀電鍍浴、置換金電鍍浴或還原金電鍍浴，以無電鍍鎳、無電鍍鈀、無電鍍金的順序藉由浸漬處理來進行為宜。
‧其他的步驟：
本發明的半導體封裝體用電路基板的製造方法，除上述的各步驟以外，亦可具有任意的步驟。例如，有別於在步驟(1)的抗焊劑形成後，在步驟(2)的對於半導體晶片搭載面側抗焊劑之盲通孔形成；即使對於焊球搭載面的抗焊劑，亦實施以圖案化進行的開口形成、電解電鍍層的形成等表面處理、焊球的安裝等處理為宜。
‧半導體封裝體用電路基板的製造方法的例：
本發明的半導體封裝體用電路基板的製造方法的一例，乃示於圖2(a)~(j)的流程圖。首先，準備於絕緣性基材上形成通孔及配線圖案而構成之配線基板(7)(圖2(a))。在該配線基板(7)的表面形成抗焊劑(8)(步驟(1))，使焊球搭載面(S2)的抗焊劑圖案化，讓配線圖案露出而形成焊球墊(9)(圖2(b))。在焊球墊(9)上形成電解電鍍層(10)作為表面處理層(圖2(c))。接著，以雷射在半導體晶片搭載面(S1)側抗焊劑形成盲通孔(BV)(步驟(2)：圖2(d))。藉此讓盲通孔(BV)內的配線圖案(2)露出。接著，對半導體晶片搭載面(S1)側抗焊劑施以表面粗化處理之後(步驟(2’))，在抗焊劑表面(及盲通孔(BV)內所露出之配線圖案(2)表面)上形成無電鍍覆被膜(11)(步驟(3)：圖2(e))。接下來，在配線基板的雙面形成防鍍劑(12)(步驟(3’-1))，以讓半導體晶片搭載面(S1)側的抗焊劑的盲通孔露出之方式，形成開口部(O)(步驟(3’-2)：圖2(f))。接著，藉由電解電鍍進行盲通孔(BV)的通孔填充，來形成電解電鍍層(13)(步驟(4)：圖2(g))。其後，將防鍍劑(12)除去(步驟(4’)：圖2(h))。將半導體晶片搭載面(S1)側抗焊劑表面的盲通孔(BV)以外部分的電解電鍍層(13)及無電鍍覆被膜(11)藉由蝕刻加以除去，使抗焊劑露出，藉以在盲通孔(BV)內形成由電解電鍍層(13)及無電鍍覆被膜(11)所構成之表層連接墊(14)(步驟(5)：圖2(i))。其後，對表層連接墊(14)施以表面處理，來形成無電鍍覆層(15)，藉以製作出半導體封裝體用電路基板(16)(步驟(5’)：圖2(j))。
本發明的半導體封裝體用電路基板的製造方法的另一具體例，乃示於圖3(a)~(j)的流程圖。圖3(a)~(j)的程序，除了以下所說明這點以外，係與圖2(a)~(j)的程序相同。亦即，僅在配線基板的焊球搭載面(S2)側形成防鍍劑(步驟(3’-2)：圖3(f))。因此，應在步驟(5)由蝕刻所除去之電解電鍍層(13)及無電鍍覆被膜(11)的量變多(圖3(h)、(i))，故結果所得之表層連接墊(14)的厚度與上述的例相比變得更薄(圖3(j))，卻能以更簡便的操作來取得半導體封裝體用電路基板(18)。
但是，以上的製造方法不過是一例而已，本發明的半導體封裝體用電路基板的製造方法，並不限於此。
〔半導體封裝體用電路基板〕
本發明的另一態樣，係關於一種由本發明的半導體封裝體用電路基板的製造方法所製造之半導體封裝體用電路基板。
本發明的半導體封裝體用電路基板的構成的例，乃示意性示於圖4。如圖4所示，本發明的半導體封裝體用電路基板(16、18)，具有半導體晶片搭載面(S1)及焊球搭載面(S2)，而且包含：(a)配線基板(7)，於絕緣性基材(1)上形成通孔(TH)及配線圖案(2)而構成；(b)抗焊劑(8)，形成於配線基板(7)的表面，分別於半導體晶片搭載面(S1)及焊球搭載面(S2)上具有複數之盲通孔(BV)；(c)複數之表層連接墊(14)，設於半導體晶片搭載面(S1)的複數之盲通孔(BV)，並與配線圖案導通而構成；(d)複數之焊球墊(9)，設於焊球搭載面(S2)的複數之盲通孔(BV)，並與配線圖案導通而構成。
更任意設置其他的層(例如表面處理層(圖2及3的符號10、15、17)等)亦可。另，至於各構成要素的詳細內容，如同本發明的半導體封裝體用電路基板的製造方法中所述。
再者，本發明的半導體封裝體用電路基板(16、18)，不僅是在連結半導體晶片搭載面(S1)與焊球搭載面(S2)之配線圖案(2a)上形成之盲通孔(BV)中，在讓半導體晶片搭載面(S1)互相連結之配線圖案(2b)上形成之盲通孔(BV)中，亦具有表層連接墊(14)。換言之，本發明的半導體封裝體用電路基板(16、18)，係表層連接墊的至少一部分，與未與焊球墊導通之配線圖案導通而構成。因此，所有的配線圖案(2a、2b)，可確實地確保導通。這種構成，係從焊球搭載面的無電鍍覆被膜對盲通孔內供給電流，藉由電解電鍍來形成嵌入式凸塊之習知技術(圖10(b)：專利文獻2(日本特開2011-61179)等)所無法達成的構成。
又，本發明的半導體封裝體用電路基板(16、18)，不具有：雖被用於一般半導體封裝體用基板的製造(例如，覆晶凸塊墊的表面處理，或嵌入式凸 塊的形成，表面處理等)但不被用作為配線圖案之無用匯流排線。相對於此，使用嵌入式凸塊形成用的匯流排線之習知技術(圖10(a)：專利文獻1(日本特開昭52-12575)等)中，這種無用匯流排線等的存在，會大幅妨害配線高密度化，更是對半導體封裝體的動作帶來不良影響之原因。因而，沒有配設這種匯流排線之本發明的構成，在配線高密度化及動作穩定化的面向係非常有利。
如此，根據本發明，可使半導體封裝體用電路基板的配線比習知者更高密度化。具體而言，根據本發明，可令半導體封裝體用電路基板的凸塊間距(凸塊中心間的距離)為例如200μm以下，甚至130μm以下。
如上所述，很明顯地本發明的半導體封裝體用電路基板，相較於由習知技術所製作之具有嵌入式凸塊的半導體封裝體用電路基板，構成上已明確差別化，且具有極為顯著的效果。
〔半導體封裝體〕
本發明的另一態樣，係關於一種使用了本發明的半導體封裝體用電路基板之半導體封裝體。本發明的半導體封裝體，包含：上述的本發明的半導體封裝體用電路基板；及該半導體封裝體用電路基板的半導體晶片搭載面上所設之半導體晶片；所具有之構成確保該半導體封裝體用電路基板的表層連接墊與該半導體晶片的導通。
作為半導體晶片，存在有CPU、半導體記憶體(SRAM、DRAM等)等各式各樣者。該等半導體晶片，係因應所需半導體封裝體的規格或用途做適當選擇，而配置於半導體封裝體用電路基板的半導體晶片搭載面，來形成與半導體封裝體用電路基板的導通。
作為形成半導體封裝體用電路基板與半導體晶片的導通之方法，雖可舉出引線接合、覆晶接合等，但從半導體晶片的積體化及半導體封裝體的小型化的觀點來看，作為依本發明之形成半導體封裝體用電路基板與半導體晶片的導通之方法，宜為覆晶接合。如上所述，覆晶接合，係將半導體 晶片的電極部所予先形成之凸塊與半導體封裝體用電路基板的電極部(覆晶凸塊墊)電性連接之方法。作為半導體晶片的電極部的凸塊，一般係使用由金或銅等金屬所構成之支柱或焊球，並予以因應所需半導體封裝體的規格或用途做適當選擇。
本發明的半導體封裝體，係藉由使半導體晶片的電極部(凸塊)，與本發明的半導體封裝體用電路基板所具有之表層連接墊接觸、電性連接而構成。因此，在半導體晶片的安裝時可容易且確實地確保與半導體晶片的電極部(凸塊)的導通。通常，係在確保導通之狀態下，將半導體晶片以黏接等方法固定於半導體封裝體用電路基板。更可因應需要，加上其他的電子零件的裝設或往筐體的收納等各種步驟。
〔積體電路〕
本發明的另一態樣，係關於一種使用了本發明的半導體封裝體之積體電路。本發明的積體電路，包含：積體電路用基板；及配置於該積體電路用基板上之上述本發明的半導體封裝體；所具有之構成確保半導體封裝體所具有的焊球與該積體電路用基板的導通。
積體電路用基板，係用以搭載半導體封裝體等而構成積體電路的基板。通常，係在絕緣性基材形成通孔及電路圖案，且形成用以確保電路圖案與半導體封裝體的導通之電極部而成。
作為形成該半導體封裝體的焊球與該積體電路用基板的電極部的導通之方法，雖可舉出引線接合、覆晶接合等，但積體電路比半導體封裝體更為大型，所以其製造中的導通的形成主要是利用以焊球進行的連接。以焊球進行的連接，係將半導體封裝體的焊球與積體電路用基板的電極部，以焊球予以連結之方法。其具體條件等，係因應所需積體電路的規格或用途做適當選擇。且通常，係在確保導通之狀態下，將半導體晶片以黏接等方法固定於積體電路用基板。又，可因應需要，加上其他的電子零件的裝設或往筐體的收納等各種步驟。
以下，雖用實施例對本發明進行更詳細說明，但本發明並不限於該等實施例，可在不脫離其主旨之範圍內加上適當變更並實施之。
【實施例】 〔參考例〕
‧配線基板的製作：
依照圖1(a)~(g)所示之程序，製作出在絕緣性基材上形成有通孔及配線圖案之配線基板(另，圖1雖是用於說明本發明實施形態的圖，亦沿用於參考例中的配線基板的製造程序的說明。)。具體而言如下所述。
首先，準備好在絕緣性基材(1)(厚度0.1mm)的雙面上具有銅箔(2)(厚度12μm)之包銅疊層板(3)(三菱瓦斯化學股份有限公司製，CCL-HL832HS)(圖1(a))。
其次，對於該包銅疊層板(3)，藉由CO2雷射形成通孔(TH)(孔徑φ100μm)，藉由半蝕刻液SE-07(三菱瓦斯化學股份有限公司製)將雙面的銅箔(2)蝕刻至厚度5μm，以鹼性膨潤處理液‧過錳酸鹽類處理液進行去膠渣處理(圖1(b))。
接著，對該包銅疊層板(3)的包含通孔(TH)內之整面，使用activator neo gantt U(阿托科技股份有限公司製)以使鈀觸媒附著(0.1mg/dm2)，使用print gantt P-DK(阿托科技股份有限公司製)來施以無電鍍銅，形成了含鈀觸媒之無電鍍銅層(4)(厚度1μm)(圖1(c))。
其次，以該無電鍍銅層(4)作為電源供給層，施以銅的電解平板電鍍，形成了電解銅鍍層(5)(厚度15μm)(圖1(d))。
其後，在雙面壓合防鍍劑(乾膜)(6)，使用圖案遮罩薄膜予以曝光、顯影，實行了防鍍劑(乾膜)(6)的圖案化(圖1(e))。
接著，以氯化銅液進行蝕刻，將防鍍劑(乾膜)(6)未存在區域的無電鍍銅層(4)及電解銅鍍層(5)除去掉(圖1(f))。
其後，以苛性蘇打液將防鍍劑(乾膜)(6)除去，藉以得到了於絕緣性基材上形成有通孔(TH)及配線圖案(2)之配線基板(7)(圖1(g))。
〔實施例1〕
‧半導體封裝體用電路基板的製作：
使用以參考例的程序所得之配線基板(7)，依照圖2(a)~(j)所示之程序，如以下所說明製造出半導體封裝體用電路基板(16)(另，圖2雖是用於說明本發明實施形態的圖，亦沿用於實施例1中的半導體封裝體用電路基板的製造程序的說明。)。
首先，準備好以參考例的程序所得之配線基板(7)(圖2(a))，對其電解銅鍍層(5)表面，以etch bond CZ-8100(美格股份有限公司製)施以表面粗化處理之後，將photosensitive solder resist ink PSR-4000AUS308(太陽油墨製造股份有限公司製)予以輥筒塗佈，予以乾燥(乾燥後厚度30μm)。接著，透過圖案遮罩進行UV曝光，以碳酸蘇打水溶液進行顯影，使配線圖案(2)露出，藉以形成了在焊球搭載面具有焊球墊(9)之抗焊劑層(8)(步驟(1)：圖2(b))。
在所得之抗焊劑層(8)的焊球墊(9)表面，使用匯流排線形成了電解鎳電鍍層及電解金電鍍層(10)(圖2(c))。
其後，對半導體晶片搭載面的抗焊劑層(8)，使用UV-YAG雷射並藉由鑽孔加工，形成了盲通孔(BV)(開口部徑φ50μm，底部徑φ30μm)(步驟(2)：圖2(d))。
接著，施以噴射洗滌處理(浮石#240，60秒)使抗焊劑層(8)表面粗化之後(步驟(2’))，使用activator neo gantt U(阿托科技股份有限公司製)使鈀觸媒附著於整面(0.1mg/dm2)，藉由print gantt P-DK(阿托科技股份有限公司製) 對整面施以無電鍍銅，形成了含鈀觸媒之無電鍍銅被膜(11)(厚度1μm)(步驟(3)：圖2(e))。
其後，在雙面壓合防鍍劑(乾膜)(12)(步驟(3’-1))，使用圖案遮罩薄膜予以曝光、顯影，將半導體晶片搭載面的盲通孔(BV)部分的防鍍劑(乾膜)(12)除去掉。焊球面整面則殘留了防鍍劑(乾膜)(12)(步驟(3’-2)：圖2(f))。
其次，以半導體晶片搭載面的無電鍍銅被膜(11)作為電源供給層，利用TF-II(荏原優吉萊特股份有限公司製)，藉由電解銅鍍施以通孔填充，將盲通孔(BV)予以充填，以此方式形成了電解銅鍍層(13)。盲通孔(BV)以外部分的電解銅鍍層(13)的厚度為15μm(步驟(4)：圖2(g))。
接著，藉由苛性蘇打液將整面的防鍍劑(乾膜)(12)除去掉(步驟(4’)：圖2(h))。
其次，藉由CPE-810(三菱瓦斯化學股份有限公司製)將盲通孔(BV)部以外的電解銅鍍層(13)及無電鍍銅被膜(11)除去，再藉由MECremover PJ-9710(美格股份有限公司)進行鈀除去處理，藉此形成了表層連接墊(14)(步驟(5)：圖2(i))。
其後，在雙面壓合防鍍劑(乾膜)，予以曝光、顯影，將半導體晶片搭載面的防鍍劑(乾膜)除去之後，在表層連接墊(14)上，藉由ICP nicoron GIB(奧野製藥工業股份有限公司製)施以無電鍍鎳(5μm)，藉由Neo Pallabright(高純度化學股份有限公司製)施以無電鍍鈀(0.06μm)，及藉由Goburaito TWX-40(上村工業股份有限公司製)施以無電鍍金(0.1μm)，以作為表面處理，而形成了無電解鎳/鈀/金電鍍層(15)(步驟(5’)：圖2(j))。
藉由以上的程序，製作出半導體封裝體用電路基板(16)。
‧半導體封裝體用電路基板的評價：
將以上述程序所得之半導體封裝體用電路基板(16)，以掃描型電子顯微鏡(SEM)及光學顯微鏡進行觀察，並測定表層連接墊(14)的形狀，發現頂面 徑為φ45μm、底面徑為φ32μm、高度為25μm、從抗焊劑層(8)表面到表層連接墊(14)頂面的高度差為3μm。分別將表層連接墊(14)區域的SEM下的表面照片示於圖5(a1)，光學顯微鏡下的剖面照片示於圖5(a2)。
又，以上述程序所得之半導體封裝體用電路基板(16)的凸塊間距，係平均100μm。
又，對於以上述程序所得之半導體封裝體用電路基板(16)，藉由導通測試器(橫川電氣股份有限公司製7555)，驗證了由配線圖案(2)所連結之表層連接墊(14)與焊球墊(9)上的電解電鍍層(10)之間的導通，及由配線圖案(2)所連結之表層連接墊(14)互相的導通，發現均確保了導通，沒有發生連接不良。
〔實施例2〕
‧半導體封裝體用電路基板的製作：
使用以參考例的程序所得之配線基板(7)，依照圖3(a)~(j)所示之程序，製作出半導體封裝體用電路基板(18)(另，圖3雖是用於說明本發明實施形態的圖，亦沿用於實施例2中的半導體封裝體用電路基板的製造程序的說明。)。該程序，除了以下說明幾點以外，係與圖2(a)~(j)所示之實施例1的程序相同。
首先，以雷射進行盲通孔(BV)的形成時(圖3(d))，令盲通孔(BV)的開口部徑為φ45μm，底部徑為φ25μm。
又，在防鍍劑(乾膜)(12)的形成時(圖3(f))，不在半導體晶片搭載面(S1)形成防鍍劑(12)，僅在焊球搭載面(S2)形成防鍍劑(12)。
又，在表層連接墊(14)的形成後的表面處理時(圖3(j))，藉由Stannatech 2000V(日本阿托科技股份有限公司製)施以無電鍍錫(厚度1.5μm)，形成了無電鍍錫層(17)。
半導體封裝體用電路基板的評價：
對於以上述程序所得之半導體封裝體用電路基板(18)，藉由與實施例1同樣的方法，測定了表層連接墊(14)的形狀，發現頂面徑為φ32μm、底面徑為φ26μm、高度為24μm、從抗焊劑層(8)表面到表層連接墊(14)頂面的高度差為5μm。分別將表層連接墊(14)區域的SEM下的表面照片示於圖5(b1)，光學顯微鏡下的剖面照片示於圖5(b2)。
又，以上述程序所得之半導體封裝體用電路基板(18)的凸塊間距，係平均100μm。
又，對於以上述程序所得之半導體封裝體用電路基板(18)，以與實施例1同樣的方法，驗證了由配線圖案(2)所連結之表層連接墊(14)與焊球墊(9)上的電解電鍍層(10)之間的導通，及由配線圖案(2)所連結之表層連接墊(14)互相的導通，發現並沒有連接不良發生。
【產業上的可利用性】
根據本發明，可將在不設置匯流排線等多餘配線之情況下在所有盲通孔內形成了表層連接墊之半導體封裝體用電路基板，簡便且廉價地製作出。又，所得之半導體封裝體用電路基板，可讓半導體晶片安裝時確保容易且確實的導通，及半導體封裝體的配線高密度化同時達成。故本發明在半導體封裝體及積體電路的領域中，具有極大的可利用性。
1‧‧‧絕緣性基材
2、2a、2b‧‧‧金屬層(銅箔)/配線圖案
7‧‧‧配線基板
8‧‧‧抗焊劑
9‧‧‧焊球墊
10‧‧‧表面處理層(電解鎳/金電鍍)
14‧‧‧表層連接墊
16、18‧‧‧半導體封裝體用電路基板
S1‧‧‧半導體晶片搭載面
S2‧‧‧焊球搭載面
TH‧‧‧通孔

Claims (13)

  1. 一種半導體封裝體用電路基板之製造方法，該半導體封裝體用電路基板具有半導體晶片搭載面及焊球搭載面，該製造方法包含以下步驟：步驟(1)，在有通孔及配線圖案形成於絕緣性基材上所構成之配線基板的表面上，形成抗焊劑；步驟(2)，對於在該步驟(1)形成之半導體晶片搭載面側的抗焊劑，藉由雷射來形成孔徑100μm以下的盲通孔；步驟(3)，於具有在該步驟(2)形成的盲通孔之半導體晶片搭載面側的抗焊劑表面，形成無電鍍覆被膜；步驟(4)，對於在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑的盲通孔，藉由電解電鍍進行通孔填充，來形成電解電鍍層；及步驟(5)，就半導體晶片搭載面側的抗焊劑表面的盲通孔以外的部分，則將在該步驟(4)形成之電解電鍍層，及在該步驟(3)形成之無電鍍覆被膜藉由蝕刻加以除去，使抗焊劑露出，藉以在盲通孔內形成由電解電鍍層及無電鍍覆被膜所構成之表層連接墊。
  2. 如申請專利範圍第1項的半導體封裝體用電路基板之製造方法，其中，以在該步驟(3)形成之無電鍍覆被膜作為供電層，藉由該步驟(4)的電解電鍍進行通孔填充。
  3. 如申請專利範圍第1或2項的半導體封裝體用電路基板之製造方法，其中，在該步驟(3)與該步驟(4)之間，包含以下步驟：步驟(3’-1)，於具有在該步驟(3)於表面形成了無電鍍覆被膜之抗焊劑的配線基板之雙面上，形成防鍍劑；及步驟(3’-2)，對於在該步驟(3’-1)形成之防鍍劑，以至少使半導體晶片搭載面側之抗焊劑的盲通孔露出之方式，形成開口部；而且在該步驟(4)與該步驟(5)之間，包含以下步驟：步驟(4’)，將在該步驟(3’-1)形成之防鍍劑加以除去。
  4. 如申請專利範圍第1或2項的半導體封裝體用電路基板之製造方法，其中，該步驟(2)的利用雷射之盲通孔形成，係使用UV雷射來進行。
  5. 如申請專利範圍第4項的半導體封裝體用電路基板之製造方法，其中，該步驟(2)的利用UV雷射之盲通孔形成，係藉由鑽孔加工來進行。
  6. 如申請專利範圍第1或2項的半導體封裝體用電路基板之製造方法，其中，該步驟(3)的無電鍍覆，係無電鍍銅。
  7. 如申請專利範圍第1或2項的半導體封裝體用電路基板之製造方法，其中，在該步驟(5)之後，包含以下步驟：步驟(5’)，對該步驟(5)的蝕刻後之盲通孔內的表層連接墊施以表面處理。
  8. 如申請專利範圍第7項的半導體封裝體用電路基板之製造方法，其中，該步驟(5’)的表面處理，係選自於無電鍍錫處理、無電鍍金處理、無電鍍鎳金處理、無電鍍鎳鈀金處理、及有機防鏽處理。
  9. 一種半導體封裝體用電路基板，其係由如申請專利範圍第1至8項中任一項的半導體封裝體用電路基板之製造方法所製造出。
  10. 一種半導體封裝體用電路基板，具有半導體晶片搭載面及焊球搭載面，該半導體封裝體用電路基板之特徵在於，包含： (a)配線基板，於絕緣性基材上形成通孔及配線圖案而構成；(b)抗焊劑，形成於配線基板的表面，分別於半導體晶片搭載面及焊球搭載面上具有複數之盲通孔；(c)複數之表層連接墊，設於半導體晶片搭載面的複數之盲通孔，並與配線圖案導通而構成；(d)複數之焊球墊，設於焊球搭載面的複數之盲通孔，並與配線圖案導通而構成；另外：(i)表層連接墊的至少一部分，係與未與焊球墊導通之配線圖案導通而構成，且，(ii)不具有：雖被用於半導體封裝體用基板的製造但不被用作為配線圖案之匯流排線。
  11. 一種半導體封裝體，包含：如申請專利範圍第9或10項之半導體封裝體用電路基板；及該半導體封裝體用電路基板的半導體晶片搭載面上所設之半導體晶片；該半導體封裝體用電路基板的焊球墊上設有焊球，並確保該半導體封裝體用電路基板的表層連接墊與該半導體晶片的導通。
  12. 如申請專利範圍第11項的半導體封裝體，其中，該半導體封裝體用電路基板的表層連接墊與該半導體晶片的導通，係以覆晶接合所形成。
  13. 一種積體電路，包含：積體電路用基板；及配置於該積體電路用基板上之如申請專利範圍第11或12項的半導體封裝體；且確保該半導體封裝體之焊球與該積體電路用基板的導通。
TW102128331A 2012-08-07 2013-08-07 半導體封裝體用電路基板及其製造方法 TW201411740A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012175058 2012-08-07

Publications (1)

Publication Number Publication Date
TW201411740A true TW201411740A (zh) 2014-03-16

Family

ID=50067985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128331A TW201411740A (zh) 2012-08-07 2013-08-07 半導體封裝體用電路基板及其製造方法

Country Status (3)

Country Link
JP (1) JPWO2014024754A1 (zh)
TW (1) TW201411740A (zh)
WO (1) WO2014024754A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443780B2 (en) 2014-09-05 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208159004U (zh) 2015-11-05 2018-11-27 株式会社村田制作所 部件安装基板
TWI831123B (zh) 2022-01-28 2024-02-01 巨擘科技股份有限公司 多層基板表面處理層結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127442B2 (ja) * 1999-02-22 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及びその製造方法
JP4155434B2 (ja) * 1999-10-12 2008-09-24 日本サーキット工業株式会社 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP4792673B2 (ja) * 2001-07-27 2011-10-12 凸版印刷株式会社 高密度多層ビルドアップ配線板の製造方法
JP2004327744A (ja) * 2003-04-24 2004-11-18 Kyocera Corp 多層配線基板及びその製造方法
KR101088338B1 (ko) * 2004-02-04 2011-11-30 이비덴 가부시키가이샤 다층프린트배선판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443780B2 (en) 2014-09-05 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture
TWI560817B (en) * 2014-09-05 2016-12-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor device having recessed edges and method of manufacture
US10032746B2 (en) 2014-09-05 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture

Also Published As

Publication number Publication date
JPWO2014024754A1 (ja) 2016-07-25
WO2014024754A1 (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
TWI383721B (zh) Printed wiring board
TWI392426B (zh) A multilayer printed wiring board, and a multilayer printed wiring board
JP5223926B2 (ja) プリント配線板の製造方法
KR101368034B1 (ko) 반도체 칩 탑재용 기판 및 그의 제조 방법
US20130168438A1 (en) Method to form solder deposits on substrates
JP2011129903A (ja) プリント配線板及びプリント配線板の製造方法
JP2010206193A (ja) プリント配線板の製造方法及びプリント配線板
TW201411740A (zh) 半導體封裝體用電路基板及其製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2009239184A (ja) 多層印刷配線板
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP5482017B2 (ja) 回路基板およびその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP4592890B2 (ja) 多層回路基板
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2003209359A (ja) コア基板およびその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
JP2009147387A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP5073465B2 (ja) 半導体パッケージ用基板の製造法
JP2001007163A (ja) Ｔａｂテープキャリアの製造方法
JP2005150211A (ja) 多層配線板およびその製造方法