TW201410963A - 半導體資料處理裝置及引擎控制裝置 - Google Patents

Abstract

本發明之課題在於提高缺齒檢測之可靠性。本發明係於特定事件脈衝列之每個脈衝間隔內，以第1計數器自初始值起對時脈訊號進行計數，並且於上述每個脈衝間隔內，將上述第1計數器之計數值保持於暫存器，進而，於上述每個脈衝間隔內，以使計數量成為上述第1計數器之複數倍之方式，以第2計數器自初始值起對時脈訊號進行計數。通過該動作，而採用可檢測第1計數器之計數值成為第1參照值以上之第1狀態、及每個脈衝間隔內第2計數器之計數值成為上述暫存器之保持值以下之第2狀態之任一者之計時器功能。

Description

半導體資料處理裝置及引擎控制裝置

本發明係關於半導體資料處理裝置中之脈衝檢測技術、及引擎控制裝置中之因應曲軸之旋轉之脈衝檢測技術，例如關於適用於汽油汽車或混合燃料汽車之引擎控制之有效技術。

迄今為止，引擎控制裝置係輸入來自曲軸感測器、水溫感測器、空氣溫度感測器等之各種感測器之訊號，而進行最佳燃料噴射控制或點火時期控制。此處，來自曲軸感測器之訊號即曲軸訊號係成對應引擎之曲軸旋轉之每個特定角度間隔之脈衝列。而且，引擎控制裝置係包含例如在針對該曲軸訊號之倍增，生成具有頻率之倍增時脈(週期為曲軸訊號之週期之倍增數之1，即時脈)時，藉由該倍增時脈，令表示曲軸之旋轉角度(所謂之曲軸角)之曲軸計數器進行遞增計數，且基於該曲軸計數器之值，進行同步於引擎旋轉之控制者。藉此，可以較原曲軸訊號更精細之解析度來把握曲軸角。

此處，曲軸訊號係具有於該脈衝列之中途略過脈衝之缺齒部(基準位置部分)。例如，曲軸訊號係在變為每60個脈衝略過2個脈衝之缺齒構成時，該缺齒部係於引擎之1個週期中(曲軸旋轉角度720度)顯現有2個部位，即曲軸旋轉角度每360度顯現有1個部位。引擎控制中，為進行同步於引擎週期之控制，係針對曲軸訊號之脈衝列而進行缺齒部之檢測。

檢測缺齒部係例如藉由於曲軸訊號之每個脈衝中對具有例如曲軸訊號之倍增之頻率之倍增時脈訊號進行計數，則測定曲軸訊號之脈衝間隔。而且，本次測定中之脈衝間隔之計數值若變得比無缺齒之脈衝間隔之計數值以特定之缺齒判定比加以倍增後之參照值要大，則判定本次計測中之脈衝間隔為缺齒部。針對曲軸訊號之脈衝列之缺齒檢測動作等係記述於專利文獻1至4中。

[先前技術文獻]

[專利文獻]

[專利文獻1]日本專利特開2005-133614號公報

[專利文獻2]日本專利特開2001-271700號公報

[專利文獻3]日本專利特開2006-125240號公報

[專利文獻4]日本專利特開2010-025017號公報

本發明者係在對缺齒檢測進行研討時發現下述問題。

第1，因曲軸係在對應活塞之死點正後之位置上加速度變大，故在上死點置入燃燒步驟之活塞之上死點正後之位置上檢測缺齒部之情形係預想缺齒部之脈衝間隔之計數值未變為上述參照值，因而發現，有誤檢測缺齒之虞。

第2，為解決第1問題點，雖然只要依據前後之脈衝間隔之實際之計數值之大小關係，與缺齒檢測一同進行即可，但該情形時，必須實際計測前後之計數值，且進行除算，並判定該比率是否超過臨限值，故需要處理時間，從而可知引擎控制之即時性存在問題。

第3，在一面如混合燃料汽車般以馬達驅動行進一面發動引擎之情形時，於低速行進時，引擎或旋轉感測器之振動變大，且針對脈衝間隔之計數值之誤差變大，因而發現，與第1情形同樣存在誤檢測缺 齒之虞。

雖然以下說明了用以解決此種問題之方法等，但其他之問題與新穎之特徵當可根據本說明書之記述及隨附圖式而得以明確。

若對本申請案所揭示之實施形態之代表性者之概要進行簡單說明，則如下所述。

即，於特定事件脈衝列之每個脈衝間隔內，以第1計數器自初始值起對時脈訊號進行計數，並且於上述每個脈衝間隔內，將上述第1計數器之計數值保持於暫存器，進而，於上述每個脈衝間隔內，以使計數量成為上述第1計數器之複數倍之方式，以第2計數器自初始值起對時脈訊號進行計數。通過該動作，而採用可檢測第1計數器之計數值成為第1參照值以上之第1狀態、及每個脈衝間隔內第2計數器之計數值成為上述暫存器之保持值以下之第2狀態之任一者之計時器功能。

若對依據本申請案中揭示之實施形態之代表性者取得之效果進行簡單說明，則如下所述。

即，依據上述第1狀態，可判別以先前較小之脈衝間隔為基準之後續具有較大之脈衝間隔之情形，依據上述第2狀態，可判別以先前較大之脈衝間隔為基準之後續具有較小之脈衝間隔之情形，且可提昇缺齒檢測之可靠性。

1‧‧‧往復式發動機

2‧‧‧引擎控制裝置(ECU)

3‧‧‧曲軸角感測器(CAS)

4‧‧‧曲軸

5‧‧‧車載網路(MNET)

10‧‧‧介面部(SIF)

11‧‧‧半導體資料處理裝置(MCU)

20‧‧‧CPU(中央處理裝置)

21‧‧‧ROM

22‧‧‧RAM

23‧‧‧內部匯流排(IBUS)

24‧‧‧匯流排橋式電路

25‧‧‧周邊匯流排(PBUS)

26‧‧‧間接．記憶體．存取．控制器

27‧‧‧輸出入端口

28‧‧‧類比數位轉換電路

29‧‧‧警示計時器

30‧‧‧中斷控制部(INTC)

31‧‧‧計時器部(TU)

100‧‧‧計時器控制電路

101‧‧‧前期計數器(PRCOUNT)

102‧‧‧第1計數器(FCOUNT)

103‧‧‧第2計數器(SCOUNT)

104‧‧‧第1計數暫存器(FCREG)

105‧‧‧第2計數暫存器(SCREG)

106‧‧‧第1比較器(FCMP)

107‧‧‧第2比較器(SCMP)

108‧‧‧中斷處理電路

110‧‧‧倍數設定暫存器

111‧‧‧檢測模式暫存器

CLK‧‧‧時脈訊號

INT‧‧‧中斷訊號

IRQ‧‧‧中斷請求訊號

POS‧‧‧曲軸訊號

FC‧‧‧比較結果訊號

SC‧‧‧比較結果訊號

圖1係表示計時器部之一例之方塊圖。

圖2係例示引擎控制系統之方塊圖。

圖3係表示微電腦之一例之方塊圖。

圖4係不是圖1之計時器中之缺齒檢測處理動作之一例之時序流 程圖。

1.實施形態之概要

首先，對本申請案中揭示之代表性實施形態之概要加以說明。在關於代表性實施形態之概要說明中，附註括弧而予以參照之圖式中之參照符號係僅例示被附註有其之構成要件之概念所涵蓋者。

[1]<硬體化之短事件脈衝基準之長事件脈衝檢測與其之逆檢測>

關於代表性實施形態之半導體資料處理裝置(11)具有：執行程式之CPU(Central Processing Unit；中央處理單元)、及連接於上述CPU之計時器部(31)。上述計時器部具有：第1計數器(102)，其係於特定事件脈衝列之每個脈衝間隔內自初始值進行計數動作；及第1計數暫存器(104)，其係設定有第1參照值。進而，具有：第2計數器(103)，其係於上述特定之事件脈衝列之每個脈衝間隔內，以計數量成為第1計數器之複數倍之方式，自初始值起進行計數動作；及第2計數暫存器(105)，其係於上述特定之事件脈衝列之每個脈衝間隔內，保持上述第1計數器之計數值。進而具備檢測電路(106、107、108)，其係可檢測上述第1計數器之上述每個脈衝間隔之計數值成為設定於上述第1計數暫存器之第1參照值以上之第1狀態、與上述第2計數器之上述每個脈衝間隔之計數值成為上述第2計數暫存器所保持之值以下之第2狀態之任一者。

據此，藉由第1狀態之判別，可針對與小於第1計數器之參照值之計數值對應之脈衝間隔(較小之脈衝間隔)，來判別與第1計數器之參照值以上之計數值對應之脈衝間隔(較大之脈衝間隔)。藉由第2狀態之判別，可判別進行第1計數器之計數量之複數倍之計數之第2計數器之計數值與前一脈衝間隔中第1計數器之計數值相比較小，即，與 第1計數器之較大之脈衝間隔之計數值相比，第2計數器之較小之脈衝間隔之計數值較小。總之，藉由檢測上述第1狀態，可判別以先前較小之脈衝間隔為基準之後續具有較大之脈衝間隔之情形，藉由檢測第2狀態，可判別以先前較大之脈衝間隔為基準之後續具有較小之脈衝間隔之情形。在預想之包含缺齒部之複數脈衝間隔之各計數值變小之事態產生時，據判第1狀態之檢測中缺齒檢測精度變低之脈衝檢測用途係可藉由進行第2狀態之檢測，而確實地進行缺齒檢測。由於第1狀態及第2狀態之檢測係均藉由依據計數器之計數動作、及計數值與暫存值之比較動作而硬體化執行，故在與對上述脈衝間隔所取得之計數值進行除算之情形相比，處理時間之縮短係得以實現。

[2]<短事件脈衝基準之長事件脈衝檢測結果與其之逆檢測結果之邏輯和>

在項目1中，上述檢測電路可選擇檢測上述第1狀態之成立之第1檢測模式、與檢測上述第2狀態之成立之第2檢測模式之任一者。

據此，可因應適用前之脈衝檢測之情況，而選擇任一者之檢測模式。

[3]<短事件脈衝基準之長事件脈衝檢測與其之逆檢測結果之邏輯積>

在項目2中，上述檢測電路進而可選擇檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式。

藉此，可藉由第1檢測與第2檢測之邏輯積，而容易地具備脈衝檢測精度最高之第3檢測模式。

[4]<短事件脈衝基準之長事件脈衝檢測與其之逆檢測結果之邏輯積>

在項目1中，上述檢測電路可選擇檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式。

藉此，可藉由第1檢測與第2檢測之邏輯積，而容易地具備脈衝檢測精度最高之第3檢測模式。

[5]<倍數設定暫存器>

在項目1、2或4中，具有指定上述第2計數器中之上述第1計數器之計數量之複數倍即倍數之倍數設定暫存器(110)。

藉此，可使倍數程式化且容易設定。

[6]<檢測模式暫存器>

在項目2中，具有指示選擇上述第1檢測模式、或上述第2檢測模式之何者之檢測模式暫存器(111)。

藉此，可使檢測模式程式化且容易設定。

[7]<檢測模式暫存器>

在項目3中，具有指示要選擇上述第1檢測模式、或上述第2檢測模式、或上述第3檢測模式之何者之檢測模式暫存器(111)。

藉此，可使檢測模式程式化且容易設定。

[8]<將倍數設定暫存器、檢測模式暫存器配置於CPU空間內>

在項目5、6、或7中，上述倍數設定暫存器及上述檢測模式暫存器係配置於上述CPU之位址空間內之暫存器。

藉此，可使用CPU容易地進行上述倍數設定暫存器及上述檢測模式暫存器之設定。

[9]<設定倍數值之加算>

在項目5中，上述第2計數器每當上述第1計數器進行+1之遞增計數時，進行對上一個計數值加上上述倍數設定暫存器之設定值之遞增動作。

據此，與將計數之時脈之頻率對應倍數值而倍增之構成相比，可更容易地實現將計數量設為上述第1計數器之複數倍之構成。

[10]<中斷>

在項目2中，進而具有應答來自上述計時器部之中斷請求(IRQ)而控制送往上述CPU之中斷之中斷控制部(30)。此時，上述檢測電路係藉由在上述第1檢測模式被指定時檢測上述第1狀態成立，而將中斷請求訊號輸出至上述中斷控制部，且藉由上述第2檢測模式被指定時檢測上述第2狀態成立，而將中斷請求訊號輸出至上述中斷控制部。

藉此，CPU可轉變成對依據第1檢測模式或第2檢測模式之檢測結果進行應答之中斷處理。

[11]<中斷>

在項目3中，進而具有應答來自上述計時器部之中斷請求(IRQ)而控制送往上述CPU之中斷之中斷控制部(30)。上述檢測電路藉由在上述第1檢測模式被指定時檢測上述第1狀態成立，而將中斷請求訊號輸出至上述中斷控制部，且藉由在上述第2檢測模式被指定時檢測上述第2狀態成立，而將中斷請求訊號輸出至上述中斷控制部，並藉由在上述第3檢測模式被指定時檢測上述第3狀態成立，而將中斷請求訊號輸出至上述中斷控制部。

藉此，CPU可轉變成對依據第1檢測模式、第2檢測模式、或第3檢測模式之檢測結果進行應答之中斷處理。

[12]<引擎控制用ECU>

關於代表性之其他實施形態之引擎控制裝置(2)具有：介面部(10)，其接收曲軸角感測器(3)之輸出，且輸出對應引擎之曲軸之旋轉之每個特定角度間隔之脈衝之脈衝列；及資料處理部(11)，其輸入由上述介面部輸出之上述脈衝列，且基於上述脈衝列之脈衝間隔之差異而判別上述曲軸之起始位置。上述資料處理部具有：第1計數器(102)，其係於特定之事件脈衝列之每個脈衝間隔內，自初始值起進行計數動作；及第1計數暫存器(104)，其設定有第1參照值。又，具有：第2計數器(103)，其係於上述特定之事件脈衝列之每個脈衝間隔 內，以計數量變為上述第1計數器之複數倍之方式，自初始值起進行計數動作；及第2計數暫存器(105)，其係於上述特定之事件脈衝列之每個脈衝間隔內，保持上述第1計數器之計數值。進而，為判別上述曲軸之起始位置，而具備：檢測電路(106、107、108)，其可檢測上述第1計數器之上述每個脈衝間隔之計數值變為設定於上述第1計數暫存器之第1參照值以上之第1狀態、與上述第2計數器之上述每個脈衝間隔之計數值變為上述第2計數暫存器所保持之值以下之第2狀態之任一者；及控制電路(20、21、22)，其基於上述檢測電路之檢測結果而進行引擎控制。

據此，藉由第1狀態之判別，可針對小於與第1計數器之參照值之計數值對應之脈衝間隔(較小之脈衝間隔)，來判別與第1計數器之參照值以上之計數值對應之脈衝間隔(較大之脈衝間隔)。藉由第2狀態之判別，可判別進行第1計數器之計數量之複數倍之計數之第2計數器之計數值，與前一脈衝間隔中第1計數器之計數值相比更小，即，第1計數器之較大之脈衝間隔之計數值係小於第2計數器之較小之脈衝間隔之計數值。總之，藉由檢測上述第1狀態，可判別以先前較小之脈衝間隔為基準之後續具有較大之脈衝間隔之情形，藉由檢測上述第2狀態，可判別以先前較大之脈衝間隔為基準之後續具有較小之脈衝間隔之情形，且可基於該判別結果進行引擎控制。在預想之包含缺齒部之複數脈衝間隔之各計數值變小之事態產生時，據判第1狀態之檢測中缺齒檢測精度變低之脈衝檢測用途係可藉由進行第2狀態之檢測，而確實地進行缺齒檢測。由於第1狀態及第2狀態之檢測係均藉由依據計數器之計數動作、及計數值與暫存值之比較動作而硬體化執行，故在與對前後之脈衝間隔所取得之計數值進行除算之情形相比，處理時間之縮短係得以實現。

[13]<短事件脈衝基準之長事件脈衝檢測結果與其之逆檢測結果 之邏輯和>

在項目12中，上述檢測電路為了判別上述曲軸之起始位置，而根據檢測模式暫存器(111)之狀態，設定為檢測上述第1狀態之成立之第1檢測模式、或檢測上述第2狀態之成立之第2檢測模式之任一檢測模式。

據此，可因應適用前之脈衝檢測之情況，而選擇任一者之檢測模式。

[14]<短事件脈衝基準之長事件脈衝檢測與其之逆檢測結果之邏輯積>

在項目12中，上述檢測電路為了判別上述曲軸之起始位置，而根據檢測模式暫存器(111)之狀態，設定為檢測上述第1狀態之成立之第1檢測模式、檢測上述第2狀態之成立之第2檢測模式、或檢測上述第1狀態及上述第2狀態兩者之成立之第3檢測模式中任一檢測模式。

藉此，可藉由第1檢測與第2檢測之邏輯積，而容易地具備脈衝檢測精度最高之第3檢測模式。

[15]<短事件脈衝基準之長事件脈衝檢測與其之逆檢測結果之邏輯積>

在項目12中，上述檢測電路設定有檢測上述第1狀態及上述第2狀態兩者之成立之第3檢測模式，作為用以判別上述曲軸之起始位置之檢測模式。

藉此，可藉由第1檢測與第2檢測之邏輯積，而容易地具備脈衝檢測精度最高之第3檢測模式。

[16]<倍數設定暫存器>

在項目12至15之任一項中，具有指定上述第2計數器之上述第1計數器之計數量之複數倍即倍數之倍數設定暫存器(110)。

藉此，可使倍數程式化且容易設定。

[17]<設定倍數值之加算>

在項目16中，上述第2計數器每當上述第1計數器進行+1之遞增計數時，進行對上一個計數值加上上述倍數設定暫存器之設定值之遞增動作。

據此，與將計數之時脈之頻率因應倍數值而倍增之構成相比，可更容易地實現將計數量設為上述第1計數器之複數倍之構成。

[18]<將倍數設定暫存器、檢測模式暫存器配置於CPU空間內>

在項目12至17之任一項中，上述資料處理部具有CPU(20)，且上述倍數設定暫存器及上述檢測模式暫存器係配置於上述CPU之位址空間內之暫存器。

藉此，可使用CPU容易地進行上述倍數設定暫存器及上述檢測模式暫存器之設定。

[19]<微電腦>

在項目18中，上述資料處理部藉由半導體積體電路而構成之微電腦(11)。

可使用程式控制容易地支援資料處理部中之脈衝判別及引擎控制。

[20]<1<倍數針對長脈衝旋轉角之短脈衝旋轉角之倍數值>

在項目12中，上述脈衝列之脈衝間隔係對應於引擎之曲軸之1旋轉中之第1旋轉角度之第1脈衝間隔、及對應於上述第1角度之複數倍之第2角度之第2脈衝間隔。此時，可設定於上述倍數設定暫存器之倍數係小於與相對於上述第2角度之第1角度之上述複數倍之倍數對應之值、且大於1之值。

藉此，可容易地實現對第2狀態之判別結果有較高可靠性之保證。

2.實施形態之細節

進而對實施形態進行詳細說明。

圖2係例示關於一實施形態之引擎控制系統。引擎控制系統係藉由作為電子控制裝置之引擎控制裝置(ECU)2，進行針對例如具有3、6、4、或8氣筒等之特定氣筒數之往復式發動機1之燃料噴射、燃料點火、排氣等之時序控制的系統。引擎控制裝置2係經由適當之車載網路(MNET)5，而與其他電子控制裝置等介面化。此處，作為取得引擎控制所必須之資訊之感測器，代表性例示有曲軸角感測器(CAS)3。引擎1之曲軸4中，例如設置有外周上形成複數個齒之圓板，且曲軸角感測器3係設置有因應該等齒之間隔而輸出脈衝之磁性線圈或光電二極體而構成。圓板外周中之特定位置上，係設置有缺損複數個齒之缺齒部。再者，圖2中，往復式發動機1係藉由縱斷面而模式化表示該1氣筒程度之概略。

引擎控制裝置2係令曲軸角感測器3所檢測之脈衝自作為介面部之感測器介面(SIF)10輸入且形成曲軸訊號POS，並使作為輸入該曲軸訊號POS等之資料處理部之微電腦(MCU)11進行引擎控制。曲軸訊號POS係成對應引擎之曲軸之旋轉之每個特定角度間隔之脈衝列。微電腦11係生成例如具有該曲軸訊號之倍增之頻率之倍增時脈(週期為曲軸訊號之週期之倍增數之1之時脈)，並且藉由該倍增時脈，使表示曲軸之旋轉角度(所謂之曲軸角)之曲軸計數器遞增計數，並基於該曲軸計數器之值而進行同步於引擎旋轉之控制。藉此，可以較原曲軸訊號POS更精細之解析度來把握曲軸角。

此處，曲軸訊號POS係具有於該脈衝列之中途略過脈衝之缺齒部(基準位置部分)。例如，曲軸訊號POS係在成為每60個脈衝略過2個脈衝之缺齒構成時，該缺齒部係於引擎之1個週期中(曲軸旋轉角度720度)顯現有2個部位，即曲軸旋轉角度每360度顯現有1個部位。引擎控制中，為進行同步於引擎週期之控制，係針對曲軸訊號POS之脈衝列 而進行檢測缺齒部之處理(缺齒部檢測處理)。缺齒部檢測處理係在基於曲軸訊號POS之脈衝列之脈衝間隔之差異而判別上述曲軸POS之缺齒部之資料處理部中進行。資料處理部係藉由微電腦11而實現。

圖3係例示有微電腦11。微電腦11雖未特別限制，但作為控制電路，係具備執行程式之CPU(中央處理裝置)20、儲存CPU20所執行之程式等之ROM(Read Only Memory；唯讀記憶體)21、及用於CPU20之工作區域等之RAM(Random Access Memory；隨機存取記憶體)22，且該等係共同連接於相對傳送速度較快之內部匯流排(IBUS)23。

內部匯流排23係對相對傳送速度較慢之周邊匯流排(PBUS)25，經由匯流排橋式電路24而介面化。

周邊匯流排25上，係連接有：間接．記憶體．存取．控制器(DMAC)26、輸出入端口(PRT)27、將自外部輸入之類比訊號轉換成數位資料之類比數位轉換電路(ADC)28、用以進行CPU之失控檢測之警示計時器(WDT)29、中斷控制器(INTC)30、及計時器部(TU)31等。

CPU11係作為處理裝置核心而把握亦可。於該情形時，處理裝置核心亦可包含：數位訊號處理裝置等之加速器、快取記憶體、用以假想儲存之位址轉換緩衝器等。

中斷控制器30係針對來自計時器部31等之微電腦11內部之電路模組之中斷請求或來自微電腦11之外部之中斷請求，進行中斷優先控制或要因判定等，且進行將應答所接收之中斷請求之中斷訊號發行至CPU之控制。

雖然計時器部31係未被特別限制，但在具備輸入擷取、自由運轉、脈衝間隔計測等之計時器功能同時，還具備有上述缺齒檢測處理功能。以下，對缺齒檢測處理進行詳細說明。

圖1中，係例示有計時器部之構成。此處，將缺齒檢測處理功能作為主要目標而例示其之構成。計時器部31係具有計時器控制電路 100，其係將上述曲軸訊號POS作為特定之事件脈衝列而輸入，且將該脈衝之上升邊緣作為曲軸脈衝事件加以把握，並基於其來控制用以進行上述缺齒檢測處理之計時器動作。

計時器部31係具有：前期計數器(PRCOUNT)101，其係作為用以進行缺齒檢測處理之計時器動作所使用之計數器；第1計數器(FCOUNT)102；及第2計數器(SCOUNT)103；且具有：第1計數暫存器(FCREG)104，其係儲存與各個計數器102、103之計數值比較之資料；及第2計數暫存器(SCREG)105。

前期計數器101係使省略圖示之時脈脈衝產生器所產生之時脈訊號CLK自初始值起遞減計數。前期計數器101之初始值係由計時器控制電路100應答曲軸脈衝事件之檢測而予以預載。

第1計數器102係自前期計數器101之初始值起向值0之排除計數之脈衝進行遞增計數。第1計數器101之值係由計時器控制電路100應答曲軸脈衝事件之檢測而清除為初始值0。基於CPU20之控制而由計時器控制電路100於第1計數暫存器104中設定第1參照值。如上所述，若曲軸訊號POS之缺齒部成為曲軸旋轉角度每360度略過2個脈衝之缺齒構成，則對第1參照值例如採用對應事件脈衝週期之2個週期之第1計數器102之計數值。理論上，亦可採用比對應事件脈衝週期之1個週期之第1計數器102之計數值更大之值。因此，在曲軸脈衝事件之間隔對應於曲軸訊號POS之缺齒部時，第1計數器102之計數值成為超過第1計數暫存器104之設定值，且藉由該狀態(第1狀態)，第1比較器(FCMP)106之比較輸出FC自低位準反轉成高位準。在曲軸脈衝事件之間隔對應於曲軸訊號POS之缺齒部以外時，因第1計數器102之計數值未超過第1計數暫存器104之設定值，故第1比較器106之輸出FC維持在低位準。藉由該第1狀態，可相對於比與第1計數器102之第1計數暫存器104之參照值更小之計數值對應之脈衝間隔(較小之脈衝間 隔)，而判別與第1計數器102之第1計數暫存器104之參照值以上之計數值對應之脈衝間隔(較大之脈衝間隔)。

雖未特別限定，但若決定適用之引擎系統、或引擎控制模式，則設定於第1計數暫存器104之第1參照值被設為特定值。因此，因應曲軸訊號之脈衝週期而具有倍增之頻率之時脈訊號CLK之頻率會對應於引擎之旋轉數而變化。此時，藉由採用將第1計數器102之前期計數器101作為遞減計數器，且對排除計數之脈衝以第1計數器102加以計數之構成，即使未對應於引擎之旋轉數而使時脈訊號CLK之頻率頻繁地變化，亦可藉由預載至上述計數器101之預設值而進行應對。其係意指可利用時脈脈衝產生器選擇之頻率種類不會太多。

第2計數器103係對前期計數器101之自初始值起向值0之排除計數之脈衝進行遞增計數。惟前期計數器101之每個排除計數之脈衝之遞增計數值為第1計數器103之遞增計數值之複數倍，例如為倍數設定暫存器110之設定。即，第2計數器103每當第1計數器101進行+1之遞增時，進行對上一個計數值加上倍數設定暫存器110之設定值之遞增動作。對倍數設定暫存器110寫入值係例如由CPU20執行。如上所述，若曲軸訊號POS之缺齒部係成為曲軸旋轉角度每360度略過2個脈衝之缺齒構成，則倍數設定暫存器110之設定值理論上亦可為大於值1小於值3之值。此處，例如採用值2.5。因此，第2計數器103之計數值成為第1計數器101之2.5倍。

第2計數暫存器105中，計時器控制電路100係應答曲軸脈衝事件之檢測，而在清空第1計數器102之計數值前載入該值。因此，第2計數暫存器105係保持載入之值直至檢測下個曲軸脈衝事件。雖然第2比較器(SCMP)107係對第2計數器103之計數值與第2計數暫存器105之值進行比較，但該比較之意義在於比較本次事件脈衝週期中第2計數器103之值與前一事件脈衝週期中第1計數器102之值。因此，若前一事 件脈衝週期未對應缺齒部，則第2計數暫存器105所保持之值係變為未對應缺齒部之事件脈衝1週期程度所對應之第1計數器102之計數值。藉此，本次之事件脈衝週期無論是否存在於缺齒部，輸出其之2.5倍之計數值之第2計數器103之值係始終變得較大，且第2比較器107之比較輸出SC維持成低位準。對此，若前一事件脈衝週期對應缺齒部，則第2計數暫存器105所保持之值係變為對應缺齒部之事件脈衝3週期程度所對應之第1計數器102之計數值。藉此，本次事件脈衝週期未存於缺齒部時，輸出事件脈衝1週期程度所對應之計數值之第2計數器103之值係變小。藉由該狀態(第2狀態)，進行第1計數器102之計數量之複數倍例如2.5倍之計數之第2計數器103之計數值係小於前一事件脈衝間隔中第1計數器102之計數值，即，可判別與第1計數器102之較大之脈衝間隔(對應缺齒部)所對之計數值相比，第2計數器103之較小之脈衝間隔所對之2.5倍之計數值較小。

中斷處理電路108係因應上述比較結果訊號FC與SC之狀態、及針對檢測模式暫存器111之CPU20之模式設定狀態，而將中斷請求訊號IRQi輸出至中斷控制電路30。中斷處理電路108係成為可與上述比較器106、107一起檢測上述第1狀態與第2狀態之任一者之檢測電路之一例。

缺齒檢測處理中可設定之缺齒檢測處理模式雖未特別限制，但係以較短事件脈衝為基準而檢測較長事件脈衝，且使用訊號FC來檢測上述第1狀態之成立之第1檢測模式；以較長事件脈衝為基準而檢測較短事件脈衝，且使用訊號SC來檢測上述第2狀態之成立之第2檢測模式；及檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式中之任一者。模式之指定係以可被各者識別之指令代碼來進行，且計時器控制電路100係對其進行解讀，並對中斷處理電路108加以指示。

圖4係例示缺齒處理之動作時序。此處，於時刻t(n-1)~時刻t(n) 內，存有缺齒部。若缺齒部之前一時刻t(n-2)產生事件脈衝，則第1計數器102及第2計數器103係以2.5倍之差進行遞增動作。於下一時刻t(n-1)內產生事件脈衝時，第1計數器102之值係載入第2計數暫存器105，且第1計數器102及第2計數器103被初始化，並以相同之2.5倍差開始遞增動作。在時刻t(n-1)中，因FCREG≧FCOUNT，故FC=L(低位準)，又因SCOUNT≧SCREG，故SC=L(低位準)。

時刻t(n-1)至時刻t(n)之間，雖然於時刻t(m)時，FCOUNT≧FCREG，且FC=H(高位準)，但因保持SCOUNT≧SCREG(n-1)不變，故維持SC=L(低位準)。該狀態係應答時刻t(n)之事件脈衝之產生而得以確定，且以中斷處理電路108加以把握。中斷處理電路係在指示為第1檢測模式之情形時，與下一時刻t(n+1)之事件脈衝之產生同步，將中斷請求訊號IRQ輸出至CPU20。

在時刻t(n)下產生事件脈衝時，第1計數器102之值係載入第2計數暫存器105，且第1計數器102及第2計數器103被初始化，並以彼此相同之2.5倍差開始遞增動作。此時，載入第2計數暫存器105之值係變為前次之值之3倍。時刻t(n+1)中，因SCREG(n)≧SCOUNT，故SC=H(高位準)。再者，因FCREG≧FCOUNT，故一直保持FC=L(低位準)。SC=H(高位準)之狀態係應答時刻t(n+1)之事件脈衝之產生而得以確定，且被中斷處理電路108把握。中斷處理電路係在第2檢測模式被指示之情形時，與下一時刻t(n+2)之事件脈衝之產生同步，將中斷請求訊號IRQ輸出至CPU20。中斷處理電路中，第3檢測模式被指示之情形時，藉由對於連續之時刻t(n)下FC=H之確定、及時刻t(n+1)下SC=H之確定進行檢測，換言之，藉由滿足連續之時刻中FC=H之確定、及SC=H之確定之邏輯積條件，而與下一時刻t(n+2)之事件脈衝之產生同步，將中斷請求訊號IRQ輸出至CPU20。

如上所述得以明確，可針對較第1計數器102之參照值更小之計 數值所因應之脈衝間隔(較小之脈衝間隔)，來判別第1計數器102之參照值以上之計數值所因應之脈衝間隔(較大之脈衝間隔)。又，可判別進行第1計數器102之計數量之複數倍之計數之第2計數器103之計數值與前一脈衝間隔中第1計數器102之計數值(第2計數暫存器105之保持值)相比更小，即，與第1計數器102之較大之脈衝間隔之計數值相比，第2計數器103之較小之脈衝間隔之計數值較小。總之，藉由利用訊號FC檢測上述第1狀態，可判別以先前較小之脈衝間隔為基準之後續具有較大之脈衝間隔之情形，藉由利用訊號SC檢測第2狀態，可判別以先前較大之脈衝間隔為基準之後續具有較小之脈衝間隔之情形。

因此，在預想之包含如上述死點附近進行缺齒部檢測之情形等之缺齒部之複數脈衝間隔之各計數值變小之事態產生時，又，在混合燃料汽車之低速行進時等之機械性振動較多之環境下，據判第1狀態之檢測中缺齒檢測精度變低之脈衝檢測用途係可藉由進行第2狀態之檢測，而確實地進行缺齒檢測。

由於第1狀態及第2狀態之檢測係均藉由依據計數器之計數動作、及計數值與暫存值之比較動作而硬體化執行，故在與對前後脈衝間隔所取得之計數值進行除算之情形相比，處理時間之縮短係得以實現，且有助於提昇引擎控制之即時性。

可藉由採用檢測上述第1狀態及上述第2狀態兩者之成立之第3檢測模式，而將缺齒檢測精度最高化。由於第1檢測模式、第2檢測模式亦可分別單獨指定，故容易達成針對缺齒檢測之上位互換。

本發明並非限定於上述實施形態，在未脫離其主旨之範圍內，亦可進行多種變更當毋庸多言。

例如，針對缺齒檢測結果之處理並不限定於CPU中斷。亦可採用使用其他硬邏輯或加速器之構成。

又，對於缺齒檢測結果，為減輕CPU負擔，亦可對計時器部採用專用硬體。總之，由計時器自行進行針對缺齒檢測結果之處理。可使用程式處理電路對計時器部進行智能化，或設置專用邏輯電路而加以實現。於該情形時，暫存器設定並非依據CPU，亦可使用資料傳送控制裝置進行。

第2計數器之計數量複數倍之計數係並未限定於設定倍數值之加算，亦可因應倍數值而使第1計數器之計數頻率倍增。其中，時脈倍增電路係變得必要，且電路規模增大。

第1計數器102及第2計數器103係未限定為彼此共同配置有前期計數器101之構成，亦可進行適當變更。

本實施形態之引擎控制系統或微電腦係不限定於汽油汽車、柴油汽車、混合燃料汽車，亦可廣泛運用於電車、汽車、船舶等使用引擎之機械裝置。

缺齒檢測處理之缺齒判別模式係未限定於可設定第1檢測模式、第2檢測模式、第3檢測模式之任一者之構成。亦可僅選擇第1檢測模式與第2檢測模式，又可僅選擇第3檢測模式。

25‧‧‧周邊匯流排

31‧‧‧計時器部

101‧‧‧前期計數器

102‧‧‧第1計數器

103‧‧‧第2計數器

104‧‧‧第1計數暫存器

105‧‧‧第2計數暫存器

106‧‧‧第1比較器

107‧‧‧第2比較器

108‧‧‧中斷處理電路

110‧‧‧倍數設定暫存器

111‧‧‧檢測模式暫存器

CLK‧‧‧時脈訊號

INT‧‧‧中斷訊號

IRQ‧‧‧中斷請求訊號

POS‧‧‧曲軸訊號

FC‧‧‧比較結果訊號

SC‧‧‧比較結果訊號

Claims (20)

1. 一種半導體資料處理裝置，其包含：執行程式之CPU、及連接於上述CPU之計時器部；且上述計時器部具備：第1計數器，其係於特定事件脈衝列之每個脈衝間隔內自初始值進行計數動作；第1計數暫存器，其係設定有第1參照值；第2計數器，其係於上述特定之事件脈衝列之每個脈衝間隔內，以計數量成為上述第1計數器之複數倍之方式，自初始值起進行計數動作；第2計數暫存器，其係於上述特定之事件脈衝列之每個脈衝間隔內，保持上述第1計數器之計數值；及檢測電路，其係可檢測上述第1計數器之上述每個脈衝間隔之計數值成為設定於上述第1計數暫存器之第1參照值以上之第1狀態、與上述第2計數器之上述每個脈衝間隔之計數值成為上述第2計數暫存器所保持之值以下之第2狀態之任一者。
2. 如請求項1之半導體資料處理裝置，其中上述檢測電路可選擇檢測上述第1狀態之成立之第1檢測模式、與檢測上述第2狀態之成立之第2檢測模式之任一者。
3. 如請求項2之半導體資料處理裝置，其中上述檢測電路進而可選擇檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式。
4. 如請求項1之半導體資料處理裝置，其中上述檢測電路可選擇檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式。
5. 如請求項1之半導體資料處理裝置，其中包含指定上述第2計數器中之上述第1計數器之計數量之複數倍即倍數之倍數設定暫存器。
6. 如請求項2之半導體資料處理裝置，其中包含指示要選擇上述第1檢測模式或上述第2檢測模式之何者之檢測模式暫存器。
7. 如請求項3之半導體資料處理裝置，其中包含指示要選擇上述第1檢測模式、或上述第2檢測模式、又或上述第3檢測模式之何者之檢測模式暫存器。
8. 如請求項5之半導體資料處理裝置，其中上述倍數設定暫存器及上述檢測模式暫存器係配置於上述CPU之位址空間內之暫存器。
9. 如請求項5之半導體資料處理裝置，其中上述第2計數器每當由上述第1計數器進行+1之遞增時，進行對上一個計數值加上上述倍數設定暫存器之設定值之遞增動作。
10. 如請求項2之半導體資料處理裝置，其中進而包含應答來自上述計時器部之中斷請求而控制送往上述CPU之中斷之中斷控制部；上述檢測電路係藉由在上述第1檢測模式被指定時檢測上述第1狀態成立，而將中斷請求訊號輸出至上述中斷控制部，且藉由上述第2檢測模式被指定時檢測上述第2狀態成立，而將中斷請求訊號輸出至上述中斷控制部。
11. 如請求項3之半導體資料處理裝置，其中進而包含應答來自上述計時器部之中斷請求而控制送往上述CPU之中斷之中斷控制部；上述檢測電路係藉由上述第1檢測模式被指定時檢測上述第1狀態成立，而將中斷請求訊號輸出至上述中斷控制部，且藉由上述第2檢測模式被指定時檢測上述第2狀態成立，而將中斷請求訊號輸出至上述中斷控制部，並藉由上述第3檢測模式被指定時檢測第3狀態成立，而將中斷請求訊號輸出至上述中斷控制部。
12. 一種引擎控制裝置，其包含：介面部，其接收曲軸角感測器之輸出，且輸出對應引擎之曲軸之旋轉之每個特定角度間隔之脈衝之脈衝列；及資料處理部，其輸入由上述介面部輸出之上述脈衝列，且基於上述脈衝列之脈衝間隔之差異而判別上述曲軸之起始位置；且上述資料處理部具有：第1計數器，其係於特定 之事件脈衝列之每個脈衝間隔內，自初始值起進行計數動作；第1計數暫存器，其係設定有第1參照值；第2計數器，其係於上述特定之事件脈衝列之每個脈衝間隔內，以計數量成為上述第1計數器之複數倍之方式，自初始值起進行計數動作；第2計數暫存器，其係於上述特定之事件脈衝列之每個脈衝間隔內，保持上述第1計數器之計數值；檢測電路，其為判別上述曲軸之起始位置，而可檢測上述第1計數器之上述每個脈衝間隔之計數值成為設定於上述第1計數暫存器之第1參照值以上之第1狀態、與上述第2計數器之上述每個脈衝間隔之計數值成為上述第2計數暫存器所保持之值以下之第2狀態之任一者；及控制電路，其基於上述檢測電路之檢測結果而進行引擎控制。
13. 如請求項12之引擎控制裝置，其中上述檢測電路為判別上述曲軸之起始位置，而根據檢測模式暫存器之狀態，設定為檢測上述第1狀態成立之第1檢測模式、或檢測上述第2狀態成立之第2檢測模式之任一檢測模式。
14. 如請求項12之引擎控制裝置，其中上述檢測電路為判別上述曲軸之起始位置，而根據檢測模式暫存器之狀態，設定為檢測上述第1狀態成立之第1檢測模式、檢測上述第2狀態成立之第2檢測模式、或檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式中之任一檢測模式。
15. 如請求項12之引擎控制裝置，其中上述檢測電路設定有檢測上述第1狀態及上述第2狀態兩者成立之第3檢測模式，作為用以判別上述曲軸之起始位置之檢測模式。
16. 如請求項12之引擎控制裝置，其中具有指定上述第2計數器中之上述第1計數器之計數量之複數倍即倍數之倍數設定暫存器。
17. 如請求項16之引擎控制裝置，其中上述第2計數器每當上述第1 計數器進行+1之遞增時，進行對上一個計數值加上上述倍數設定暫存器之設定值之遞增動作。
18. 如請求項12之引擎控制裝置，其中上述資料處理部具有CPU，且上述倍數設定暫存器及上述檢測模式暫存器係配置於上述CPU之位址空間內之暫存器。
19. 如請求項18之引擎控制裝置，其中上述資料處理部藉由半導體積體電路而構成之微電腦。
20. 如請求項12之引擎控制裝置，其中上述脈衝列之脈衝間隔係對應於引擎之曲軸之1旋轉中之第1旋轉角度之第1脈衝間隔、及對應於上述第1旋轉角度之複數倍之第2旋轉角度之第2脈衝間隔；可設定於上述倍數設定暫存器之倍數係小於與相對於上述第2旋轉角度之第1旋轉角度之上述複數倍之倍數對應之值、且大於1之值。