TW201408187A - 電子元件製造方法 - Google Patents

Abstract

一種電子元件製造方法。提供一積體電路晶片，其中積體電路晶片具有一主動面、相對於主動面的一背面及連接主動面及背面的一側面。接著，形成一屏蔽層，其中屏蔽層全面且直接地覆蓋背面及側面。將屏蔽層直接形成在積體電路晶片的表面有利於電子裝置的薄型化及輕量化。

Description

電子元件製造方法

本發明是有關於一種電子元件製造方法，且特別是有關於一種具有屏蔽層的電子元件製造方法。

目前一般電子元件的組裝方式通常是將電子元件銲接至電路板上。若遇到電磁干擾(Electro-Magnetic Interference，EMI)的話，通常會加上法拉第籠(Faraday cage)，以得到最好的電性品質。法拉第籠的原理是藉由一個導電的遮斷物(例如金屬蓋)將電的干擾沒有傷害性地反射或傳送到接地。然而，包圍在電子元件外圍的法拉第籠也同時增加了配置電子元件所需的空間及重量，但這不利於電子產品的薄型化及輕量化。

本發明提供一種電子元件製造方法，用以製造出具有電磁屏蔽功能的電子元件。

本發明提出一種電子元件製造方法。提供一積體電路晶片，其中積體電路晶片具有一主動面、相對於主動面的一背面及連接主動面及背面的一側面。接著，形成一屏蔽層，其中屏蔽層全面且直接地覆蓋背面及側面。

基於上述，相較於習知的法拉第籠佔用較大的空間及具有較大的重量，本發明將屏蔽層直接形成在積體電路晶 片的表面，故有利於電子裝置的薄型化及輕量化。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1C為依照本發明一實施例之電子元件製造方法的剖面流程圖。請參考圖1A，首先，提供一積體電路晶片110，其中積體電路晶片具有一主動面110a、相對於該主動面110a的一背面110b及連接該主動面110a及該背面110b的一側面110c。

在本實施例中，積體電路晶片110可為一半導體積體電路晶片，即在半導體材質的晶圓上製作積體電路後切割而成的裸晶片。前述的半導體材質例如為矽。就電性功能而言，積體電路晶片110是需要電磁屏蔽的晶片，例如中央處理單元(CPU)晶片、繪圖處理單元(GPU)晶片及微處理器(microprocessor)晶片等。

請參考圖1B，接著，形成一屏蔽層120，其中屏蔽層120全面且直接地覆蓋背面110b及側面110c，用以提供電磁屏蔽。在本實施例中，屏蔽層120可由物理氣相沈積(PVD)所形成。具體而言，屏蔽層120可由濺鍍(sputtering)或蒸鍍(evaporating)所形成。此外，屏蔽層120的材質可包括金屬，例如銅、不鏽鋼、鋁或金等。

值得注意的是，相較於習知的法拉第籠佔用較大的空間及具有較大的重量，屏蔽層120是直接全面地形成在積 體電路晶片110之背面110b及側面110c，因而有利於電子裝置的薄型化及輕量化。

請參考圖1C，接著，形成多個導電凸塊130。積體電路晶片110具有多個接墊112在主動面110a上，而這些導電凸塊130分別連接在這些接墊112上。

圖2為圖1C之電子元件安裝至電路板的剖面圖。請參考圖2，圖1C之電子元件可藉由這些導電凸塊130來連接電路板200，例如主機板或模組板。

圖3A為本發明另一實施例之電子元件安裝至電路板的剖面圖。請參考圖3A，相較於圖2之電子元件100a，本實施例之電子元件100b的積體電路晶片110更具有一延伸線114，其從接墊112延伸至側面110c並連接屏蔽層120。因此，所形成的屏蔽層120可利用延伸線114連接至積體電路晶片110的接地端。

圖3B為本發明另一實施例之電子元件安裝至電路板的剖面圖。請參考圖3B，相較於圖2之電子元件100，本實施例之電子元件100c的積體電路晶片110更具有一內導孔116，即所謂的矽穿孔(Through Silicon Via，TSV)，且內導孔116延伸至背面110b並連接屏蔽層120。因此，所形成的屏蔽層120可利用內導孔116連接至積體電路晶片110的接地端。

圖4A為本發明另一實施例之電子元件安裝至電路板的剖面圖，而圖4B為圖4A之X部位的放大圖。請參考圖4A及圖4B，相較於圖2之電子元件100，本實施例之 電子元件100d的積體電路晶片110具有一或多個內連線118，且這些內連線118延伸至側面110c並連接屏蔽層120。因此，所形成的屏蔽層120可利用這些內連線118連接至積體電路晶片110的接地端。具體而言，積體電路晶片110包括一基底119a及一位在基底119a上的多重內連線結構119b，而這些內連線118是多重內連線結構119b的一部分。

圖5A為本發明另一實施例之電子元件安裝至電路板的剖面圖，而圖5B為圖5A之電子元件的局部仰視立體圖。請參考圖5A及圖5B，相較於圖2之電子元件100，本實施例之電子元件100e的屏蔽層120更覆蓋積體電路晶片110的主動面110a，但不覆蓋而暴露出這些接墊112。因此，所形成的屏蔽層120可提供更完整的電磁屏蔽。

綜上所述，相較於習知的法拉第籠佔用較大的空間及具有較大的重量，本發明將屏蔽層直接形成在積體電路晶片的表面，故有利於電子裝置的薄型化及輕量化。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a、100b、100c、100d、100e‧‧‧電子元件

110‧‧‧積體電路晶片

110a‧‧‧主動面

110b‧‧‧背面

110c‧‧‧側面

112‧‧‧接墊

114‧‧‧延伸線

116‧‧‧內導孔

118‧‧‧內連線

119a‧‧‧基底

119b‧‧‧多重內連線結構

120‧‧‧屏蔽層

130‧‧‧導電凸塊

200‧‧‧電路板

圖1A至圖1C為依照本發明一實施例之電子元件製造方法的剖面流程圖。

圖2為圖1C之電子元件安裝至電路板的剖面圖。

圖3A為本發明另一實施例之電子元件安裝至電路板的剖面圖。

圖3B為本發明另一實施例之電子元件安裝至電路板的剖面圖。

圖4A為本發明另一實施例之電子元件安裝至電路板的剖面圖。

圖4B為圖4A之X部位的放大圖。

圖5A為本發明另一實施例之電子元件安裝至電路板的剖面圖。

圖5B為圖5A之電子元件的局部仰視立體圖。

100a‧‧‧電子元件

110‧‧‧積體電路晶片

110a‧‧‧主動面

110b‧‧‧背面

110c‧‧‧側面

112‧‧‧接墊

130‧‧‧導電凸塊

120‧‧‧屏蔽層

200‧‧‧電路板

Claims (11)

1. 一種電子元件製造方法，包括：提供一積體電路晶片，其中該積體電路晶片具有一主動面、相對於該主動面的一背面及連接該主動面及該背面的一側面；以及形成一屏蔽層，其中該屏蔽層全面且直接地覆蓋該背面及該側面。
2. 如申請專利範圍第1項所述之電子元件製造方法，其中該積體電路晶片為一半導體積體電路晶片。
3. 如申請專利範圍第1項所述之電子元件製造方法，其中該積體電路晶片為一裸晶片。
4. 如申請專利範圍第1項所述之電子元件製造方法，其中在形成該屏蔽層的步驟中，以物理氣相沈積形成該屏蔽層。
5. 如申請專利範圍第1項所述之電子元件製造方法，其中在形成該屏蔽層的步驟中，以濺鍍或蒸鍍形成該屏蔽層。
6. 如申請專利範圍第1項所述之電子元件製造方法，其中該屏蔽層的材質包括金屬。
7. 如申請專利範圍第1項所述之電子元件製造方法，其中該屏蔽層的材質包括銅、不鏽鋼、鋁或金。
8. 如申請專利範圍第1項所述之電子元件製造方法，其中該積體電路晶片具有多個接墊在該主動面上。
9. 如申請專利範圍第8項所述之電子元件製造方 法，更包括：形成多個導電凸塊，分別連接在這些接墊上。
10. 如申請專利範圍第8項所述之電子元件製造方法，其中在形成該屏蔽層的步驟中，該屏蔽層更覆蓋該主動面，且該屏蔽層不覆蓋這些接墊。
11. 如申請專利範圍第8項所述之電子元件製造方法，其中在形成該屏蔽層的步驟中，該積體電路晶片具有一延伸線，且該延伸線從該接墊延伸至該側面並連接該屏蔽層。