TW201406057A - 共源共柵放大器及放大電路 - Google Patents

共源共柵放大器及放大電路 Download PDF

Info

Publication number
TW201406057A
TW201406057A TW102112031A TW102112031A TW201406057A TW 201406057 A TW201406057 A TW 201406057A TW 102112031 A TW102112031 A TW 102112031A TW 102112031 A TW102112031 A TW 102112031A TW 201406057 A TW201406057 A TW 201406057A
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
amplifier
fet
cascode
Prior art date
Application number
TW102112031A
Other languages
English (en)
Inventor
Naoko Nitta
Katsuya Kato
Kenji Mukai
Kenichi Horiguchi
Morishige Hieda
Kazutomi Mori
Kazyua Yamamoto
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201406057A publication Critical patent/TW201406057A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21175—An output signal of a power amplifier being on/off switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

構成FET2的端子間耐壓(耐壓B)比FET1的端子間耐壓(耐壓A)高，且FET1的閘極寬度(Wg1)比FET2的閘極寬度(Wg2)小。因此，確保高輸出電力的同時，可以提高增益。又，由於連接至輸入端子3的FET1的閘極寬度(Wg1)小，可以力求共源共柵放大器的小型化。

Description

共源共柵放大器及放大電路
本發明係關於小型高增益的共源共柵放大器及放大電路。
以行動電話為首的移動體通訊終端中，無線通訊變得盛行，移動體通訊終端更小型化、根據電池的長時間動作成為課題。
其中，關於移動體通訊終端中使用的電晶體，小型化、高效率化等也被視為非常重要。
共源共柵連接2個電晶體的共源共柵放大器，由於高頻特性優異，被廣泛有效使用。
第11圖係一般共源共柵放大器的構成圖。
第11圖的共源共柵放大器中，2個FET(場效電晶體)係共源共柵連接，2個電晶體101、102的端子間耐壓相同(耐壓A)。又，關於2個電晶體101、102的閘極寬度也是相同的(Wg1)。
共源共柵放大器中，根據調變波信號輸入時發生的瞬間峰值電壓，超過電晶體102的端子間耐壓(耐壓A)的電壓有可能施加至汲極端子(電晶體101、102，如果是雙極電晶體時，是集極端子)。
因此，電晶體101、102，雖然考慮使用高耐壓的電晶體， 但此時，電晶體101、102的閘極電容減少，因為增益下降，變成犧牲放大器的性能。
於是，以下的專利文件1中，提議共源共柵連接端子間耐壓不同(閘極氧化膜不同)的電晶體101與電晶體102之共源共柵放大器。
第12圖係顯示專利文件中揭示的共源共柵放大器之構成圖。
第12圖的共源共柵放大器中，以電晶體101的端子間耐壓為耐壓A，以電晶體102的端子間耐壓為耐壓B，使電晶體102的端子間耐壓比電晶體101的端子間耐壓高(耐壓A<耐壓B)。
第12圖的共源共柵放大器中，電晶體101的汲極端子成為與電晶體102的源極端子連接的共源共柵連接，電晶體101的源極端子接地。
電晶體101的閘極端子，連接共源共柵放大器的輸入端子103以及閘極電壓端子104。
又，電晶體102的汲極端子，經由DC饋給(直流電流)的電感器，與電源電壓端子105連接的同時，與共源共柵放大器的輸出端子106連接。
又，電晶體102的閘極端子與閘極電壓端子107連接。
從閘極電壓端子104輸入控制電晶體101的ON/OFF(通/斷)的控制信號，而從閘極電壓端子107輸入控制電晶體102的ON/OFF(通/斷)的控制信號。
電晶體101、102為ON(導通)狀態時，從共源共柵放大器 的輸入端子103輸入高頻信號的話，電晶體101、102放大的高頻信號從共源共柵放大器的輸出端子106輸出。
此共源共柵放大器中，由於電晶體102的端子間耐壓比電晶體101的端子間耐壓高，移動體通訊終端中可以確保必需的高輸出電力。
[先行技術文件]
[專利文件1]專利第2001-217661號公開公報(段落編號[0011])
由於習知的共源共柵放大器如以上構成，雖然可以確保高輸出電力，但增益不足時，一般必須串聯連接共源共柵放大器，有電路尺寸變大的課題。
又，使電流流入電晶體的話，可以不改變電路尺寸而讓增益增加，但此情況下，有效率下降的課題。
由於此發明係用以解決上述的課題而形成，以得到可以力求小型化及高增益化的共源共柵放大器及放大電路為目的。
根據本發明的共源共柵放大器，第1電晶體的源極端子或射極端子接地，第2電晶體的源極端子或射極端子與第1電晶體的汲極端子或集極端子連接，第1電晶體的閘極寬度或射極面積形成得比第2電晶體的閘極寬度或射極面積小。
根據此發明，第1電晶體的源極端子或射極端子接地，第2電晶體的源極端子或射極端子與第1電晶體的汲極端子或集極端子連接，由於第1電晶體的閘極寬度或射極面積形成得比第2電晶體的閘極寬度或射極面積小，具有可以力求小型化及高增益化的效果。
1‧‧‧FET(第1電晶體)
2‧‧‧FET(第2電晶體)
3‧‧‧共源共柵放大器的輸入端子
4‧‧‧閘極電壓端子
5‧‧‧電源電壓端子
6‧‧‧電感
7‧‧‧共源共柵放大器的輸出端子
8‧‧‧閘極電壓端子
11‧‧‧FET(第1電晶體)
12‧‧‧FET(第2電晶體)
14‧‧‧閘極電壓端子
15‧‧‧電源電壓端子
16‧‧‧電感
17‧‧‧放大電路的輸出端子
18‧‧‧閘極電壓端子
21‧‧‧FET(第1電晶體)
22‧‧‧FET(第2電晶體)
24‧‧‧閘極電壓端子
25‧‧‧電源電壓端子
26‧‧‧電感
27‧‧‧放大電路的輸出端子
28‧‧‧閘極電壓端子
31‧‧‧FET(第1電晶體)
41‧‧‧FET(第1電晶體)
51‧‧‧旁路開關
52‧‧‧整合電路
53‧‧‧信號路徑開關
54‧‧‧最終段放大器
55‧‧‧旁路放大器
56‧‧‧信號路徑開開
57‧‧‧最終段放大器
58‧‧‧旁路開關
59‧‧‧旁路放大器
61‧‧‧FET
62‧‧‧FET
64‧‧‧閘極電壓端子
65‧‧‧電源電壓端子
66‧‧‧電感
68‧‧‧閘極電壓端子
70‧‧‧控制電路
80‧‧‧閘極電壓設定電路(電壓設定電路)
101、102‧‧‧電晶體
103‧‧‧共源共柵放大器的輸入端子
104‧‧‧閘極電壓端子
105‧‧‧電源電壓端子
106‧‧‧共源共柵放大器的輸出端子
107‧‧‧閘極電壓端子
Ic1‧‧‧流入共源共柵放大器的電流
Wg1‧‧‧FET1的閘極寬度
Wg2‧‧‧FET2的閘極寬度
Wg3‧‧‧FET11的閘極寬度為
Wg4‧‧‧FET12的閘極寬度
Wg5‧‧‧FET21的閘極寬度係
Wg6‧‧‧FET22的閘極寬度
[第1圖]係顯示根據本發明第一實施例的共源共柵放大器之構成圖；[第2圖]係顯示第一實施例中第1圖的共源共柵放大器與習知例中第9圖的共源共柵放大器之間的增益差說明圖；[第3圖]係顯示根據本發明第二實施例的放大電路之構成圖；[第4圖]係顯示根據本發明第三實施例的放大電路之構成圖；[第5圖]係顯示根據本發明第四實施例的放大電路之構成圖；[第6圖]係顯示根據本發明第四實施例的放大電路之構成圖；[第7圖]係顯示根據本發明第五實施例的放大電路之構成圖；[第8圖]係顯示根據本發明第六實施例的放大電路之構成圖； [第9圖]係顯示根據本發明第七實施例的放大電路之構成圖；[第10圖]係顯示根據本發明第八實施例的放大電路之構成圖；[第11圖]係一般共源共柵放大器之構成圖；以及[第12圖]係專利文件1揭示的的共源共柵放大器之構成圖。
以下，參照圖面，詳細說明此發明的實施例。
[第一實施例]
第1圖係顯示根據本發明第一實施例的共源共柵放大器之構成圖。
第1圖中，第1電晶體的FET1的源極端子接地，閘極端子與共源共柵放大器的輸入端子3及閘極電壓端子4連接。
FET1的端子間耐壓係耐壓A，FET1的閘極寬度係Wg1。
輸入端子3係輸入高頻信號的端子，而閘極電壓端子4係輸入控制FET1的ON/OFF的控制信號之端子。
第2電晶體的FET2的源極端子連接FET1的汲極端子，汲極端子經由DC饋給的電感6與電源電壓端子5連接的同時，與共源共柵放大器的輸出端子7連接。又，閘極端子與閘極電壓端子8連接。
FET2的端子間耐壓係比FET1的端子間耐壓(耐壓A)高的耐壓B，而FET2的閘極寬度係比FET1的閘極寬度(Wg1)大的Wg2。
耐壓A<耐壓B
Wg1<Wg2
電源電壓端子5係輸入電源電壓的端子，輸出端子7係輸出FET1、2放大的高頻信號之端子，而閘極電壓端子8係輸入控制FET2的ON/OFF的控制信號之端子。
閘極電壓設定電路80係與閘極電壓端子4連接，並設定FET1的閘極電壓之電壓設定電路。
其次說明關於動作
閘極電壓設定電路80設定的閘極電壓係控制FET1的ON/OFF的控制信號，藉由從閘極電壓設定電路80供給閘極電壓至閘極電壓端子4，從閘極電壓端子4輸入控制FET1的ON/OFF之控制信號。
另一方面，從閘極電壓端子8輸入控制FET2的ON/OFF的控制信號。
FET1、2為ON狀態時，從共源共柵放大器的輸入端子3輸入高頻信號的話，由FET1、2放大高頻信號，放大後的高頻信號從共源共柵放大器的輸出端子7輸出。
此共源共柵放大器中，由於FET2的端子間耐壓(耐壓B)比FET1的端子間耐壓(耐壓A)高，可以確保移動體通訊終端中必需的高輸出電力。
此第一實施例中，不同於習知的共源共柵放大器，FET1的閘極寬度(Wg1)成為比FET2的閘極寬度(Wg2)小的構成。
於是，FET1的閘極寬度(Wg1)為比FET2的閘極寬度(Wg2) 小的構成時，流入共源共柵放大器的電流為Ic1，FET1的閘極寬度(Wg1)與FET2的閘極寬度(Wg2)相等的構成時，流入共源共柵放大器的電流為Ic2，閘極電壓設定電路80，設定FET1的閘極電壓以滿足下式(1)的關係。
Ic1=Ic2×(Wg2/Wg1)...(1)
於是，就FET1的閘極寬度(Wg1)比FET2的閘極寬度(Wg2)小的部分，放大從FET1的閘極電壓端子4輸入的閘極電壓，增加閒置電流的話，FET1的電流密度增加而提高增益。
在此，第2圖係顯示第一實施例中第1圖的共源共柵放大器與習知例中第9圖的共源共柵放大器之間的增益差說明圖。
根據第2圖很清楚地，第1圖的共源共柵放大器，與第9圖的共源共柵放大器相較，輸出電力相同的話，增益變高。
又，作為FET1、2的閘極寬度的具體例，FET1的閘極寬度(Wg1)為FET2的閘極寬度(Wg2)的1/2，或考慮由以下構成的範例。
又，共源共柵放大器，例如，考慮以單片式微波積體電路構成的範例。
如以上很清楚地，根據此第一實施例，由於構成係FET2的端子間耐壓(耐壓B)比FET1的端子間耐壓(耐壓A)高，而FET1的閘極寬度(Wg1)比FET2的閘極寬度(Wg2)小，確保高輸出電力的同時，達到可以提高增益的效果。
又，由於連接至輸入端子3的FET1的閘極寬度(Wg1)小，達到可以力求共源共柵放大器小型化的效果。
此第一實施例中，雖然顯示FET1與FET2共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限定於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，電晶體的源極端子用作射極端子、汲極端子用作集極端子、閘極端子用作基極端子，並替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第1圖同樣的共源共柵放大器。
即，藉由構成取代FET1的雙極電晶體之射極面積比取代FET2的雙極電晶體之射極面積小，可以提高增益的同時，可以力求共源共柵放大器的小型化。
又，此第一實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但也可以是M個(M是3以上的自然數)FET共源共柵連接的共源共柵放大器。
M個FET共源共柵連接時，連接至輸入端子3的FET為第1個FET，連接至輸出端子7的FET為第M個FET的話，成為第m(m=2、3、...、M)個FET的源極端子與第(m-1)個FET的汲極端子連接，而第(m-1)個FET的閘極寬度比第m個電晶體的閘極寬度小之構成。
[第二實施例]
第3圖係顯示根據本發明第二實施例的放大電路之構成圖，圖中，因為與第1圖相同的符號係顯示相同或相當的部分，省略說明。
第3圖中，雖然顯示3段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
第1電晶體的FET11係源極端子接地，閘極端子與FET2的汲極端子及閘極電壓端子14連接。
FET11的端子間耐壓為耐壓A，且FET11的閘極寬度為Wg3。
閘極電壓端子14係輸入控制FET11的ON/OFF之控制信號的端子，且供給閘極電壓設定電路80設定的閘極電壓，作為控制FET11的ON/OFF之控制信號。
第2電晶體的FET12係源極端子與FET11的汲極端子連接，汲極端子經由DC饋給的電感16與電源電壓端子15連接。又，閘極端子與閘極電壓端子18連接。
FET12的端子間耐壓係比FET11的端子間耐壓(耐壓A)高的耐壓B，且FET12的閘極寬度係比FET11的閘極寬度(Wg3)大的Wg4。
耐壓A<耐壓B
Wg3<Wg4
電源電壓端子15係輸入電源電壓的端子，而閘極電壓端子18係輸入控制FET12的ON/OFF的控制信號之端子。
第1電晶體的FET21係源極端子接地，而閘極端子與FET12的閘極端子及閘極電壓端子24連接。
FET21的端子間耐壓係耐壓A，且FET21的閘極寬度係Wg5。
閘極電壓端子24係輸入控制FET21的ON/OFF之控制信號的端子，且供給閘極電壓設定電路80設定的閘極電壓，作為控制FET21的ON/OFF之控制信號。
第2電晶體的FET22係源極端子與FET21的汲極端子連接，汲極端子經由DC饋給的電感26與電源電壓端子25連接的同時，與輸出端子7連接。又，閘極端子與閘極電壓端子28連接。
FET22的端子間耐壓係比FET21的端子間耐壓(耐壓A)高的耐壓B，且FET22的閘極寬度係比FET21的閘極寬度(Wg5)大的Wg6。
耐壓A<耐壓B
Wg5<Wg6
電源電壓端子25係輸入電源電壓的端子，而閘極電壓端子28係輸入控制FET22的ON/OFF的控制信號之端子。
其次說明關於動作
閘極電壓設定電路80設定的閘極電壓，係控制FET1、11、21的ON/OFF之控制信號，藉由從閘極電壓設定電路80供給閘極電壓至閘極電壓端子4、14、24，從閘極電壓端子4、14、24輸入控制FET1、11、21的ON/OFF之控制信號。
另一方面，從閘極電壓端子8、18、28輸入控制FET2、12、22的ON/OFF之控制信號。
FET1、11、21、2、12、22為ON狀態時，從輸入端子3輸入高頻信號的話，由FET1、2放大高頻信號，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至FET21的閘極端子。
FET11、12放大的高頻信號輸入至FET21的閘極端子的話，由FET21、22放大高頻信號，並從輸出端子7輸出放大後的高頻信號。
此第二實施例中，由於FET2、12、22的端子間耐壓(耐壓B)係比FET1、11、21的端子間耐壓(耐壓A)高，移動體通訊終端中可以確保必需的高輸出電力。又，由於複數的共源共柵放大器串聯連接，可以更提高高頻信號的輸出電力。
又，此第二實施例中，由於構成FET1、11、21的閘極寬度(Wg1、Wg3、Wg5)比FET2、12、22的閘極寬度(Wg2、Wg4、Wg6)小，增大FET1、11、21的閘極電壓，增加閒置電流的話，FET1、11、21的電流密度增加，可以提高增益的同時，可以力求共源共柵放大器的小型化。
又，從閘極電壓設定電路80供給至FET1、11、21的閘極電壓可以相同，也可以不同。
此第二實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第3圖的放大電路同樣的效果。
即，藉由構成取代FET1、11、21的雙極電晶體之射極面積比取代FET2、12、22的雙極電晶體之射極面積小，可以提高增益的同時，可以力求共源共柵放大器的小型化。
此第二實施例中，顯示3段的共源共柵放大器串聯連接的放大電路之範例，全部的共源共柵放大器中，雖然顯 示輸入側的FET的閘極寬度比輸出側的FET的閘極寬度小的構成，但至少1段以上的共源共柵放大器係上述構成的話，比第9圖的共源共柵放大器串聯連接的放大電路更提高增益的同時，可以力求共源共柵放大器的小型化。
在此，FET1、11、21的閘極寬度(Wg1、Wg3、Wg5)的關係，如果是Wg1<Wg3<Wg5的話，愈接近輸出端子7，變得愈可以得到高輸出電力。
又，關於FET2、12、22的閘極寬度(Wg2、Wg4、Wg6)，如果是Wg2<Wg4<Wg6的話，愈接近輸出端子7，也變得愈可以得到高輸出電力。
又，共源共柵放大器，例如，考慮以單片式微波積體電路構成的範例。
[第三實施例]
第4圖係顯示根據本發明第三實施例的放大電路之構成圖，圖中，因為與第3圖相同的符號係顯示相同或相當的部分，省略說明。
第4圖中，雖然顯示3段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
第1電晶體的FET31係源極端子接地，閘極端子與FET2的汲極端子及閘極電壓端子14連接。
FET31的端子間耐壓為耐壓A，且FET31的閘極寬度係與FET2相同的Wg2。
第1電晶體的FET41係源極端子接地，而閘極端子與 FET12的汲極端子及閘極電壓端子24連接。
FET41的端子間耐壓係耐壓A，且FET41的閘極寬度係與FET12相同的Wg4。
第4圖中，雖然顯示3段的共源共柵放大器串聯連接的放大電路範例，但此第三實施例中，共源共柵放大器的段數為N段(N為2以上的自然數)時，成為第P段(P係2以上的自然數，P≦N)中輸入側的FET的閘極寬度與第P-1段中輸出側的FET的閘極寬度相等的構成。
其次說明關於動作
閘極電壓設定電路80設定的閘極電壓，係控制FET1、31、41的ON/OFF之控制信號，藉由從閘極電壓設定電路80供給閘極電壓至閘極電壓端子4、14、24，從閘極電壓端子4、14、24輸入控制FET1、31、41的ON/OFF之控制信號。
另一方面，從閘極電壓端子8、18、28輸入控制FET2、12、22的ON/OFF之控制信號。
FET1、31、41、2、12、22為ON狀態時，從輸入端子3輸入高頻信號的話，由FET1、2放大高頻信號，並輸入放大後的高頻信號至FET31的閘極端子。
FET1、2放大的高頻信號輸入至FET31的閘極端子的話，FET31、12放大高頻信號，並輸入放大後的高頻信號至FET41的閘極端子。
FET31、12放大的高頻信號輸入至FET41的閘極端子的話，由FET41、22放大高頻信號，並從輸出端子7輸出放大後的高頻信號。
此第三實施例中，由於FET2、12、22的端子間耐壓(耐壓B)係比FET1、31、41的端子間耐壓(耐壓A)高，移動體通訊終端中可以確保必需的高輸出電力。又，由於複數的共源共柵放大器串聯連接，可以更提高高頻信號的輸出電力。
又，此第三實施例中，由於FET1、31、41的閘極寬度(Wg1、Wg2、Wg4)構成比FET2、12、22的閘極寬度(Wg2、Wg4、Wg6)小，增大FET1、31、41的閘極電壓，增加閒置電流的話，FET1、31、41的電流密度增加，可以提高增益的同時，可以力求共源共柵放大器的小型化。
又，從閘極電壓設定電路80供給至FET1、31、41的閘極電壓可以相同，也可以不同。
又，此第三實施例中，由於FET31的閘極寬度Wg2與FET2的閘極寬度Wg2相等，且FET41的閘極寬度Wg4與FET12的閘極寬度Wg4相等，所以前後段的共源共柵放大器中FET的阻抗變化比變小，變得容易得到共同動作整合。因此，可以比上述第二實施例更提高增益。
此第三實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第4圖的放大電路同樣的效果。
即，藉由構成取代FET1、31、41的雙極電晶體之射極面積比取代FET2、12、22的雙極電晶體之射極面積小，可以提高增益的同時，可以力求共源共柵放大器的小型化。
又，取代FET31的雙極電晶體之射極面積與取代FET2的雙極電晶體之射極面積相等，且取代FET41的雙極電晶體之射極面積與取代FET12的雙極電晶體之射極面積相等，藉此可以力求更高增益化。
在此，FET1、31、41的閘極寬度(Wg1、Wg2、Wg4)的關係，如果是Wg1<Wg2<Wg4的話，愈接近輸出端子7，變得愈可以得到高輸出電力。
又，關於FET2、12、22的閘極寬度(Wg2、Wg4、Wg6)，如果是Wg2<Wg4<Wg6的話，愈接近輸出端子7，也變得愈可以得到高輸出電力。
又，共源共柵放大器，例如，考慮以單片式微波積體電路構成的範例。
[第四實施例]
第5圖係顯示根據本發明第四實施例的放大電路之構成圖，圖中，因為與第3圖相同的符號係顯示相同或相當的部分，省略說明。
第5圖中，雖然顯示2段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
FET12的汲極端子連接至第1路徑(旁路路徑)與第2路徑，且第1路徑與第2路徑連接至輸出端子7。
第1路徑由旁路開關51與整合電路52的串聯電路構成，要求輸出電力低的第1動作模式中，控制旁路開關51為ON狀態，而要求輸出電力高的第2動作模式中，控制旁路開關51 為OFF狀態。
又，旁路開關51的ON/OFF狀態由未圖示的控制電路控制。
第2路徑由信號路徑開關53與最終段放大器54的串聯電路構成，要求輸出電力低的第1動作模式中，控制信號路徑開關53為OFF狀態，而要求輸出電力高的第2動作模式中，控制信號路徑開關53為ON狀態。
又，信號路徑開關53的ON/OFF狀態由未圖示的控制電路控制。
其次說明關於動作
閘極電壓設定電路80設定的閘極電壓，係控制FET1、11的ON/OFF之控制信號，藉由從閘極電壓設定電路80供給閘極電壓至閘極電壓端子4、14，從閘極電壓端子4、14輸入控制FET1、11的ON/OFF之控制信號。
另一方面，從閘極電壓端子8、18輸入控制FET2、12的ON/OFF之控制信號。
要求輸出電力低的第1動作模式中，由未圖示的控制電路控制旁路開關51為ON狀態，控制信號路徑開關53為OFF狀態。又，停止對最終段放大器54的電源電壓供給。
因此，FET1、11、2、12為ON狀態時，成為第1動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第1路徑的整合電路52。
之後，整合電路52整合的放大後的高頻信號從放大電路的輸出端子17輸出。
要求輸出電力高的第2動作模式中，由未圖示的控制電路控制旁路開關51為OFF狀態，控制信號路徑開關53為ON狀態。又，對最終段放大器54供給電源電壓。
因此，FET1、11、2、12為ON狀態時，成為第2動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第2路徑的最終段放大器54。
FET11、12放大的高頻信號輸入至最終段放大器54的話，由最終段放大器54放大高頻信號，放大後的高頻信號從放大電路的輸出端子17輸出。
此第四實施例中，FET12的汲極端子與輸出端子17之間，設置第1路徑與第2路徑，由於構成係根據要求的輸出電力以轉換高頻信號通過的路徑，達到與上述第二、三實施例相同的效果之外，可以達到適當轉換高頻信號的輸出電力之效果。
在此，雖然顯示第1路徑由旁路開關51與整合電路52的串聯電路構成之範例，但如第6圖所示，第1路徑也可以由旁路開關51與旁路放大器55的串聯電路構成。例如，可以使用共源共柵放大器作為旁路放大器55。
又，從閘極電壓設定電路80供給至FET1、11的閘極電壓 可以相同，也可以不同。又，從閘極電壓設定電路80供給至FET1、11的閘極電壓也可以根據動作模式變化。
此第四實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第5及6圖的放大電路同樣的效果。
[第五實施例]
第7圖係顯示根據本發明第五實施例的放大電路之構成圖，圖中，因為與第5圖相同的符號係顯示相同或相當的部分，省略說明。
第7圖中，雖然顯示2段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
第7圖中，最終段放大器54由共源共柵放大器構成。
FET61係源極端子接地，閘極端子與信號路徑開關53及閘極電壓端子64連接。
FET61的端子間耐壓係耐壓A，且FET61的閘極寬度係與FET12相同的Wg4。
閘極電壓端子64係輸入控制FET61的ON/OFF的控制信號之端子。
FET62的源極端子連接FET61的汲極端子，汲極端子經由DC饋給的電感66與電源電壓端子65連接的同時，與輸出端子17連接。又，閘極端子與閘極電壓端子68連接。
FET62的端子間耐壓係比FET61的端子間耐壓(耐壓A)高的耐壓B，而FET62的閘極寬度係比FET61的閘極寬度(Wg4)大的Wg6。
耐壓A<耐壓B
Wg4<Wg6
電源電壓端子65係輸入電源電壓的端子，而閘極電壓端子68係輸入控制FET62的ON/OFF的控制信號之端子。
其次說明關於動作
閘極電壓設定電路80設定的閘極電壓，係控制FET1、11的ON/OFF之控制信號，藉由從閘極電壓設定電路80供給閘極電壓至閘極電壓端子4、14，從閘極電壓端子4、14輸入控制FET1、11的ON/OFF之控制信號。
另一方面，從閘極電壓端子8、18輸入控制FET2、12的ON/OFF之控制信號。
又，閘極電壓設定電路80設定的閘極電壓，係控制最終段放大器54的FET61的ON/OFF之控制信號，並從閘極電壓設定電路80供給閘極電壓至閘極電壓端子64，藉此從閘極電壓端子64輸入控制最終段放大器54的FET61的ON/OFF之控制信號。
另一方面，從閘極電壓端子68輸入最終段放大器54的FET62的ON/OFF之控制信號。
要求輸出電力低的第1動作模式中，由未圖示的控制電路控制旁路開關51為ON狀態，控制信號路徑開關53為OFF狀態。又，停止對最終段放大器54的電源電壓端子65 的電源電壓供給。
因此，FET1、11、2、12為ON狀態時，成為第1動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第1路徑的整合電路52。
之後，整合電路52整合的放大後的高頻信號從放大電路的輸出端子17輸出。
要求輸出電力高的第2動作模式中，由未圖示的控制電路控制旁路開關51為OFF狀態，控制信號路徑開關53為ON狀態。又，對最終段放大器54的電源電壓端子65供給電源電壓。
因此，FET1、11、2、12、61、62為ON狀態時，成為第2動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第2路徑的最終段放大器54。
FET11、12放大的高頻信號輸入至最終段放大器54的話，由FET61、62放大高頻信號，放大後的高頻信號從放大電路的輸出端子17輸出。
此第五實施例的情況下，基本的構成與上述第四實施例相同，可以得到相同的效果，但由於第5圖的最終段放 大器54由共源共柵放大器構成，且FET62的端子間耐壓(耐壓B)比FET61的端子間耐壓(耐壓A)高，所以移動體通訊終端中可以確保必需的高輸出電力。
又，由於FET61的閘極寬度(Wg4)構成比FET62的閘極寬度(Wg6)小，增大FET61的閘極電壓，增加閒置電流的話，FET61的電流密度增加而可以提高增益的同時，可以力求共源共閘放大器的小型化。
又，由於最終段放大器54的FET61的閘極寬度Wg4與FET12的閘極寬度Wg4相等，最終段放大器54的FET61與FET12的阻抗變化比變小，變得容易得到共同動作整合。
此第五實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第5及6圖的放大電路同樣的效果。
[第六實施例]
第8圖係顯示根據本發明第六實施例的放大電路之構成圖，圖中，因為與第5及7圖相同的符號係顯示相同或相當的部分，省略說明。
第8圖中，雖然顯示2段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
控制電路70係在要求輸出電力低的第1動作模式中，控制旁路開關51為ON狀態、信號路徑開關53為OFF狀 態，而在要求輸出電力高的第2動作模式中，控制旁路開關51為OFF狀態、信號路徑開關53為ON狀態之電路。
又，控制電路70在第1動作模式中，停止對最終段放大器54的電源電壓供給，而第2動作模式中，供給最終段放大器54電壓。
上述第四、五實施例中，雖然顯示旁路開關51、信號路徑開關53及最終段放大器54由未圖示的控制電路控制，但如第8圖所示，控制電路70也可以控制旁路開關51、信號路徑開關53及最終段放大器54。
即，控制電路70係在要求輸出電力低的第1動作模式中，控制旁路開關51為ON狀態、路徑開關53為OFF狀態，停止對最終段放大器54的電源電壓供給。
因此，FET11、12放大的高頻信號，通過第1路徑的整合電路52，從放大電路的輸出端子17輸出。
另一方面，要求輸出電力高的第2動作模式中，控制旁路開關51為OFF狀態、路徑開關53為ON狀態，供給最終段放大器54電壓。
因此，FET11、12放大的高頻信號，由第2路徑的最終段放大器54放大，放大後的高頻信號從放大電路的輸出端子17輸出。
此第六實施例中，可以達到與第四、五實施例相同的效果。
在此，顯示第1路徑由旁路開關51與整合電路52的串聯電路所構成的範例，但如上述第五實施例的第6圖所示，也可以是由旁路開關51與旁路放大器55的串聯電路所構 成。
此時，控制電路70係在要求輸出電力低的第1動作模式中，控制旁路開關51為ON狀態、信號路徑開關53為OFF狀態，供給旁路放大器55電壓的同時，停止對最終段放大器54的電源電壓供給。
另一方面，要求輸出電力高的第2動作模式中，控制旁路開關51為OFF狀態、信號路徑開關53為ON狀態，停止對旁路放大器55的電壓供給的同時，對最終段放大器54供給電壓。
此第六實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第7圖的放大電路同樣的效果。又，最終段放大器54如第7圖所示以共源共柵放大器構成也可以。
[第七實施例]
第9圖係顯示根據本發明第七實施例的放大電路之構成圖，圖中，因為與第5及6圖相同的符號係顯示相同或相當的部分，省略說明。
第9圖中，雖然顯示2段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
第9圖中，信號傳送路徑係第1~第4路徑4個，各信號傳送路徑具有飽和電力不同的放大器(最終段放大器54、57、旁路放大器55、59)。因此，此第七實施例中，可以對2個調 變方式具有第1動作模式、第2動作模式。
其次說明關於動作
閘極電壓設定電路80設定的閘極電壓，係控制FET1、11的ON/OFF之控制信號，藉由從閘極電壓設定電路80供給閘極電壓至閘極電壓端子4、14，從閘極電壓端子4、14輸入控制FET1、11的ON/OFF之控制信號。
另一方面，從閘極電壓端子8、18輸入控制FET2、12的ON/OFF之控制信號。
最初，說明有關從共源共柵放大器的輸入端子3輸入調變波信號A的情況。
要求輸出電力低的第1動作模式中，由未圖示的控制電路控制旁路開關51為ON狀態，控制信號路徑開關53、56及旁路開關58為OFF狀態。
又，供給旁路放大器55電源電壓的同時，停止對最終段放大器54、57及旁路放大器59的電源電壓供給。
因此，FET1、11、2、12為ON狀態時，成為第1動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第1路徑的旁路放大器55。
之後，旁路放大器55放大的高頻信號從放大電路的輸出端子17輸出。
要求輸出電力高的第2動作模式中，由未圖示的 控制電路控制旁路開關51、58及信號路徑開關56為OFF狀態，控制信號路徑開關53為ON狀態。
又，對最終段放大器54供給電源電壓的同時，停止對最終段放大器57及旁路放大器55、59的電源電壓供給。
因此，FET1、11、2、12為ON狀態時，成為第2動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第2路徑的最終段放大器54。
FET11、12放大的高頻信號輸入至最終段放大器54的話，由最終段放大器54放大高頻信號，放大後的高頻信號從放大電路的輸出端子17輸出。
其次，說明有關從共源共柵放大器的輸入端子3輸入調變波信號B的情況。
要求輸出電力低的第1動作模式中，由未圖示的控制電路控制旁路開關58為ON狀態，控制旁路開關51及信號路徑開關53、56為OFF狀態。
又，對旁路放大器59供給電源電壓的同時，停止對最終段放大器54、57及旁路放大器55的電源電壓供給。
因此，FET1、11、2、12為ON狀態時，成為第1動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話， FET11、12放大高頻信號，並輸入放大後的高頻信號至第4路徑的旁路放大器59。
之後，旁路放大器59放大的高頻信號從放大電路的輸出端子17輸出。
要求輸出電力高的第2動作模式中，由未圖示的控制電路控制旁路開關51、58及信號路徑開關53為OFF狀態，控制信號路徑開關56為ON狀態。
又，對最終段放大器57供給電源電壓的同時，停止對最終段放大器54及旁路放大器55、59的電源電壓供給。
因此，FET1、11、2、12為ON狀態時，成為第2動作模式的話，從輸入端子3輸入的高頻信號由FET1、2放大，並輸入放大後的高頻信號至FET11的閘極端子。
FET1、2放大的高頻信號輸入至FET11的閘極端子的話，FET11、12放大高頻信號，並輸入放大後的高頻信號至第3路徑的最終段放大器57。
FET11、12放大的高頻信號輸入至最終段放大器57的話，由最終段放大器57放大高頻信號，放大後的高頻信號從放大電路的輸出端子27輸出。
此第七實施例中，FET12的汲極端子與放大電路的輸出端子17、27之間，設置第1~第4路徑，由於構成係根據輸入的調變波信號與要求的輸出電力以轉換高頻信號通過的路徑，達到與上述第二~六實施例相同的效果之外，對應複數的調變波信號，可以達到適當轉換高頻信號的輸出電力之效果。
在此，雖然顯示第1路徑及第4路徑由旁路開關與旁路放大器的串聯電路構成的範例，但如上述第六實施例中第8圖所示，也可以由旁路開關與整合電路的串聯電路構成。
又，在此，雖然顯示具有第1~第4路徑的範例，也可以具有更加複數的路徑。此時，可以對應更多的動作模式、調變波信號。
又，從電壓設定電路80供給至FET1、11的閘極電壓可以相同，也可以不同。又，從電壓設定電路80供給至FET1、11的電壓也可以根據動作模式變化。
此第七實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第5及6圖的放大電路同樣的效果。
又，最終段放大器54、57兩方，或其中一方如第7圖所示以共源共柵放大器構成也可以。
[第八實施例]
第10圖係顯示根據本發明第八實施例的放大電路之構成圖，圖中，因為與第8及9圖相同的符號係顯示相同或相當的部分，省略說明。
第10圖中，雖然顯示2段的共源共柵放大器串聯連接的放大電路範例，但不特別限定共源共柵放大器的段數，段數可以是任何段。
共源共柵放大器，當FET2、12的閘極電壓增大時，飽和 電力變高，相反地，FET2、12的閘極電壓減少時，飽和電力變低。
此第八實施例的控制電路70，具有根據輸入的調變波信號與要求的輸出電力以轉換共源共柵放大器的FET2、12的閘極電壓之功能，對於共源共柵放大器，即使要求不同的飽和電力的情況下，不改變FET的大小也可以對應。
控制電路70，根據調變方式與要求的輸出電力，與上述第七實施例同樣地動作地傳送控制信號。
又，控制電路70，根據調變方式改變供給至FET2、12的閘極電壓，藉此變化共源共柵放大器的飽和電力。通常，最終段放大器的前段的放大器(此時，共源共柵放大器)以從飽和電力取得充分電平差的輸出電力動作，藉此確保線形性。因此，共源共柵放大器的飽和電力變高的話，此部分在維持電平差的狀態下可以增高電力。
例如，2個調變波信號X、Y中，考慮要求輸出電力高的第2動作模式。
在此，調變波信號X要求的輸出電力為PX(dBm)、調變波信號Y要求的輸出電力為PY(dBm)(但，PY>PX)。
此時，從輸入端子3輸入調變波信號X時，通過第2路徑輸出至輸出端子17，而從輸入端子3輸入調變波信號Y時，通過第3路徑輸出至輸出端子17。
控制電路70，最終段放大器54、57的增益都是GH的情況下，從共源共柵放大器的輸出端子7輸出的電力，控制以調變方式只改變從放大電路的輸出端子17輸出的電力 PX(dBm)與從放大電路的輸出端子27輸出的電力PY(dBm)之間的差異△PYX=(PY-PX)。
即，控制電路70，設定當輸入調變波信號Y的情況下供給至FET2、12的閘極電壓比當輸入調變波信號X的情況下供給至FET2、12的閘極電壓大，藉此提高共源共柵放大器的飽和電力，提高來自共源共柵放大器的輸出端子7的輸出電力。
因此，複數的調變方式中，不改變FET的大小而可以輸出所希望的電力。
又，控制電路70，根據動作模式，改變閘極電壓供給至FET2、12的閘極電壓，藉此使共源共柵放大器的飽和電力變化。
例如，第1動作模式與第2動作模式中，第1動作模式中要求的輸出電力為PL(dBm)、第2動作模式中要求的輸出電力為PH(dBm)(但，PH>PL)。
此時，從輸入端子3輸入調變波信號的話，第1動作模式中，通過第1路徑輸出至輸出端子17，第2動作模式中，通過第2路徑輸出至輸出端子17。
控制電路70，從共源共柵放大器的輸出端子7輸出的輸出電力，控制以根據第1動作模式時從放大電路的輸出端子17輸出的電力PL(dBm)與第2動作模式時從放大電路的輸出端子17輸出的電力PH(dBm)之間的差異△PHL=(PH-PL)、及最終段放大器54、57的增益GH之間的關係變化。
即，控制電路70，△PHL>GH的情況下，由於必須比第1 動作模式時共源共柵放大器的輸出端子7的輸出電力更提高第2動作模式時共源共柵放大器的輸出端子7的輸出電力，因此比第1動作模式時供給至FET2、12的閘極電壓，更增大第2動作模式時供給至FET2、12的閘極電壓。
相對於此，△PHL<GH的情況下，由於必須比第2動作模式時共源共柵放大器的輸出端子7的輸出電力更提高第1動作模式時共源共柵放大器的輸出端子7的輸出電力，因此比第2動作模式時供給至FET2、12的閘極電壓，更增大第1動作模式時供給至FET2、12的閘極電壓。
因此，複數的動作模式中，不改變FET的大小而可以輸出所希望的電力。
此第八實施例中，FET12的汲極端子與放大電路的輸出端子17、27之間，設置第1~第4路徑，由於構成係根據輸入的調變波信號與要求的輸出電力以轉換高頻信號通過的路徑的同時，改變FET2、12的閘極電壓，達到與上述第二~七實施例相同的效果之外，對應要求的輸出電力不同的複數的調變波信號，可以達到適當轉換高頻信號的輸出電力之效果。
在此，雖然顯示第1路徑及第4路徑由旁路開關與旁路放大器的串聯電路構成的範例，但如上述第六實施例中第8圖所示，也可以由旁路開關與整合電路的串聯電路構成。
又，在此，雖然顯示具有第1~第4路徑的範例，也可以具有更加複數的路徑。此時，可以對應更多的動作模式、調變波信號。
又，從電壓設定電路80供給至FET1、11的電壓可以相同，也可以不同。又，從電壓設定電路80供給至FET1、11的電壓也可以根據動作模式變化。
此第八實施例中，雖然顯示2個FET共源共柵連接的共源共柵放大器，但共源共柵連接的電晶體不限於FET，例如，也可以是雙極電晶體共源共柵連接。
此時，如上述，替換電晶體的閘極寬度為射極面積來看，藉此可以得到與第5圖的放大電路同樣的效果。
又，最終段放大器54、57兩方，或其中一方如第7圖所示以共源共柵放大器構成也可以。
又，本申請發明在其發明範圍內，可以各實施例自由組合，或是各實施例的任意構成要素變形，或是各實施例中省略任意的構成要素。
[產業上的利用可能性]
根據本發明的共源共柵放大器及放大電路，適於小型化且必須力求高增益者。
1‧‧‧FET(第1電晶體)
2‧‧‧FET(第2電晶體)
3‧‧‧共源共柵放大器的輸入端子
4‧‧‧閘極電壓端子
5‧‧‧電源電壓端子
6‧‧‧電感
7‧‧‧共源共柵放大器的輸出端子
8‧‧‧閘極電壓端子
80‧‧‧閘極電壓設定電路

Claims (14)

  1. 一種共源共柵放大器，第1電晶體與第2電晶體共源共柵連接，其特徵在於：上述第1電晶體的源極端子或射極端子接地；上述第2電晶體的源極端子或射極端子與上述第1電晶體的汲極端子或集極端子連接；以及上述第1電晶體的閘極寬度或射極面積比上述第2電晶體的閘極寬度或射極面積小。
  2. 如申請專利範圍第1項所述的共源共柵放大器，其中，共源共柵連接的電晶體個數多於2個的情況下，從輸入端子側的電晶體數來第M個電晶體之第M電晶體的源極端子或射極端子與第(M-1)的電晶體的汲極端子或集極端子連接，以及上述第(M-1)的電晶體的閘極寬度或射極面積，比上述第M電晶體的閘極寬度或射極面積小。
  3. 如申請專利範圍第1項所述的共源共柵放大器，包括：電壓設定電路，設定上述第1電晶體的閘極電壓或基極電壓。
  4. 如申請專利範圍第3項所述的共源共柵放大器，其中，第1電晶體的閘極寬度Wg1比第2電晶體的閘極寬度Wg2小的情況下，流入上述第1及第2電晶體的電流Ic1，以及上述第1電晶體的閘極寬度Wg1與上述第2電晶體的閘極寬度Wg2相等的情況下，流入上述第1及第2電晶體的電 流Ic2，為了滿足Ic1=Ic2×(Wg2/Wg1)電壓設定電路設定上述第1電晶體的閘極電壓。
  5. 如申請專利範圍第1項所述的共源共柵放大器，其中，第2電晶體的端子間耐壓比第1電晶體的端子間耐壓高。
  6. 一種放大電路，以至少1段以上的共源共柵放大器串聯連接，其特徵在於：至少1段以上的共源共柵放大器中，至少一個共源共柵放大器由申請專利範圍第1項所述的共源共柵放大器構成。
  7. 如申請專利範圍第6項所述的放大電路，其中，串聯連接的共源共柵放大器的段數為N段(N為2以上的自然數)時，第P段(P係2以上的自然數，P≦N)中第1電晶體的閘極寬度或射極面積與第(P-1)段中第2電晶體的閘極寬度或射極面積相等。
  8. 如申請專利範圍第6項所述的放大電路，其中，至少1段以上的共源共柵放大器的後段，N個最終段放大器並聯連接，與上述N個最終放大器並聯連接旁路路徑。
  9. 如申請專利範圍第8項所述的放大電路，其中，最終段放大器由共源共柵放大器構成。
  10. 如申請專利範圍第8項所述的放大電路，其中，旁路路徑由旁路開關與整合電路的串聯電路構成。
  11. 如申請專利範圍第8項所述的放大電路，其中，旁路路徑 由旁路開關與旁路放大器的串聯電路構成。
  12. 如申請專利範圍第11項所述的放大電路，其中，旁路放大器由共源共柵放大器構成。
  13. 如申請專利範圍第8項所述的放大電路，其中，共源共柵放大器與N個最終段放大器之間分別連接信號路徑開關，旁路路徑由旁路開關與整合電路或旁路放大器的串聯電路構成；以及要求的輸出電力為第1電力的第1動作模式中，控制上述旁路開關為導通狀態，上述信號路徑開關為關閉狀態，要求的輸出電力係比第1電力高的第2動作模式中，控制上述旁路開關為關閉狀態，上述信號路徑開關為導通狀態。
  14. 如申請專利範圍第13項所述的放大電路，其中控制電路，根據共源共柵放大器放大的信號，轉換構成上述共源共柵放大器的第1及第2電晶體的閘極電壓。
TW102112031A 2012-04-09 2013-04-03 共源共柵放大器及放大電路 TW201406057A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012088479 2012-04-09
PCT/JP2013/056794 WO2013153894A1 (ja) 2012-04-09 2013-03-12 カスコード増幅器及び増幅回路

Publications (1)

Publication Number Publication Date
TW201406057A true TW201406057A (zh) 2014-02-01

Family

ID=49327468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112031A TW201406057A (zh) 2012-04-09 2013-04-03 共源共柵放大器及放大電路

Country Status (6)

Country Link
US (1) US20150048887A1 (zh)
JP (1) JPWO2013153894A1 (zh)
KR (1) KR20150001800A (zh)
CN (1) CN104272587A (zh)
TW (1) TW201406057A (zh)
WO (1) WO2013153894A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015114698A1 (ja) * 2014-01-31 2017-03-23 日本電気株式会社 トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法
US9698734B2 (en) 2015-02-15 2017-07-04 Skyworks Solutions, Inc. Power amplification system with adjustable common base bias
US9887673B2 (en) * 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
WO2019221175A1 (ja) * 2018-05-17 2019-11-21 株式会社村田製作所 増幅回路
KR102153368B1 (ko) * 2018-11-26 2020-09-08 주식회사 파이칩스 Rf 수신기용 믹서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992752A (en) * 1989-06-09 1991-02-12 Rockwell International Method and apparatus for broadband impedance matching
JPH0738337A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 低歪カスケード回路
JP3249393B2 (ja) * 1995-09-28 2002-01-21 株式会社東芝 スイッチ回路
JPH11145748A (ja) * 1997-11-06 1999-05-28 Nec Corp 電力増幅回路
JP2005311689A (ja) * 2004-04-21 2005-11-04 Sharp Corp 高耐圧力スコード型増幅回路
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 増幅回路用バイアス回路
JP2007259409A (ja) * 2006-02-27 2007-10-04 Mitsubishi Electric Corp 可変利得増幅器
US7525385B2 (en) * 2006-10-30 2009-04-28 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Common drain driven cascode enhancement mode traveling wave amplifier
JP2010041634A (ja) * 2008-08-08 2010-02-18 Hitachi Metals Ltd 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール
US8536950B2 (en) * 2009-08-03 2013-09-17 Qualcomm Incorporated Multi-stage impedance matching
US8102205B2 (en) * 2009-08-04 2012-01-24 Qualcomm, Incorporated Amplifier module with multiple operating modes

Also Published As

Publication number Publication date
KR20150001800A (ko) 2015-01-06
US20150048887A1 (en) 2015-02-19
CN104272587A (zh) 2015-01-07
JPWO2013153894A1 (ja) 2015-12-17
WO2013153894A1 (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
CN109951159B (zh) 基于变压器的Doherty功率放大器
CN106817091B (zh) 功率放大电路
CN101179257B (zh) 改进了尺寸和成本的高频功率放大器
JP5523619B2 (ja) 可変利得増幅器
US10381990B2 (en) Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers
WO2007109776A3 (en) Dynamic bias control in power amplifier
TW201406057A (zh) 共源共柵放大器及放大電路
JP2007259409A (ja) 可変利得増幅器
US8207790B2 (en) High frequency power amplifier
CN109951160B (zh) 基于变压器的Doherty功率放大器
JP2008516510A (ja) デュアルバイアス制御回路
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
CN101521489B (zh) 放大器和ab类放大器
JP2016213547A (ja) 電力増幅モジュール
JP2017195536A (ja) 電力増幅モジュール
US9166527B2 (en) Amplification circuit having optimization of power
JPH06132746A (ja) 電力増幅器
KR100835057B1 (ko) 분포형 전력 증폭기
CN103916089B (zh) 一种射频功率放大器及其工作方法
US8736376B2 (en) Power amplifier module having bias circuit
JP2004134823A (ja) 高周波増幅器
JP2012004777A (ja) 高周波増幅器
KR101902381B1 (ko) 클래스-씨 전력 증폭기를 이용한 선형 전력 증폭 회로
CN104485904A (zh) 一种宽带射频功率放大器
CN211089599U (zh) 功率放大模块以及通信终端