TW201340331A - 陣列基板結構與顯示面板及其製造方法 - Google Patents

陣列基板結構與顯示面板及其製造方法 Download PDF

Info

Publication number
TW201340331A
TW201340331A TW101111305A TW101111305A TW201340331A TW 201340331 A TW201340331 A TW 201340331A TW 101111305 A TW101111305 A TW 101111305A TW 101111305 A TW101111305 A TW 101111305A TW 201340331 A TW201340331 A TW 201340331A
Authority
TW
Taiwan
Prior art keywords
layer
hole
dielectric
dielectric material
material layer
Prior art date
Application number
TW101111305A
Other languages
English (en)
Other versions
TWI518915B (zh
Inventor
Yu-Tsung Liu
Te-Yu Lee
Original Assignee
Innocom Tech Shenzhen Co Ltd
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innocom Tech Shenzhen Co Ltd, Chimei Innolux Corp filed Critical Innocom Tech Shenzhen Co Ltd
Priority to TW101111305A priority Critical patent/TWI518915B/zh
Priority to US13/845,172 priority patent/US9158162B2/en
Publication of TW201340331A publication Critical patent/TW201340331A/zh
Application granted granted Critical
Publication of TWI518915B publication Critical patent/TWI518915B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一種陣列基板結構，包括一第一基板、複數薄膜電晶體、一第一介電層、一第二介電層以及一第二電極層。各個薄膜電晶體具有一圖案化之第一電極層，第一介電層設置於第一電極層之上，第一介電層具有一第一貫穿孔。第二介電層設置於第一介電層上，第二介電層具有一第二貫穿孔，第二貫穿孔係連通於第一貫穿孔，並使第二電極經由第一貫穿孔、第二貫穿孔而與第一電極層電性耦接。

Description

陣列基板結構與顯示面板及其製造方法
本發明是有關於一種陣列基板結構與顯示面板及其製造方法，且特別是有關於一種包括兩個以上介電層及一個電極層的陣列基板結構與顯示面板及其製造方法。
水平電場切換(in-plane-switching，IPS)顯示面板藉著水平方式施加電場，使液晶分子平行於基板扭轉運動，而達到增廣顯示視角，且大幅改善扭曲向列型(twisted nematic，TN)液晶螢幕的色差問題。
為了以水平方式施加電場於液晶分子，水平電場切換顯示面板具有水平電極結構，水平電極結構與薄膜電晶體以接觸孔電性連通。然而，現有的製程存在製程步驟過多的問題，造成良率降低，且整體尺寸無法縮減。在水平電場切換顯示面板的發展上，研究人員仍致力於此方向的研發與改良。
本發明係有關於一種陣列基板結構與顯示面板及其製造方法。藉由蝕刻第一介電材料層和第二介電材料層形成一個凹槽，以達到提高製程良率，簡化製程步驟，以及縮減整體尺寸的效果。
根據本發明之一方面，提出一種陣列基板結構。陣列基板結構包括一第一基板、複數薄膜電晶體、一第一介電層、一第二介電層以及一第二電極層。各個薄膜電晶體具有一圖案化之第一電極層，第一介電層設置於第一電極層之上，第一介電層具有一第一貫穿孔。第二介電層設置於第一介電層上，第二介電層具有一第二貫穿孔，第二貫穿孔係連通於第一貫穿孔，第一貫穿孔和第二貫穿孔形成一凹槽。第二電極層係經由第一貫穿孔與第二貫穿孔而與第一電極層電性耦接。
根據本發明之另一方面，提出一種顯示面板。顯示面板包括一陣列基板結構、一第二基板以及一液晶層，而第二基板並具有一濾光層。陣列基板結構包括一第一基板、複數薄膜電晶體、一第一介電層、一第二介電層以及一第一電極層。薄膜電晶體設置於第一基板上。各個薄膜電晶體具有一圖案化之第一電極層，第一介電層設置於第一電極層之上，第一介電層具有一第一貫穿孔。第二介電層設置於第一介電層上，第二介電層具有一第二貫穿孔，第二貫穿孔係連通於第一貫穿孔，第一貫穿孔和第二貫穿孔形成一凹槽。第二電極層設置於第二介電層上及凹槽之一底部及一側壁。第二基板上並設有濾光層再與陣列基板結構對組，其中，液晶層並設置於陣列基板結構與第二基板之間。
根據本發明之再一方面，提出一種陣列基板結構的製造方法。陣列基板結構的製造方法包括：提供一第一基板；形成複數薄膜電晶體於第一基板之上，薄膜電晶體頂部並形成一圖案化之第一電極層；形成一第一介電材料層於該第一電極層上；形成一第二介電材料層於第一介電材料層上；提供一光阻層於第二介電材料層上；以光阻層為遮罩蝕刻第一介電材料層和第二介電材料層，以形成一第一介電層和一第二介電層，其中第一介電層具有一第一貫穿孔，第二介電層具有一第二貫穿孔，第二貫穿孔連通於第一貫穿孔，第一貫穿孔和第二貫穿孔形成一凹槽；以及形成一第二電極層於第二介電層上，並經由第一貫穿孔與第二貫穿孔所形成之凹槽而與第一電極層電性耦接。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
以下實施例係提出一種陣列基板結構與顯示面板及其製造方法，藉由蝕刻第一介電材料層和第二介電材料層形成一個凹槽，以達到提高製程良率，簡化製程步驟，以及縮減整體尺寸的效果。然而，實施例所提出的細部結構和製程步驟僅為舉例說明之用，並非對本發明欲保護之範圍做限縮。該些步驟僅為舉例說明之用，並非用以限縮本發明。具有通常知識者當可依據實際實施態樣的需要對該些步驟加以修飾或變化。此外，實施例中之圖式係省略部份元件，以清楚顯示本發明之技術特點。
請參照第1圖與第4圖。第1圖繪示依照本發明之一實施例之陣列基板結構之局部剖面示意圖，第4圖繪示依照本發明之一實施例之顯示面板之剖面示意圖。陣列基板結構100包括基板110、複數薄膜電晶體280、每一薄膜電晶體280頂部具圖案化之一第一電極層282、第一介電層120、第二介電層130以及第二電極層140。第一介電層120之材質例如係為含矽材料，較佳例如係為光感性(photo-sensitive)含矽材料。第二介電層130之材質例如係為光感性無機材料。第一介電層120設置於第一基板110之上，第一介電層120具有第一貫穿孔120a。第二介電層130設置於第一介電層120上，第二介電層130具有第二貫穿孔130a，第二貫穿孔130a係連通於第一貫穿孔120a，第一貫穿孔120a和第二貫穿孔130a形成凹槽150。第二電極層140設置於第二介電層130上及凹槽150之底部150a及側壁150b，而第二電極層140並經由第一貫穿孔120a與第二貫穿孔130a而與第一電極層282電性耦接。
如第1圖所示，實施例中，第一貫穿孔120a之頂端具有第一寬度W1，第二貫穿孔130a之底端具有第二寬度W2，第一寬度W1實質上等於第二寬度W2。如此一來，第一貫穿孔120a之頂端的側壁表面與第二貫穿孔130a之底端的側壁表面實質上是連續地連接在一起。也就是說，凹槽150之側壁150b實質上係無段差。相較於具有兩個以上寬度不同且互相貫穿的開口形成的凹槽結構，兩個以上寬度不同的開口在製程中必須以兩次以上蝕刻步驟完成。基於陣列基板製程的特性與限制，以兩次以上蝕刻步驟形成兩個寬度不同且互相貫穿的開口，必然造成陣列基板結構橫向路徑增長。因此實質上無段差的凹槽150可以有效減少陣列基板結構的橫向路徑，進而達到尺寸減小的效果，更有利於應用在需要高解析度的裝置。
實施例中，第一介電層120之材質係為含矽材料，例如是氧化矽或旋塗式玻璃(spin on glass，SOG)。旋塗式玻璃相較於傳統壓克力系介電材料具有較高光穿透度，舉例來說，玻璃具有例如99%的光穿透度，而壓克力系介電材料具有例如90%的光穿透度。實施例中，陣列基板結構100應用於顯示面板中，第一介電層120之材質為氧化矽或旋塗式玻璃可提高光穿透度，而可進而提升開口率。並且，旋塗式玻璃具有高崩潰電壓(breakdown voltage)，可對於整體之結構或裝置提供良好靜電放電(electro static discharge，ESD)之保護。此外，含矽材料具有高介電常數，以第一介電層120將畫素電極和資料線等導電結構有效間隔開來，能夠降低串音雜訊，提高顯示面板的顯示品質。實施例中，第一介電層120之材質較佳係為光感性含矽材料。
實施例中，第二介電層130之材質係為光感性無機材料，例如是氧化矽或氮化矽。第二介電層130之材質較佳係具有阻水材料。
如第1圖所示，凹槽150之側壁150b與底部150a之間夾有角度θ，角度θ較佳係小於或等於85°，並大於或等於50°，此角度θ有利於在製程中塗佈膜層於凹槽150之側壁150b與底部150a時，塗佈完成的膜層不會產生斷裂，使得塗佈完成的膜層係連續而均勻。
實施例中，陣列基板結構100可更包括一個以上之元件或機能性膜(functional film)設置於第一基板110和第一介電層120之間，例如是薄膜電晶體，第二電極層140係經由凹槽150電性連通於薄膜電晶體。
請參照第2A~2B圖。第2A圖繪示依照本發明之另一實施例之陣列基板結構之俯視圖，第2B圖繪示第2A圖之陣列基板結構沿A-A’剖面線之剖面示意圖。第2A圖中的部分元件係以透視方式繪示以表示元件之間的位置關係。實施例中與前述相同之元件係沿用同樣的元件標號，且相同元件之相關說明請參考前述，在此不再贅述。
陣列基板結構100’包括第一基板110、複數薄膜電晶體280、第一介電層120、第二介電層130、第二電極層140以及第三電極層160。每一薄膜電晶體280頂部具圖案化之一第一電極層282，第三電極層160設置於第一介電層120和第二介電層130之間。
如第2A圖所示，實施例中，第二電極層140設置於第三電極層160上且覆蓋第三電極層160。第二電極層160例如是圖案化電極，不與凹槽150鄰接。
如第2B圖所示，實施例中，第三電極層160與凹槽150之側壁150b係藉由第二介電層130間隔開。如此一來，可以避免第二電極層140和第三電極層160接觸而產生短路。
請參照第3圖。第3圖繪示依照本發明之再一實施例之陣列基板結構之剖面示意圖。實施例中與前述實施例相同之元件係沿用同樣的元件標號，且相同元件之相關說明請參考前述，在此不再贅述。
陣列基板結構100”包括第一基板110、複數薄膜電晶體280、第一介電層120、第二介電層130、第三介電層170、第二電極層140以及第三電極層160。每一薄膜電晶體280頂部具圖案化之一第一電極層282，第三介電層170設置於第一介電層120和第一基板110之間，第三介電層170具有第三貫穿孔170a。實施例中，第三介電層170之材質較佳係為光感性材料。
如第3圖所示，實施例中，第三貫穿孔170a連通於第一貫穿孔120a，第一貫穿孔120a、第二貫穿孔130a和第三貫穿孔170a形成凹槽150。實施例中，第三貫穿孔170a之頂端具有第三寬度W3，第一貫穿孔120a之底端具有第四寬度W4，第三寬度W3實質上等於第四寬度W4。如此一來，第一貫穿孔120a之底端的側壁表面與第三貫穿孔170a之頂端的側壁表面實質上是連續地連接在一起。也就是說，凹槽150之側壁150b實質上係無段差。相較於具有三個以上寬度不同且互相貫穿的開口形成的凹槽結構，三個以上寬度不同的開口在製程中必須以三次蝕刻步驟完成。基於陣列基板製程的特性與限制，以三次以上蝕刻步驟形成三個寬度不同且互相貫穿的開口，必然造成陣列基板結構橫向路徑增長。因此實質上無段差的凹槽150可以有效減少陣列基板結構的橫向路徑，進而達到尺寸減小的效果，更有利於應用在需要高解析度的裝置。
實施例中，第三介電層170之材質例如具有阻水材料。實施例中，陣列基板結構100”應用於顯示面板中，特別是有機發光二極體顯示裝置中，顯示裝置內的元件大多容易因接觸到水氣而損壞，例如是有機發光二極體。第三介電層170之材質為阻水材料可有效防止水氣進入顯示裝置中傷害內部元件而影響顯示品質，並且提高顯示裝置的耐用度。應用本實施例之陣列基板100”的顯示裝置可以是一主動矩陣有機發光二極體(active-matrix organic light-emitting diode，AMOLED)顯示面板。然而，陣列基板結構100”當亦可應用於其他類型的顯示面板。
請參照第4圖。本實施例中與前述實施例中相同之元件係沿用同樣的元件標號，且相同元件之相關說明請參考前述，在此不再贅述。
顯示面板200包括一陣列基板結構100、具有濾光層之一第二基板295以及液晶層290。陣列基板結構100包括第一基板110、複數薄膜電晶體280、第一介電層120、第二介電層130以及第二電極層140。每一薄膜電晶體280頂部具圖案化之一第一電極層282，薄膜電晶體280設置第一基板110上。第一介電層120設置於第一基板110之上，第一介電層120具有第一貫穿孔120a。第二介電層130設置於第一介電層120上，第二介電層130具有第二貫穿孔130a，第二貫穿孔130a係連通於第一貫穿孔120a，第一貫穿孔120a和第二貫穿孔130a形成凹槽150。第二電極層140設置於第二介電層130上及凹槽150之底部150a及側壁150b。第二基板295設置於陣列基板結構100上，液晶層290設置於陣列基板結構100和第二基板295之間。
實施例中，圖案化之第一電極層282設置於薄膜電晶體280之頂部上，而第二電極層140係經由凹槽150而電性連接於薄膜電晶體280之第一電極層282。本實施例之顯示面板200可以是一水平電場切換顯示面板，陣列基板結構100可以是一水平電極結構。然而，顯示面板200和陣列基板結構100當亦可為其他類型的顯示裝置和陣列基板結構。
實施例中，第二基板295係為顯示面板鄰接顯示面的膜層組件，而該濾光層可具有彩色濾光片、黑色矩陣及設置該第二基板外側之偏光片。然而，第二基板295當亦可為其他類型的膜層組合。第二基板295係為所屬技術領域中具有通常知識者所了解之組件，在此則不再贅述。
以下係提出實施例之一種陣列基板結構之製造方法，然該些步驟僅為舉例說明之用，並非用以限縮本發明。具有通常知識者當可依據實際實施態樣的需要對該些步驟加以修飾或變化。請參照第5A圖至第5E圖。第5A圖至第5E圖繪示依照本發明之一實施例之一種陣列基板結構之製造方法示意圖。
請參照第5A圖，提供第一基板110，並形成複數薄膜電晶體280於該第一基板110之上，該薄膜電晶體280頂部並形成一圖案化之第一電極層282，再接著形成第一介電材料層520於第一電極層282上。實施例中，第一介電材料層520之材質例如是旋塗式玻璃，經由控制旋塗式玻璃溶膠(sol gel)的黏滯係數和塗佈的厚度以及旋塗(spin coating)的速度，如第5A圖所示，可以使得第一介電材料層520具有一實質上平坦之上表面。當黏滯係數過低時，會造成塗佈厚度太低，以及第一介電材料層520之上表面的平坦程度下降。並且，實施例中，第一介電材料層520之材質較佳係為光阻材料，有利於後續的蝕刻製程，例如是黃光蝕刻製程。
實施例中，提供第一基板110後，可選擇性地形成第三介電材料層570於第一電極層282上，接著形成第一介電材料層520於第三介電材料層570上。實施例中，第三介電材料層570之材質係為光感性材料。實施例中，第三介電材料層570之材質較佳係具有阻水材料。
請參照第5B圖，形成第二介電材料層530於第一介電材料層520上。實施例中，第二介電材料層530之材質係為光感性無機材料，例如是氧化矽或氮化矽。第二介電材料層530之材質較佳係具有阻水材料。
如第5B圖所示，實施例中，形成第一介電材料層520於第一電極層282上後，可選擇性地形成第三電極層160於第一介電材料層520上，接著形成第二介電材料層530於第三電極層160上。
請參照第5C~5D圖，提供光阻層PR於第二介電材料層上530。接著，以光阻層PR為遮罩蝕刻第一介電材料層520和第二介電材料層530，以形成第一介電層120和第二介電層130。實施例中，在蝕刻第一介電材料層520和蝕刻第二介電材料層530的步驟中，以濕式蝕刻方式進行蝕刻為例，可以一蝕刻液蝕刻第一介電材料層520和第二介電材料層530。
如第5D圖所示，實施例中，移除光阻層PR後，第一介電層120具有第一貫穿孔120a，第二介電層130具有第二貫穿孔130a，第二貫穿孔130a連通於第一貫穿孔120a，第一貫穿孔120a和第二貫穿孔130a形成凹槽150。實施例中，蝕刻第一介電材料層520和蝕刻第二介電材料層530係同時完成。進一步來說，蝕刻第一介電材料層520之步驟與蝕刻第二介電材料層530之步驟係同時進行，並且例如是在濕式蝕刻製程中以同樣的蝕刻液進行蝕刻。如此一來，凹槽150直接由同時蝕刻第一介電材料層520和第二介電材料層530形成，不用經由額外增加一個光阻層來進行額外增加的蝕刻步驟，可以達到製程簡化的效果。然而，若是蝕刻第一介電材料層520與蝕刻第二介電材料層530在不同的步驟中進行，在第二個蝕刻步驟中，第二層光阻層需同時塗佈於第一個蝕刻步驟中形成的開口內及開口外，第二層光阻層在開口內的厚度大於在開口外的厚度，進行蝕刻曝光時，需要針對開口內的光阻層調節並提供適當的較高曝光能量，如此一來，容易造成良率下降的問題。在一次步驟中同時對表面平坦且整體厚度較薄(因為中間沒有開口必須被填滿)的第一介電材料層520和第二介電材料層530蝕刻而形成一個凹槽150，不需要調節並提供高曝光能量，且可以有效提升製程良率。
實施例中，第一介電材料層520和第二介電材料層530可選用例如是蝕刻速率實質上相同之無機光阻材料，以在一次蝕刻步驟中形成一個凹槽150，且凹槽150之側壁150b實質上係無段差。實施例中，同時蝕刻具有相同蝕刻速率的第一介電材料層520和第二介電材料層530以形成凹槽150，在一次蝕刻步驟中完成，不用經由額外增加一個光阻層來進行額外增加的蝕刻步驟，也不會因為總共進行兩次以上的蝕刻步驟而形成具有兩個以上寬度不同且互相貫穿的開口形成的凹槽結構。如此一來，可以達到製程簡化的效果，並且可以縮減因兩個以上寬度不同且互相貫穿的開口造成陣列基板結構橫向路徑增長的現象，可以有效減少陣列基板結構的橫向路徑，進而達到尺寸減小的效果，更有利於應用在需要高解析度的裝置。
實施例中，以濕式蝕刻方式進行蝕刻為例，蝕刻液對第一介電材料層520和第二介電材料層530具有之蝕刻選擇比實質上係為1，也就是說，第一介電材料層520和第二介電材料層530相對於蝕刻液的蝕刻速率實質上係為相同。蝕刻液對光阻層PR和第一介電材料層520具有大於1的蝕刻選擇比，蝕刻液對光阻層PR和第二介電材料層530具有大於1的蝕刻選擇比，也就是說，以蝕刻液蝕刻第一介電材料層520和第二介電材料層530的蝕刻速率係大於以蝕刻液蝕刻光阻層PR的蝕刻速率。然而，蝕刻方式並不限於濕式蝕刻，可以視製程的需要選用其他蝕刻方式，例如是乾式蝕刻。只要光阻層PR、第一介電材料層520和第二介電材料層530的蝕刻速率滿足上述之關係即可。
如第5C圖所示，實施例中，提供光阻層PR於第二介電材料層530上後，可選擇性地以光阻層PR為遮罩蝕刻第三介電材料層570，以形成第三介電層170。如第5D圖所示，實施例中，移除光阻層PR後，第三介電層170具有第三貫穿孔170a，第三貫穿孔170a連通於第一貫穿孔120a，第一貫穿孔120a、第二貫穿孔130a和第三貫穿孔170a形成凹槽150。實施例中，蝕刻第一介電材料層520、蝕刻第二介電材料層530以及蝕刻第三介電材料層570係同時完成。進一步來說，蝕刻第一介電材料層520之步驟、蝕刻第二介電材料層530之步驟、以及蝕刻第三介電材料層570之步驟係同時進行。以濕式蝕刻方式進行蝕刻為例，第一介電材料層520、第二介電材料層530及第三介電材料層570係以同樣的蝕刻液進行蝕刻。凹槽150直接由同時蝕刻第一介電材料層520、第二介電材料層530及第三介電材料層570形成，不用經由額外增加一個以上的光阻層來進行額外增加的蝕刻步驟，如此一來，可以達到製程簡化的效果。然而，若是蝕刻第一介電材料層520、蝕刻第二介電材料層530、及蝕刻第三介電材料層570在不同的步驟中進行，在後續的蝕刻步驟中，額外的光阻層需同時塗佈於前次蝕刻步驟中形成的開口內及開口外，額外的光阻層在開口內的厚度大於在開口外的厚度，進行蝕刻曝光時，需要針對開口內的光阻層調節並提供適當的較高曝光能量，如此一來，容易造成良率下降的問題。在一次步驟中同時對表面平坦且整體厚度較薄(因為中間沒有開口必須被填滿)的第一介電材料層520、第二介電材料層530和第三介電材料層570蝕刻而形成一個凹槽150，不需要調節並提供高曝光能量，且可以有效提升製程良率。
實施例中，第一介電材料層520、第二介電材料層530和第三介電材料層570可選用例如是蝕刻速率實質上相同之無機光阻材料，以在一次蝕刻步驟中形成一個凹槽150，且凹槽150之側壁150b實質上係無段差。實施例中，同時蝕刻具有相同蝕刻速率的第一介電材料層520、第二介電材料層530和第三介電材料層570以形成凹槽150，在一次蝕刻步驟中完成，不用經由額外增加一個以上的光阻層來進行額外增加的蝕刻步驟，也不會因為總共進行三次以上的蝕刻步驟而形成具有三個以上寬度不同且互相貫穿的開口形成的凹槽結構。如此一來，可以達到製程簡化的效果，並且可以縮減因三個以上寬度不同且互相貫穿的開口造成陣列基板結構橫向路徑增長的現象，可以有效減少陣列基板結構的橫向路徑，進而達到尺寸減小的效果，更有利於應用在需要高解析度的裝置。
實施例中，以濕式蝕刻方式進行蝕刻為例，蝕刻液對第三介電材料層570和第一介電材料層520具有之蝕刻選擇比實質上係為1，蝕刻液對第三介電材料層570和第二介電材料層530之蝕刻選擇比實質上係為1。也就是說，第一介電材料層520、第二介電材料層530和第三介電材料層570相對於蝕刻液的蝕刻速率實質上係為相同。蝕刻液對光阻層PR和第三介電材料層570具有大於1的蝕刻選擇比，也就是說，以蝕刻液蝕刻第三介電材料層570的蝕刻速率係大於以蝕刻液蝕刻光阻層PR的蝕刻速率。然而，蝕刻方式並不限於濕式蝕刻，可以視製程的需要選用例如是乾式蝕刻。只要光阻層PR、第一介電材料層520、第二介電材料層530和第三介電材料層570的蝕刻速率滿足上述之關係即可。
請參照第5E圖，形成第二電極層140於第二介電層130上及凹槽150之底部150a及側壁150b。實施例中，雖然第一介電材料層520和第二介電材料層530的蝕刻速率實質上係相等，另一實施例中，第一介電材料層520、第二介電材料層530和第三介電材料層570的蝕刻速率實質上係相等。然而，當多個介電層選用的材料不同，蝕刻速率有微小差異時，可能會造成凹槽150之側壁150b表面不平整，而使得形成於其表面上的第二電極層140之表面不平整，而影響後續第二電極層140形成於其上之效果，造成第二電極層140的表面不均勻。凹槽150之側壁150b與底部150a之間夾有角度θ，角度θ較佳係小於或等於85°，大於或等於50°，此角度θ有利於在製程中塗佈第二電極層140於凹槽150之側壁150b與底部150a時，可以使得塗佈完成的第二電極層140不會產生斷裂，且第二電極層140之表面係連續而均勻。至此，形成如第5E圖所示之陣列基板結構100’。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100’、100”．．．陣列基板結構
110．．．第一基板
120．．．第一介電層
120a．．．第一貫穿孔
130．．．第二介電層
130a．．．第二貫穿孔
140．．．第二電極層
150．．．凹槽
150a．．．底部
150b．．．側壁
160．．．第三電極層
170．．．第三介電層
170a．．．第三貫穿孔
200．．．顯示面板
280．．．薄膜電晶體
282．．．第一電極層
290．．．液晶層
295．．．第二基板
520．．．第一介電材料層
530．．．第二介電材料層
570．．．第三介電材料層
PR．．．光阻層
W1．．．第一寬度
W2．．．第二寬度
W3．．．第三寬度
W4．．．第四寬度
θ．．．角度
第1圖繪示依照本發明之一實施例之陣列基板結構之剖面示意圖。
第2A圖繪示依照本發明之另一實施例之陣列基板結構之俯視圖。
第2B圖繪示第2A圖之陣列基板結構沿A-A’剖面線之剖面示意圖。
第3圖繪示依照本發明之再一實施例之陣列基板結構之剖面示意圖。
第4圖繪示依照本發明之一實施例之顯示面板之剖面示意圖。
第5A圖至第5E圖繪示依照本發明之一實施例之一種陣列基板結構之製造方法示意圖。
100．．．陣列基板結構
110．．．第一基板
120．．．第一介電層
120a．．．第一貫穿孔
130．．．第二介電層
130a．．．第二貫穿孔
140．．．第二電極層
150．．．凹槽
160．．．第三電極層
200．．．顯示面板
280．．．薄膜電晶體
282．．．第一電極層
290．．．液晶層
295．．．第二基板

Claims (20)

  1. 一種陣列基板結構，包括：一第一基板；複數薄膜電晶體，設置於該第一基板之上，該等薄膜電晶體頂部並各具有一圖案化之第一電極層；一第一介電層，設置於該第一電極層之上且覆蓋該等薄膜電晶體，每一薄膜電晶體其第一電極層相對於該第一介電層處並具有至少一第一貫穿孔；一第二介電層，設置於該第一介電層上，該第二介電層具有一第二貫穿孔，該第二貫穿孔係連通於該第一貫穿孔；以及一第二電極層，設置於該第二介電層上，其中，該第二電極層經由該第一貫孔與該第二貫孔而與該第一電極層電性耦接。
  2. 如申請專利範圍第1項所述之陣列基板結構，其中該第一貫穿孔之頂端具有一第一寬度，該第二貫穿孔之底端具有一第二寬度，該第一寬度係實質上等於該第二寬度。
  3. 如申請專利範圍第1項所述之陣列基板結構，其中，該第一介電層和該第二介電層之間更設有一第二電極層。
  4. 如申請專利範圍第1項所述之陣列基板結構，更包括一第三介電層，該第三介電層係設置於該第一介電層和該第一金屬層之間，該第三介電層具有一第三貫穿孔，該第三貫穿孔連通於該第一貫穿孔，該第一貫穿孔、該第二貫穿孔和該第三貫穿孔形成一凹槽。
  5. 如申請專利範圍第4項所述之陣列基板結構，其中該凹槽之側壁與該第一電極層之間夾有一角度，該角度係小於或等於85°。
  6. 如申請專利範圍第5項所述之陣列基板結構，其中該角度進一步係大於或等於50°。
  7. 如申請專利範圍第4項所述之陣列基板結構，其中該第二電極層進一步經由該第三貫孔而與該第一電極層電性耦接。
  8. 如申請專利範圍第1項所述之陣列基板結構，其中該第二介電層之材質係為一光感性無機材料(photo-sensitive inorganic material)。
  9. 如申請專利範圍第1項所述之陣列基板結構，其中該第一電極層係經由該凹槽電性連通於一薄膜電晶體。
  10. 一種陣列基板結構的製造方法，包括：提供一第一基板；形成複數薄膜電晶體於該第一基板之上，該薄膜電晶體頂部並形成一圖案化之第一電極層；形成一第一介電材料層於該第一電極層上；形成一第二介電材料層於該第一介電材料層上；提供一光阻層於該第二介電材料層上；以該光阻層為遮罩蝕刻該第一介電材料層和該第二介電材料層，以形成一第一介電層和一第二介電層，其中該第一介電層具有一第一貫穿孔，該第二介電層具有一第二貫穿孔，該第二貫穿孔係連通於該第一貫穿孔；以及形成一第二電極層於該第二介電層上，其中，該第二電極層並經由該第一貫孔與該第二貫孔而與該第一電極層電性耦接。
  11. 如申請專利範圍第10項所述之製造方法，其中該第一貫穿孔之頂端具有一第一寬度，該第二貫穿孔之底端具有一第二寬度，該第一寬度係實質上等於該第二寬度。
  12. 如申請專利範圍第10項所述之製造方法，其中在蝕刻該第一介電材料層和該第二介電材料層的步驟中，係以一蝕刻液蝕刻該第一介電材料層和該第二介電材料層。
  13. 如申請專利範圍第12項所述之製造方法，其中該蝕刻液對該第一介電材料層和該第二介電材料層具有之蝕刻選擇比實質上係為1。
  14. 如申請專利範圍第10項所述之製造方法，其中於形成該第一介電材料層於該第一基板上後，更包括：形成一第三電極層於該第一介電層上；以及形成該第二介電材料層於該第三電極層上。
  15. 如申請專利範圍第10項所述之製造方法，其中於形成圓案化之該第一電極層後，更包括：形成一第三介電材料層於該第一電極層上；以及形成該第一介電材料層於該第三介電材料層上；其中於提供該光阻層於該第二介電材料層上後，更包括：以該光阻層為遮罩蝕刻該第三介電材料層，以形成一第三介電層，其中該第三介電層具有一第三貫穿孔，該第三貫穿孔連通於該第一貫穿孔，該第一貫穿孔、該第二貫穿孔和該第三貫穿孔形成該凹槽。
  16. 如申請專利範圍第15項所述之製造方法，其中在蝕刻該第三介電材料層的步驟中，係以一蝕刻液蝕刻該第三介電材料層。
  17. 如申請專利範圍第16項所述之製造方法，其中該蝕刻液對該第三介電材料層和該第一介電材料層具有之蝕刻選擇比實質上係為1，該蝕刻液對該第三介電材料層和該第二介電材料層之蝕刻選擇比實質上係為1。
  18. 如申請專利範圍第10項所述之製造方法，其中蝕刻該第一介電材料層和該第二介電材料層係同時完成。
  19. 如申請專利範圍第10項所述之製造方法，更包括移除該光阻層。
  20. 一種顯示面板，包括：如申請範圍第1項所述之該陣列基板結構；一第二基板，與該第一基板相對設置，並具有一濾光層；以及一液晶層，設置於該第一基板與該第二基板之間。
TW101111305A 2012-03-30 2012-03-30 陣列基板結構與顯示面板及其製造方法 TWI518915B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101111305A TWI518915B (zh) 2012-03-30 2012-03-30 陣列基板結構與顯示面板及其製造方法
US13/845,172 US9158162B2 (en) 2012-03-30 2013-03-18 Array substrate structure and display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101111305A TWI518915B (zh) 2012-03-30 2012-03-30 陣列基板結構與顯示面板及其製造方法

Publications (2)

Publication Number Publication Date
TW201340331A true TW201340331A (zh) 2013-10-01
TWI518915B TWI518915B (zh) 2016-01-21

Family

ID=49234564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111305A TWI518915B (zh) 2012-03-30 2012-03-30 陣列基板結構與顯示面板及其製造方法

Country Status (2)

Country Link
US (1) US9158162B2 (zh)
TW (1) TWI518915B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
TWI577031B (zh) * 2014-11-04 2017-04-01 群創光電股份有限公司 顯示裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155196B (zh) * 2017-12-28 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US10571758B2 (en) * 2018-01-05 2020-02-25 Innolux Corporation Display device
CN111613606B (zh) * 2019-02-22 2022-05-10 群创光电股份有限公司 显示装置
US11195859B2 (en) * 2019-12-10 2021-12-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and flexible display panel
JP7398291B2 (ja) 2020-02-10 2023-12-14 株式会社ジャパンディスプレイ 表示装置
CN113193092B (zh) * 2021-04-09 2022-05-31 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020331A (ja) 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
JP3964324B2 (ja) * 2002-12-27 2007-08-22 三菱電機株式会社 半透過型表示装置の製造方法および半透過型表示装置
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5257231B2 (ja) * 2009-05-13 2013-08-07 ソニー株式会社 発光ダイオードおよびその製造方法
KR101305378B1 (ko) * 2010-03-19 2013-09-06 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
JP5418421B2 (ja) 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
JP5437971B2 (ja) * 2010-10-29 2014-03-12 株式会社ジャパンディスプレイ 液晶表示装置
KR20130000938A (ko) * 2011-06-24 2013-01-03 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
TWI577031B (zh) * 2014-11-04 2017-04-01 群創光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
US9158162B2 (en) 2015-10-13
TWI518915B (zh) 2016-01-21
US20130258265A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
TWI518915B (zh) 陣列基板結構與顯示面板及其製造方法
KR102104356B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US8860898B2 (en) Array substrate and liquid crystal display
WO2016150286A1 (zh) 阵列基板及其制备方法、显示装置
US20140211120A1 (en) Third Metal Layer for Thin Film Transistor witih Reduced Defects in Liquid Crystal Display
US9921445B2 (en) Liquid crystal display device
US20180059456A1 (en) Pixel structure and manufacturing method thereof, array substrate and display apparatus
WO2018032670A1 (zh) Tft基板的制作方法
WO2014131238A1 (zh) 阵列基板及其制作方法、显示面板及其制作方法
JP3841198B2 (ja) アクティブマトリクス基板及びその製造方法
KR20070002801A (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
KR20090044892A (ko) 표시장치의 제조방법 및 이에 의한 표시장치
WO2021072859A1 (zh) 阵列基板及其制备方法、显示装置
WO2016161700A1 (zh) 一种薄膜晶体管阵列基板及其制造方法
KR101265675B1 (ko) 고개구율 액정표시장치 및 그 제조방법
KR102304890B1 (ko) 액정 표시 장치 및 그 제조 방법
WO2017031941A1 (zh) 阵列基板及其制备方法、显示面板
US20120069260A1 (en) Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate
KR20080003086A (ko) 액정표시장치의 컬러필터기판 및 그 제조방법
US20040174482A1 (en) Liquid crystal display device
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
US20170062494A1 (en) Display device and method of fabricating the same
KR20100033710A (ko) 액정표시장치용 어레이 기판의 제조방법
US10001687B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees