CN113193092B - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN113193092B
CN113193092B CN202110381998.4A CN202110381998A CN113193092B CN 113193092 B CN113193092 B CN 113193092B CN 202110381998 A CN202110381998 A CN 202110381998A CN 113193092 B CN113193092 B CN 113193092B
Authority
CN
China
Prior art keywords
dielectric material
etching
material layer
voltage
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110381998.4A
Other languages
English (en)
Other versions
CN113193092A (zh
Inventor
张婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110381998.4A priority Critical patent/CN113193092B/zh
Publication of CN113193092A publication Critical patent/CN113193092A/zh
Application granted granted Critical
Publication of CN113193092B publication Critical patent/CN113193092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

本申请公开了一种阵列基板及其制备方法、显示面板，通过调整第一蚀刻电压和第二蚀刻电压大小，以及蚀刻所需氧气含量、蚀刻压力值，并对多层介电材料层进行多次蚀刻，使得多层介电材料层上形成第二开口，且多层介电材料层中每一层介电材料层均在第二开口处形成倾角；由于在多次蚀刻过程中调整了蚀刻所需的蚀刻电压、蚀刻所需氧气含量、蚀刻压力值等参数，使得多层介电材料层中每一层介电材料层形成的倾角减小，多层介电材料层在第二开口平滑过渡，避免在倾角处出现爬坡断线的问题。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
迷你发光二极管(mini-Light Emitting Diode，mini-LED)在生产过程中，因反射片裁切孔直径较大，LED附近反射光不足，易导致LED上方暗区。采用分布式布拉格反射(Distributed Bragg Reflection，DBR)结构替代原钝化层结构，DBR通过不同折射率的材质交叠，产生强干扰，在可见光范围内实现高反射率效果，有效改善LED灯上方暗区的问题。
在Mini-LED产品的DBR结构可由不同介电材料常数的绝缘膜层组成，如介电材料层1/介电材料层2/介电材料层1，一方面可起到良好的绝缘作用，另一方面可有效改善LED灯暗区问题，大大提高产能光学性能。但是，由于介电材料层1和介电材料层2膜质一般差异较大，蚀刻速率的差异也大，在进行干蚀刻制程时无法形成合适的倾角，使后续制备氧化铟锡(ITO)时，在倾角形成的爬坡处易出现断裂，接触阻抗异常无法导通，且断裂位置处水汽与侵入导致出现腐蚀现象，极大影响产品的正常显示。
发明内容
本申请实施例提供一种阵列基板及其制备方法、显示面板，旨在解决现有技术下的多层介电材料层容易发生爬坡断线的问题。
第一方面，本申请实施例提供一种阵列基板，所述阵列基板包括第一基板，所述第一基板上方设置有层叠设置的多层介电材料层，以及设置在所述多层介电材料层上方的光阻层，所述光阻层包括第一开口；
其中，所述多层介电材料层上与所述第一开口对应的位置形成第二开口，所述多层介电材料层中每一层介电材料层在所述第二开口处均形成倾角，以使得所述多层介电材料层在所述第二开口处平滑过渡。
进一步的，所述多层介电材料层包括层叠设置的第一介电材料层和第二介电材料层，所述第一介电材料层设置在所述第二介电材料层上方，所述第一介电材料层在所述第二开口处形成第一倾角，所述第二介电材料层在所述第二开口处形成第二倾角；
其中，所述第一倾角与所述第二倾角均小于70°。
进一步的，所述多层介电材料层还包括第三介电材料层，所述第三介电材料层设置在所述第二介电材料层上方，所述第三介电材料层在所述第二开口处形成第三倾角；
所述第三倾角小于70°。
第二方面，本申请实施例提供一种阵列基板的制备方法，所述方法包括：
制备初始阵列基板，所述初始阵列基板包括第一基板，所述第一基板上方设置有层叠设置的多层介电材料层，以及设置在所述多层介电材料层上方的光阻层，所述光阻层包括第一开口；
对所述多层介电材料层进行多次蚀刻，使得所述多层介电材料层在与所述第一开口对应的位置形成第二开口，且所述多层介电材料层中每一层介电材料层在所述第二开口处均形成倾角，以使得所述多层介电材料在所述第二开口处平滑过渡。
进一步的，所述阵列基板的制备方法在基板制备装置中进行；所述多层介电材料层包括第一介电材料层、第二介电材料层和第三介电材料层，所述第一介电材料层设置在所述第二介电材料层上方，所述第二介电材料层设置在所述第三介电材料层上方，所述光阻层设置在所述第一介电材料层上方；
所述对所述多层介电材料层进行多次蚀刻，使得所述多层介电材料层在与所述第一开口对应的位置形成第二开口，且所述多层介电材料层中每一层介电材料层在所述第二开口处均形成倾角，以使得所述多层介电材料在所述第二开口处平滑过渡，包括：
获取对所述多层介电材料层进行蚀刻的第一初始蚀刻电压和第二初始蚀刻电压，所述第一初始蚀刻电压用于电离气体，所述第二初始蚀刻电压用于控制电离后的气体进行蚀刻；
增加所述第一初始蚀刻电压大小至所述第一初始蚀刻电压的125％-135％，得到所述第一蚀刻电压；
增加所述第二初始蚀刻电压大小至所述第二初始蚀刻电压的125％-135％，得到所述第二蚀刻电压；
调整所述第一蚀刻电压和所述第二蚀刻电压的比例小于等于第一比例值，调整所述基板制备装置中当前氧气含量至第一含量范围，利用所述第一蚀刻电压和所述第二蚀刻电压对所述第一介电材料层和所述第二介电材料层进行蚀刻，使得所述第一介电材料层在所述第二开口处形成所述第一倾角，所述第二介电材料层在所述第二开口处形成所述第二倾角。
进一步的，所述调整所述第一蚀刻电压与所述第二蚀刻电压的比例小于等于第一比例值，包括：
调整所述第一蚀刻电压和所述第二蚀刻电压的比例小于等于1。
进一步的，所述调整所述基板制备装置中当前氧气含量至第一含量范围，包括：
降低所述基板制备装置中当前氧气含量至400标况毫升每分-600标况毫升每分。
进一步的，所述方法还包括：
降低所述第一蚀刻电压至第一初始蚀刻电压，降低所述第二蚀刻电压至第二初始蚀刻电压，调整所述第一蚀刻电压与所述第二蚀刻电压的比例小于等于所述第一比例值；
调整当前氧气含量至第二含量范围，增大当前基板制备装置中的蚀刻压力至预设蚀刻压力值，利用所述第一蚀刻电压和所述第二蚀刻电压蚀刻所述第三介电材料层，使得所述第三介电材料层在所述第二开口处形成所述第三倾角。
进一步的，所述方法还包括：
调整当前氧气含量至第三含量范围，对所述光阻层进行退光阻处理，使得所述光阻层在所述第一开口处的蚀刻量达到所述光阻层的35％-45％，且同时利用所述氧气修整所述第一倾角、所述第二倾角和所述第三倾角，使得所述多层介电材料层在所述第二开口处平滑过渡。
第三方面，本申请实施例还提供一种显示面板，所述显示面板包括如上任一项所述的阵列基板，或如上任一项所述的一种阵列基板的制备方法制备得到的阵列基板。
本申请实施例提供的阵列基板及其制备方法、显示面板，通过调整第一蚀刻电压和第二蚀刻电压大小，以及蚀刻所需氧气含量、蚀刻压力值，并对多层介电材料层进行多次蚀刻，使得多层介电材料层上形成第二开口，且多层介电材料层中每一层介电材料层均在第二开口处形成倾角；由于在多次蚀刻过程中调整了蚀刻所需的蚀刻电压、蚀刻所需氧气含量、蚀刻压力值等参数，使得多层介电材料层中每一层介电材料层形成的倾角减小，多层介电材料层在第二开口平滑过渡，避免在倾角处出现爬坡断线的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板一实施例结构示意图；
图2为本申请实施例提供的未蚀刻的阵列基板一实施例结构示意图；
图3为本申请实施例提供的对第一介电材料层和第二介电材料层蚀刻后的阵列基板一实施例结构示意图；
图4为本申请实施例提供的蚀刻第三介电材料层后的阵列基板一实施例结构示意图；
图5为本申请实施例提供的倾角修整的阵列基板一实施例结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种阵列基板及其制备方法、显示面板，以下分别进行说明。
在本申请的实施例中，是利用DBR结构替代传统的钝化层结构，因此显示面板中的钝化层变为层叠设置的多层绝缘膜层，且多层绝缘膜层的材料也不同，使得不同的绝缘膜层之间的介电材料常数也不同，即不同的绝缘膜层的对光线的反射率不同；而多层绝缘膜层也即多层介电材料层。
且在本申请的实施例中，是利用干蚀刻法对多层介电材料层进行蚀刻，而干蚀刻中会存在两个蚀刻电压，一个蚀刻电压(sourcepower)用于电离气体以产生等离子体(plasma)，而另一个蚀刻电压(biaspower)则用于调节等离子体的状态，以加强离子的轰击效应，使得等离子体与膜层发生反应，进行蚀刻。即在本申请的实施例中，第一初始蚀刻电压用于电离气体，第二蚀刻电压用于控制电离后的气体进行蚀刻；且本申请对第一初始蚀刻电压和第二初始蚀刻电压进行调整后再对多层介电材料层进行蚀刻。
如图1所示，为本申请实施例提供的阵列基板一实施例结构示意图，其中，阵列基板包括第一基板，而第一基板上方设置有层叠设置的多层介电材料层10，以及设置在多层介电材料层10上方的光阻层20，光阻层20包括第一开口201。
在本申请的实施例中，利用第一蚀刻电压(sourcepower)和第二蚀刻电压(biaspower)对第一开口处的多层介电材料层10进行蚀刻，去除与第一开口201对应的部分多层介电材料层10，使得多层介电材料层10在与第一开口201对应的位置形成第二开口101。而由于蚀刻过程中会对多层介电材料层进行垂直蚀刻和侧向蚀刻，因此多层介电材料层中的每一层在第二开口处均会形成倾角。而在本申请的实施例中，多层介电材料层在第二开口101处平滑过渡，以避免在第二开口101处出现ITO爬坡断线的问题。具体的，由于多层介电材料层中的每一层均会在第二开口101处形成倾角，而多个倾角的角度相较于现有技术大大减小，使得多层介电材料层在第二开口101处实现平滑过渡。
本申请实施例提供的阵列基板包括多层介电材料层，而多层介电材料层上包括第二开口，多层介电材料层中每一层介电材料层在第二开口处均形成倾角，多个倾角的角度相较于现有技术大大减小，使得多层介电材料层在第二开口处平滑过渡，避免在倾角处出现爬坡断线的问题。
具体的，在本申请的一些实施例中，多层介电材料层可以包括层叠设置的第一介电材料层102和第二介电材料层103，第一介电材料层102设置在第二介电材料层103上方，而光阻层20设置在第一介电材料层102上方。
同时，对多层介电材料层10进行蚀刻后，多层介电材料层10上与第一开口201对应的部分被去除，得到第二开口101。且第一介电材料层102在第二开口101处形成第一倾角；第二介电材料层103在第二开口101处形成第二倾角。在本申请的实施例中，第一倾角和第二倾角均小于70°，且第一倾角和第二倾角之间的角度差小于等于20°，这样在减小第一倾角和第二倾角的角度大小的同时，也减小了第一倾角和第二倾角之间的角度差，避免在倾角处出现爬坡断线的问题。
在本申请的另一些实施例中，多层介电材料层10还可以包括第三介电材料层104，而第三介电材料层104设置在第二介电材料层103下方。具体请参考图1，在图1所示的阵列基板中，第三介电材料层104在第二开口101处也形成第三倾角，第三倾角也小于70°。
同时，在上述实施例中，第二倾角与第三倾角之间的角度差也小于等于20°，使得多层介电材料层10在第二开口101处平滑过渡。
在上述实施例中，第一倾角和第三倾角之间的角度之差也小于等于20°；即本申请的实施例中，任意介电材料层的倾角小于70°，且任意两层介电材料层的倾角之间的角度之差小于等于20°，使得多层介电材料层10在第二开口101处平滑过渡。
需要说明的是，在本申请的实施例中，多层介电材料层中的介电材料层不仅可以包括两层介电材料层，也可以为三层介电材料层；也可以为五层、七层介电材料层等。且不同的介电材料层的材料选择可以相同，只需最终得到的多层介电材料层能够满足不同阵列基板的折射率的要求即可。
本申请实施例还提供一种阵列基板的制备方法，该阵列基板包括第一基板，而第一基板还可以包括层叠设置的多层介电材料层10，以及设置在多层介电材料层10上方的光阻层20。而光阻层20上还设置有第一开口201。
本申请实施例提供的阵列基板的制备方法，可以包括：
制备初始阵列基板，初始阵列基板包括第一基板，第一基板上方设置有层叠设置的多层介电材料层，以及设置在多层介电材料层上方的光阻层，光阻层包括第一开口。
对多层介电材料层进行多次蚀刻，使得多层介电材料层在与第一开口对应的位置形成第二开口，且多层介电材料层中每一层介电材料层在第二开口处均形成倾角，以使得多层介电材料层在第二开口处平滑过渡。
本申请实施例提供的阵列基板的制备方法，并对多层介电材料层进行多次蚀刻，使得多层介电材料层上形成第二开口，且多层介电材料层中每一层介电材料层均在第二开口处形成倾角；使得多层介电材料层中每一层介电材料层形成的倾角减小，多层介电材料层在第二开口平滑过渡，避免在倾角处出现爬坡断线的问题。
在本申请的一些实施例中，多层介电材料层10可以包括层叠设置的第一介电材料层102、第二介电材料层103和第三介电材料层104。如图2所示，为本申请实施例提供的未蚀刻的阵列基板一实施例结构示意图。在图2所示的阵列基板中，第一介电材料层102设置在第二介电材料层103上方，第二介电材料层103设置在第三介电材料层104上方。而阵列基板还可以包括光阻层20，光阻层20设置在第一介电材料层上方，光阻层20上设置有第一开口201。
在本申请的实施例中，需要对多层介电材料层10进行蚀刻，使得多层介电材料层10上与第一开口201对应的位置形成第二开口101。其中，主要是对多层介电材料层10进行多次蚀刻，最终形成第二开口101；且在多次蚀刻的过程中，每次蚀刻的条件均不相同。
在本申请的实施例中，需要利用第一蚀刻电压和第二蚀刻电压对阵列基板进行蚀刻；而在本申请的实施例中，第一初始蚀刻电压和第二初始蚀刻电压为现有技术中的蚀刻电压，需要对第一初始蚀刻电压进行调整，得到第一蚀刻电压；对第二蚀刻电压进行调整，得到第二蚀刻电压。
需要说明的是，在本申请的实施例中，阵列基板的制备方法在基板制备装置中进行，而在蚀刻的过程中，基板制备装置控制蚀刻电压外，还需要控制包括蚀刻所需的气体，蚀刻压力等其他参数。
在本申请的实施例中，对多层介电材料层进行多次蚀刻，使得多层介电材料层在与第一开口对应的位置形成第二开口，且多层介电材料层中每一层介电材料层在第二开口处均形成倾角，以使得多层介电材料在第二开口处平滑过渡，可以包括：
获取对多层介电材料层进行蚀刻的第一初始蚀刻电压和第二初始蚀刻电压；
增加第一初始蚀刻电压大小至第一初始蚀刻电压的125％-135％；
增加第二初始蚀刻电压大小至第二初始蚀刻电压的125％-135％；
调整第一蚀刻电压和第二蚀刻电压的比例至第一比例值，调整基板制备装置中当前氧气含量至第一含量范围，利用所述第一蚀刻电压和所述第二蚀刻电压对第一介电材料层和第二介电材料层进行蚀刻，使得第一介电材料层在第二开口处形成第一倾角，第二介电材料层在第二开口处形成第二倾角。
具体的，如图3所示，为本申请实施例提供的对第一介电材料层和第二介电材料层蚀刻后的阵列基板一实施例结构示意图。在图3中，在第一蚀刻电压和第二蚀刻电压的控制下会对第一介电材料层102和第二介电材料层103进行蚀刻，使得第一介电材料层102和第二介电材料层103上与第一开口201对应的位置处形成开口，同时第一介电材料层102在开口位置形成倾角，第二介电材料层103也在开口位置处形成倾角。
在上述实施例中，由于第一介电材料层102和第二介电材料层103的材料不同，因此两者的蚀刻速率也不同；使得在同样的蚀刻条件下，两者被蚀刻的区域大小也不同。而在本申请的实施例中，在现有技术的基础上同时增加第一初始蚀刻电压的大小和第二初始蚀刻电压的大小，进而增加整体的蚀刻速率，缩小相同蚀刻条件下第一介电材料层102和第二介电材料层103之间的蚀刻速率。
其中，现有技术的第一初始蚀刻电压对应的功率通常为8000W，第二初始蚀刻电压对应的功率的大小通常为10000W，而本申请的实施例中，调整蚀刻电压大小即调整蚀刻电压对应的功率大小。因此第一蚀刻电压和第二蚀刻电压对应的功率，均在现有技术的蚀刻电压对应的功率的基础上增加25％-35％。即在蚀刻第一介电材料层102和第二介电材料层103时，第一蚀刻电压的对应功率为第一初始蚀刻电压的对应功率的125％-135％，第二蚀刻电压的对应功率为第二初始蚀刻电压对应功率的125％-135％。而第一蚀刻电压和第二蚀刻电压的具体大小可以根据实际情况改变，本申请中不做限定。
在上述实施例中，增加第一蚀刻电压和第二蚀刻电压大小的同时，还需要控制第一蚀刻电压和第二蚀刻电压之间的比例。由于在对介电材料层进行蚀刻时，不仅会产生正向蚀刻，还会产生侧向蚀刻，以此使得介电材料层在开口处形成倾角。而增加第一蚀刻电压和第二蚀刻电压大小，以增加整体蚀刻速率的同时，还需要控制第一蚀刻电压和第二蚀刻电压之间的比例，以控制侧向蚀刻的速率。
具体的，可以控制第一蚀刻电压和第二蚀刻电压的比例小于等于第一比例值，并调整蚀刻时的氧气含量至第一含量范围；在改变了蚀刻条件之后，再对第一介电材料层102和第二介电材料层103进行蚀刻。
在本申请的一个具体实施例中，在增加第一蚀刻电压和第二蚀刻电压大小的同时，控制第一蚀刻电压和第二蚀刻电压的比例小于等于1，即第一比例值可以为1；此时第一蚀刻电压对应的功率可以为10000W，而第二蚀刻电压对应的功率可以为12000W。而第一含量范围可以为400标况毫升每分-600标况毫升每分，因此可以降低当前氧气含量至400标况毫升每分(sccm)，以蚀刻第一介电材料层102和第二介电材料层103。
在上述实施例中，控制蚀刻电压大小和氧气含量的同时，还需要控制蚀刻时间。而在本申请的实施例中，可以通过相同蚀刻条件下，不同介电材料层的蚀刻速率来确定蚀刻时间。
具体的，不同介电材料层的蚀刻速率可以通过单膜测试实验得出。例如，假设第一介电材料层的膜厚为1000埃(A)，而蚀刻时间为20秒(S)，则第一介电材料层的蚀刻速率为50A/S。利用该方法可以确定不同介电材料的蚀刻速率。而在实际进行蚀刻时，还需要确定每一层介电材料层的厚度，以确定蚀刻完成所需的时间。
需要说明的是，介电材料的蚀刻速率是在相同的蚀刻条件下得到的。而氧气含量可以通过控制基板制备装置中的阀门和检测器，精准的控制气体流量以控制氧气含量。
在上述实施例中，仅对第一介电材料层102和第二介电材料层103进行了蚀刻，还需要对第三介电材料层104进行蚀刻。因此，该阵列基板的制备方法还可以包括：
降低第一蚀刻电压至第一初始蚀刻电压，降低第二蚀刻电压至第二初始蚀刻电压，调整第一蚀刻电压与第二蚀刻电压的比例小于等于第一比例值；调整当前氧气含量至第二含量范围，增大当前基板制备装置中的蚀刻压力至预设蚀刻压力值，蚀刻第三介电材料层，使得第三介电材料层在第二开口处形成第三倾角。
具体的，如图4所示，为本申请实施例提供的蚀刻第三介电材料层后的阵列基板一实施例结构示意图。在图4中，第三介电材料层104经过蚀刻后也形成了开口；第一介电材料层102、第二介电材料层103和第三介电材料层104三者上的开口共同组成了第二开口101；而第三介电材料层在第三开口处也形成有第三倾角。
而在蚀刻第三介电材料层104时，需要尽可能的只蚀刻第三介电材料层104，而不会蚀刻第一介电材料层102和第二介电材料层103；因此也需要改变蚀刻条件后再蚀刻第三介电材料层104。
具体的，可以降低第一蚀刻电压的大小至第一初始蚀刻电压，降低第二蚀刻电压的大小至第二初始蚀刻电压，降低第一蚀刻电压和第二蚀刻电压的大小，使得整体的蚀刻速率降低。同时，需要增加蚀刻装置中的压力，使得蚀刻装置中的气体更多的与第三介电材料层104接触，以更多的蚀刻第三介电材料层104，而不会对第一介电材料层102和第二介电材料层103造成影响。
在本申请的另一些实施例中，由于在对第一介电材料层102和第二介电材料层103进行蚀刻时，第一蚀刻电压是第一初始蚀刻电压的125％-135％，第二蚀刻电压也是第二蚀刻电压的125％-135％。即此时的第一蚀刻电压和第二蚀刻电压的大小是不确定的，可以根据实际蚀刻情况而改变。当蚀刻第三介电材料层104时，在蚀刻第一介电材料层102和第二介电材料层103对应的蚀刻电压的基础上降低第一蚀刻电压和第二蚀刻电压的大小，实际上也是从一个蚀刻电压对应的电压范围内降低。即在本申请实施例中，在蚀刻第三介电材料层104时，也可以降低第一蚀刻电压至第一蚀刻电压值；而此时第一蚀刻电压可以是第一初始蚀刻电压的125％-135％对应的电压范围内的任意电压，且蚀刻第三介电材料层104时的第一蚀刻电压，小于蚀刻第一介电材料层102和第二介电材料层103时的第一蚀刻电压。
同理，可以降低第二蚀刻电压至第二蚀刻电压值，而此时第二蚀刻电压可以是第二初始蚀刻电压的125％-135％对应的电压范围内的任意电压，且蚀刻第三介电材料层104时的第二蚀刻电压，小于蚀刻第一介电材料层102和第二介电材料层103时的第二蚀刻电压。
在上述实施例中，在降低第一蚀刻电压和第二蚀刻电压大小的同时，也需要控制第一蚀刻电压和第二蚀刻电压的比值，以降低侧向蚀刻的速率。具体的，可以控制第一蚀刻电压和第二蚀刻电压的比值小于等于第一比例值。
在本申请的一个具体实施例中，此时第一蚀刻电压对应的功率大小可以为8000W，即第一初始蚀刻电压对应的功率大小可以为8000W；第二蚀刻电压对应的功率大小可以为10000W，即第二初始蚀刻电压对应的功率大小可以为10000W。此时第一蚀刻电压和第二蚀刻电压的比值小于一。
此时还需要增大当前蚀刻压力值预设蚀刻压力值。具体的，可以增加当前蚀刻压力值至预设的蚀刻压力范围，可以为90毫托(mt)-100毫托(mt)。在本申请的一个具体实施例中，预设蚀刻压力值可以为90mt、100mt等。
在上述实施例中，第一介电材料层102，第二介电材料层103和第三介电材料层104上均形成有倾角，而此时的倾角的角度过大，多层介电材料层10不能实现平滑过渡。因此还需要对这些倾角进行倾角修整，而在本申请的实施例中，可以通过退光阻的方法实现倾角修整。
具体的，如图5所示，为本申请实施例提供的倾角修整的阵列基板一实施例结构示意图。在图5中，经过退光阻处理，第一介电材料层102，第二介电材料层103和第三介电材料层104的倾角均减小，使得不同介电材料层之间的倾角之差减小，多层介电材料层10在开口处实现了平滑过渡。
而利用退光阻进行倾角修整可以包括：调整当前氧气含量至第三含量范围，对光阻层进行退光阻处理，使得光阻层在第一开口处的蚀刻量达到光阻层的35％-45％，且同时利用氧气修整第一倾角、第二倾角和第三倾角，使得多层介电材料层在第二开口处平滑过渡。
具体的，当进行退光阻处理时，需要加大氧气含量至7800sccm-8500sccm，即第三含量范围可以为7800sccm-8500sccm；同时还需要去除蚀刻装置中的其他气体，仅保留氧气，避免其他气体影响退光阻。
其中，所谓退光阻即为利用氧气和光阻层发生反应以去除光阻层。而在本申请的实施例中，需要对光阻层20进行过蚀刻，使得光阻层20中被蚀刻去除的光阻层20占据自身的35％-45％。由于蚀刻的时间越长，光阻层20中被蚀刻的范围越大，因此可以通过增加退光阻时间来实现过蚀刻的目的。而在退光阻的过程中，由于少量的氧气会和介电材料层中的介电材料发生反应，使得不同介电材料层中的倾角大小得到不同程度的减少，倾角变得更加平缓，从而实现减少倾角大小的目的。
在本申请的一个具体实施例中，退光阻时的氧气含量可以为8000sccm，且可以控制被去除的光阻层20占据自身的40％。
在本申请的一个具体实施例中，利用上述阵列基板的制备方法制备得到的阵列基板中，倾角大大减小，而多层介电材料层10在开口处实现平滑过渡。具体的，第一介电材料层102中的倾角从80°降低至27°；第二介电材料层103中的倾角从120°降低至12°；第三介电材料层104中的倾角从130°降低至26°。由此可见，利用本申请提供的阵列基板的制备方法制备得到的阵列基板，多层介电材料层在开口处可实现平滑过渡。
需要说明的是，在本申请的实施例中，调整蚀刻电压的大小实际上是调整蚀刻电压对应的功率大小。且上述阵列基板的制备方法是在基板制备装置中进行的，在实际蚀刻过程中，基板制备装置中还包括三氟化氮(NF3)气体。
在蚀刻第一介电材料层102和第二介电材料层103时，NF3的含量可以为3000sccm；而在蚀刻第三介电材料层104时，NF3的含量可以为1000sccm。
即在本申请的实施例中，除蚀刻电压、氧气含量、蚀刻压力值外还有其他因素会影响蚀刻速率，但本申请中主要考虑蚀刻电压、氧气含量、蚀刻压力值对蚀刻速率的影响。其他影响因素对蚀刻速率的影响，在本申请中作为固定值。
本申请实施例还提供一种显示面板，该显示面板包括如上任一项所述的阵列基板，或是如上任一项所述的阵列基板的制备方法制备得到的阵列基板。
本申请实施例提供的显示面板，通过调整第一蚀刻电压和第二蚀刻电压大小，以及蚀刻所需氧气含量、蚀刻压力值，并对多层介电材料层进行多次蚀刻，使得多层介电材料层上形成第二开口，且多层介电材料层中每一层介电材料层均在第二开口处形成倾角；由于在多次蚀刻过程中调整了蚀刻所需的蚀刻电压、蚀刻所需氧气含量、蚀刻压力值等参数，使得多层介电材料层中每一层介电材料层形成的倾角减小，多层介电材料层在第二开口平滑过渡，避免在倾角处出现爬坡断线的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (5)

1.一种阵列基板的制备方法，其特征在于，所述方法包括：
制备初始阵列基板，所述初始阵列基板包括第一基板，所述第一基板上方设置有层叠设置的多层介电材料层，以及设置在所述多层介电材料层上方的光阻层，所述光阻层包括第一开口；
对所述多层介电材料层进行多次蚀刻，使得所述多层介电材料层在与所述第一开口对应的位置形成第二开口，且所述多层介电材料层中每一层介电材料层在所述第二开口处均形成倾角，以使得所述多层介电材料在所述第二开口处平滑过渡；
其中，所述阵列基板的制备方法在基板制备装置中进行；所述多层介电材料层包括第一介电材料层、第二介电材料层和第三介电材料层，所述第一介电材料层设置在所述第二介电材料层上方，所述第二介电材料层设置在所述第三介电材料层上方，所述光阻层设置在所述第一介电材料层上方；
所述对所述多层介电材料层进行多次蚀刻，使得所述多层介电材料层在与所述第一开口对应的位置形成第二开口，且所述多层介电材料层中每一层介电材料层在所述第二开口处均形成倾角，以使得所述多层介电材料在所述第二开口处平滑过渡，包括：
获取对所述多层介电材料层进行蚀刻的第一初始蚀刻电压和第二初始蚀刻电压，所述第一初始蚀刻电压用于电离气体，所述第二初始蚀刻电压用于控制电离后的气体进行蚀刻；
增加所述第一初始蚀刻电压大小至所述第一初始蚀刻电压的125%-135%，得到第一蚀刻电压；
增加所述第二初始蚀刻电压大小至所述第二初始蚀刻电压的125%-135%，得到第二蚀刻电压；
调整所述第一蚀刻电压和所述第二蚀刻电压的比例小于等于第一比例值，调整所述基板制备装置中当前氧气含量至第一含量范围，利用所述第一蚀刻电压和所述第二蚀刻电压对所述第一介电材料层和所述第二介电材料层进行蚀刻，使得所述第一介电材料层在所述第二开口处形成第一倾角，所述第二介电材料层在所述第二开口处形成第二倾角。
2.据权利要求1所述的阵列基板的制备方法，其特征在于，所述调整所述第一蚀刻电压与所述第二蚀刻电压的比例小于等于第一比例值，包括：
调整所述第一蚀刻电压和所述第二蚀刻电压的比例小于等于1。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述调整所述基板制备装置中当前氧气含量至第一含量范围，包括：
降低所述基板制备装置中当前氧气含量至400标况毫升每分-600标况毫升每分。
4.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述方法还包括：
降低所述第一蚀刻电压至所述第一初始蚀刻电压，降低所述第二蚀刻电压至第二初始蚀刻电压，调整所述第一蚀刻电压与所述第二蚀刻电压的比例小于等于所述第一比例值；
调整当前氧气含量至第二含量范围，增大当前基板制备装置中的蚀刻压力至预设蚀刻压力值，利用所述第一蚀刻电压和所述第二蚀刻电压蚀刻所述第三介电材料层，使得所述第三介电材料层在所述第二开口处形成第三倾角。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述方法还包括：
调整当前氧气含量至第三含量范围，对所述光阻层进行退光阻处理，使得所述光阻层在所述第一开口处的蚀刻量达到所述光阻层的35%-45%，且同时利用所述氧气修整所述第一倾角、所述第二倾角和所述第三倾角，使得所述多层介电材料层在所述第二开口处平滑过渡。
CN202110381998.4A 2021-04-09 2021-04-09 阵列基板及其制备方法、显示面板 Active CN113193092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110381998.4A CN113193092B (zh) 2021-04-09 2021-04-09 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110381998.4A CN113193092B (zh) 2021-04-09 2021-04-09 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN113193092A CN113193092A (zh) 2021-07-30
CN113193092B true CN113193092B (zh) 2022-05-31

Family

ID=76975222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110381998.4A Active CN113193092B (zh) 2021-04-09 2021-04-09 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN113193092B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW421849B (en) * 1998-02-23 2001-02-11 Winbond Electronics Corp Structure of multi-layered dielectric opening and its fabricating method
US6559048B1 (en) * 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
DE10329389B4 (de) * 2003-06-30 2006-05-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Kompensierung von Ätzratenungleichförmigkeiten mittels Ionenimplantation
TWI518915B (zh) * 2012-03-30 2016-01-21 群康科技(深圳)有限公司 陣列基板結構與顯示面板及其製造方法
CN106935545B (zh) * 2017-03-24 2019-12-06 合肥京东方光电科技有限公司 阵列基板及其制备方法和应用

Also Published As

Publication number Publication date
CN113193092A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
KR20000018646A (ko) 반도체 소자의 다층 배선 형성방법
JPH05136274A (ja) 半導体装置の層間接続方法
CN113193092B (zh) 阵列基板及其制备方法、显示面板
CN115440657A (zh) 半导体结构的制作方法以及半导体结构
US6815334B2 (en) Method for forming multi-layer metal line of semiconductor device
US6025276A (en) Semiconductor processing methods of forming substrate features, including contact openings
US7371507B2 (en) Methods for fabricating semiconductor devices
JP3324730B2 (ja) Ｔｆｔ基板およびその製造方法
JPH0414831A (ja) 配線形成方法
US6927142B2 (en) Method for fabricating capacitor in semiconductor device
US10649592B2 (en) Conductive substrate and method for fabricating conductive substrate
US5846880A (en) Process for removing titanium nitride layer in an integrated circuit
US6750140B2 (en) Process for producing contact holes on a metallization structure
CN113257738B (zh) 阵列基板的制备方法、阵列基板及显示面板
KR100495807B1 (ko) 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
US20050014363A1 (en) Method of forming metal line layer in semiconductor device
JP6531596B2 (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP2005229052A (ja) 半導体装置の製造方法
TW201829177A (zh) 積層體基板、導電性基板、積層體基板的製造方法、導電性基板的製造方法
JP2002208633A (ja) 半導体装置およびその製造方法
JP2004165347A (ja) 半導体装置およびその製造方法
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법
CN108281381A (zh) 一种半导体互连结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant