TW201340056A - 電位平移電路 - Google Patents

Abstract

本發明之一種電位平移電路，包含一第一輸入端、一第二輸入端、一第一輸出端、一第二輸出端、一鎖存式電位平移器、一第一電流源和一第二電流源。該第一輸入端係設定以接收一輸入訊號。該第二輸入端係設定以接收該輸入訊號之反向訊號。該第一輸出端係設定以輸出一輸出訊號。該第二輸出端係設定以輸出該輸出訊號之反向訊號。該鎖存式電位平移器係連接至該第一輸入端、該第二輸入端、該第一輸出端和該第二輸出端。該第一電流源係連接於該鎖存式電位平移器之一高電壓輸入端和一電壓源之間。該第二電流源係連接於該鎖存式電位平移器之另一高電壓輸入端和該電壓源之間。

Description

電位平移電路

本發明係關於電路設計，特別係關於電位平移電路(Level Shift Circuit)之電路設計。

在液晶螢幕的應用中，閘極驅動器(Gate Driver)和源極驅動器(Source Driver)係液晶螢幕之驅動電路之主要元件。其中，閘極驅動器和源極驅動器係利用電位平移電路以將低輸入電壓轉換成高輸出電壓，例如將0至5伏特之輸入電壓轉換成0至5伏特以上之輸出電壓，平移電壓可因實際應用電壓調整。

圖1顯示一習知的鎖存式電位平移器之示意圖。如圖1所示，該鎖存式電位平移器100包含電晶體101、102、103和104。該電晶體101和102為N型電晶體，而該電晶體103和104為P型電晶體。該電晶體101之閘極設定以接收一低輸入電壓In，汲極設定以輸出一高電壓輸出Out之反向訊號Out_b，而源極連接至一低電壓源(接地)。其中，該低輸入電壓In之範圍可為0至5伏特，而該高電壓輸出Out之範圍可為0至40伏特。該電晶體102之閘極設定以接收該低輸入電壓In之反向訊號In_b，汲極設定以輸出該高電壓輸出Out，而源極連接至該低電壓源(接地)。該電晶體103之閘極連接至該電晶體102之汲極，汲極連接至該電晶體101之汲極，而源極連接至一高電壓源VDDA。該電晶體104之閘極連接至該電晶體101之汲極，汲極連接至該電晶體102之汲極，而源極連接至該高電壓源VDDA。

當該鎖存式電位平移器100進行轉態時，若該低輸入電壓In為5伏特，該等電晶體101和104啟動，則該高電壓輸出Out即為該高電壓源VDDA減去該電晶體103之跨壓。當該鎖存式電位平移器100進行轉態時，若該低輸入電壓In為0伏特，該等電晶體102和103啟動，故該高電壓輸出Out即為該低電壓源(接地)加上該電晶體102之跨壓。然而，當該鎖存式電位平移器100進行轉態時，若該低輸入電壓In為5伏特，該電晶體101和103係競爭以決定何者啟動。由於該電晶體101之閘極電壓僅有5伏特，亦即該電晶體101之閘極至源極電壓遠小於該電晶體103之閘極至源極電壓。據此，該電晶體101的寬長比(Width to Length Ratio)需遠大於該電晶體103之寬長比以使該電晶體101啟動。因此，實現該鎖存式電位平移器100需相當大的電路面積。

圖2顯示一習知的電位平移電路之示意圖。如圖2所示，該電位平移電路200包含電晶體201、202、203、204、205和206。該電晶體201和202為N型電晶體，而該電晶體203、204、205和206為P型電晶體。相較於圖1之鎖存式電位平移器100，圖2之電位平移電路200係於該電晶體201和203之間增加一偏壓控制電晶體205，並在該電晶體202和204之間增加一偏壓控制電晶體206。該等偏壓控制電晶體205和206之閘極係接收一控制偏壓Vb以提供壓降。該電位平移電路200係利用該等偏壓控制電晶體205和206以加速Out和Out_b之轉態速度。然而，該電位平移電路200仍具有大暫態電流之風險。圖3顯示該電位平移電路200於轉態時之電流波型圖。如圖3所示，當該電位平移電路200進行轉態時，若該低輸入電壓In為5伏特，流經該電晶體201、203和205之暫態電流相當大。此種大暫態電流可能於液晶螢幕之驅動電路產生接地彈跳(ground bouncing)之效應。

本發明之一實施例揭示一種電位平移電路，包含一第一輸入端、一第二輸入端、一第一輸出端、一第二輸出端、一鎖存式電位平移器、一第一電流源和一第二電流源。該第一輸入端係設定以接收一輸入訊號。該第二輸入端係設定以接收該輸入訊號之反向訊號。該第一輸出端係設定以輸出一輸出訊號。該第二輸出端係設定以輸出該輸出訊號之反向訊號。該鎖存式電位平移器係連接至該第一輸入端、該第二輸入端、該第一輸出端和該第二輸出端。該第一電流源係連接於該鎖存式電位平移器之一高電壓輸入端和一電壓源之間。該第二電流源係連接於該鎖存式電位平移器之另一高電壓輸入端和該電壓源之間。

本發明之另一實施例揭示一種電位平移電路，包含一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體和一第六電晶體。該第一電晶體之閘極設定以接收一輸入訊號，汲極設定以輸出一輸出之反向訊號，而源極連接至一接地位準。該第二電晶體之閘極設定以接收該輸入訊號之反向訊號，汲極設定以輸出該輸出訊號，而源極連接至該接地位準。該第三電晶體之其閘極連接至該第二電晶體之汲極，汲極連接至該第一電晶體之汲極。該第四電晶體之閘極連接至該第一電晶體之汲極，汲極連接至該第二電晶體之汲極。該第五電晶體之閘極設定以接收一第一偏壓(Vb1)，汲極連接至該三電晶體之源極，而源極連接至一高電壓輸入端。該第六電晶體之閘極設定以接收一第二偏壓(Vb2)，汲極連接至該四電晶體之源極，而源極連接至該高電壓輸入端。

上文已經概略地敍述本發明之技術特徵，俾使下文之詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍標的之其它技術特徵將描述於下文。本發明所屬技術領域中具有通常知識者應可瞭解，下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本發明相同之目的。本發明所屬技術領域中具有通常知識者亦應可瞭解，這類等效的建構並無法脫離後附之申請專利範圍所提出之本發明的精神和範圍。

本發明在此所探討的方向為一種電位平移電路。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的組成。顯然地，本發明的施行並未限定於本發明技術領域之技藝者所熟習的特殊細節。另一方面，眾所周知的組成並未描述於細節中，以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，其以之後的專利範圍為準。

圖4顯示本發明之一實施例之電位平移電路之示意圖。如圖4所示，該電位平移電路400包含一鎖存式電位平移器401、電晶體402和403、一第一輸入端404、一第二輸入端405、一第一輸出端406和一第二輸出端407。該第一輸入端404係設定以接收一輸入訊號In。該第二輸入端405係設定以接收該輸入訊號In之反向訊號In_b。該第一輸出端406係設定以輸出一輸出訊號Out之反向訊號Out_b。該第二輸出端407係設定以輸出該輸出訊號Out。

該鎖存式電位平移器401包含電晶體451、452、453和454。該等電晶體451和452為N型電晶體，而該等電晶體453和454為P型電晶體。該電晶體451之閘極連接至該第一輸入端404，汲極連接至該第一輸出端406，而源極連接至一低電壓輸入端(接地)。該電晶體452之閘極連接至該第二輸入端405，汲極連接至該第二輸出端407，而源極連接至該低電壓輸入端(接地)。該電晶體453之閘極連接至該第二輸出端407，汲極連接至該第一輸出端406，而源極連接至該電晶體402之汲極。該電晶體454之閘極連接至該第一輸出端406，汲極連接至該第二輸出端407，而源極連接至該電晶體403之汲極。該電晶體402為一P型電晶體，其閘極連接至一控制偏壓Vb1，而源極連接至一高電壓源VDDA。該電晶體403亦為一P型電晶體，其閘極連接至該控制偏壓Vb2，而源極連接至該高電壓源VDDA。

在本實施例中，該高電壓源VDDA之電壓範圍為0至40伏特(或其他高電位，視應用需要)之間，而該輸入訊號In之電壓範圍為0至5伏特(或其他電位，視應用需要)之間。據此，該輸出訊號Out之電壓範圍約為0至5伏特以上之間(省略電晶體之跨壓)。

在該電位平移電路400之操作上，該控制偏壓Vb1和Vb2可選擇為略低於該高電壓源VDDA之電壓，以使該等電晶體402和403具有相對小的閘極至源極電壓。據此，該等電晶體402和403即可視為提供小定電流之電流源。當該電位平移電路400進行轉態時，若該低輸入電壓In為5伏特，該電晶體451和453係競爭以決定何者啟動。然而，從該高電壓源VDDA流經該電晶體402、451和453之電流路徑之電流係固定為該電晶體402之等效電流源所提供之電流。同理，當該電位平移電路400進行轉態時，若該低輸入電壓In為0伏特，該電晶體452和454係競爭以決定何者啟動。然而，從該高電壓源VDDA流經該電晶體403、452和454之電流路徑之電流係固定為該電晶體403之等效電流源所提供之電流。據此，該電位平移電路400於轉態時之暫態電流將受限於該等電晶體402和403之等效電流源所提供之電流。圖6顯示該電位平移電路400於轉態時之電流波型圖。相較於圖3之電流波型圖，圖4所示之電位平移電路400於轉態時之具有較小之暫態電流，故可有效解決液晶螢幕之驅動電路之接地彈跳效應。

另一方面，由於該電位平移電路400於轉態時之暫態電流係於一小電流，該鎖存式電位平移器401僅需較低之驅動電流即可達到電晶體啟動之目的。換言之，該等電晶體402、403、451、452、453和454僅需較小之寬長比即可實現該電位平移電路400。據此，相較於該習知的電位平移電路200，本實施例之電位平移電路400擁有較小的電路面積，故可達到節省成本之目的。

圖5顯示本發明之另一實施例之電位平移電路之示意圖。如圖5所示，該電位平移電路500包含一鎖存式電位平移器501、電晶體502和503、一第三輸入端504、一第四輸入端505、一第三輸出端506和一第四輸出端507。該第三輸入端504係設定以接收一第一輸入訊號In。該第四輸入端505係設定以接收該輸入訊號In之反向訊號In_b(第二輸入訊號)。該第三輸出端506係設定以輸出一輸出訊號Out之反向訊號Out_b。該第四輸出端507係設定以輸出該輸出訊號Out。

該鎖存式電位平移器501包含電晶體508、509、502和503。該等電晶體508和509為N型電晶體，502和503為P型電晶體。該電晶體510之閘極連接至該第三輸入端504，汲極連接至電晶體508之源極，而源極連接至一負電壓或接地電壓輸入端(VSS2)。該電晶體511之閘極連接至電晶體509之源極，汲極連接至該第四輸出端507，而源極連接至該負電壓或接地電壓輸入端(VSS2)。該電晶體508之閘極連接至該電晶體503之汲極(第四輸出端507)，汲極連接至該第三輸出端506，而源極連接至該電晶體510之汲極。該電晶體509之閘極連接至該該電晶體502之汲極(第三輸出端506)，汲極連接至該第四輸出端507，而源極連接至該電晶體503之汲極。該電晶體502為一P型電晶體，其閘極連接至一控制偏壓In，而源極連接至一高電壓源VDD。該電晶體503亦為一P型電晶體，其閘極連接至該控制偏壓Inb，而源極連接至該高電壓源VDD。

在本實施例中，該高電壓源VDD之電壓範圍為0至5伏特(或其他電位，視應用需要)之間，該負電壓源為VSS2，而該輸入訊號In之電壓範圍為0至5伏特(或其他電位，視應用需要)之間。據此，該輸出訊號Out之電壓範圍約為VDD至VSS2之間(省略電晶體之跨壓)。

綜上所述，本發明所提供之電位平移電路利用固定轉態時之暫態電流達到降低暫態電流及減少電路面積之目的。此外，如圖4所示，由於本發明之一實施例之電位平移電路具有左右對稱之電晶體佈局，故其在製程上具有高良率之優勢。

本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。

100．．．電位平移器

101．．．電晶體

102．．．電晶體

103．．．電晶體

104．．．電晶體

200．．．電位平移電路

201．．．電晶體

202．．．電晶體

203．．．電晶體

204．．．電晶體

205．．．電晶體

206．．．電晶體

400．．．電位平移電路

401．．．鎖存式電位平移器

402．．．電晶體

403．．．電晶體

404．．．輸入端

405．．．輸入端

406．．．輸出端

407．．．輸出端

451．．．電晶體

452．．．電晶體

453．．．電晶體

454．．．電晶體

500．．．電位平移電路

501．．．鎖存式電位平移器

502．．．電晶體

503．．．電晶體

504．．．輸入端

505．．．輸入端

506．．．輸出端

507．．．輸出端

508．．．電晶體

509．．．電晶體

510．．．電晶體

511．．．電晶體

圖1顯示一習知的鎖存式電位平移器之示意圖；

圖2顯示一習知的電位平移電路之示意圖；

圖3顯示一習知的電位平移電路於轉態時之電流波型圖；

圖4顯示本發明之一實施例之電位平移電路之示意圖；

圖5顯示本發明之一實施例之電位平移電路之示意圖；以及

圖6顯示本發明之一實施例之電位平移電路於轉態時之電流波型圖。

400．．．電位平移電路

401．．．鎖存式電位平移器

402．．．電晶體

403．．．電晶體

404．．．輸入端

405．．．輸入端

406．．．輸出端

407．．．輸出端

451．．．電晶體

452．．．電晶體

453．．．電晶體

454．．．電晶體

Claims (11)

1. 一種電位平移電路，包含：一第一輸入端，設定以接收一輸入訊號；一第二輸入端，設定以接收該輸入訊號之反向訊號；一第一輸出端，設定以輸出一輸出訊號；一第二輸出端，設定以輸出該輸出訊號之反向訊號；一鎖存式電位平移器，連接至該第一輸入端、該第二輸入端、該第一輸出端和該第二輸出端；一第一電流源，連接於該鎖存式電位平移器之一高電壓輸入端和一電壓源之間；以及一第二電流源，連接於該鎖存式電位平移器之另一高電壓輸入端和該電壓源之間。
2. 根據請求項1所述之電位平移電路，其中該第一電流源為一P型電晶體，其閘極連接至一第一偏壓，源極連接至該電壓源，而汲極連接至該鎖存式電位平移器。
3. 根據請求項1所述之電位平移電路，其中該第二電流源為一P型電晶體，其閘極連接至一第二偏壓，源極連接至該電壓源，而汲極連接至該鎖存式電位平移器。
4. 根據請求項1所述之電位平移電路，其中該第一電流源為一P型電晶體，其閘極連接至一第一偏壓，源極連接至該電壓源，而汲極連接至該鎖存式電位平移器，該第二電流源為一P型電晶體，其閘極連接至一第二偏壓，源極連接至該電壓源，而汲極連接至該鎖存式電位平移器。
5. 根據請求項1所述之電位平移電路，其係應用於液晶螢幕之驅動電路。
6. 一種電位平移電路，包含：一第一電晶體，其閘極設定以接收一輸入訊號，汲極設定以輸出一輸出訊號，而源極連接至一低電壓或接地電壓輸入端；一第二電晶體，其閘極設定以接收該輸入訊號之反向訊號，汲極設定以輸出該輸出訊號之反向訊號，而源極連接至該低電壓或接地電壓輸入端；一第三電晶體，其閘極連接至該第二電晶體之汲極，汲極連接至該第一電晶體之汲極；一第四電晶體，其閘極連接至該第一電晶體之汲極，汲極連接至該第二電晶體之汲極；一第五電晶體，其閘極設定以接收一第一偏壓，汲極連接至該三電晶體之源極，而源極連接至一負電壓或者高電壓輸入端；以及一第六電晶體，其閘極設定以接收一第二偏壓，汲極連接至該四電晶體之源極，而源極連接至該負電壓或者高電壓輸入端。
7. 根據請求項6所述之電位平移電路，其中該第一電晶體和該第二電晶體為N型電晶體。
8. 根據請求項6所述之電位平移電路，其中該第三電晶體、該第四電晶體、該第五電晶體和該第六電晶體為P型電晶體。
9. 根據請求項6所述之電位平移電路，其中該第一電晶體和該第二電晶體為P型電晶體。
10. 根據請求項6所述之電位平移電路，其中該第三電晶體、該第四電晶體、該第五電晶體和該第六電晶體為N型電晶體。
11. 根據請求項6所述之電位平移電路，其係應用於顯示螢幕之驅動電路。