TW201334082A - 薄膜電晶體及其製作方法及顯示器 - Google Patents

薄膜電晶體及其製作方法及顯示器 Download PDF

Info

Publication number
TW201334082A
TW201334082A TW101104633A TW101104633A TW201334082A TW 201334082 A TW201334082 A TW 201334082A TW 101104633 A TW101104633 A TW 101104633A TW 101104633 A TW101104633 A TW 101104633A TW 201334082 A TW201334082 A TW 201334082A
Authority
TW
Taiwan
Prior art keywords
layer
thin film
film transistor
photoresist
oxygen
Prior art date
Application number
TW101104633A
Other languages
English (en)
Other versions
TWI512840B (zh
Inventor
Kuan-Feng Lee
Original Assignee
Innocom Tech Shenzhen Co Ltd
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innocom Tech Shenzhen Co Ltd, Chimei Innolux Corp filed Critical Innocom Tech Shenzhen Co Ltd
Priority to TW101104633A priority Critical patent/TWI512840B/zh
Priority to US13/764,419 priority patent/US20130207104A1/en
Publication of TW201334082A publication Critical patent/TW201334082A/zh
Application granted granted Critical
Publication of TWI512840B publication Critical patent/TWI512840B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明一實施例提供一種薄膜電晶體的製作方法包括:提供一基板;於基板上依序形成一閘極、一閘絕緣層覆蓋閘極、一主動層;於主動層上形成一導電層包括一源極、一汲極以及一位於源極與汲極之間的分隔部;於導電層上形成一第一光阻層,第一光阻層係覆蓋源極與汲極,並暴露出分隔部;使分隔部氧化而形成一絕緣金屬氧化物層,以電性隔離源極與汲極;以及移除第一光阻層。

Description

薄膜電晶體及其製作方法及顯示器
本發明有關於一種薄膜電晶體,且特別是有關於一種底閘極薄膜電晶體。
隨著顯示科技的日益進步,人們藉著顯示器的輔助可使生活更加便利,為求顯示器輕、薄之特性,促使平面顯示器(flat panel display,FPD)成為目前的主流。在諸多平面顯示器中,液晶顯示器(liquid crystal display,LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性,因此,液晶顯示器深受消費者歡迎。
液晶顯示器主要是由主動陣列基板、彩色濾光基板與位於兩基板之間的液晶層所構成。主動陣列基板具有主動區以及週邊電路區。主動陣列係位於主動區內,而具有多個底閘極薄膜電晶體的驅動電路則位於週邊電路區內。
於習知技術中,底閘極薄膜電晶體的製程會遭遇到一些問題,例如在形成源極與汲極時,容易損傷位於其下的主動層,以致於背通道受損。
本發明一實施例提供一種薄膜電晶體的製作方法包括:提供一基板;於基板上形成一閘極;於基板上形成一閘絕緣層覆蓋閘極;於閘絕緣層上形成一主動層,其中主動層位於閘極上方;於主動層上形成一導電層,導電層包括一源極、一汲極以及一位於源極與汲極之間的分隔部;於導電層上形成一第一光阻層,第一光阻層係覆蓋源極與汲極,並暴露出分隔部;使分隔部氧化而形成一絕緣金屬氧化物層,以電性隔離源極與汲極;以及移除第一光阻層。
本發明另一實施例提供一種薄膜電晶體包括:一基板;一閘極,配置於基板上;一閘絕緣層,配置於基板上並覆蓋閘極;一主動層,配置於閘絕緣層上並位於閘極上方;一源極與一汲極,配置於主動層上且位於閘極之相對兩側,其中源極與汲極以一溝槽分隔;以及一絕緣金屬氧化物層,配置於主動層上,並填入溝槽中,且源極與汲極包括絕緣金屬氧化物層所對應之金屬。
本發明一實施例提供一種顯示器,包括:一薄膜電晶體基板,係設有複數個前述實施例之薄膜電晶體;一基板,與薄膜電晶體基板相對設置;以及一顯示介質,形成於薄膜電晶體基板與基板之間。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是,本發明提供許多可供應用的發明概念,其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式,非用以限制本發明之範圍。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中,實施例之形狀或是厚度可擴大,以簡化或是方便標示。再者,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式。
第1A圖至第1H圖繪示本發明一實施例之薄膜電晶體的製程剖面圖。請參照第1A圖,提供一基板110,例如一玻璃基板。接著,於基板110上形成一閘極120以及一覆蓋閘極120的閘絕緣層130。在一實施例中,閘極120的材質可包括鋁(Al)與鉬(Mo)、或是其他適合的導電材料。閘絕緣層130的材質例如為二氧化矽或是其他具有高介電常數的介電材料。
然後,於閘絕緣層130上形成一主動層140,其中主動層140位於閘極120上方。主動層140的材質例如為銦鎵鋅氧化物(IGZO,indium-gallium-zinc-oxide)、或是其他適於作為主動層的半導體材料。
接著,於閘絕緣層130上形成一覆蓋主動層140的導電材料層150。導電材料層150的材質可包括鋁、鉬、鈦、銅、或是其他適合的導電材料。在本實施例中,導電材料層150的材質包括鋁。在一實施例中,可選擇性地以物理氣相沉積法或是化學氣相沉積法於導電材料層150上形成一氧化矽層160。
然後,可於氧化矽層160上形成一含氧光阻材料層170。含氧光阻材料層170的材質例如包括一感光性的有機無機混成材料,且其中的無機材料包括矽氧烷(siloxane),有機材料包括壓克力樹脂。
之後,請同時參照第1A圖與第1B圖,利用一半調式光罩M對含氧光阻材料層170進行一微影製程,以圖案化含氧光阻材料層170而形成一含氧光阻蓋層170a。半調式光罩M具有不透光區A1、半透光區A2(透光率可為1%~99%)、全透光區A3。經過微影製程所形成的含氧光阻蓋層170a係位於閘極120上方且具有未貫穿含氧光阻蓋層170a的一溝槽172,含氧光阻蓋層170a暴露出氧化矽層160與導電材料層150之位於主動層140外圍的部份。
然後,請參照第1C圖,以含氧光阻蓋層170a為蝕刻罩幕圖案化導電材料層150與氧化矽層160,以形成導電層150a與氧化矽層160a。導電層150a包括一源極152、一汲極154以及一位於源極152與汲極154之間的分隔部156,其中溝槽172係位於分隔部156正上方。
接著,請參照第1D圖,例如對含氧光阻蓋層170a進行一電漿灰化製程以移除溝槽172底部的含氧光阻蓋層170a,以形成含氧光阻層(oxygen-containing photoresist layer)170b,其中溝槽172係暴露出部分氧化矽層160a與分隔部156。在此,氧化矽層160a可作為電漿灰化製程中的蝕刻停止層。
然後,請參照第1E圖,以含氧光阻層170b為罩幕對分隔部156進行一氧電漿蝕刻製程,以將分隔部156薄化成一薄分隔部156a。在一實施例中,薄分隔部156a的厚度T1約為100埃至500埃。
接著,請參照第1F圖,使薄分隔部156a氧化而形成一絕緣金屬氧化物層180,以電性隔離源極152與汲極154。在一實施例中,使薄分隔部156a氧化的方法例如為將薄分隔部156a置於大氣環境中(放置時間約一天)、將薄分隔部156a置於一含氧的環境中並加熱薄分隔部156a(加熱溫度約為200℃至500℃,製程時間可少於1天)、將薄分隔部156a置於一含水氣的環境中、或是其他適於將薄分隔部156a完全氧化的方法。
值得注意的是,本實施例是藉由氧電漿蝕刻製程將分隔部156薄化成薄分隔部156a,之後再將薄分隔部156a氧化成絕緣金屬氧化物層180的方式電性隔離源極152與汲極154。也就是說,本實施例在蝕刻分隔部156a的步驟中留下了薄分隔部156a,以避免蝕刻製程損害分隔部156a下的主動層140,之後,再藉由氧化薄分隔部156a的方式電性隔離源極152與汲極154。因此,本實施例可有效避免習知因直接蝕刻掉分隔部以致於損害其下的主動層的問題。
本實施例係利用高含氧的含氧光阻層170b、氧化矽層160a、氧電漿蝕刻製程來使薄分隔部156a處於一高含氧的環境中,而有助於使薄分隔部156a完全氧化成一性質穩定的絕緣金屬氧化物層180。此外,絕緣金屬氧化物層180可保護其下的主動層140免於受到外界環境中的水氣與污染物的影響。
在本實施例中,導電層150a(包括源極152、汲極154、分隔部156)的材質包括鋁,因此,絕緣金屬氧化物層180的材質可為氧化鋁。在其他實施例中,導電層150a的材質包括鈦或銅,因此,絕緣金屬氧化物層180的材質可為氧化鈦或氧化銅。
絕緣金屬氧化物層180的厚度T2可大於源極152或汲極154的厚度T3的三分之一。在一實施例中,絕緣金屬氧化物層180的厚度T2可大於源極152或是汲極154的厚度T3。絕緣金屬氧化物層180的厚度T2例如約為0.1微米至1微米。
然後,請參照第1G圖,移除含氧光阻層170b,此時,已初步完成本實施例之薄膜電晶體100。之後,請參照第1H圖,可於閘絕緣層130上全面形成一絕緣保護層190,且一開口192貫穿絕緣保護層190與氧化矽層160a而暴露出汲極154。然後,可於絕緣保護層190上形成一導電層C延伸入開口192中以連接汲極154。在另一未繪示的實施例中,開口192可暴露出源極152,且導電層C可延伸入開口192中以連接源極152。
第2圖繪示本發明另一實施例之薄膜電晶體的製程剖面圖。如第2圖所示,在另一實施例中,在形成絕緣保護層190之前,可先移除絕緣金屬氧化物層180。
第3A圖至第3F圖繪示本發明一實施例之薄膜電晶體的製程剖面圖。值得注意的是,本實施例的元件材質相似於第1A圖至第1G圖的實施例的元件材質,因此,於此不再贅述。
請參照第3A圖,提供一基板110。接著,於基板110上形成一閘極120以及一覆蓋閘極120的閘絕緣層130。然後,於閘絕緣層130上形成一主動層140,其中主動層140位於閘極120上方。接著,於閘絕緣層130上形成一覆蓋主動層140的導電材料層150。在本實施例中,導電材料層150的材質包括鋁。接著,於導電材料層150上形成一光阻層310,光阻層310係位於主動層140上並暴露出部分位於主動層140外圍的導電材料層150。
然後,請參照第3B圖,以光阻層310為蝕刻罩幕移除光阻層310所暴露出的導電材料層150,以形成導電層150a。導電層150a包括一源極152、一汲極154以及一位於源極152與汲極154之間的分隔部156。之後,移除光阻層310。
接著,請參照第3C圖,可選擇性地於導電層150a上全面形成一氧化矽層160。之後,於氧化矽層160上形成一含氧光阻層170b,含氧光阻層170b係覆蓋源極152與汲極154,並暴露出分隔部156。然後,請參照第3D圖,以含氧光阻層170b為罩幕對分隔部156進行一氧電漿蝕刻製程,以將分隔部156薄化成一薄分隔部156a。在一實施例中,氧電漿蝕刻製程亦移除含氧光阻層170b暴露出的氧化矽層160,以形成一氧化矽層160a。
之後,請參照第3E圖,使薄分隔部156a氧化而形成一絕緣金屬氧化物層180,以電性隔離源極152與汲極154。在一實施例中,使薄分隔部156a氧化的方法例如為將薄分隔部156a置於大氣環境中、將薄分隔部156a置於一含氧的環境中並加熱薄分隔部156a、將薄分隔部156a置於一含水氣的環境中、或是其他適於將薄分隔部156a完全氧化的方法。
在本實施例中,導電層150a(包括源極152、汲極154、分隔部156)的材質包括鋁,因此,絕緣金屬氧化物層180的材質可為氧化鋁。在其他實施例中,導電層150a的材質包括鈦或銅,因此,絕緣金屬氧化物層180的材質可為氧化鈦或氧化銅。
接著,請參照第3F圖,移除含氧光阻層170b。之後,可於閘絕緣層130上全面形成一絕緣保護層190,絕緣保護層190具有一開口192暴露出汲極154。然後,可於絕緣保護層190上形成一導電層C延伸入開口192中以連接汲極154。在另一未繪示的實施例中,開口192可暴露出源極152,且導電層C可延伸入開口192中以連接源極152。
第4圖繪示本發明另一實施例之薄膜電晶體的製程剖面圖。如第4圖所示,在另一實施例中,在形成絕緣保護層190之前,可先移除絕緣金屬氧化物層180。
值得注意的是,雖然前述多個實施例是以具有底閘極結構的薄膜電晶體為例作說明,但本發明不限於此,舉例來說,本發明之薄膜電晶體結構與製作方法亦可應用在具有頂閘極結構的薄膜電晶體上。
第5圖繪示本發明一實施例之顯示器的剖面圖。請參照第5圖,本實施例之顯示器500包括一薄膜電晶體基板510、一基板520以及一夾於薄膜電晶體基板510與基板520之間的顯示介質530。薄膜電晶體基板510可為前述第1H圖、第2圖、第3F圖與第4圖所示之薄膜電晶體基板,顯示介質530可為液晶層或有機發光層。基板520例如為彩色濾光基板或是透明基板。
綜上所述,本發明藉由在蝕刻(連接源極與汲極的)分隔部時保留分隔部,然後再氧化分隔部的方式電性隔離源極與汲極,以避免蝕刻製程損害分隔部下的主動層。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...薄膜電晶體
110...基板
120...閘極
130...閘絕緣層
140...主動層
150...導電材料層
150a...導電層
152...源極
154...汲極
156...分隔部
156a...薄分隔部
160、160a...氧化矽層
170...含氧光阻材料層
170a...含氧光阻蓋層
170b...含氧光阻層
172...溝槽
180...絕緣金屬氧化物層
190...絕緣保護層
192...開口
310...光阻層
500...顯示器
510...薄膜電晶體基板
520...基板
530...顯示介質
A1...不透光區
A2...半透光區
A3...全透光區
C...導電層
M...半調式光罩
T1、T2、T3...厚度
第1A圖至第1H圖繪示本發明一實施例之薄膜電晶體的製程剖面圖。
第2圖繪示本發明另一實施例之薄膜電晶體的製程剖面圖。
第3A圖至第3F圖繪示本發明一實施例之薄膜電晶體的製程剖面圖。
第4圖繪示本發明另一實施例之薄膜電晶體的製程剖面圖。
第5圖繪示本發明一實施例之顯示器的剖面圖。
100...薄膜電晶體
110...基板
120...閘極
130...閘絕緣層
140...主動層
152...源極
154...汲極
160a...氧化矽層
180...絕緣金屬氧化物層

Claims (21)

  1. 一種薄膜電晶體的製作方法,包括:提供一基板;於該基板上形成一閘極;於該基板上形成一閘絕緣層覆蓋該閘極;於該閘絕緣層上形成一主動層,其中該主動層位於該閘極上方;於該主動層上形成一導電層,該導電層包括一源極、一汲極以及一位於該源極與該汲極之間的分隔部;於該導電層上形成一第一光阻層,該第一光阻層係覆蓋該源極與該汲極,並暴露出該分隔部;使該分隔部氧化而形成一絕緣金屬氧化物層,以電性隔離該源極與該汲極;以及移除該第一光阻層。
  2. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,其中使該分隔部氧化的步驟包括:以該第一光阻層為罩幕對該分隔部進行一氧電漿蝕刻製程,以將該分隔部薄化成一薄分隔部;以及使該薄分隔部氧化。
  3. 如申請專利範圍第2項所述之薄膜電晶體的製作方法,其中使該薄分隔部氧化的步驟包括將該薄分隔部置於大氣環境中、將該薄分隔部置於一含氧的環境中並加熱該薄分隔部、或是將該薄分隔部置於一含水氣的環境中。
  4. 如申請專利範圍第2項所述之薄膜電晶體的製作方法,其中該薄分隔部156a的厚度約為200埃至500埃。
  5. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,更包括:移除該絕緣金屬氧化物層。
  6. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,其中該第一光阻層的材質包括一感光性的有機無機混成材料。
  7. 如申請專利範圍第6項所述之薄膜電晶體的製作方法,其中該感光性的有機無機混成材料中的無機材料包括矽氧烷。
  8. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,其中形成該導電層以及該第一光阻層的步驟包括:於該閘絕緣層上形成一覆蓋該主動層的導電材料層;於該導電材料層上形成一含氧光阻材料層;利用一半調式光罩對該含氧光阻材料層進行一微影製程,以圖案化該含氧光阻材料層而形成一含氧光阻蓋層,該含氧光阻蓋層位於該閘極上方且具有未貫穿該含氧光阻蓋層的一溝槽;以該含氧光阻蓋層為蝕刻罩幕圖案化該導電材料層,以形成該導電層;以及移除該溝槽底部的該含氧光阻蓋層,以形成該第一光阻層,其中該溝槽係暴露出該分隔部。
  9. 如申請專利範圍第8項所述之薄膜電晶體的製作方法,其中移除該溝槽底部的該含氧光阻蓋層的步驟包括:對該含氧光阻蓋層進行一電漿灰化製程。
  10. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,其中在形成該第一光阻層之前,該製作方法更包括:於該導電層上形成一氧化矽層,並且在形成該第一光阻層之後,該第一光阻層係暴露出部分該氧化矽層。
  11. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,其中形成該導電層的步驟包括:於該閘絕緣層上形成一覆蓋該主動層的導電材料層;於該導電材料層上形成一第二光阻層,該第二光阻層係位於該主動層上並暴露出部分位於該主動層外圍的該導電材料層;以該第二光阻層為蝕刻罩幕移除該第二光阻層暴露出的該導電材料層,以形成該導電層;以及移除該第二光阻層。
  12. 如申請專利範圍第1項所述之薄膜電晶體的製作方法,其中該第一光阻層係為一含氧光阻層。
  13. 一種薄膜電晶體,包括:一基板;一閘極,配置於該基板上;一閘絕緣層,配置於該基板上並覆蓋該閘極;一主動層,配置於該閘絕緣層上並位於該閘極上方;一源極與一汲極,配置於該主動層上且位於該閘極之相對兩側,其中該源極與該汲極以一溝槽分隔;以及一絕緣金屬氧化物層,配置於該主動層上,並填入該溝槽中,且該源極與該汲極包括該絕緣金屬氧化物層所對應之金屬。
  14. 如申請專利範圍第13項所述之薄膜電晶體,其中該主動層的材質包括銦鎵鋅氧化物。
  15. 如申請專利範圍第13項所述之薄膜電晶體,其中該絕緣金屬氧化物層的厚度約為0.1微米至1微米。
  16. 如申請專利範圍第13項所述之薄膜電晶體,其中該金屬為鋁,且該絕緣金屬氧化物層為一氧化鋁層。
  17. 如申請專利範圍第13項所述之薄膜電晶體,其中該絕緣金屬氧化物層的厚度大於該源極或是該汲極的厚度的三分之一。
  18. 如申請專利範圍第13項所述之薄膜電晶體,更包括:一氧化矽層,覆蓋該源極與該汲極。
  19. 一種顯示器,包括:一薄膜電晶體基板,係設有複數個如申請專利範圍第13項所述之薄膜電晶體;一基板,與該薄膜電晶體基板相對設置;以及一顯示介質,形成於該薄膜電晶體基板與該基板之間。
  20. 如申請專利範圍第19項所述之顯示器,其中該顯示介質係為一液晶層。
  21. 如申請專利範圍第19項所述之顯示器,其中該顯示介質係為一有機發光層。
TW101104633A 2012-02-14 2012-02-14 薄膜電晶體及其製作方法及顯示器 TWI512840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101104633A TWI512840B (zh) 2012-02-14 2012-02-14 薄膜電晶體及其製作方法及顯示器
US13/764,419 US20130207104A1 (en) 2012-02-14 2013-02-11 Manufacturing method of thin film transistor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101104633A TWI512840B (zh) 2012-02-14 2012-02-14 薄膜電晶體及其製作方法及顯示器

Publications (2)

Publication Number Publication Date
TW201334082A true TW201334082A (zh) 2013-08-16
TWI512840B TWI512840B (zh) 2015-12-11

Family

ID=48944875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104633A TWI512840B (zh) 2012-02-14 2012-02-14 薄膜電晶體及其製作方法及顯示器

Country Status (2)

Country Link
US (1) US20130207104A1 (zh)
TW (1) TWI512840B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102080484B1 (ko) 2013-10-31 2020-02-24 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN107706199B (zh) * 2017-09-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制作方法
CN108470718A (zh) * 2018-03-23 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800109B2 (en) * 2005-04-22 2010-09-21 Chunghwa Picture Tubes, Ltd. Thin film transistor with electrodes resistant to oxidation and erosion
KR101469026B1 (ko) * 2007-12-11 2014-12-05 삼성디스플레이 주식회사 표시 장치 및 그 표시판의 제조 방법
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20100066808A (ko) * 2008-12-10 2010-06-18 주식회사 동진쎄미켐 포지티브형 감광성 유-무기 하이브리드 절연막 조성물
DE102009004491A1 (de) * 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
JP5096437B2 (ja) * 2009-09-28 2012-12-12 株式会社ジャパンディスプレイイースト 有機el表示装置
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
KR101803730B1 (ko) * 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法

Also Published As

Publication number Publication date
US20130207104A1 (en) 2013-08-15
TWI512840B (zh) 2015-12-11

Similar Documents

Publication Publication Date Title
US9691881B2 (en) Manufacturing method of thin film transistor substrate
TWI512840B (zh) 薄膜電晶體及其製作方法及顯示器
TWI474409B (zh) 薄膜電晶體及其製作方法及顯示器
JP5074625B2 (ja) 薄膜トランジスタ基板の製造方法
JP5253674B2 (ja) 半導体装置およびその製造方法
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
JP2008205469A (ja) 薄膜トランジスタ及びその製造方法
JPWO2012144165A1 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP6899487B2 (ja) Tft基板及びその製造方法
TW201622158A (zh) 薄膜電晶體以及其製作方法
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
US20130328043A1 (en) Thin film transistor substrate and manufacturing method thereof, display
KR102050401B1 (ko) 디스플레이 장치 및 그 제조방법
JP2011029373A (ja) 薄膜トランジスタ基板及びその製造方法
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20120099058A1 (en) Array substrate and manufacturing method thereof, liquid crystal display
US8420420B2 (en) Method of manufacturing thin film transistor array substrate and structure thereof
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
TWI553880B (zh) 薄膜電晶體基板及其製作方法及顯示器
JP4504335B2 (ja) ピクセル構造を作製するための方法
TW201631749A (zh) 薄膜電晶體基板及其顯示面板
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees