TW201304108A - 阻障膜之形成方法及ｉｃ晶片封裝 - Google Patents

阻障膜之形成方法及ｉｃ晶片封裝 Download PDF

Info

Publication number
TW201304108A
TW201304108A TW101107648A TW101107648A TW201304108A TW 201304108 A TW201304108 A TW 201304108A TW 101107648 A TW101107648 A TW 101107648A TW 101107648 A TW101107648 A TW 101107648A TW 201304108 A TW201304108 A TW 201304108A
Authority
TW
Taiwan
Prior art keywords
barrier film
film
forming
hole
wafer
Prior art date
Application number
TW101107648A
Other languages
English (en)
Other versions
TWI512931B (zh
Inventor
Michio Ishikawa
Satoru Toyoda
Masanobu Hatanaka
Hirohiko Murakami
Hagane Irikura
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201304108A publication Critical patent/TW201304108A/zh
Application granted granted Critical
Publication of TWI512931B publication Critical patent/TWI512931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之課題為，提供一種利用蒸鍍聚合法，而形成在低溫下絕緣特性、阻障特性、孔內之均一成膜特性優異的阻障膜之方法及IC晶片封裝。本發明之解決手段為，將複數片形成有IC晶片的矽晶圓作堆積、接合，並藉由TSV技術，而於該被接合的矽晶圓上開設用以將IC晶片彼此電連接之洞，之後，於在該洞中形成導電體膜之前，使2種以上之單體在真空中蒸發，並藉由蒸鍍聚合法，而在洞中形成由聚醯亞胺所構成之阻障膜。於將分別形成有IC晶片的複數片矽晶圓之各矽晶圓作堆積、接合的矽晶圓層積物上，係在接合後設置有藉由TSV技術所開設的洞，於洞中，係形成有使用2種以上之單體並加以蒸鍍聚合而成之由聚醯亞胺所構成的阻障膜，接著於該阻障膜上形成導電體膜而成。

Description

阻障膜之形成方法及IC晶片封裝
本發明係關於阻障膜之形成方法及IC晶片封裝，特別是關於利用蒸鍍聚合法而形成阻障膜之方法及具有該阻障膜之IC晶片封裝。
以往，於半導體裝置(IC晶片)之領域中，係使用有一種鋼線結合(wire bonding)的技術，其係在於矽晶圓上製作出裝置之後，用來將裝置與裝置作電連接之技術。然而，隨著將裝置微細化，所連接的鋼線之節距會跟著變窄，而產生連接工程成為困難的問題，此外，因鋼線所致之訊號延遲也成為嚴重的問題。同時，裝置之微細化亦漸漸接近極限，並漸漸到達大容量、高速動作的極限。
因而逐漸開發一種作為該解決法的技術，其係將裝置作重疊、接著，並挖洞，而利用埋入該洞中之由Cu、Al所構成之配線膜來進行連接。例如，於快閃記憶體之領域中，係將重疊有多數片記憶體之大容量快閃記憶體加以局部製品化。將此等技術予以統稱而稱為TSV或是3維安裝。於如前述般之記憶體系中，係有將多數片相同的裝置重疊而爭取容量者，或將記憶體與邏輯電路之類的不同種類之裝置重疊而縮短配線，而以高速動作為目的者等，其組合係因應目的而自由地選擇。
於TSV技術中，係可粗略劃分地區分為先通孔工程和 後通孔工程，該先通孔工程，係於IC晶片(或矽晶圓)彼此接著前，開設洞而埋入作為配線膜之Cu膜等；該後通孔工程，係於接著後開設洞而形成Cu膜等。
於上述後通孔工程中，係亦含有接著劑並開設洞而將Cu埋入，因此，製程之最高溫度，係取決於接著劑之耐熱性。雖亦因接著劑的種類而異，但一般而言，係以200℃以下較為理想。
另一方面，該洞的形狀，係為 2~20μm左右，且深度50~200μm左右。因此，長寬比(A/R)係達到10~100左右。在這樣的A/R之洞內進行均一地成膜，是以往所使用的濺鍍法所無法達成的，故有以CVD法而進行的必要。
此外，至今於半導體裝置製作工程中所使用的阻障膜，係以藉由CVD法所形成之Ti、TiN、Ta及TaN膜為主流(例如，參照專利文獻1)，其成膜溫度為高達300℃以上，在利用有以低溫下之實施作為目的的TSV技術之工程中係無法使用。亦即，謀求開發一種利用TSV技術的工程用之新的阻障膜。再者，以往，配線膜係形成在SiO2膜上，因此，阻障膜係可為導電體。但是，於利用TSV技術之工程中，由於基底係以矽為導體(半導體)，因此就阻障膜而言，係亦被要求絕緣性。因而針對材料性，也必須要新穎開發。
一般，依據眾所周知的方法，將Cu膜作為配線膜，藉由CVD法而形成於上述阻障膜之上(例如，參照專利文 獻2)。
另外，如上所述般，於先前技術中，一般，以藉由濺鍍法或CVD法而形成金屬或金屬氮化物之膜，作為Cu或Al等之配線膜的阻障膜。特別是若A/R提高(例如，5以上)，則必須使用CVD法。因而，由於使用有機金屬材料或者是金屬之氯化物或氟化物作為阻障膜原料，故一般而言，其成膜溫度係為300℃以上。於有機金屬材料之情況，係為了將有機物分解而去除，必須要由高溫所致之熱能。此外，於金屬之氯化物或氟化物之情況，雖一般反應溫度係為低，但為了將氯或氟從膜中去除，而必須要高溫。又，於先前技術中，為了防止由金屬等所構成的阻障膜表面之氧化，而必須要在阻障膜形成後，在真空中連續地將Al或Cu等予以成膜。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2010/007991號手冊
[專利文獻2]日本特開2009-081431號公報
本發明之課題係在於解決上述之先前技術的問題點，而提供一種藉由利用所謂蒸鍍聚合法，而形成在低溫下絕緣特性、阻障特性、孔內之均一成膜特性優異的阻障膜之方法，及具備有該阻障膜之IC晶片封裝；該蒸鍍聚合 法，係在真空中將2種之單體同時或者是分別進行蒸鍍，使其在基板上反應，其後因應需要而進行加熱，並藉由聚合反應而得到所期望的膜。
關於本發明之阻障膜之形成方法的第1形成方法之發明，係將複數片形成有IC晶片的矽晶圓作堆積、接合，並藉由TSV技術，而於該被接合的矽晶圓上開設用以將IC晶片彼此電連接之洞，之後，在將複數片IC晶片作串連並在該洞中形成導電體膜之前，於該洞中形成阻障膜之方法，其特徵為：使2種以上之單體在真空中蒸發，並藉由蒸鍍聚合法，而在該洞中形成由聚醯亞胺所構成之阻障膜。
於上述第1形成方法之發明中，使該單體同時或者是分別蒸發而蒸鍍。
於上述第1形成方法之發明中，該單體，係由芳香族二胺與四羧酸二酐所構成者。
關於本發明之阻障膜之形成方法的第2形成方法之發明，係將複數片形成有IC晶片的矽晶圓作堆積、接合，並藉由TSV技術，而於該被接合的矽晶圓上開設用以將IC晶片彼此電連接之洞，之後，在將複數片IC晶片作串連並在該洞中形成導電體膜之前，於該洞中形成阻障膜之方法，其特徵為：使2種以上之單體在真空中蒸發，並藉由蒸鍍聚合法，而在該洞中形成由聚合物所構成之阻障 膜。
於上述第2形成方法之發明中，使該單體同時或者是分別蒸發而蒸鍍。
於上述第2形成方法之發明中，該聚合物為聚醯亞胺。
於上述第2形成方法之發明中，該單體，係由芳香族二胺與四羧酸二酐所構成者。
關於本發明之IC晶片封裝的第1 IC晶片封裝之發明，係具有將分別形成有IC晶片的複數片矽晶圓之各矽晶圓作堆積、接合的矽晶圓層積物之IC晶片封裝，其特徵為：於該矽晶圓層積物上，係於接合後設置藉由TSV技術所開設的洞，於該洞中，係形成有使用2種以上之單體並加以蒸鍍聚合而成之由聚醯亞胺所構成的阻障膜，接著於該阻障膜上形成有導電體膜。
於上述第1 IC晶片封裝之發明中，該單體，係由芳香族二胺與四羧酸二酐所構成者。
關於本發明之IC晶片封裝的第2 IC晶片封裝之發明，係具有將分別形成有IC晶片的複數片矽晶圓之各矽晶圓作堆積、接合的矽晶圓層積物之IC晶片封裝，其特徵為：於該矽晶圓層積物上，係於接合後設置藉由TSV技術所開設的洞，於該洞中，係形成有由蒸鍍聚合而成之聚合物所構成的阻障膜，接著於該阻障膜上形成有導電體膜。
於上述第2 IC晶片封裝之發明中，該聚合物為聚醯 亞胺。
於上述第2 IC晶片封裝之發明中，該單體，係芳香族二胺與四羧酸二酐之蒸鍍聚合物。
依據本發明而達成下述效果：可於適用TSV技術而開設的洞內，藉由蒸鍍聚合法而能在250℃以下成膜，並且即使A/R為10以上也充分展現電鍍能力(throwing power)，而形成能作為阻障膜而充分使用的阻障膜。
此外，依據本發明而達成下述效果：具備有上述阻障膜之IC晶片封裝，係不會有訊號延遲的問題產生之疑慮，此外，大容量、高速動作亦為可能。
以下，針對本發明之阻障膜之形成方法的實施形態及IC晶片封裝之實施形態進行說明，並於其後，針對各構成要件進行詳細地說明。
依據本發明之阻障膜之形成方法的實施形態，該形成方法，係將於矽晶圓表面上形成有IC晶片(IC裝置)的複數片矽晶圓，以使未形成有IC晶片的矽晶圓之背面側與形成有IC晶片的其他矽晶圓之表面側接觸的方式作堆積，並使用由例如矽氧烷樹脂或環氧樹脂等所選出之接著劑而接合，且藉由3維安裝工程(TSV技術、工程)，而於該被接合的矽晶圓層積物上，開設用以將IC晶片彼此電 連接的洞，之後，於將串連複數片IC晶片之由Cu、Al、W或Ni等所構成的導電體膜形成於洞內或洞的周邊之前，在洞內或其周邊形成阻障膜之方法，其係使2種以上之單體，較理想為使芳香族二胺與四羧酸二酐，在真空中蒸發，並例如使各單體同時蒸發或者是將時間錯開而分別蒸發，並在洞內或其周邊蒸鍍聚合，而形成以較理想為由聚醯亞胺等之聚合物所構成之阻障膜而成。於本說明書中，稱為「洞內」之情況，係設為包含洞內與其周邊者。此時，於洞的周邊所形成的膜，係因應作為目標的裝置而進行蝕刻去除。
此外，依據本發明之IC晶片封裝的實施形態，該IC晶片封裝，係具有將分別形成有IC晶片的複數片矽晶圓之各矽晶圓，以使未形成有IC晶片的矽晶圓之背面側與形成有IC晶片的其他矽晶圓的表面側接觸的方式作堆積，並藉由由例如矽氧烷樹脂或環氧樹脂等所選出之接著劑而接合的矽晶圓層積物，且於該矽晶圓層積物上，係在接合後設置藉由TSV技術所開設的洞，於洞內或其周邊，係形成有使用2種以上之單體，較理想為將芳香族二胺與四羧酸二酐蒸鍍聚合而成之由聚醯亞胺等之聚合物所構成的阻障膜，接著於該阻障膜上，係形成有由Cu、Al、W或Ni等所構成之導電體膜而成。
於先前技術中，係如上所述般，藉由濺鍍法或CVD法而形成金屬或金屬氮化物，作為配線膜之阻障膜。特別是若A/R提高(例如，5以上)，則必須使用CVD法。因 而，其成膜溫度，係必須要由300℃以上之高溫所致的熱能，此外，為了將來自所使用的原料之氯或氟從膜中去除而必須要高溫。再者，於先前技術中，為了防止含有金屬的阻障膜之表面的氧化，而必須於阻障膜形成後，在真空中連續地形成配線膜。
但，依據上述之本發明，由於阻障膜係由有機物所構成之聚合物膜，因此成膜溫度亦較低，且亦能夠在形成聚合物膜之後，將所得到之矽晶圓暫時取出於大氣中，再進行接下來的工程。
此外，本發明之情況，當退火處理為必需的情況時，係亦可於退火後，進行Al、Cu等之成膜。
再者，為了提昇Al或Cu膜等對於阻障膜之密著性，能夠在聚醯亞胺成膜前或成膜中，或是於Al或Cu等之成膜前(退火後)，添加所期望之量的下述矽烷偶合劑，例如，於成膜中添加的情況下，係相對於聚醯亞胺1mol添加0.01~0.1mol左右，此外，於成膜前添加的情況下，係微量添加如10分子層程度。
就構成可依據本發明而形成之阻障膜的聚合物而言，係可列舉例如：聚醯亞胺、聚醯胺、聚甲亞胺、聚脲或此等之任意的混合物等，較理想係可列舉聚醯亞胺。
就作為可形成上述聚醯亞胺之其中一者的單體之芳香族二胺而言，係可使用由例如：4,4’-二苯基醚、1,4-二胺苯、1,3-二胺苯、2,4-二胺基甲苯、4,4’-二胺基二苯甲烷、3,4’-二胺基二苯基醚、3,3’-二甲基-4,4’-二胺基聯 苯、2,2’-二甲基-4,4’-二胺基聯苯、2,2’-雙(三氟甲基)-4,4’-二胺基聯苯、3,7-二胺基-二甲基二苯并噻吩-5,5-二氧化物、4,4’-二胺基二苯基酮(benzophenone)、3’,3’-二胺基二苯基酮、4，4’-雙(4-胺基苯基)硫化物、4,4’-二胺基二苯碸、4,4’-二胺基苯甲醯苯胺、1,n-雙(4-胺基苯氧基)烷、1,3-雙(4-胺基苯氧基)-2,2-二甲基丙烷、1,2-雙[2-(4-胺基苯氧基)乙氧基]乙烷、9,9-雙(4-胺基苯基)茀、5(6)-胺基-1-(4-胺基甲基)-3,3,3-三甲基茚滿、1,4-雙(4-胺基苯氧基)苯、1,3-雙(4-胺基苯氧基)苯、1,3-雙(3-胺基苯氧基)苯、4,4’-雙(4-胺基苯氧基)聯苯、4,4’-雙(3-胺基苯氧基)聯苯、2,2-雙(4-胺基苯氧基苯基)丙烷、雙[4-(4-胺基苯氧基)苯基]碸、雙[4-(3-胺基苯氧基)苯基]碸、2,2-雙[4-(4-胺基苯氧基)苯基]六氟丙烷、3,3’-二羧酸-4,4’-二胺基二苯甲烷、4,6-二羥基-1,3-二苯胺、3,3’-羥基-4,4’-二胺基聯苯、3,3’,4,4’-四胺基聯苯、1-胺基-3-胺基甲基-3,5,5-三甲基環己烷、及1,3-雙(3-胺基丙基)-1,1,3,3-四甲基二矽氧烷等所選出之至少1種。
此外，就作為可形成聚醯亞胺之另一種的單體之四羧酸二酐而言，係可使用由例如：苯均四酸二酐、氧代二鄰苯二甲酸二酐、聯苯-3,4,3’,4’-四羧酸二酐、二苯基酮-3,4,3’,4’-四羧酸二酐、二苯碸-3,4,3’,4’-四羧酸二酐、4,4’-(2,2-六氟異丙烯)二鄰苯二甲酸二酐、m(p)-三苯-3,4,3’,4’-四羧酸二酐、環丁烷1,2,3,4-四羧酸二酐、及1-羧甲基-2,3,5-環戊烷三羧酸-2,6：3,5-二酐等所選出之至少 1種。
於上述本發明之蒸鍍聚合的情況，係與一般之藉由溶液聚合法(例如使用二甲基甲醯胺等作為溶劑)來進行溶液聚合而得到聚醯胺酸(polyamide acid)溶液，接著去除溶劑，並進行脫水閉環而得到聚醯亞胺膜的方法之情況相同，只要由可在上述所例示的溶液聚合法中所一般使用之芳香族二胺及四羧酸二酐中適當選擇而使用，同樣地可得到經蒸鍍聚合而成之聚醯亞胺膜。
作為上述之矽烷偶合劑，係已知有於分子內同時具有與有機材料進行反應鍵結之官能基，及與無機材料進行反應鍵結之官能基的有機矽化合物，且具有次式之結構者等。
Z-R-Si-(X)2
上述式中，Z係與有機材料進行反應鍵結之官能基，且為例如：乙烯基、環氧基、胺基、甲基丙烯酸基(methacryl)、或硫醇基等，而X係與無機材料進行反應之官能基或鹵素原子，且為例如由甲氧基及乙氧基等所選出之烷氧基、乙醯氧基、苯氧基、或氯原子等。
如上所述，為了提昇由Al膜或Cu膜等所構成之配線膜對於阻障膜之密著性，亦可依據已知的方法，以特定的順序且添加特定量的矽烷偶合劑，係可列舉如下所述者。
例如：除了3-胺基丙基三甲氧矽烷、3-胺基丙基三乙 氧矽烷、3-(2-胺基乙基)胺基丙基三甲氧矽烷、3-(2-胺基乙基)胺基丙基三甲氧矽烷、3-苯基胺基丙基三甲氧矽烷、1,2-乙烷二胺(ethanediamine)、N-{3-(三甲氧基矽烷基)丙基}-、N-{(乙烯基苯基)甲基}衍生物.鹽酸鹽40%甲醇溶液、3-縮水甘油氧丙基三甲氧矽烷、3-縮水甘油氧丙基甲基二甲氧矽烷、3-縮水甘油氧丙基甲基二乙氧矽烷、2-(3,4-環氧環己基)乙基三甲氧矽烷、乙烯基三乙醯氧矽烷、乙烯基三甲氧矽烷、乙烯基三乙氧矽烷、丙烯基三甲氧矽烷、3-甲基丙烯醯氧丙基三甲氧矽烷、3-甲基丙烯醯氧丙基甲基二甲氧矽烷、3-硫醇丙基三甲氧矽烷、3-硫醇丙基甲基二甲氧矽烷、3-硫醇丙基三乙氧矽烷、胺基矽烷(甲醇溶液)、胺基矽烷混合物、及胺基矽烷(IPA溶液)之外，可使用由作為烷基烷氧矽烷之甲基三甲氧矽烷、二甲基二甲氧矽烷、三甲基甲氧矽烷甲氧基、甲基三乙氧矽烷乙氧基、甲基三苯氧矽烷、乙基三甲氧矽烷、n-丙基三甲氧矽烷、二異丙基二甲氧矽烷、異丁基三甲氧矽烷、二異丁基二甲氧矽烷、異丁基三乙氧矽烷、n-己基三甲氧矽烷、n-己基三乙氧矽烷、環己基甲基二甲氧矽烷、n-辛基三乙氧矽烷、n-癸基三甲氧矽烷、及苯基三甲氧矽烷，作為烷氯矽烷之甲基三氯矽烷、二甲基二氯矽烷、三甲基氯矽烷、及n-辛基二甲基氯矽烷、四乙氧矽烷及1,1,1,3,3,3-六甲基二矽胺烷，以及作為寡聚物之甲基甲氧基矽氧烷、甲基甲氧基矽氧烷、二甲基-苯基甲氧基矽氧烷、二乙基-苯基甲氧基矽氧烷、及烷基烷氧矽氧烷等所選出之至少1種。
上述矽烷偶合劑，係只要藉由眾所周知的方法(例如，日本特開2006-231134號公報)，而於聚醯亞胺成膜前或成膜中，或於Al或Cu等之成膜前(退火後)，添加所期望之量即可。
其次，針對用以實施本發明之阻障膜之形成方法的成膜裝置，參照將一模式性構造例作展示的第1圖進行說明。
第1圖所示之成膜裝置1，係具有可載置被處理基板S之真空槽11，且該真空槽11，係具備有用以使真空槽內減壓的排氣系統12。於真空槽11內，係配置有第一原料單體(A)用之鎢舟皿13a及第二原料單體(B)用之鎢舟皿13b，且於鎢舟皿13a及鎢舟皿13b之上部，係分別設置有閘門14a及14b。被處理基板S，係被載置並固定於托架15上，並將其處理表面，以使與第一及第二原料單體(A及B)相對向的方式，設置於真空槽11的上方。此外，雖未予以圖示，但鎢舟皿13a及13b，係具備有用來使固體或液體之原料單體產生蒸氣的加熱手段。
另外，在第一及第二原料單體(A及B)於室溫下為固體的情況下，雖予以未圖示，但以於鎢舟皿13a及13b上分別安裝有用來將單體之蒸發量調整成相同的狹縫板者較為理想。
在使用上述之成膜裝置1而形成阻障膜的情況下，例如，首先，使用矽氧烷樹脂或環氧樹脂等之接著劑，來將於表面形成有第1半導體元件區域(IC晶片)的第1矽晶圓 之表面側，與於表面形成有第2半導體元件區域(IC晶片)的第2矽晶圓之背面側作接合。藉由TSV技術，並以乾蝕刻來在特定的製程條件下，對於如此所得之矽晶圓層積物，開設將形成於第2矽晶圓上的第2半導體元件區域與形成於第1矽晶圓上的第1半導體元件區域作電連接的洞。使用開設有洞的矽晶圓層積物，作為本發明之被處理基板S。
針對由該TSV技術所進行之蝕刻，參照將由具有第1矽晶圓及第2矽晶圓之矽晶圓層積物所構成之IC晶片封裝之一模式性構造例作展示的第2圖進行說明。
第2圖所示之IC晶片封裝2，係將第1矽晶圓21之表面側與第2矽晶圓22之背面側，透過由矽氧烷樹脂或環氧樹脂等所構成之接著劑層23，而作層積者。於第1矽晶圓21之表層的一部分，係藉由眾所周知的方法而形成有第1半導體元件區域(IC晶片)21a，此外，於第2矽晶圓22之表層的一部分，係藉由眾所周知的方法而形成有第2半導體元件區域(IC晶片)22a。此外，於第1矽晶圓21與接著劑層23之間，係設置有絕緣層24，且於第2矽晶圓22與接著劑層23之間，係設置有絕緣層25。藉由TSV技術，並在特定之乾蝕刻條件下，對於矽晶圓層積物，開設將形成於第2矽晶圓22上的第2 IC晶片22a與形成於第1矽晶圓21上的第1 IC晶片21a作電連接的洞。於如此所得之洞中及其周邊，如上所述般，使用2種以上之單體，較理想為芳香族二胺與四羧酸二酐，並藉由 蒸鍍聚合而形成由聚醯亞胺等之聚合物所構成之阻障膜26。然後，將該阻障膜26之洞(孔)的底部進行蝕刻去除，其後於阻障膜26及所露出的第1半導體元件區域21a之上，形成由Cu、Al、W或Ni等所構成之導電體膜27。如此一來便得到本發明之IC晶片封裝2。
上述乾蝕刻，係例如，隔著於第2矽晶圓22上所設置的SiN硬遮罩(例如，厚度0.5μm)而進行。亦即，依序對第2 IC晶片22a、第2矽晶圓22、絕緣層25、接著劑層23、及絕緣層24進行蝕刻，且蝕刻至第1 IC晶片21a之上為止，而開設上述連接洞。
上述遮罩之蝕刻工程，係例如，將真空槽內之壓力設定為0.67Pa，且在180/20/10sccm之流量下讓Ar/C4F8/O2氣體流動，並作為來自天線用高頻電源之供給電力而施加1200W，接著作為來自偏壓用高頻電源之供給電力而施加400W，來進行之。
第2矽晶圓22(例如，厚度10μm)之蝕刻工程，係例如，將真空槽內之壓力設定為6.65Pa，且在150/55/0sccm之流量下讓SF6/O2/HBr氣體流動，並作為來自天線用高頻電源之供給電力而施加1000W，接著作為來自偏壓用高頻電源之供給電力而施加50W，來進行之。
由SiO2所構成之絕緣層(例如，厚度0.5μm)之蝕刻工程，係例如，將真空槽內之壓力設定為2Pa，且在180/20/10sccm之流量下讓Ar/C4F8/O2氣體流動，並作為來自天線用高頻電源之供給電力而施加1200W，接著作為 來自偏壓用高頻電源之供給電力而施加400W，來進行之。
上述接著劑層23之蝕刻工程，係例如，將真空槽內之壓力設定為1.5Pa，且在30/200/85sccm之流量下讓SF6/O2/N2氣體流動，並作為來自天線用高頻電源之供給電力而施加2000W，接著作為來自偏壓用高頻電源之供給電力而施加300W，來進行之。
由上述SiO2所構成之絕緣層，係只要使用例如TEOS作為原料氣體，並在眾所周知的製程條件(例如，參照日本特開2001-345315號公報)下形成即可。
將如此所得之被處理基板S，載置於托架15上並加以固定。此外，分別將第一原料單體A(例如，苯均四酸二酐等之四羧酸二酐)及第二原料單體B(例如，4,4’-二苯基醚等之芳香族二胺)，填充於第1圖所示的成膜裝置1之真空槽11內的蒸發用鎢舟皿13a及13b，並將被載置並固定有上述被處理基板S的托架15，設置於真空槽11內的上方。
其次，在將真空槽11內進行排氣至特定的壓力(例如，1E-4Pa)之後，將各鎢舟皿13a及13b，加熱至能使各單體A及B產生蒸氣之特定的溫度，並將各閘門14a及14b打開，以使第一原料單體與第二原料單體的蒸氣，各等莫耳地同時飛散，或者是將閘門14a及14h分別交替地打開，以使各自的蒸氣，各等莫耳地錯開時間而飛散，而在被處理基板S上進行蒸鍍聚合，而形成特定膜厚之聚醯 胺酸(polyamide acid)膜。於兩原料在室溫下皆為固體的情況下，雖未予以圖示，但以將用來使蒸發量相同的狹縫板，安裝於鎢舟皿13a及13b上，而成各等莫耳地進行蒸發者較為理想。在被處理基板S上，原料單體A與B，會在以分子狀摻混的瞬間進行反應，而生成聚醯胺酸(polyamide acid)。然後，在特定的溫度(例如，250℃以下)，特定的時間之間，在N2環境等之惰性環境中，進行退火處理。如此一來，便可將聚醯胺酸(polyamide acid)醯亞胺化，並得到作為目標之由聚醯亞胺膜所構成的阻障膜。
若將如此所得之被處理基板S，搬入其他的CVD裝置中，在眾所周知的製程條件(例如，日本特開2009-130288號公報)下，形成作為配線膜之特定厚度的Cu膜或Al膜等，便可得到本發明之IC晶片封裝。形成有在250℃以下的成膜溫度下，絕緣特性、阻障特性、孔內之均一成膜特性優異的阻障膜。
[實施例1]
將作為阻障膜而形成聚醯亞胺膜的情況之實施例作展示。於本實施例中，使用第1圖所示之成膜裝置，分別將作為第一原料單體(A)之苯均四酸二酐及作為第二原料單體(B)之4,4’-二苯基醚，填充至蒸發用鎢舟皿13a及13b中，將固定於托架15上之矽晶圓S搬入真空槽11內，並進行排氣至1E-4Pa為止，此外，將鎢舟皿13a及13b加熱至特定的溫度，並將閘門14a及14b打開，以使苯均四 酸二酐與4,4’-二苯基醚之蒸氣，各等莫耳地同時飛散，而形成厚度300nm之聚醯胺酸(polyamide acid)膜。由於兩原料在室溫下皆為固體，因此雖未予以圖示，但將用來使蒸發量相同的狹縫板，安裝於鎢舟皿13a及13b上而進行。在矽晶圓S上，苯均四酸二酐與4,4’-二苯基醚，會在以分子狀摻混的瞬間進行反應，而生成聚醯胺酸(polyamide acid)。之後，在150℃下6小時之間，在N2環境中，進行了退火處理。
由此可知，80%以上為進行醯亞胺化者。將該矽晶圓S，搬入其他的Cu-CVD裝置中，在眾所周知的製程條件下，形成厚度30nm之Cu膜。將形成有Cu膜的矽晶圓S取出，藉由SEM來觀察其剖面，而測量出矽晶圓S上之聚醯亞胺於各部位的膜厚。Cu膜，係為了確認密著性而形成者。將於各部位所測量出的聚醯亞胺膜之膜厚，展示於以下之表1中。
於本實施例中所使用的矽晶圓S，係具有洞直徑5μm、深度50μm及70μm之孔圖案者。矽晶圓S上之膜厚測量部位，係如第3圖所示，為矽晶圓S之上表面A、孔內之側壁上部B、孔內之側壁中部C、孔內之側壁下部D、孔內之下部E。
根據表1可得知，在洞直徑5μm下，無論深度為50μm及70μm中任一部位，均能形成十分均勻的聚醯亞胺膜。此外，於上述觀察中可知，由於Cu膜並未剝離，因此亦可得到充分的密著性。
接著，一邊改變上述聚醯亞胺膜的膜厚，一邊在矽晶圓上之未有孔圖案的部位，形成0.5mm 之Al膜，並於該Al膜與矽晶圓之間，施加電壓，而測量出V-I特性。將聚醯亞胺膜厚(nm)和實際電壓施加3V時之電流密度(洩漏電流密度(A/cm2))之關係，展示於第4圖中。
根據第4圖可知，洩漏電流，雖隨著聚醯亞胺膜厚的增加而減少，但若膜厚變薄則變高。洩漏電流為高者，雖在實用上為較不理想的特性，但依據在膜厚200nm下得到10-7A/cm2、300nm下10-8A/cm2左右之值，可以說只要配合目的而調整膜厚，便可得到能充分供以實用之值。
[實施例2]
對於依據實施例1所記載之方法而進行蒸鍍聚合所形成的膜，測量出紅外線吸收(IR)光譜。
接著，測量出在100℃、150℃下IR光譜之經時變化，以求得蒸鍍膜之聚醯胺酸(polyamide acid)及聚醯亞胺之生成率。將其結果展示於第5圖中。
於第5圖中，橫軸係表示經過時間(hr)，縱軸係表示醯胺化率(%)及醯亞胺化率(%)。分別將1650cm-1、1380cm-1之吸收的最大值作為100%，依據在各時間之吸收的深度之測量而求出。根據第5圖可知，在100℃下之剛蒸鍍後的膜，係70%左右成為聚醯胺酸(polyamide acid)，並藉由加熱而進行醯胺化者。可知：若溫度提昇到150℃，則隨著時間的經過，聚醯胺酸(polyamide acid)會脫水，而變化成聚醯亞胺。於6小時之後，80%左右會變化成聚醯亞胺。
[實施例3]
依據實施例1所記載之方法進行蒸鍍聚合，而形成了聚醯亞胺膜。但，調節閘門14a及14b的開關，以使苯均四酸二酐與4,4’-二苯基醚之蒸氣，各等莫耳地錯開時間各自飛散，而於矽晶圓S上形成了特定厚度的聚醯亞胺膜。
其結果，在洞直徑5μm下，無論深度為50μm及70μm中任一部位，均能與表1所示的結果略相等地形成均勻的Cu膜，且Cu膜亦無剝離。此外，與實施例1之情況相同地測量出V-I特性時，洩漏電流與聚醯亞胺膜之膜 厚的關係，係與第4圖之情況相同，只要配合目的而調整膜厚，便可得到能充分供以實用之值。
[產業上之可利用性]
依據本發明，係提供一種藉由TSV技術，而於所接合的矽晶圓上，開設用以將IC晶片彼此電連接的洞，之後，於洞中形成阻障膜的方法，其係使2種以上之單體，在真空中蒸發，並藉由蒸鍍聚合法而可在250℃以下之成膜溫度下，於洞的表面形成阻障膜，並且，即使A/R為10以上也充分展現電鍍能力，而能充分使用的阻障膜及具有該阻障膜之IC晶片封裝，因此，能在利用TSV工程之半導體裝置領域中加以利用。
1‧‧‧成膜裝置
S‧‧‧被處理基板(晶圓)
11‧‧‧真空槽
12‧‧‧排氣系統
13a、13b‧‧‧(蒸發用)鎢舟皿
14a、14b‧‧‧閘門
15‧‧‧托架
A‧‧‧第一原料單體
B‧‧‧第二原料單體
2‧‧‧IC晶片封裝
21‧‧‧第1矽晶圓
21a‧‧‧第1半導體元件區域(IC晶片)
22‧‧‧第2矽晶圓
22a‧‧‧第2半導體元件區域(IC晶片)
23‧‧‧接著劑層
24、25‧‧‧絕緣層
26‧‧‧阻障膜
27‧‧‧導電體膜
[第1圖]係模式性展示用以實施本發明之阻障膜之形成方法的成膜裝置之一構造例的概略圖。
[第2圖]係展示IC晶片封裝之一模式性構造例的剖面圖。
[第3圖]係用以說明對實施例1中所得之聚醯亞胺的膜厚作測量之部位的矽晶圓之模式剖面圖。
[第4圖]係展示於實施例1中所得之聚醯亞胺膜之膜厚(nm)和電壓施加時之電流密度(洩漏電流密度(A/cm2))之關係的圖表。
[第5圖]係展示於實施例2中，根據對於蒸鍍聚合膜 所測量出之紅外線吸收(IR)光譜之經時變化所評價出之蒸鍍膜的聚醯胺酸(polyamide acid)及聚醯亞胺之生成率間的關係之圖表，橫軸係表示經過時間(hr)，縱軸係表示醯胺化率(%)及醯亞胺化率(%)。

Claims (12)

  1. 一種阻障膜之形成方法，其係將複數片形成有IC晶片的矽晶圓作堆積、接合，並藉由TSV技術，而於該被接合的矽晶圓上開設用以將IC晶片彼此電連接之洞，之後，在將複數片IC晶片作串連並在該洞中形成導電體膜之前，於該洞中形成阻障膜之方法，其特徵為：使2種以上之單體在真空中蒸發，並藉由蒸鍍聚合法，而在該洞中形成由聚醯亞胺所構成之阻障膜。
  2. 如申請專利範圍第1項所記載之阻障膜之形成方法，其中，使該單體同時或者是分別蒸發而蒸鍍。
  3. 如申請專利範圍第1項或第2項所記載之阻障膜之形成方法，其中，該單體，係由芳香族二胺與四羧酸二酐所構成者。
  4. 一種阻障膜之形成方法，其係將複數片形成有IC晶片的矽晶圓作堆積、接合，並藉由TSV技術，而於該被接合的矽晶圓上開設用以將IC晶片彼此電連接之洞，之後，在將複數片IC晶片作串連並在該洞中形成導電體膜之前，於該洞中形成阻障膜之方法，其特徵為：使2種以上之單體在真空中蒸發，並藉由蒸鍍聚合法，而在該洞中形成由聚合物所構成之阻障膜。
  5. 如申請專利範圍第4項所記載之阻障膜之形成方法，其中，使該單體同時或者是分別蒸發而蒸鍍。
  6. 如申請專利範圍第4項或第5項所記載之阻障膜之形成方法，其中，該聚合物為聚醯亞胺。
  7. 如申請專利範圍第4項或第5項所記載之阻障膜之形成方法，其中，該單體，係由芳香族二胺與四羧酸二酐所構成者。
  8. 一種IC晶片封裝，其係具有將分別形成有IC晶片的複數片矽晶圓之各矽晶圓作堆積、接合的矽晶圓層積物之IC晶片封裝，其特徵為：於該矽晶圓層積物上，係於接合後設置藉由TSV技術所開設的洞，於該洞中，係形成有使用2種以上之單體並加以蒸鍍聚合而成之由聚醯亞胺所構成的阻障膜，接著於該阻障膜上形成有導電體膜。
  9. 如申請專利範圍第8項所記載之IC晶片封裝，其中，該單體，係由芳香族二胺與四羧酸二酐所構成者。
  10. 一種IC晶片封裝，其係具有將分別形成有IC晶片的複數片矽晶圓之各矽晶圓作堆積、接合的矽晶圓層積物之IC晶片封裝，其特徵為：於該矽晶圓層積物上，係在接合後設置藉由TSV技術所開設的洞，於該洞中，係形成有由蒸鍍聚合而成之聚合物所構成的阻障膜，接著於該阻障膜上形成有導電體膜。
  11. 如申請專利範圍第10項所記載之IC晶片封裝，其中，該聚合物為聚醯亞胺。
  12. 如申請專利範圍第10項或第11項所記載之IC晶片封裝，其中，該聚合物為芳香族二胺與四羧酸二酐之蒸鍍聚合物。
TW101107648A 2011-03-15 2012-03-07 Barrier film formation method and IC chip package TWI512931B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011057054A JP2012195383A (ja) 2011-03-15 2011-03-15 バリヤー膜の形成方法及びｉｃチップパッケージ

Publications (2)

Publication Number Publication Date
TW201304108A true TW201304108A (zh) 2013-01-16
TWI512931B TWI512931B (zh) 2015-12-11

Family

ID=47087025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107648A TWI512931B (zh) 2011-03-15 2012-03-07 Barrier film formation method and IC chip package

Country Status (3)

Country Link
JP (1) JP2012195383A (zh)
KR (1) KR101353088B1 (zh)
TW (1) TWI512931B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030771A (zh) * 2014-03-24 2016-10-12 英特尔公司 穿体过孔形成技术

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032591A (ja) * 2013-07-31 2015-02-16 株式会社アルバック 配線構造及びその形成方法
JP6525327B2 (ja) * 2016-02-26 2019-06-05 三菱電機株式会社 パワー半導体モジュール及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494572B2 (ja) * 1998-03-27 2004-02-09 株式会社アルバック 低比誘電性高分子膜の形成方法
JP3897908B2 (ja) * 1998-06-16 2007-03-28 株式会社アルバック 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
JP2001011176A (ja) * 1999-06-25 2001-01-16 Matsushita Electric Works Ltd ポリイミド皮膜の形成方法及びポリイミド皮膜
JP2002275246A (ja) * 2001-03-21 2002-09-25 Toray Ind Inc エポキシ系樹脂組成物および半導体装置
JP2006012895A (ja) * 2004-06-22 2006-01-12 Canon Inc 半導体装置及び半導体装置の製造方法
JP2006141821A (ja) * 2004-11-22 2006-06-08 Ulvac Japan Ltd 防食方法
KR20060076856A (ko) * 2004-12-29 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
JP4617174B2 (ja) * 2005-02-22 2011-01-19 株式会社アルバック 有機材料膜の形成方法
KR101229180B1 (ko) * 2008-02-18 2013-02-01 코오롱인더스트리 주식회사 폴리이미드 필름
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
JP5391905B2 (ja) * 2009-07-31 2014-01-15 宇部興産株式会社 ポリイミドフィルムおよびポリイミドフィルムの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030771A (zh) * 2014-03-24 2016-10-12 英特尔公司 穿体过孔形成技术

Also Published As

Publication number Publication date
JP2012195383A (ja) 2012-10-11
KR101353088B1 (ko) 2014-01-17
TWI512931B (zh) 2015-12-11
KR20120105373A (ko) 2012-09-25

Similar Documents

Publication Publication Date Title
JP2589950B2 (ja) 金属バイア形成方法
TWI602246B (zh) 半導體裝置及其製造方法及清洗液
TWI634567B (zh) 柔性基板的製造方法、柔性基板及包括其的電子裝置
TWI506695B (zh) 成膜方法（二）
TWI342827B (zh)
TWI512931B (zh) Barrier film formation method and IC chip package
JP7070406B2 (ja) 樹脂組成物
US20010009296A1 (en) Process for forming an integrated circuit
JP5585133B2 (ja) 半導体素子及び半導体素子の製造方法
JP7017144B2 (ja) 樹脂組成物、樹脂膜の製造方法および電子デバイスの製造方法
CN107004599B (zh) 基板中间体、贯通通孔电极基板及贯通通孔电极形成方法
JP5545033B2 (ja) 積層体およびその製造方法
JP5428964B2 (ja) 半導体素子及び半導体素子の製造方法
JP5560208B2 (ja) 基板の接着方法及び基板積層体の製造方法
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
TW201335238A (zh) 聚醯亞胺前驅物及使用其的樹脂組成物、聚醯亞胺成形體、保護層、半導體裝置及其製造方法、電力零件以及電子零件
JP4128380B2 (ja) 絶縁膜用材料、絶縁膜用コーティングワニス、絶縁膜、及びこれを用いた半導体装置
WO2023228815A1 (ja) 樹脂組成物、硬化物、アンテナ素子、及び電子部品
JP2004260076A (ja) 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置
JP5753690B2 (ja) 基板の接着方法及び基板積層体の製造方法
JP4321474B2 (ja) ポリベンゾオキサゾール樹脂膜の製造方法
Chiu et al. Low-k materials for microelectronics interconnects
TW202323491A (zh) 用於形成半導體用膜的組成物、積層體及基板積層體
Geffken et al. Polyimide Dielectrics
JP2005167031A (ja) 絶縁膜並びにこれを用いた半導体素子および半導体装置