TW201246507A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW201246507A
TW201246507A TW101112671A TW101112671A TW201246507A TW 201246507 A TW201246507 A TW 201246507A TW 101112671 A TW101112671 A TW 101112671A TW 101112671 A TW101112671 A TW 101112671A TW 201246507 A TW201246507 A TW 201246507A
Authority
TW
Taiwan
Prior art keywords
region
gate electrode
mosfet
well
gate
Prior art date
Application number
TW101112671A
Other languages
English (en)
Inventor
Satoshi Hikida
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201246507A publication Critical patent/TW201246507A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201246507 六、發明說明： 【發明所屬之技術領域】 本發明係關於-種半導體裝置，尤其係關於用以防止於 半導體積體電路裝置流人靜電浪涌等之電流之sggm〇s (Source Gate GND Metal 〇xide Semiconductor Transistor ： 源極閘控接地金屬氧化物半導體電晶體）型之EsD(EUetr〇_ Static Discharge :靜電放電）保護元件。 【先前技術】 -般而言，半導體積體電路IC具有用以自靜電浪涌等之 外部雜訊中保護半導體積體電路之ESD保護元件。 其中，作為SGGMOS型之ESD保護元件，將電晶體之源 極與閘極接地使用的所謂「斷開電晶體」，根據急變返回 動作，相較於使用二極體之情形，可以低電壓箝位浪涌電 流，故而被廣泛採用。 該斷開電晶體型之保護元件，採取於浪涌電流進入之汲 極區域配置保護電阻，從而防止保護元件自體之破壞之措 施。 具體而言，如專利文獻1所示，於與汲極區域之電極部 鄰接之區域中設置未形成有矽化物之非矽化物區域，在該 非矽化物區域中形成利用擴散層之電阻。但，為形成該非 矽化物區域’須追加矽化物擋塊形成步驟。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開2009-158621號公報 163S01.doc 201246507 【發明内容】 [發明所欲解決之問題] 如上所述，專利文獻1中所示之ESD保護元件，為形成 非石夕化物區域’有必要追加矽化物擋塊之形成步驟，如此 會使製造步驟變複雜，且必要之遮罩數目增加，製造費用 變高。 鑑於上述狀況’本發明之目的係實現一種不增加用於 ESD對策之特別之步驟或專用遮罩，而可謀求ESD放電能 力之提高之半導體裝置。 [解決問題之技術手段] 為達成上述目的，本發明之半導體裝置之第1特徵為： 具備形成第1之MOSFET之第1區域； 於上述第1區域上’形成有於上述第1之M〇SFET連接第 1保護電阻電路而成之第1 ESD保護元件； 上述第1之MOSFET具備： 於第1井上介隔第1閘極絕緣膜而形成之第丨閘極電極；及 與以夾著上述第1閘極電極而相互對向之方式形成於上 述第1井之表層之上述第1井為逆導電型之第丨源極區域及 第1汲極區域； 上述第1保護電阻電路具備： 介隔上述第1閘極絕緣膜而形成之第1閘極電極； 與以炎著上述第1閘極電極而相互對向之方式分離形成 於上述第1井之表層之上述第1井為逆導電型之2個第1電阻 没極區域；及 I63501.doc 201246507 與上述第1電阻汲極區域為同導電型且比該第1電阻汲極 區域濃度低之漂移區域； 上述漂移區域係以與上述第1電阻汲極區域之雙方電性 連接之方式形成於上述第】閘極電極下方。 上述第1特徵之半導體裝置進而較好的是，上述第1之 MOSFET具備： 與上述第1之MOSFET之上述第1源極區域及上述第！汲 極區域為同導電型且比該第丨源極區域及該第丨汲極區域濃 度低之漂移區域；且 上述第1之MOSFET之上述漂移區域係於自上述第1之 MOSFET之上述第1源極區域向上述第1閘極電極下方延伸 之源極側漂移區域、與自上述第1之MOSFET之上述第1汲 極區域向上述第丨閘極電極下方延伸之汲極側漂移區域 中，夾著上述第1之MOSFET之上述第1閘極電極下方之上 述第1井而分離形成； 構成上述第1 ESD保護元件之上述第1之MOSFET之上述 ’/及極側漂移區域與上述第1保護電阻電路之上述漂移區域 連接β 上述第1特徵之半導體裝置進而較好的是，上述第1之 MOSFET之上述第1閘極電極、及上述第1保護電阻電路之 上述第1閘極電極由多晶石夕構成。 上述第1特徵之半導體裝置，進而其構成可為：形成於 上述第1保護電阻電路之上述第1閘極電極之上表面之矽化 物層，與形成於上述第1電阻汲極區域之上表面之矽化物 163501.doc • 6 · 201246507 層，介隔沿著上述第1保護電阻電路之上述第丨閘極電極之 側壁而形成之絕緣膜而電性分離。 上述第1特徵之半導體裝置，進而其第2特徵為： 具備形成有比上述第1之MOSFET耐壓低之第2之 MOSFET之第2區域；且 於上述第2區域上，形成有於上述第2之mosfet連接第 2保護電阻電路而成之第2 ESD保護元件； 上述第2之MOSFET具備： 於第2井上介隔第2閘極絕緣臈而形成之第2閘極電極；及 與以夾著上述第2閘極電極而相互對向之方式形成於上 述第2井之表層之上述第2井為逆導電型之第2源極區域及 第2汲極區域； 上述第2保護電阻電路具備： 介隔上述第2閘極絕緣膜而形成之第2閘極電極； 與以夾著上述第2閘極電極而相互對向之方式分離形成 於上述第2井之表層之上述第2井為逆導電型之2個第2電阻 汲極區域；及 與上述第2電阻汲極區域為同導電型且比該第2電阻汲極 區域濃度低之第2漂移區域； 上述第2漂移區域係以與上述第2電阻汲極區域之雙方電 性連接之方式形成於上述第2閘極電極下方。 上述第2特徵之半導體裝置，進而其構成可為： 上述第2閘極電極由多晶矽構成； 形成於上述第2保護電阻電路之上述第2閘極電極之上表 I63501.doc 201246507 面之矽化物層’與形成於上述第2電阻汲極區域之上表面 之矽化物層，介隔沿著上述第2保護電阻電路之上述第2閘 極電極之側壁而形成之絕緣膜而電性分離。 上述第2特徵之半導體裝置進而較好的是，於上述第2之 MOSFET中，形成有與上述第2源極區域及上述第2汲極區 域之任一者電性連接’向上述第2閘極電極之下方延伸， 與該第2源極區域及該第2沒極區域為同導電型且比該第2 源極區域及該第2汲極區域濃度低之LDD區域。 上述第1特徵之半導體裝置進而較好的是，於上述第1之 MOSFET中，形成有與上述第1源極區域及上述第丨没極區 域之任一者電性連接，向上述第1閘極電極之下方延伸， 與該第1源極區域及該第1沒極區域為同導電型且比該第1 源極區域及該第1汲極區域濃度低之LDD區域。 [發明之效果] 根據上述第1或第2特徵之本發明之半導體裝置，於形成 有保護電阻電路之區域中形成有虛設之閘極圖案，於該虚 設閘極圖案之正下方’形成有電阻用之漂移區域。因此， 保護電阻電路係於漂移區域上具有虛設之閘極電極。 本發明之ESD元件係與MOSFET串聯連接該保護電阻電 路而構成’該保護電阻電路除形成有連接電阻汲極區域 (相當於源極區域及汲極區域）間之漂移區域以外，係與 MOSFET為相同結構。 即’本發明係在保護電阻電路之形成時，取代另外設置 石夕化物擔塊，而將保護電阻電路之該虛設閘極電極、及形 163501.doc 201246507 成於該虛設閘極電極之側壁上之絕緣膜作為矽化物擋塊而 使其發揮功能者。 用以形成保護電阻電路之虛設閘極電極之虛設閘極圖案 之形成，可在與MOSFET之閘極圖案形成相同之步驟中實 施，電阻用之漂移區域之形成，可在與高耐壓用m〇sfet 之漂移區域之形成相同之步驟中實施，故可不增加製造步 驟而形成ESD保護元件。 再者，根據上述第2特徵之本發明之半導體裝置，可對 於具有高耐壓用MOSFET與低耐壓用M〇SFET之雙方之積 體電路適用本發明，可不增加製造步驟地形成高耐壓用 ESD元件與低耐壓用ESD元件之雙方。此時，低耐壓用 MOSFET亦可為具有LDD區域之MOSFET。該情形，低耐 壓用ESD元件内之保護電阻電路中亦形成有LDD區域但 不會影響作為電阻電路之動作。 【實施方式】 <第1實施形態> 以下，就本發明之一實施形態之半導體裝置（以下，酌 隋稱為本發明裝置100」）及其製造方法，進行詳細說 明。圖1及圖2係模式性顯示本發明裝置丨之裝置結構之剖 面圖。另，目1及圖2所示之剖S目巾，酌情強調顯示重要 部份，圖面上之各構成部份之縮尺比與實際縮尺比未必一 致。該點對於以下所示之剖面圖亦相同。 本發明裝置100具有：形成有與第i電源電壓對應而動作 之第1之MOSFET(高耐壓用M0SFET :以下，酌情稱為 163501.doc 201246507 「HV電晶體」）之第1區域，及形成有與較該第丨電源電壓 低之第2電源電壓對應而動作之第2之m〇sfet(低耐壓用 MOSFET :以下’酌情稱為r LV電晶體」）之第2區域， 且’該第1區域上形成有於第！之MOSFET上連接第1保護 電阻電路而成之尚耐壓用之第1 ESD保護元件（Hv保護元 件）’而該第2區域上形成有於第2之mosfET上連接第2保 護電阻電路而成之低耐壓用之第2 ESD保護元件（Lv保護元 件）。 圖1與圖2分別係顯示本發明裝置丨〇〇中所設置之ESD保 護元件（HV保護元件、及LV保護元件）之裝置結構之剖面 圖、與本發明裝置100内形成之MOSFET(HV電晶體、及LV 電晶體）之裝置結構之剖面圖。另，本實施形態中，係將 本發明適用於具有SGGNMOS結構之ESD保護元件之情形 作為一例而顯示，但本發明並非局限於此。 圖1中’ P型之基板1上’形成有p型之井2及3，井2上及 井3上各形成有Hv保護元件2丨與[ν保護元件22。且，該 HV保護元件21及LV保護元件22係利用元件分離膜（STI)4 而被元件分離。另’圖1中，為便於說明，HV保護元件2 i 與LV保護元件22係鄰接而形成，但實際之積體電路中， HV保護元件21與lv保護元件22並非鄰接形成。 圖2中’ p型之基板1上，形成有p型之井2及3，井2上及 井3上各形成有hv電晶體23與LV電晶體24。HV電晶體23 與LV電晶體24係利用元件分離膜（STI)4而被元件分離。 HV電晶體23係具有於井2上介隔閘極絕緣膜（第1閘極絕 163501.doc -10- 201246507 緣膜）6而形成之閘極電極（第1閘極電極）8a、及以夾著該閘 極電極8a而相互對向之方式形成於井2之表層之N +型之高 濃度源極區域（第1源極區域）lla與N +型之高濃度沒極區域 (第1汲極區域）llb之N通道MOSFET。又，以覆蓋高濃度源 極區域11a及高濃度汲極區域lib之方式，有N-型之漂移區 域5(5a、5b)形成於較該高濃度源極及没極區域na、Hb更 深之位置上。該漂移區域5a、5b分別係以向閘極電極83之 下方延伸之方式而形成，但係介隔存在於閘極電極8a之下 方之P型之井2而分離形成。又’沿著閘極電極8&之側壁而 形成有側壁絕緣膜10a。該側壁絕緣膜！0a係由例如氧化石夕 膜、或氮化膜所構成。 LV電晶體24係具備於井3上介隔閘極絕緣膜（第2閘極絕 緣膜）7而形成之閘極電極（第2閘極電極）8c、及以夾著該閘 極電極8c而相互對向之方式形成於井3之表層iN+型之高 濃度源極區域（第2源極區域）11C與N+型之高濃度汲極區域 (第2之汲極區域）lid之N通道MOSFET。又，N-型之 LDD(Lightly Doped Drain:輕摻雜汲極）區域9與高濃度源 極£域11c與兩濃度没極區域lid之任一者電性連接，且白 閘極電極8c延伸。又，沿著閘極電極以之側壁而形成有側 壁絕緣膜10c。該側壁絕緣膜i〇c係由例如氡化石夕膜、或氣 化膜構成。 於HV電晶體23之高濃度源極區域lla與高濃度汲極區域 11 b之上表面、及LV電晶體24之高濃度源極區域】丨c與高濃 度汲極區域lid之上表面，形成有矽化物層12，其用以降 163501.doc 201246507 低與貫通層間絕緣膜1 3之接點插塞丨4之接觸電阻，使與金 屬配線1 5之電性連接變容易。同樣的，於以多晶矽構成之 閘極電極8a、8c之上表面亦形成有矽化物層12。然而，形 成於閘極電極8a之上表面之矽化物層，與形成於各高濃度 源極區域及高濃度级極區域Ua、nb上表面之矽化物層， 藉由側壁絕緣膜1 〇a與層間絕緣膜丨3而電性分離；形成於 閘極電極8c之上表面之矽化物層，與形成於各高濃度源極 區域及高濃度汲極區域lie、lid上表面之矽化物層，藉由 側壁絕緣膜10c與層間絕緣膜13而電性分離。 返回至圖1，HV保護元件21於HV電晶體23之高濃度汲極 區域lib連接保護電阻電路25，LV保護元件22於LV電晶體 24之高濃度没極區域lid連接保護電阻電路25而構成。 保護電阻電路25，除了將漂移區域5(5c)以與夾著閘極電 極8b而於井2之表層以相互對向之方式分離形成之n+型之 汲極區域（第1電阻沒極區域）16之雙方電性連接之方式形成 以外，與Η V電晶體23為相同之結構。此處，分離形成之2 個該汲極區域16之各者，係與HV電晶體23中高濃度源極 區域11 a及高濃度汲極區域11 b相對應。又，漂移區域5C， 在本實施形態中，係以與鄰接之HV電晶體23之漂移區域 5b重疊之方式而一體形成。保護電阻電路25之汲極區域16 之一方與HV電晶體23之高濃度汲極區域lib連接，保護電 阻電路25之汲極區域16之另一方經由接點插塞14而與金屬 配線15連接。 藉此，保護電阻電路25藉由將經分離形成之2個汲極區 163501.doc -12- 201246507 域16彼此利用同導電型⑺型）之漂移區域氕電性連接，因 不存在P型之通道區域故不進行電晶體動作，而是作為電 阻而動作。又，閘極電極讣係作為用以阻擋矽化物形成之 虛叹電極而形成者，實際上未施加電壓。藉由調整閘極電 極8b之源極_汲極間之寬度L，可變更保護電阻電路乃之電 阻值。 另一方面，保護電阻電路26具有與LV電晶體24相同之結 構。此處，以夾著閘極電極8d而於井3之表層相互對向之 方式分離形成之N +型之汲極區域（第2電阻汲極區域）17之 各者，係與LV電晶體24中高濃度源極區域丨lc及高濃度汲 極區域lid相對應。再者，與該汲極區域17之雙方電性連 接之N-型之漂移區域（第2漂移區域）5d係形成於閘極電極 8d之下方、較該汲極區域17更深之位置。保護電阻電路％ 之汲極區域17之一方與LV電晶體24之高濃度汲極區域Ud 連接，保護電阻電路26之汲極區域17之另一方經由接點插 塞14而與金屬配線15連接。 藉此’保護電阻電路26藉由將經分離形成之2個汲極區 域17彼此藉由同導電型之漂移區域“電性連接，作為電阻 而動作。又，閘極電極8d係作為用以阻擋矽化物形成之虛 a又電極而形成者，實際上未施加電壓。藉由調整閘極電極 8d之源極•汲極間之寬度L，可變更保護電阻電路％之電阻 值。 上述保護電阻電路25與26皆在由多晶矽構成之閘極電極 8b、8d之上表面、及汲極區域16、17之上表面形成有矽化 163501.doc •13- 201246507 物層12。然而，形成於閘極電極8b之上表面之矽化物層 中，形成於汲極區域16之各者之上表面之矽化物層與侧壁 絕緣膜10b藉由層間絕緣膜13而電性分離；形成於閘極電 極8d之上表面之石夕化物層中，形成於汲極區域17之各者之 上表面之矽化物層與側壁絕緣膜l〇d藉由層間絕緣膜13而 電性分離。因此，電流係在經分離形成之汲極區域16間經 由漂移區域5 c而流通，或在經分離形成之汲極區域17間經 由漂移區域5d而流通’藉此使漂移區域5c、5d作為電阻而 發揮功能。 另’低耐壓側之保護電阻電流26亦與LV電晶體24相同， 將N-型之LDD區域形成於漂移區域5(1内，但其對作為電阻 電路之動作無影響。 以下’參照圖式詳細說明本發明裝置1 〇〇之製造方法。 圖3〜圖10係與圖i對應，模式性顯示本發明裝置1之£8〇 保護元件（HV保護元件21 '及LV保護元件22)之製造方法 之一實施形態之步驟剖面圖。另，與圖2對應，形成於第i 及第2區域之各個電晶體（HV電晶體23、及Lv電晶體2句之 製造方法，與圖iiHV保護元件21内形成2HV電晶體23、 及圖1之LV保護元件22内形成iLV電晶體24之製造方法相 同，係作為圖3〜圖1〇所示之步驟之一部份而顯#，故說明 從略。 首先，如圖3所示，利用周知之半導體製程技術，在p型 板上於所要形成HV電晶體23及保護電阻電路25之 第1區域中形成 ^•之井（第1井）2，於所要形成LV電晶體24 16350l.doc •14- 201246507 及保5蒦電阻電路26之第2區域中形成p型之井（第2井）3 β其 後，於該井2與3内之特定之區域形成元件分離膜（sTI)4。 此時，於井2與3之上表面形成有犧牲氧化膜。 其次，如圖4所示，利用周知之半導體製程技術，於特 定之區域中使用具有開口部之光阻圖案32，進行N型之雜 質（例如，砷（As)或鱗（P))之離子植入，在第i區域之HV電 晶體23之形成區域中將沁型之低濃度之漂移區域5a、让形 成於井2内，在保護電阻電路25之形成區域中將漂移區域 5c形成於井2内。此時，亦於第2區域上之保護電阻電路％ 之形成區域中，預先將N·型之低濃度之漂移區域5(1形成於 井3内。 其次，如圖5所示，利用周知之半導體製程技術，分別 利用熱氧化於第1區域上形成第丨閘極絕緣膜6，於第2區域 上形成第2閘極絕緣膜7 ^此處，第丨閘極絕緣膜6較第2閘 極絕緣膜7係採用厚膜。 其次，如圖6所示’利用周知之半導體製程技術，作為 閉極電極材料於全面堆積多晶矽後，使用在特定之區域上 具有開口部之光阻圖案33除去露出於該開口部之多晶矽， 形成閘極圖案。藉此，各閘極電極8a〜8d分離形成。 其次，如圖7所示，利用周知之半導體製程技術，形成 覆蓋第1區域之整面之光阻圖案34後，將該光阻圖案34、 及第2區域上之閘極電極8b、8(1作為遮罩，藉由n型之雜質 (例如’麟（P)或砷（As))之離子植入，於第2區域之lV電晶 體23之形成區域上形成N_SiLDD區域9。此時，第2區域 163501.doc 15 201246507 之保護電阻電路26之形成區域上，亦形成有該ldd區域。 其次，如圖8所示，除去光阻圖案34後，利用周知之半 導體製程技術’於全面堆積絕緣膜1 〇(此處為氮化矽膜）， 利用回钮除去該絕緣膜1 〇直至閘極絕緣膜6、7露出。進 而’除去閘極氧化膜6直至井2表層之N-型之漂移區域 5a〜5d露出’除去閘極氧化膜7直至井3表層之N-型之LDD 區域9露出》藉此’使側壁絕緣膜1〇3~1〇(1殘存於各閘極電 極8a〜8d之兩側壁上。 其次，如圖9所示’利用周知之半導體製程技術，將閘 極電極8a〜8d及側壁絕緣膜i〇a〜i〇d作為遮罩，藉由N型之 雜質（例如’填（P)或砷（As))之離子植入，將N+型之高濃度 之第1源極區域11a及第1汲極區域Hb形成於第1區域上之 HV電晶體23之形成區域，將N+型之高濃度之第2源極區域 1 lc及第2汲極區域lid形成於第2區域上之LV電晶體24之形 成區域。此時，第1區域之保護電阻電路25之形成區域、 及第2區域上之保護電阻電路26之形成區域上亦分別形成 有汲極區域16及17。 其次，如圖10所示，利用周知之半導體製程技術，例如 使金屬鈦（Ti)在各源極區域及沒極區域11 a〜11 d、及各保護 電阻電路之汲極區域16及17之表面上發生反應，形成矽化 物層12❶此時，閘極電極8a〜8d之上表面上亦形成有矽化 物層12。再者’側壁絕緣膜1〇及元件分離膜（STI)4上之未 反應鈦係藉由濕式處理而選擇性除去。 再者，堆積層間絕緣膜13後，利用周知之半導體製程技 163501.doc -16- 201246507 術，形成貫通該層間絕緣膜13之接點插塞14，且於該接點 插塞14上形成金屬配線15，藉此製造圖1及圖2上所示之本 發明裝置100。 如上所示，HV保護元件21中HV電晶體23與保護電阻電 路25之不同點、及LV保護元件22中LV電晶體24與保護電 阻電路26之不同點分別為，HV電晶體23中與源極區域na 及汲極區域11 b對應之保護電阻電路之汲極區域16彼此係 經由同導電型之漂移區域5c而連接之點、及LV電晶體24中 與源極區域11 c及沒極區域11 d對應之保護電阻電路之汲極 區域17彼此係經由同導電型之漂移區域5d而連接之點，可 知保護元件之形成之際無需追加任何製造步驟。因此，本 發明裝置100係無須增加用於ESD對策之特別之步驟或專 用遮罩，即可謀求ESD放電能力之提高之結構。 另’上述實施形態係將SGGNMOS結構之ESD保護元件 作為一例説明本發明，但在SGGPMOS結構之情形下，只 要逆反構成各半導體區域之雜質之導電型，亦可容易地實 現此點不言而喻。此時，SGGPMOS結構之保護電阻電路 25、26 ’係於構成！^電晶體23*LV電晶體24之？通道 MOSFET具備P-型之漂移區域而構成。 又，本發明係關於ESD保護元件之結構者，但關於各半 導體區域之大小(深度或面積)、雜質濃度、及構成該元件 =材料並無任何限定。例如，作為閘極電極8a〜8d之材 料除夕晶石夕外，亦可使用高炫點金屬。關於閉極絕緣膜 7除熱氧化膜、CVD氧化膜之外，亦可使用high-k材 I63501.doc 201246507 料’關於構成矽化物之金屬，除鈦外，鈷、鎳等任一種皆 可獲得本發明之效果。 又，上述實施形態係於相同基板上具有形成高耐壓電晶 體之第1區域及形成低耐壓電晶體之第2區域，該第1區域 及第2區域之雙方具有ESD保護元件之結構，然而僅具有 形成高财壓電晶體之第1區域之情形，或僅具有形成低耐 壓電晶體之第2區域之情形，亦可為具有本發明之ESD保 護元件之構成。 [產業上之可利用性] 本發明可利用於半導體裝置，尤其，可利用於具有ESD 保護元件之半導體積體電路裝置。 【圖式簡單說明】 圖1係模式性顯示本發明之一實施形態之半導體裝置之 結構之剖面圖。 圖2係模式性顯示本發明之一實施形態之半導體裝置之 結構之剖面圖。 圖3係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 圖4係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 . 圖5係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 圖6係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 163501.doc •18· 201246507 圖7係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 圖8係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 圖9係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 圖1 〇係模式性顯示本發明之一實施形態之半導體裝置之 製造方法之步驟剖面圖。 【主要元件符號說明】 1 P基板 2 p井 3 p井 4 元件分離膜（STI) 5a 漂移區域 5b 漂移區域 5c 漂移區域 5d 漂移區域 6 第1閘極絕緣膜（高耐壓用） 7 第2閘極絕緣膜（低耐壓用） 8a 閘極電極 8b 閘極電極 8c 閘極電極 8d 閘極電極 9 LDD區域 163501.doc -19- 201246507 10a 10b 10c lOd 11a lib 11c lid 12 13 14 15 16 17 21 22 23 24 25 26 31 32 33 側壁絕緣膜 側壁絕緣膜 側壁絕緣膜 側壁絕緣膜 第1源極區域（高濃度源極區域） 第1汲極區域（高濃度汲極區域） 第2源極區域（高濃度源極區域） 第2汲極區域（高濃度汲極區域） 石夕化物層 層間絕緣膜 接觸插塞 金屬配線 第1電阻汲極區域 第2電阻汲極區域 ΗV保護元件（高耐壓用之第1之ESD保護元 件） LV保護元件（低耐壓用之第2之ESD保護元件） HV電晶體（高耐壓用之第iiMOSFET) LV電晶體（低耐壓用之第2之MOSFET) 第1保護電阻電路 第2保護電阻電路 犧牲氧化膜 光阻圖案 光阻圖案 163501.doc -20· 201246507 34 100 光阻圖案 本發明之一實施形態之半導體裝置（本發明 裝置） 163501.doc •21 ·

Claims (1)

  1. 201246507 七、申請專利範圍： 1· 一種半導體裝置，其具備形成第1之MOSFET之第1區 域’其特徵為： 於上述第1區域上，形成有於上述第1之MOSFET連接 第1保護電阻電路而成之第1 ESD保護元件； 上述第1之MOSFET具備： ' 於第1井上介隔第1閘極絕緣膜而形成之第1閘極電 極、及與以夾著上述第1閘極電極而相互對向之方式 分離形成於上述第1井之表層之上述第1井為逆導電型 之第1源極區域及第1汲極區域； 上述第1保護電阻電路具備： 介隔上述第1閘極絕緣膜而形成之第1閘極電極； 與以夾著上述第1閘極電極而相互對向之方式分離 形成於上述第1井之表層之上述第1井為逆導電型之2 個第1電阻汲極區域；及 與上述第1電阻汲極區域為同導電型且比該第1電阻 汲極區域濃度低之漂移區域； 上述漂移區域係以與上述第1電阻汲極區域之雙方電 • 性連接之方式形成於上述第1閘極電極下方。 - 2.如請求項1之半導體裝置，其中 上述第1之MOSFET具備： 與上述第1之MOSFET之上述第！源極區域及上述第t 汲極區域為同導電型且比該第丨源極區域及該第丨汲極 區域濃度低之漂移區域； 163501.doc 201246507 上述第1之MOSFET之上述漂移區域係於自上述第1 之MOSFE 丁之上述第1源極區域向上述第i閘極電極下 方延伸之源極側漂移區域、與自上述第1之Mosfet之 上述第1汲極區域向上述第丨閘極電極下方延伸之汲極 側漂移區域中，夾著上述第1之MOSFET之上述第1閘 極電極下方之上述第1井而分離形成； 構成上述第1 ESD保護元件之上述第1之MOSFET之 上述;及極側漂移區域與上述第1保護電阻電路之上述 漂移區域連接〇 3. 如凊求項1之半導體裝置，其中上述第1之MOSFET之上 述第1閘極電極、及上述第1保護電阻電路之上述第1閘 極電極由多晶矽構成。 4. 如請求項3之半導體裝置，其中形成於上述第〖保護電阻 電路之上述第1閘極電極之上表面之石夕化物層，與形成 於上述第1電阻汲極區域之上表面之矽化物層，介隔沿 著上述第1保護電阻電路之上述第1閘極電極之側壁而形 成之絕緣膜而電性分離。 5·如請求項1至4中任一項之半導體裝置，其中具備形成有 比上述第1之MOSFET耐壓低之第2之MOSFET之第2區 域；且 於上述第2區域上’形成有於上述第2之MOSFET連接 第2保護電阻電路而成之第2 ES]D保護元件； 上述第2之MOSFET具備： 於第2井上介隔第2閘極絕緣膜而形成之第2閘極電 163501.doc 201246507 極、及與以夾著上述第2閘極電極而相互對向之方式 分離形成於上述第2井之表層之上述第2井為逆導電型 之第2源極區域及第2汲極區域； 上述第2保護電阻電路具備： 介隔上述第2閘極絕緣膜而形成之第2閘極電極； 與以夾著上述第2閘極電極而相互對向之方式分離 形成於上述第2井之表層之上述第2井為逆導電型之2 個第2電阻汲極區域；及 與上述第2電阻汲極區域為同導電型且比該第2電阻 汲極區域濃度低之第2漂移區域； 上述第2漂移區域係以與上述第2電阻汲極區域之雙方 電性連接之方式形成於上述第2閘極電極下方。 6.如請求項5之半導體裝置，其中 上述第2閘極電極由多晶石夕構成； 形成於上述第2保護電阻電路之上述第2閘極電極之上 表面之矽化物層，與形成於上述第2電阻汲極區域之上 表面之>5夕化物層，介隔沿著上述第2保護電阻電路之上 述第2閘極電極之側壁而形成之絕緣膜而電性分離。 7·如請求項5之半導體裝置，其中於上述第22M〇sfet 中，形成有與上述第2源極區域及上述第2汲極區域之任 者電性連接，向上述第2閘極電極之下方延伸，與該 第2源極區域及该第2汲極區域為同導電型且比該第2源 極區域及該第2汲極區域濃度低之LDD區域。 8.如請求項1、3或4之半導體裝置，其中於上述第1之 163501.doc 201246507 MOSFET中，形成有與上述第㈣極區域及上 區域之任一者電性連接，向上述第丨閘極電極之下方延 伸，與該第1源極區域及該第1汲極區域為同導電型且比 該第1源極區域及該第1波極區域濃度低之LDD區域。 163501.doc 4·
TW101112671A 2011-04-26 2012-04-10 Semiconductor device TW201246507A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011097820A JP5210414B2 (ja) 2011-04-26 2011-04-26 半導体装置

Publications (1)

Publication Number Publication Date
TW201246507A true TW201246507A (en) 2012-11-16

Family

ID=47071981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112671A TW201246507A (en) 2011-04-26 2012-04-10 Semiconductor device

Country Status (3)

Country Link
JP (1) JP5210414B2 (zh)
TW (1) TW201246507A (zh)
WO (1) WO2012147456A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779291A (zh) * 2014-01-14 2015-07-15 株式会社索思未来 半导体集成电路装置及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406753B2 (en) 2013-11-22 2016-08-02 Atomera Incorporated Semiconductor devices including superlattice depletion layer stack and related methods
US10199496B2 (en) 2016-03-11 2019-02-05 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10418480B2 (en) 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10396166B2 (en) * 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
JP7322680B2 (ja) 2019-11-28 2023-08-08 株式会社大林組 呼出システム及び呼出方法
US11069714B1 (en) * 2019-12-31 2021-07-20 Taiwan Semiconductor Manufacturing Company Ltd. Boundary scheme for semiconductor integrated circuit and method for forming an integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838033A (en) * 1993-09-08 1998-11-17 Lucent Technologies Inc. Integrated circuit with gate conductor defined resistor
US5498892A (en) * 1993-09-29 1996-03-12 Ncr Corporation Lightly doped drain ballast resistor
JP3169844B2 (ja) * 1996-12-11 2001-05-28 日本電気株式会社 半導体装置
JP4236370B2 (ja) * 2000-08-11 2009-03-11 ローム株式会社 半導体装置
JP2004235452A (ja) * 2003-01-30 2004-08-19 Seiko Epson Corp 半導体装置
JP4390465B2 (ja) * 2003-03-12 2009-12-24 Ｎｅｃエレクトロニクス株式会社 抵抗素子、半導体装置及びそれらの製造方法
JP2005093458A (ja) * 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4794142B2 (ja) * 2004-06-18 2011-10-19 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009158621A (ja) * 2007-12-25 2009-07-16 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779291A (zh) * 2014-01-14 2015-07-15 株式会社索思未来 半导体集成电路装置及其制造方法
US9935097B2 (en) 2014-01-14 2018-04-03 Mie Fujitsu Semiconductor Limited Semiconductor integrated circuit apparatus and manufacturing method for same
CN104779291B (zh) * 2014-01-14 2018-11-02 三重富士通半导体股份有限公司 半导体集成电路装置及其制造方法
US10236286B2 (en) 2014-01-14 2019-03-19 Mie Fujitsu Semiconductor Limited Semiconductor integrated circuit apparatus and manufacturing method for same

Also Published As

Publication number Publication date
JP2012230989A (ja) 2012-11-22
JP5210414B2 (ja) 2013-06-12
WO2012147456A1 (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
TW201246507A (en) Semiconductor device
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
JP5202473B2 (ja) 半導体装置の製造方法
JP4772843B2 (ja) 半導体装置及びその製造方法
EP3217431B1 (en) Semiconductor device capable of high-voltage operation
KR101674398B1 (ko) 반도체 소자 및 그 제조 방법
US20120187472A1 (en) Trench poly esd formation for trench mos and sgt
JP2006286800A (ja) 半導体装置
EP3217434B1 (en) Semiconductor device capable of high-voltage operation
TW200805623A (en) ESD protection circuit with isolated diode element and method thereof
JP5113331B2 (ja) 半導体装置
WO2015174197A1 (ja) 半導体装置および半導体装置の製造方法
US20090267160A1 (en) Semiconductor device and method for manufacturing the same
JP2009239096A (ja) 半導体装置
KR100550173B1 (ko) Ｅｓｄ 방지 디바이스 및 그 제조 방법
US8878294B2 (en) Semiconductor device having a drain-gate isolation portion
CN107204370B (zh) 半导体装置和半导体装置的制造方法
JP2005209792A (ja) 半導体装置
US7589384B2 (en) Semiconductor device including an electrostatic discharge protection element
JP2006165481A (ja) 半導体装置
JP2009302114A (ja) 半導体装置及びその製造方法
JP2010021221A (ja) 半導体装置およびその製造方法
TW200522202A (en) Body contact formation in partially depleted silicon on insulator device
JP2006237341A (ja) 半導体装置の製造方法及び半導体装置
TWI397151B (zh) 高壓半導體裝置的製造方法