JP2006237341A

JP2006237341A - 半導体装置の製造方法及び半導体装置

Info

Publication number: JP2006237341A
Application number: JP2005050825A
Authority: JP
Inventors: Takanao Akiba; 高尚秋場
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-02-25
Filing date: 2005-02-25
Publication date: 2006-09-07

Abstract

【課題】通常耐圧のＭＯＳトランジスタに影響を与えず、かつ専用工程を別段追加せずにソース部とチャネル部が電気的に接続される非対称高耐圧トランジスタを有する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】高耐圧用の膜厚を有するゲート絶縁膜１６越しに選択的にＮ型不純物をイオン注入し、予めソース−チャネル部間の接続用イオン注入領域１８を形成する。この接続用イオン注入領域１８は、他の領域のイオン注入と工程が共有され、専用工程とはならない。ゲート電極２１は、少なくともゲート絶縁膜１６上では一方縁部が接続用イオン注入領域１８上にかかり、かつ他方縁部がＮ型不純物領域１４上にかかるようゲート絶縁膜１６から絶縁膜１３にかけて延在させたパターンとする。接続用イオン注入領域１８につながるソース拡散層２２及びＮ型不純物領域１４上のドレイン拡散層２３を形成する。
【選択図】図１

Description

本発明は、モノリシックＩＣ中に高耐圧、低オン抵抗特性の非対称高耐圧トランジスタを有する半導体装置の製造方法及び半導体装置に関する。

液晶ドライバＩＣの出力段の駆動回路等には、高耐圧、低オン抵抗が要求される。高耐圧構造のトランジスタとして、比較的占有面積を小さく抑えられる非対称高耐圧トランジスタが利用される。非対称高耐圧トランジスタは、通常耐圧のＭＯＳトランジスタに比べてゲート絶縁膜の膜厚を厚く形成する。また、イオン注入領域もドレインのみが低濃度領域（ＬＤＤ構造）を有する。

上記非対称高耐圧トランジスタは、そのゲート電極のパターニングが通常耐圧のＭＯＳトランジスタにおけるゲート電極のパターニングと同じ工程で達成される。従って、ゲート電極のパターニング時、高耐圧用の厚いゲート絶縁膜に対するゲート電極パターンの位置合わせ余裕の関係から、ゲート電極周辺のソース側近傍には厚いゲート絶縁膜が存在する。ソース側イオン注入の際、イオンはこの厚いゲート絶縁膜を通過することができない。そこで、ゲート電極パターンをマスクにソース側の厚いゲート絶縁膜を除去する専用工程を追加する必要があった。これにより、ソース／ドレインのイオン注入の横広がりにてゲート電極下のチャネル部とソース部の拡散層を電気的に接続していた。

また、ゲート電極パターンをマスクにソース側の厚いゲート絶縁膜をできるだけ薄くエッチングする工程を実施する方法も開示されている（例えば、特許文献１参照）。このとき、通常耐圧のＭＯＳトランジスタにおけるソース／ドレイン予定領域上の薄いゲート絶縁膜は完全に除去される。その後、ソース／ドレインのイオン注入にて、高耐圧トランジスタ側においてもゲート電極下のチャネル部とソース部の拡散層が電気的に接続される。
特開平８−１０２４９６号公報（３頁、４頁、図３〜図５）

上記従来の対策では、厚いゲート絶縁膜を除去、またはできるだけ薄くする専用工程の追加が必要である。また、厚いゲート絶縁膜をできるだけ薄くする工程では、通常耐圧のＭＯＳトランジスタのソース／ドレイン領域へのダメージが懸念される。

本発明は上記のような事情を考慮してなされたもので、通常耐圧のＭＯＳトランジスタに影響を与えず、かつ専用工程を別段追加せずにソース部とチャネル部が電気的に接続される非対称高耐圧トランジスタを有する半導体装置の製造方法及び半導体装置を提供しようとするものである。

本発明に係る半導体装置の製造方法は、半導体基板の第１導電型領域に素子分離領域を含む絶縁膜を形成する工程と、前記第１導電型領域上に前記絶縁膜を跨ぐ深さの第２導電型の不純物領域を形成する工程と、一方の縁部側が少なくとも前記第２導電型の不純物領域縁部上から前記絶縁膜縁部上にかけて配されるよう前記第１導電型領域上に第１のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜における他方の縁部側下及びその近傍の前記第１導電型領域上に、他の用途で利用される第２導電型の不純物イオン注入を用いてソース−チャネル部間の接続用イオン注入領域を形成する工程と、前記半導体基板上に前記第１のゲート絶縁膜より膜厚の小さい第２のゲート絶縁膜を形成する工程と、前記第１のゲート絶縁膜上及び前記第２のゲート絶縁膜上にゲート電極部材を形成し、少なくとも前記第１のゲート絶縁膜上では一方縁部が前記接続用イオン注入領域上にかかるよう、かつ他方縁部が前記第２導電型の不純物領域上にかかるようにパターニングされたゲート電極を形成する工程と、少なくとも前記第２導電型の不純物領域より高濃度の第２導電型で、前記接続用イオン注入領域につながるソース拡散層及び前記第２導電型の不純物領域上のドレイン拡散層を形成する工程と、を含む。

上記本発明に係る半導体装置の製造方法によれば、他の用途で利用される工程を用いて第１のゲート絶縁膜越しに予めソース−チャネル部間の接続用イオン注入領域を形成しておく。専用工程を追加することなくソース拡散層とチャネル部を結ぶ電気的経路が形成可能となる。
なお、前記第２のゲート絶縁膜は通常耐圧に用いられるのに対して前記第１のゲート絶縁膜は高耐圧用として用いられることを特徴とする。

なお、上記本発明に係る半導体装置の製造方法において、接続用イオン注入領域の形成は次のいずれかの工程を利用することが好ましい。
前記接続用イオン注入領域は、前記半導体基板に構成されるトランジスタのチャネルまたはしきい値調整用のイオン注入を利用して形成する。
前記接続用イオン注入領域は、前記半導体基板に構成される拡散抵抗調整用のイオン注入を利用して形成する。
前記接続用イオン注入領域は、前記半導体基板への所定のウェル形成のためのイオン注入を利用して形成する。

また、上記本発明に係る半導体装置の製造方法は、少なくとも次のいずれかの特徴を有して他の素子形成工程との共有が実現されている。
前記素子分離領域を含む絶縁膜は、埋め込み素子分離法または選択酸化分離法により形成する。いずれの素子分離方法をとってもドレイン拡散層のオフセット用の絶縁膜を構成することができる。
前記ゲート電極の側壁絶縁膜を形成する工程をさらに含む。他のトランジスタのゲート電極スペーサとして形成されるもので、設けても支障はない。

本発明に係る半導体装置は、半導体基板の第１導電型領域に素子分離領域を含む絶縁膜を有し、前記第１導電型領域上に前記絶縁膜を跨ぐ深さで形成された第２導電型の不純物領域と、前記第１導電型領域のチャネル部上に形成され、一方の縁部側が少なくとも前記第２導電型の不純物領域縁部上から前記絶縁膜縁部上にかけて配されるゲート絶縁膜と、少なくとも前記第２導電型の不純物領域上方に存在するように前記ゲート絶縁膜上に形成されたゲート電極と、少なくとも前記第２導電型の不純物領域より高濃度の第２導電型で、前記ゲート絶縁膜の他方の縁部側近傍の前記第１導電型領域上に形成されたソース拡散層及び前記絶縁膜を隔てて前記第２導電型の不純物領域上に形成されたドレイン拡散層と、前記ゲート絶縁膜における他方の縁部側下及びその近傍の前記第１導電型領域上に設けられた前記ソース拡散層と前記チャネル部の間の接続用イオン注入領域と、を含む。

上記本発明に係る半導体装置によれば、ゲート絶縁膜における他方の縁部側下及びその近傍の前記第１導電型領域上において、ソース拡散層とチャネル部の間の接続用イオン注入領域が設けられている。すなわち、ソース拡散層とチャネル部を結ぶ電気的経路が形成されている。
なお、上記本発明に係る半導体装置において、前記ゲート絶縁膜は、高耐圧用としての厚さを有すると共に前記ゲート電極の縁部より外側に伸長し、前記ゲート電極の縁部下方の前記第１導電型領域上には前記接続用イオン注入領域が延在している。

発明を実施するための形態

図１は、本発明の一実施形態に係る半導体装置の要部を示す断面図、図２〜図５は、それぞれ図１の構成を実現するための製造方法の要部を工程順に示す断面図である。
半導体シリコン基板１１にＰ型ウェル領域１２が形成され、Ｐ型ウェル領域１２に素子分離領域を含む絶縁膜１３が形成される。絶縁膜１３は、埋め込み素子分離法またはトレンチ素子分離法と呼ばれる素子分離法で形成される酸化膜である。あるいは、図示しないが絶縁膜１３は、選択酸化分離法（ＬＯＣＯＳ法）で形成されるものであってもよい。このＰ型ウェル領域１２上に絶縁膜１３を跨ぐ深さのＮ型不純物領域１４をイオン注入により形成する。Ｎ型不純物領域１４は、高耐圧ＬＤＤ（low doped drain）領域として機能させるため、例えば１０^１６〜１０^１７ｃｍ^−３の不純物濃度を有する（図１、図２参照）。

次に、フォトリソグラフィ工程及びエッチング工程を経て酸化膜／窒化膜のマスク１５を形成し、熱酸化によってマスク１５のパターンに応じたゲート絶縁膜１６を形成する。このゲート絶縁膜１６は高耐圧用の膜厚（４０〜２００ｎｍ）を有する酸化膜であり、一方の縁部側が少なくともＮ型不純物領域１４縁部上から絶縁膜１３縁部上にかけて配されるようパターニングされる（図１、図３参照）。

次に、マスク１５（窒化膜部分）を除去し、表面に図示しない犠牲酸化膜を残したまま、あるいは新たに犠牲酸化膜（図示せず）を形成した後、フォトリソグラフィ技術を利用してレジストパターン１７を形成する。レジストパターン１７はゲート絶縁膜１６における他方の縁部側下及びその近傍を開口する。このレジストパターン１７に従ってＮ型不純物をイオン注入し、ソース−チャネル部間の接続用イオン注入領域１８を形成する。この接続用イオン注入領域１８は、他の領域のイオン注入と工程が共有されており、専用工程とはならない。例えば図示しない抵抗調整用のイオン注入工程であり、レジストパターン１７は抵抗調整用のイオン注入マスク内に含まれる。この場合、接続用イオン注入領域１８は、例えば１０^１８ｃｍ^−３程度の不純物濃度を有する（図１、図４参照）。

次に、図示しない犠牲酸化膜をエッチバックして基板１１上にゲート絶縁膜１６より膜厚の小さい３〜７ｎｍ程度の通常耐圧ＭＯＳトランジスタ用のゲート絶縁膜１９を形成する。ゲート絶縁膜１９はゲート絶縁膜１６と同様の酸化膜であり、基板１１内の図示しない領域に形成される通常耐圧ＭＯＳトランジスタのゲート絶縁膜形成工程による。その後、ゲート絶縁膜１６、１９上にＣＶＤ技術を用いてポリシリコン層を堆積する。このポリシリコン層に対し図示しないレジストパターンを形成し、レジストパターンに従ってドライエッチングしてゲート電極２１を形成する。ゲート電極２１は、少なくともゲート絶縁膜１６上では一方縁部が接続用イオン注入領域１８上にかかり、かつ他方縁部がＮ型不純物領域１４上にかかるようゲート絶縁膜１６から絶縁膜１３にかけて延在させたパターンとする（図１、図５参照）。

次に、接続用イオン注入領域１８につながるソース拡散層２２及びＮ型不純物領域１４上のドレイン拡散層２３を形成する。ソース拡散層２２及びドレイン拡散層２３は、ゲート電極２１、ゲート絶縁膜１６及び絶縁膜１３をマスクとしてイオン注入され、Ｎ型不純物領域１４よりも高濃度（１０^２０ｃｍ^−３程度）のＮ型で構成される。これにより、図１のような非対称高耐圧トランジスタの構成が実現される。

上記本発明に係る半導体装置の製造方法または実現された半導体装置によれば、接続用イオン注入領域１８は、基板１１内における素子形成工程の他の用途で利用される工程を共有し、ゲート絶縁膜１６越しに予めソース−チャネル部間の接続用イオン注入領域１８を形成しておく。これにより、専用工程を追加することなくソース拡散層２２とチャネル部を結ぶ電気的経路が形成可能となる。
また、ソース拡散層２２は、ゲート絶縁膜１６がゲート電極２１より伸長している分だけゲート電極２１との離間距離が稼げる。これにより、図示しない上層配線のビアコンタクトの位置合わせ余裕が広くなる利点がある。

なお、接続用イオン注入領域１８は、他の領域に関る抵抗調整用のイオン注入工程を用いて形成したが、これに限らない。例えば基板１１内の他の領域におけるトランジスタ素子のチャネルまたはしきい値調整用のイオン注入工程を利用してもよい。その他、接続用イオン注入領域１８は、基板１１への所定のウェル形成時によるイオン注入を利用して形成するようにしてもよい。

図６は、本発明の他の実施形態に係る半導体装置の要部を示す断面図である。図１と同様の箇所には同一の符号を付す。接続用イオン注入領域２８は、上記したように基板１１への所定のウェル形成工程時によるイオン注入を利用して形成している。このようにしても、専用工程を追加することなくソース拡散層２２とチャネル部を結ぶ電気的経路が形成可能となる。

以上説明したように本発明によれば、高耐圧用の厚いゲート絶縁膜縁部下に、他の用途で利用される工程を用いてゲート絶縁膜越しに予めソース−チャネル部間の接続用イオン注入領域を形成しておく。従来、その部分のゲート絶縁膜を専用工程で除去しなければならなかったことを鑑みると、専用工程を追加することのない本発明の方法により、製造コストの削減が期待でき、高信頼性の非対称高耐圧トランジスタ構造が得られる。上記素子構成において各々導電型を反対にしても同様の効果が得られる。この結果、通常耐圧のＭＯＳトランジスタに影響を与えず、かつ専用工程を別段追加せずにソース部とチャネル部が電気的に接続される非対称高耐圧トランジスタを有する半導体装置の製造方法及び半導体装置を提供することができる。

一実施形態に係る半導体装置の要部を示す断面図。図１の構成を実現するための製造方法の要部を工程順に示す第１断面図。図２に続く第２断面図。図３に続く第３断面図。図４に続く第４断面図。他の実施形態に係る半導体装置の要部を示す断面図。

符号の説明

１１…半導体シリコン基板、１２…Ｐ型ウェル領域、１３…絶縁膜、１４…Ｎ型不純物領域、１５…マスク、１６，１９…ゲート絶縁膜、１７…レジストパターン、１８，２８…接続用イオン注入領域、２１…ゲート電極、２２…拡散層、２３…ドレイン拡散層。

Claims

半導体基板の第１導電型領域に素子分離領域を含む絶縁膜を形成する工程と、
前記第１導電型領域上に前記絶縁膜を跨ぐ深さの第２導電型の不純物領域を形成する工程と、
一方の縁部側が少なくとも前記第２導電型の不純物領域縁部上から前記絶縁膜縁部上にかけて配されるよう前記第１導電型領域上に第１のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜における他方の縁部側下及びその近傍の前記第１導電型領域上に、他の用途で利用される第２導電型の不純物イオン注入を用いてソース−チャネル部間の接続用イオン注入領域を形成する工程と、
前記半導体基板上に前記第１のゲート絶縁膜より膜厚の小さい第２のゲート絶縁膜を形成する工程と、
前記第１のゲート絶縁膜上及び前記第２のゲート絶縁膜上にゲート電極部材を形成し、少なくとも前記第１のゲート絶縁膜上では一方縁部が前記接続用イオン注入領域上にかかるよう、かつ他方縁部が前記第２導電型の不純物領域上にかかるようにパターニングされたゲート電極を形成する工程と、
少なくとも前記第２導電型の不純物領域より高濃度の第２導電型で、前記接続用イオン注入領域につながるソース拡散層及び前記第２導電型の不純物領域上のドレイン拡散層を形成する工程と、
を含む半導体装置の製造方法。
前記第２のゲート絶縁膜は通常耐圧に用いられるのに対して前記第１のゲート絶縁膜は高耐圧用として用いられる請求項１記載の半導体装置の製造方法。
前記接続用イオン注入領域は、前記半導体基板に構成されるトランジスタのチャネルまたはしきい値調整用のイオン注入を利用して形成する請求項１または２記載の半導体装置の製造方法。
前記接続用イオン注入領域は、前記半導体基板に構成される拡散抵抗調整用のイオン注入を利用して形成する請求項１または２記載の半導体装置の製造方法。
前記接続用イオン注入領域は、前記半導体基板への所定のウェル形成のためのイオン注入を利用して形成する請求項１または２記載の半導体装置の製造方法。
前記素子分離領域を含む絶縁膜は、埋め込み素子分離法または選択酸化分離法により形成する請求項１〜５いずれか一つに記載の半導体装置の製造方法。
半導体基板の第１導電型領域に素子分離領域を含む絶縁膜を有し、前記第１導電型領域上に前記絶縁膜を跨ぐ深さで形成された第２導電型の不純物領域と、
前記第１導電型領域のチャネル部上に形成され、一方の縁部側が少なくとも前記第２導電型の不純物領域縁部上から前記絶縁膜縁部上にかけて配されるゲート絶縁膜と、
少なくとも前記第２導電型の不純物領域上方に存在するように前記ゲート絶縁膜上に形成されたゲート電極と、
少なくとも前記第２導電型の不純物領域より高濃度の第２導電型で、前記ゲート絶縁膜の他方の縁部側近傍の前記第１導電型領域上に形成されたソース拡散層及び前記絶縁膜を隔てて前記第２導電型の不純物領域上に形成されたドレイン拡散層と、
前記ゲート絶縁膜における他方の縁部側下及びその近傍の前記第１導電型領域上に設けられた前記ソース拡散層と前記チャネル部の間の接続用イオン注入領域と、
を含む半導体装置。
前記ゲート絶縁膜は、高耐圧用としての厚さを有すると共に前記ゲート電極の縁部より外側に伸長し、前記ゲート電極の縁部下方の前記第１導電型領域上には前記接続用イオン注入領域が延在している請求項７記載の半導体装置。